JP5387509B2 - Epitaxial wafer manufacturing method - Google Patents
Epitaxial wafer manufacturing method Download PDFInfo
- Publication number
- JP5387509B2 JP5387509B2 JP2010127152A JP2010127152A JP5387509B2 JP 5387509 B2 JP5387509 B2 JP 5387509B2 JP 2010127152 A JP2010127152 A JP 2010127152A JP 2010127152 A JP2010127152 A JP 2010127152A JP 5387509 B2 JP5387509 B2 JP 5387509B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- epitaxial wafer
- substrate
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 44
- 239000002019 doping agent Substances 0.000 claims description 37
- 238000009792 diffusion process Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 29
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 9
- 150000004678 hydrides Chemical class 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000001947 vapour-phase growth Methods 0.000 claims description 9
- 238000005253 cladding Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000003892 spreading Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 125000005842 heteroatom Chemical group 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 48
- 235000012431 wafers Nutrition 0.000 description 28
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 17
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 15
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 8
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 8
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 8
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 6
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- YWWDBCBWQNCYNR-UHFFFAOYSA-N trimethylphosphine Chemical compound CP(C)C YWWDBCBWQNCYNR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- OTRPZROOJRIMKW-UHFFFAOYSA-N triethylindigane Chemical compound CC[In](CC)CC OTRPZROOJRIMKW-UHFFFAOYSA-N 0.000 description 2
- RXJKFRMDXUJTEX-UHFFFAOYSA-N triethylphosphine Chemical compound CCP(CC)CC RXJKFRMDXUJTEX-UHFFFAOYSA-N 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 125000000118 dimethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052990 silicon hydride Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、ハイドライド気相成長法によるエピタキシャルウエーハの製造方法に関する。 The present invention relates to a method for manufacturing an epitaxial wafer by hydride vapor phase epitaxy.
ＧａＡｓ単結晶基板上に、発光層部と電流拡散層とを形成した発光素子が従来知られている。
例えばＧａＡｓ単結晶基板上に、ＡｌＧａＩｎＰの４元からなる発光層部とＧａＰからなる電流拡散層（以下、窓層とも言う）を形成した発光素子が知られている。
このＧａＰ電流拡散層は、発光層部側を有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ法、以下単にＭＯＶＰＥ法ともいう）により比較的薄い第１電流拡散層を形成した後に、ハイドライド気相成長法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ法、以下単にＨＶＰＥ法ともいう）により比較的厚い第２電流拡散層を成長させて形成するものであり、特許文献１等に開示されている。
この電流拡散層は、全体として２００μｍ程度の厚さにまで成長させることがある。
A light emitting device in which a light emitting layer portion and a current diffusion layer are formed on a GaAs single crystal substrate is conventionally known.
For example, a light emitting device is known in which a light emitting layer portion composed of four elements of AlGaInP and a current diffusion layer composed of GaP (hereinafter also referred to as a window layer) are formed on a GaAs single crystal substrate.
This GaP current spreading layer is formed by forming a relatively thin first current spreading layer on the light emitting layer side by a metal organic vapor phase epitaxy method (hereinafter also referred to simply as MOVPE method), and then forming a hydride vapor phase. A relatively thick second current diffusion layer is grown and formed by a growth method (Hydride Vapor Phase Epitaxy method, hereinafter also simply referred to as HVPE method), which is disclosed in Patent Document 1 and the like.
The current spreading layer may be grown to a thickness of about 200 μm as a whole.
しかし、ＨＶＰＥ法によるエピタキシャル成長に用いる成長装置において、溶融ＩＩＩ族金属を収容した坩堝や、成長容器、あるいはウエーハを支持するサセプタなどの石英製反応部品からのコンタミにより、第１電流拡散層と第２電流拡散層との界面がＳｉにより汚染されやすいという問題があった。 However, in the growth apparatus used for the epitaxial growth by the HVPE method, the first current diffusion layer and the second current are caused by contamination from a reaction part made of quartz such as a crucible containing a molten group III metal, a growth vessel, or a susceptor supporting a wafer. There was a problem that the interface with the current diffusion layer was easily contaminated by Si.
そして、このＳｉはｎ型ドーパントして働くため、ｐ型第１電流拡散層と第２電流拡散層の界面でｐ型キャリアを補償しｐ型高抵抗層が形成されてしまい、得られる発光素子の駆動時の順方向電圧（Ｖｆ）が増大するという不具合が発生していた。 Since this Si acts as an n-type dopant, the p-type carrier is compensated at the interface between the p-type first current diffusion layer and the second current diffusion layer, and a p-type high resistance layer is formed. There has been a problem that the forward voltage (Vf) at the time of driving increases.
本発明はこのような上記の課題を解決するためになされたものであり、ｐ型層を形成する際に混入するＳｉによって発生する順方向電圧（Ｖｆ）の不良を従来より低減させ、順方向電圧が良好なエピタキシャルウエーハの製造方法を提供するものである。 The present invention has been made in order to solve the above-described problems, and reduces the forward voltage (Vf) defect generated by Si mixed when forming the p-type layer as compared with the prior art. An object of the present invention is to provide a method for producing an epitaxial wafer having a good voltage.
上記課題を解決するため、本発明では、少なくとも、化合物半導体からなる基板上に、ハイドライド気相成長法によってｐ型層をエピタキシャル成長させる工程を有するエピタキシャルウエーハの製造方法であって、前記ｐ型層のエピタキシャル成長を開始する前の前記基板の昇温時に、ｐ型ドーパントガスを前記ｐ型層のエピタキシャル成長時より多く流すことを特徴とするエピタキシャルウエーハの製造方法を提供する。 In order to solve the above-described problems, the present invention provides an epitaxial wafer manufacturing method including a step of epitaxially growing a p-type layer on a substrate made of a compound semiconductor by a hydride vapor phase growth method. Provided is a method for manufacturing an epitaxial wafer, wherein a p-type dopant gas is allowed to flow more at the time of raising the temperature of the substrate before starting epitaxial growth than at the time of epitaxial growth of the p-type layer.
このように、ハイドライド気相成長法によりｐ型エピタキシャル成長させる工程において、ｐ型層のエピタキシャル成長を開始させる前の基板温度の昇温時に、ｐ型ドーパントガスをエピタキシャル成長時の流量より多く流すこととする。
これによって、基板とｐ型層との成長界面の汚染Ｓｉ（ｎ型ドーパントとして作用）と相殺するようにｐ型ドーパントが成長界面に供給されるため、成長界面にｐ型高抵抗層が形成されることを従来に比べて抑制することができる。そしてこのような製造方法によって得られたエピタキシャルウエーハから製造される発光素子の順方向電圧を従来に比べて低く抑えることができ、製品歩留りの向上を図ることができ、製造コストの低減も図ることができる。
As described above, in the step of p-type epitaxial growth by the hydride vapor phase growth method, the p-type dopant gas is allowed to flow more than the flow rate during epitaxial growth at the time of raising the substrate temperature before starting the epitaxial growth of the p-type layer.
As a result, the p-type dopant is supplied to the growth interface so as to offset the contaminated Si (acting as an n-type dopant) at the growth interface between the substrate and the p-type layer, so that a p-type high resistance layer is formed at the growth interface. It can suppress that compared with the past. In addition, the forward voltage of the light-emitting element manufactured from the epitaxial wafer obtained by such a manufacturing method can be suppressed lower than the conventional one, the product yield can be improved, and the manufacturing cost can be reduced. Can do.
ここで、前記基板の昇温時の前記ｐ型ドーパントガスの流量を、前記ｐ型層のエピタキシャル層成長時の流量の１．１〜２０倍とすることが好ましい。
このように、ｐ型ドーパントガスを、昇温時にエピタキシャル成長時の流量の１．１〜２０倍の流量で流すことによって、得られる発光素子の駆動時の順方向電圧（Ｖｆ）をより確実に低く抑えることができ、更なる製造歩留りの向上を図ることができる。なお、２０倍を超える流量とすることは必要以上にｐ型ドーパントガスを消費し、コスト面から好ましくない。
Here, it is preferable that the flow rate of the p-type dopant gas at the time of raising the temperature of the substrate is 1.1 to 20 times the flow rate at the time of epitaxial layer growth of the p-type layer.
In this way, by flowing the p-type dopant gas at a flow rate of 1.1 to 20 times the flow rate during epitaxial growth when the temperature is raised, the forward voltage (Vf) at the time of driving the obtained light emitting element is more reliably lowered. Therefore, the production yield can be further improved. A flow rate exceeding 20 times consumes p-type dopant gas more than necessary, which is not preferable from the viewpoint of cost.
また、前記基板として、化合物半導体単体からなる基板上に、少なくとも、発光層、ｐ型第１電流拡散層とを有機金属気相成長法によりエピタキシャル成長させたものを用い、該基板上に、前記ｐ型層として、前記ハイドライド気相成長法によってｐ型第２電流拡散層をエピタキシャル成長させることが好ましい。
このように、基板に上述のような構造のものを用い、そしてその基板上にｐ型層としてｐ型第２電流拡散層をハイドライド気相成長法によりエピタキシャル成長させることによって、ｐ型高抵抗層を形成させることなく厚膜の電流拡散層を早い速度でエピタキシャル成長させることができる。よって、効率的に光の取り出し効率を向上させることができ、高輝度の発光素子を製造することができるエピタキシャルウエーハをより効率的に製造することができる。
Further, as the substrate, a substrate in which at least a light emitting layer and a p-type first current diffusion layer are epitaxially grown by a metal organic vapor phase epitaxy method on a substrate made of a single compound semiconductor is used. As the mold layer, it is preferable to epitaxially grow the p-type second current diffusion layer by the hydride vapor phase growth method.
Thus, the p-type high resistance layer is formed by epitaxially growing the p-type second current diffusion layer as a p-type layer on the substrate by the hydride vapor phase growth method. A thick current diffusion layer can be epitaxially grown at a high speed without being formed. Therefore, it is possible to efficiently improve the light extraction efficiency, and it is possible to more efficiently manufacture an epitaxial wafer that can manufacture a high-luminance light emitting element.
そして、前記発光層を、組成式（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０≦ｙ≦１）にて表される化合物にて構成されたｎ型クラッド層、活性層、ｐ型クラッド層がこの順序で積層されたダブルへテロ構造からなるものとすることが好ましい。
このように、発光層を上述のような構造とすることによって、発光輝度が高く、かつ順方向電圧（Ｖｆ）の低いエピタキシャルウエーハを製造することができる。
Then, the light-emitting layer, the composition formula (Al x Ga 1-x) y In 1-y P ( However, 0 ≦ x ≦ 1,0 ≦ y ≦ 1) is constituted by represented by compound n It is preferable that the type cladding layer, the active layer, and the p-type cladding layer have a double hetero structure in which the layers are stacked in this order.
As described above, by forming the light emitting layer as described above, an epitaxial wafer having high light emission luminance and low forward voltage (Vf) can be manufactured.
更に、前記化合物半導体単体からなる基板を、ＧａＡｓ基板とすることが好ましい。
このように、化合物半導体単体からなる基板をＧａＡｓ基板とすれば、上記発光層と格子定数が一致するため、容易に発光層を成長させることが可能となる。
Furthermore, the substrate made of the compound semiconductor alone is preferably a GaAs substrate.
Thus, if the substrate made of a compound semiconductor alone is a GaAs substrate, the light emitting layer can be easily grown because the lattice constant coincides with that of the light emitting layer.
また、前記ｐ型第１電流拡散層および前記ｐ型第２電流拡散層を、ＧａＰ、ＧａＡｓＰのいずれかからなるものとすることが好ましい。
このように、ｐ型第１電流拡散層および前記ｐ型第２電流拡散層がＧａＰ、ＧａＡｓＰのいずれかからなるものとすることで、発光輝度をより高くすることができる。
Moreover, it is preferable that the p-type first current diffusion layer and the p-type second current diffusion layer are made of either GaP or GaAsP.
As described above, when the p-type first current diffusion layer and the p-type second current diffusion layer are made of either GaP or GaAsP, the emission luminance can be further increased.
そして、前記基板の昇温時の前記ｐ型ドーパントガスの流量を、前記ｐ型層のエピタキシャル成長時の流量の１．５〜２０倍の流量とすることが好ましい。
このように、基板昇温時にｐ型ドーパントガスをエピタキシャル成長時の流量の１．５〜２０倍の流量で流すことで、より確実に成長界面でのｐ型高抵抗層の形成を抑制できる。
The flow rate of the p-type dopant gas at the time of raising the temperature of the substrate is preferably 1.5 to 20 times the flow rate at the time of epitaxial growth of the p-type layer.
In this way, by flowing the p-type dopant gas at a flow rate of 1.5 to 20 times the flow rate during epitaxial growth when the substrate is heated, the formation of the p-type high resistance layer at the growth interface can be suppressed more reliably.
更に、前記ｐ型ドーパントガスとして、ＤＭＺｎを用いることが好ましい。
このように、ｐ型ドーパントガスをＤＭＺｎとすれば、容易にｐ型ドーパントを供給することができる。
Furthermore, it is preferable to use DMZn as the p-type dopant gas.
Thus, if the p-type dopant gas is DMZn, the p-type dopant can be easily supplied.
以上のように、本発明のエピタキシャルウエーハの製造方法は、ｐ型層をエピタキシャル成長させる前の昇温時に、ｐ型ドーパントガスをエピタキシャル成長時より多く流すことによって、成長界面での汚染Ｓｉ（ｎ型ドーパントとして作用）を相殺するようにｐ型ドーパントを成長界面に供給することができる。このため、成長界面にｐ型高抵抗層が形成される可能性を従来に比べて低くすることができ、このような方法で製造されたエピタキシャルウエーハから製造される半導体素子の駆動電圧を、従来と比較して低く抑えることができる。 As described above, the method for producing an epitaxial wafer of the present invention allows contamination of Si (n-type dopant at the growth interface) by flowing more p-type dopant gas at the time of temperature rise before epitaxial growth of the p-type layer than at the time of epitaxial growth. P-type dopant can be supplied to the growth interface so as to cancel out the above. For this reason, the possibility that a p-type high resistance layer is formed at the growth interface can be reduced as compared with the prior art, and the driving voltage of a semiconductor element manufactured from an epitaxial wafer manufactured by such a method can be reduced. Compared to, it can be kept low.
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。図１は、本発明のエピタキシャルウエーハの製造方法の一例を示した工程フロー、図２は本発明のエピタキシャルウエーハから製造した発光素子の概略の一例を示した図である。 Hereinafter, the present invention will be described in detail with reference to the drawings, but the present invention is not limited thereto. FIG. 1 is a process flow showing an example of a method for manufacturing an epitaxial wafer of the present invention, and FIG. 2 is a diagram showing an example of a schematic of a light emitting device manufactured from the epitaxial wafer of the present invention.
まず、図１の工程（ａ）に示すように、ＧａＡｓ単結晶基板１１上に、ｎ型ＧａＡｓバッファ層１２を例えば０．５μｍ成長させる。
First, as shown in step (a) of FIG. 1, an n-type
次いで図１の工程（ｂ）に示すように、ｎ型ＧａＡｓバッファ層１２上に、発光層１３として、各々（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０≦ｙ≦１）よりなる、例えば厚さ０．８〜４μｍのｎ型クラッド層１３ａ、厚さ０．４〜２μｍの活性層１３ｂ及び厚さ０．８〜４μｍのｐ型クラッド層１３ｃを、この順序にてエピタキシャル成長させる。なお、発光層１３は、ｐ型ＡｌＧａＩｎＰクラッド層側の表面が第一主表面である。
Next, as shown in step (b) of FIG. 1, (Al x Ga 1-x ) y In 1-y P (where 0 ≦ x ≦ 1) is formed on the n-type
上記各層のエピタキシャル成長は、公知の有機金属気相成長（ＭＯＶＰＥ）法により行うことができる。
この各層のエピタキシャル層を形成するための製造条件は、求めるエピタキシャル層の厚さや、組成比によって適宜選択することができる。
Ａｌ、Ｇａ、Ｉｎ（インジウム）、Ｐ（リン）の各成分源となる原料ガスとしては以下のようなものを使用できる。
・Ａｌ源ガス；トリメチルアルミニウム（ＴＭＡｌ）、トリエチルアルミニウム（ＴＥＡｌ）など、
・Ｇａ源ガス；トリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）など、
・Ｉｎ源ガス；トリメチルインジウム（ＴＭＩｎ）、トリエチルインジウム（ＴＥＩｎ）など、
・Ｐ源ガス：トリメチルリン（ＴＭＰ）、トリエチルリン（ＴＥＰ）、ホスフィン（ＰＨ３）など。
The epitaxial growth of each of the above layers can be performed by a known metal organic chemical vapor deposition (MOVPE) method.
The manufacturing conditions for forming the epitaxial layer of each layer can be appropriately selected depending on the thickness of the desired epitaxial layer and the composition ratio.
The following materials can be used as source gases for the source of each component of Al, Ga, In (indium), and P (phosphorus).
-Al source gas; trimethylaluminum (TMAl), triethylaluminum (TEAl), etc.
Ga source gas: trimethylgallium (TMGa), triethylgallium (TEGa), etc.
In source gas: trimethylindium (TMIn), triethylindium (TEIn), etc.
P source gas: trimethyl phosphorus (TMP), triethyl phosphorus (TEP), phosphine (PH 3 ), etc.
また、ドーパントガスとしては、以下のようなものを使用できる。
（ｐ型ドーパント）
・Ｍｇ源：ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）など、
・Ｚｎ源：ジメチル亜鉛（ＤＭＺｎ）、ジエチル亜鉛（ＤＥＺｎ）など、
（ｎ型ドーパント）
・Ｓｉ源：モノシランなどのシリコン水素化物など。
Moreover, the following can be used as dopant gas.
(P-type dopant)
Mg source: biscyclopentadienyl magnesium (Cp 2 Mg), etc.
Zn source: dimethyl zinc (DMZn), diethyl zinc (DEZn), etc.
(N-type dopant)
Si source: silicon hydride such as monosilane.
次に図１の工程（ｃ）に示すように、ｐ型ＡｌＧａＩｎＰクラッド層１３ｃ上に、例えばｐ型ＧａＰからなるｐ型第１電流拡散層１４を、有機金属気相成長法によりヘテロエピタキシャル成長させて、ＭＯエピタキシャルウエーハ（基板）を得る。
Next, as shown in step (c) of FIG. 1, a p-type first
次に、ＨＶＰＥ炉にＭＯエピタキシャルウエーハを投入し、ｐ型第２電流拡散層をＨＶＰＥ法によってエピタキシャル成長させるために、エピタキシャル成長温度（例えば６４０〜８６０℃）まで基板を昇温する。
そして、本発明においては、その際にｐ型第２電流拡散層のエピタキシャル成長時に流すよりも多くｐ型ドーパントガスを流すようにする。
Next, the MO epitaxial wafer is put into an HVPE furnace, and the substrate is heated to an epitaxial growth temperature (for example, 640 to 860 ° C.) in order to epitaxially grow the p-type second current diffusion layer by the HVPE method.
In the present invention, more p-type dopant gas is allowed to flow than at the time of epitaxial growth of the p-type second current diffusion layer.
特に、ＨＶＰＥ炉内に基板を投入してから成長温度まで昇温してからエピタキシャル成長の開始までの過程では、成長容器あるいは基板を支持するサセプタなどの石英製反応部品からの珪素（Ｓｉ）の炉内での濃度が高くなっており、昇温時に基板の表面（成長界面）に付着し、ｎ型ドーパントとして作用する。
しかし、本発明のように、この昇温時において、成長時に流すｐ型ドーパントガスよりも多いｐ型ドーパントガスを流すようにすることで、成長界面のＳｉと相殺するようにｐ型ドーパントが成長界面に供給されるため、成長界面にｐ型高抵抗層が形成されることを従来に比べて強く抑制することができる。そして、このような方法で製造したエピタキシャルウエーハから製造される半導体素子の駆動電圧を、従来のものに比べて低く抑えることができ、製品歩留りを改善することができる。
In particular, in the process from the introduction of the substrate into the HVPE furnace to the temperature rise to the growth temperature to the start of the epitaxial growth, a silicon (Si) furnace from a quartz reaction part such as a growth vessel or a susceptor that supports the substrate. The concentration in the substrate is high, and it adheres to the surface (growth interface) of the substrate when the temperature is raised, and acts as an n-type dopant.
However, as in the present invention, at the time of this temperature rise, the p-type dopant is grown so as to offset the Si at the growth interface by flowing more p-type dopant gas than the p-type dopant gas that is flowed during growth. Since it is supplied to the interface, the formation of the p-type high resistance layer at the growth interface can be strongly suppressed as compared with the conventional case. And the drive voltage of the semiconductor element manufactured from the epitaxial wafer manufactured by such a method can be restrained low compared with the conventional one, and the product yield can be improved.
ここで図３は、本発明のハイドライド気相成長工程において用いるＨＶＰＥ炉の一例を示す模式図である。
このＨＶＰＥ炉３０は、Ｇａ融液３３を収容する坩堝３２が配置される第一室と、基板Ｗを保持する例えば石英製のサセプタ３１が収容される第二室から成る成長容器３５を有する。そして第一室と第二室は、坩堝３２とともに石英にて構成され、それぞれ個別のヒータ３６により昇温されるようになっている。
そしてこのようなＨＶＰＥ炉３０を用いてｐ型層をエピタキシャル成長させる際には、第一室と第二室の内部は、ＨＶＰＥ反応が十分に進むよう、適正な成長温度に昇温され、成長容器３５内にはガス導入口３４より例えば塩化水素ガスと、キャリアガスと、Ｐ源ガスと、ｐ型ドーパントガスを導入して、ｐ型ＧａＰ層をエピタキシャル成長させる。
Here, FIG. 3 is a schematic view showing an example of an HVPE furnace used in the hydride vapor phase growth process of the present invention.
The
When the p-type layer is epitaxially grown using such an
この場合、昇温時と成長時のｐ型ドーパントガスの流量の比率としては１．１〜２０倍、望ましくは１．５〜２０倍、より望ましくは１．５〜３倍とすることができる。
このように、ｐ型ドーパントガスを、昇温時にエピタキシャル成長時の流量の１．１〜２０倍、特には１．５〜２０倍の流量で流すことによって、より確実に基板とｐ型層との成長界面でのｐ型高抵抗層の形成を抑制でき、得られる発光素子の駆動時の順方向電圧（Ｖｆ）をより確実に低く抑えることができる。また、必要以上にｐ型ドーパントガスを流すことを抑制でき、ガスの使用量の必要以上の増加を抑制でき、製造コストの上昇が発生することも防ぐことができる。
In this case, the ratio of the flow rate of the p-type dopant gas at the time of temperature rise and growth can be 1.1 to 20 times, preferably 1.5 to 20 times, more preferably 1.5 to 3 times. .
Thus, by flowing the p-type dopant gas at a flow rate of 1.1 to 20 times, particularly 1.5 to 20 times the flow rate during epitaxial growth when the temperature is raised, the substrate and the p-type layer are more reliably connected. The formation of the p-type high resistance layer at the growth interface can be suppressed, and the forward voltage (Vf) during driving of the obtained light emitting element can be more reliably suppressed to a low level. Further, it is possible to suppress the p-type dopant gas from flowing more than necessary, to suppress an increase in the amount of gas used more than necessary, and to prevent an increase in manufacturing cost.
また、ｐ型ドーパントガスとしてはジメチル亜鉛（ＤＭＺｎ）、ジエチル亜鉛（ＤＥＺｎ）等とすることができる。
このように、ｐ型ドーパントガスとしては、高純度の原料が得やすいジメチル亜鉛（ＤＭＺｎ）、ジエチル亜鉛（ＤＥＺｎ）、特にジメチル亜鉛（ＤＭＺｎ）を用いることによって、より高純度・高品質のエピタキシャルウエーハを得ることができる。
The p-type dopant gas may be dimethyl zinc (DMZn), diethyl zinc (DEZn), or the like.
As described above, as the p-type dopant gas, dimethyl zinc (DMZn), diethyl zinc (DEZn), and particularly dimethyl zinc (DMZn), which are easy to obtain a high-purity raw material, are used. Can be obtained.
次に、図１の工程（ｄ）に示すように、基板が所定の温度になったら、ｐ型ドーパントガスの流量を下げ、ＭＯエピタキシャルウエーハのｐ型第１電流拡散層１４上に、ｐ型層として例えば厚いｐ型ＧａＰからなるｐ型第２電流拡散層１５を、ハイドライド気相成長法でエピタキシャル成長させる。
このＨＶＰＥ法は、具体的には、容器内にてＩＩＩ族元素である金属Ｇａを所定の温度に加熱保持しながら、その金属Ｇａ上に塩化水素を導入して、下記（１）式の反応によりＧａＣｌを生成させ、キャリアガスであるＨ２ガスとともに基板上に供給する。
Ｇａ（液体）＋ＨＣｌ（気体） → ＧａＣｌ（気体）＋１／２Ｈ２（気体）‥‥（１）
成長温度は例えば６４０℃以上８６０℃以下に設定する。また、Ｖ族元素であるＰは、ＰＨ３をキャリアガスであるＨ２ともに基板上に供給する。さらに、ｐ型ドーパントであるＺｎは、ＤＭＺｎ（ジメチルＺｎ）の形で供給する。
ＧａＣｌ（気体）＋ＰＨ３（気体）
→ＧａＰ（固体）＋ＨＣｌ（気体）＋Ｈ２（気体）‥‥（２）
Next, as shown in step (d) of FIG. 1, when the substrate reaches a predetermined temperature, the flow rate of the p-type dopant gas is decreased, and the p-type first
Specifically, this HVPE method introduces hydrogen chloride onto the metal Ga while heating and maintaining the metal Ga, which is a group III element, at a predetermined temperature in the container, and the reaction of the following formula (1) Then, GaCl is generated and supplied onto the substrate together with H 2 gas which is a carrier gas.
Ga (liquid) + HCl (gas) → GaCl (gas) + 1 / 2H 2 (gas) (1)
The growth temperature is set to, for example, 640 ° C. or more and 860 ° C. or less. P, which is a group V element, supplies PH 3 onto the substrate together with H 2, which is a carrier gas. Furthermore, Zn which is a p-type dopant is supplied in the form of DMZn (dimethyl Zn).
GaCl (gas) + PH 3 (gas)
→ GaP (solid) + HCl (gas) + H 2 (gas) (2)
以上の工程（ｄ）が終了すれば、本発明のエピタキシャルウエーハ１０が完成する。
When the above step (d) is completed, the
なお、上記例示では、基板にＧａＡｓ、ｐ型第１電流拡散層及びｐ型第２電流拡散層にＧａＰを用いる場合について説明したが、本発明はこれらに限定されず、窓層としてはＧａＡｓＰを用いることができ、基板も発光層や電流拡散層を形成するのに適したものを適宜採用することができる。 In the above example, the case where GaAs is used for the substrate and GaP is used for the p-type first current diffusion layer and the p-type second current diffusion layer has been described. However, the present invention is not limited thereto, and GaAsP is used as the window layer. A substrate suitable for forming a light emitting layer or a current diffusion layer can be used as appropriate.
その後、真空蒸着法により、ｐ型第２電流拡散層１５上に第一電極２１を、ｎ型ＧａＡｓ基板１１上に第二電極２２を形成し、更に第一電極２１上にボンディングパッドを配置して、適当な温度で電極定着用のシンタリングを施す。
その後、ダイシングによりチップ化し、第二電極２２をＡｇペースト等の導電性ペーストを用いて支持体を兼ねた図示しない端子電極に固着する一方、ボンディングパッドと別の端子電極とにまたがる形態でＡｕ製のワイヤをボンディングし、更に樹脂モールドを形成することにより、図２に示すような発光素子２０が得られる。
Thereafter, the
Thereafter, the chip is formed by dicing, and the
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１−３）
前記した本発明のエピタキシャルウエーハの製造方法である図１の工程に従い、厚さ２８０μｍのｎ型ＧａＡｓ基板上にｎ型ＧａＡｓバッファ層を０．５μｍ成長させた後、ＭＯＶＰＥ法でＡｌＧａＩｎＰ発光層を８μｍ形成し、更にｐ型ＧａＰからなる第１電流拡散層を１μｍ形成した。
以上の工程で製造された複数のＭＯエピタキシャルウエーハを、ＨＶＰＥ炉に移して窒素（Ｎ２）ガスをＨＶＰＥ炉内に２０分導入し、空気を十分置換除去後、キャリアガスとして高純度水素（Ｈ２）を導入し、Ｎ２を停止して昇温作業に入った。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
(Example 1-3)
In accordance with the process of FIG. 1 which is the manufacturing method of the epitaxial wafer of the present invention described above, after growing an n-type GaAs buffer layer by 0.5 μm on an n-type GaAs substrate having a thickness of 280 μm, an AlGaInP light emitting layer is formed by 8 μm by MOVPE Then, a first current diffusion layer made of p-type GaP was formed to 1 μm.
A plurality of MO epitaxial wafers manufactured in the above steps are transferred to an HVPE furnace, nitrogen (N 2 ) gas is introduced into the HVPE furnace for 20 minutes, air is sufficiently replaced and removed, and high purity hydrogen (H 2 ) was introduced, N 2 was stopped, and the heating operation was started.
そしてこの昇温作業中には、ｐ型ドーパントドープ用ガスであるＤＭＺｎをエピタキシャル成長開始２分前から８ｃｃ／ｍｉｎ（実施例１）、１０ｃｃ／ｍｉｎ（実施例２）、２０ｃｃ／ｍｉｎ（実施例３）の流量でＨＶＰＥ炉内に導入した。
そして、高純度りん化水素ガス（ＰＨ３）の導入を開始し、所定の温度に到達した後、ＧａＣｌを生成させるため高純度塩化水素ガスを石英ボート中のＧａ溜めに吹き込み、ＭＯエピタキシャルウエーハの最表面（ｐ型ＧａＰ）と同組成のＧａＰエピタキシャル層の気相成長を行った。
また、塩化水素ガスを流すと同時に、ＤＭＺｎ流量を所定のキャリア濃度を得るための６ｃｃ／ｍｉｎに下げた。
During this temperature raising operation, DMZ which is a p-type dopant doping gas is 8 cc / min (Example 1), 10 cc / min (Example 2), 20 cc / min (Example 3) from 2 minutes before the start of epitaxial growth. ) In the HVPE furnace.
Then, introduction of high-purity hydrogen phosphide gas (PH 3 ) is started, and after reaching a predetermined temperature, high-purity hydrogen chloride gas is blown into the Ga reservoir in the quartz boat to generate GaCl. Vapor phase growth of a GaP epitaxial layer having the same composition as the outermost surface (p-type GaP) was performed.
Further, simultaneously with the flow of hydrogen chloride gas, the DMZn flow rate was lowered to 6 cc / min for obtaining a predetermined carrier concentration.
その後、狙いのエピ厚（１５０μｍ）に応じた時間の間、ＨＣｌとＰＨ３及びＤＭＺｎガスを流してｐ型ＧａＰ層のエピタキシャル成長を行い、エピタキシャルウエーハを製造した。 Then, for a time corresponding to the target epi thickness (150 μm), HCl, PH 3 and DMZn gas were flowed to perform epitaxial growth of the p-type GaP layer, thereby manufacturing an epitaxial wafer.
その後、実施例１−３のエピタキシャルウエーハに真空蒸着法により第一電極及び第二電極を形成し、更に第一電極上にボンディングパッドを配置して、適当な温度で電極定着用のシンタリングを施し、その後ダイシングによりチップ化し発光素子を複数個得た。
そしてこの作製した実施例１−３の発光素子各々複数個に対して定電流電源にて２０ｍＡの電流を通電して、順方向電圧Ｖｆを測定・評価した。その結果を図４に示す。
Thereafter, a first electrode and a second electrode are formed on the epitaxial wafer of Example 1-3 by vacuum deposition, and a bonding pad is further disposed on the first electrode, and electrode fixing sintering is performed at an appropriate temperature. After that, a plurality of light emitting elements were obtained by dicing into chips.
Then, a forward current Vf was measured and evaluated by applying a current of 20 mA to each of the manufactured light emitting elements of Example 1-3 with a constant current power source. The result is shown in FIG.
（比較例１）
エピタキシャル成長開始２分前からのＤＭＺｎ流量を６ｃｃ／ｍｉｎとし、塩化水素ガスを流す際にＤＭＺｎガスの流量を変化させなかった以外は実施例１と同様な方法でエピタキシャルウエーハ及び発光素子を製造した。そして実施例１−３と同様の評価を行い、その結果を図４に示した。
(Comparative Example 1)
An epitaxial wafer and a light emitting device were manufactured in the same manner as in Example 1 except that the flow rate of DMZn from 6 minutes before the start of epitaxial growth was 6 cc / min and the flow rate of DMZn gas was not changed when hydrogen chloride gas was flown. And evaluation similar to Example 1-3 was performed and the result was shown in FIG.
図４に示すように、実施例１では（最大値）２．３１Ｖ（平均値）２．０４Ｖ（最小値）１．９１Ｖ（標準偏差）０．１２８Ｖ、実施例２では（最大値）２．０１Ｖ（平均値）１．９６Ｖ（最小値）１．９４Ｖ（標準偏差）０．０１３Ｖ、実施例３では（最大値）１．９８Ｖ（平均値）１．９６Ｖ（最小値）１．９６Ｖ（標準偏差）０．００６Ｖであったのに対し、比較例１では（最大値）２．９１Ｖ（平均値）２．１６Ｖ（最小値）１．９３Ｖ（標準偏差）０．２８７Ｖであった。
このように、本発明のエピタキシャルウエーハの製造方法によればＳｉ汚染によるＶｆの上昇を抑制することができ、また順方向電圧のバラツキも小さくすることができることが判った。
As shown in FIG. 4, in Example 1, (maximum value) 2.31 V (average value) 2.04 V (minimum value) 1.91 V (standard deviation) 0.128 V, and in Example 2 (maximum value) 2. 01V (average value) 1.96V (minimum value) 1.94V (standard deviation) 0.013V, in Example 3 (maximum value) 1.98V (average value) 1.96V (minimum value) 1.96V (standard) Deviation) was 0.006V, while in Comparative Example 1, (maximum value) 2.91V (average value) 2.16V (minimum value) 1.93V (standard deviation) 0.287V.
As described above, according to the epitaxial wafer manufacturing method of the present invention, it was found that an increase in Vf due to Si contamination can be suppressed, and variations in forward voltage can be reduced.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.
１０…エピタキシャルウエーハ、
１１…ＧａＡｓ基板、 １２…ＧａＡｓバッファ層、 １３…発光層、 １３ａ…ｎ型クラッド層、 １３ｂ…活性層、 １３ｃ…ｐ型クラッド層、 １４…ｐ型第１電流拡散層（ｐ型ＧａＰ層）、 １５…ｐ型第２電流拡散層（ｐ型ＧａＰ層）、
２０…発光素子、 ２１…第一電極、 ２２…第二電極、
３０…ＨＶＰＥ炉、 ３１…サセプタ、 ３２…坩堝、 ３３…Ｇａ融液、 ３４…ガス導入口、 ３５…成長容器、 ３６…ヒータ、 Ｗ…基板。
10: Epitaxial wafer,
DESCRIPTION OF SYMBOLS 11 ... GaAs substrate, 12 ... GaAs buffer layer, 13 ... Light emitting layer, 13a ... N-type clad layer, 13b ... Active layer, 13c ... P-type clad layer, 14 ... P-type 1st electric current diffusion layer (p-type GaP layer) 15 ... p-type second current diffusion layer (p-type GaP layer),
20 ... Light-emitting element, 21 ... First electrode, 22 ... Second electrode,
DESCRIPTION OF
Claims (8)
前記ｐ型層のエピタキシャル成長を開始する前の前記基板の昇温時に、ｐ型ドーパントガスを前記ｐ型層のエピタキシャル成長時より多く流すことを特徴とするエピタキシャルウエーハの製造方法。 An epitaxial wafer manufacturing method comprising a step of epitaxially growing a p-type layer on a substrate made of a compound semiconductor at least by a hydride vapor phase growth method,
A method of manufacturing an epitaxial wafer, wherein a larger amount of p-type dopant gas is allowed to flow at the time of temperature rise of the substrate before starting the epitaxial growth of the p-type layer than at the time of epitaxial growth of the p-type layer.
該基板上に、前記ｐ型層として、前記ハイドライド気相成長法によってｐ型第２電流拡散層をエピタキシャル成長させることを特徴とする請求項１または請求項２に記載のエピタキシャルウエーハの製造方法。 As the substrate, at least a light emitting layer and a p-type first current diffusion layer are epitaxially grown on a substrate made of a compound semiconductor alone by metal organic chemical vapor deposition,
3. The method for manufacturing an epitaxial wafer according to claim 1, wherein a p-type second current diffusion layer is epitaxially grown on the substrate as the p-type layer by the hydride vapor phase growth method. 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010127152A JP5387509B2 (en) | 2010-06-02 | 2010-06-02 | Epitaxial wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010127152A JP5387509B2 (en) | 2010-06-02 | 2010-06-02 | Epitaxial wafer manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011253956A JP2011253956A (en) | 2011-12-15 |
| JP5387509B2 true JP5387509B2 (en) | 2014-01-15 |
Family
ID=45417653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010127152A Active JP5387509B2 (en) | 2010-06-02 | 2010-06-02 | Epitaxial wafer manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5387509B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH084068B2 (en) * | 1985-09-06 | 1996-01-17 | 株式会社東芝 | Method for manufacturing semiconductor device |
| JPH07183226A (en) * | 1993-12-22 | 1995-07-21 | Nissan Motor Co Ltd | Epitaxial growth method |
| JP3598591B2 (en) * | 1995-07-17 | 2004-12-08 | 住友化学工業株式会社 | Method for manufacturing group 3-5 compound semiconductor |
| JP2008021717A (en) * | 2006-07-11 | 2008-01-31 | Sharp Corp | Method of manufacturing semiconductor, and method of manufacturing semiconductor laser element |
| JP4978577B2 (en) * | 2008-07-22 | 2012-07-18 | 信越半導体株式会社 | Method for manufacturing light emitting device |
-
2010
- 2010-06-02 JP JP2010127152A patent/JP5387509B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011253956A (en) | 2011-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI252595B (en) | Nitride semiconductor; light-emitting device, light-emitting diode, laser device and lamp using the semiconductor; and production methods thereof | |
| JP2007258529A (en) | Group iii nitride semiconductor light emitting element, manufacturing method thereof, and lamp | |
| JP4962840B2 (en) | Light emitting device and manufacturing method thereof | |
| JP3598591B2 (en) | Method for manufacturing group 3-5 compound semiconductor | |
| TWI389338B (en) | A light-emitting element manufacturing method, a compound semiconductor wafer, and a light-emitting element | |
| JP4978577B2 (en) | Method for manufacturing light emitting device | |
| JP2012204540A (en) | Semiconductor device and method of manufacturing the same | |
| JP4781028B2 (en) | Group III nitride semiconductor laminate and method for manufacturing group III nitride semiconductor light emitting device | |
| JP5640896B2 (en) | Vapor growth method and method for manufacturing substrate for light emitting device | |
| JP5387509B2 (en) | Epitaxial wafer manufacturing method | |
| JP5464057B2 (en) | Epitaxial wafer manufacturing method | |
| JP2011254015A (en) | Compound semiconductor film vapor phase growth susceptor and compound semiconductor film forming method | |
| JP5277646B2 (en) | Method for manufacturing compound semiconductor substrate | |
| JP2006128653A (en) | Group iii-v compound semiconductor, its manufacturing method and its use | |
| JP4998396B2 (en) | Method for manufacturing light emitting device | |
| JP5251185B2 (en) | Compound semiconductor substrate, light emitting device using the same, and method of manufacturing compound semiconductor substrate | |
| JP4145108B2 (en) | Growth method of GaNP crystal | |
| WO2012120798A1 (en) | Compound semiconductor substrate, method for producing compound semiconductor substrate, and light-emitting element | |
| JP5582066B2 (en) | Compound semiconductor substrate, method of manufacturing compound semiconductor substrate, and light emitting device | |
| JP5240658B2 (en) | Compound semiconductor epitaxial wafer manufacturing method, compound semiconductor epitaxial wafer, and light emitting device | |
| JP5046182B2 (en) | Method for producing compound semiconductor epitaxial wafer | |
| JP2010278262A (en) | Method of manufacturing epitaxial wafer for light-emitting diode | |
| JP4466642B2 (en) | Method for producing group 3-5 compound semiconductor | |
| TW202237911A (en) | Method for manufacturing epitaxial wafer for ultraviolet light-emitting element, method for manufacturing substrate for ultraviolet light-emitting element, epitaxial wafer for ultraviolet light-emitting element, and substrate for ultraviolet light-emitting element | |
| JP3915584B2 (en) | Method for producing group 3-5 compound semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130923 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5387509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |