JP5387207B2 - 画像処理装置、表示システム、電子機器及び画像処理方法 - Google Patents

Description

本発明は、画像処理装置、表示システム、電子機器及び画像処理方法等に関する。

近年、表示素子として液晶素子を用いたＬＣＤ（Liquid Crystal Display：ＬＣＤ）パネルや、表示素子として有機発光ダイオード（Organic Light Emitting Diode：以下、ＯＬＥＤと略す）（広義には、発光素子）を用いた表示パネル（表示装置）が普及している。特に、ＯＬＥＤは、高い応答速度を有し、コントラスト比を向上させることができる。そのため、ＯＬＥＤをマトリックス状に配置させた表示パネルによれば、視野角が広く、高画質の画像を表示できる。

ところが、ＯＬＥＤを用いた表示パネルにおいても、長時間にわたって静止画を表示させたときのように同一の発光素子が同一輝度で点灯される時間が長くなると、劣化によって輝度が低下して、いわゆる焼き付き現象が発生し、画質の劣化を招くという問題がある。

このようなＯＬＥＤを用いた焼き付き現象を防止する技術については、例えば特許文献１及び特許文献２に開示されている。特許文献１には、画像信号として印加する電流値又は定電流の印加時間により画像の階調を制御し、且つ、所定時間間隔で表示位置を所定距離だけ移動させるようにした有機発光ディスプレイ装置が開示されている。また、特許文献２には、ディスプレイのリフレッシュレートを切り替える際の視覚的兆候を減少させる技術が開示されている。

特開２００７−３０４３１８号公報 特開２００８−１９７６２６号公報

しかしながら、特許文献１及び特許文献２に開示された技術では、入力画像の種類にかかわらず上記のような制御を行っていたため、入力画像の種類によっては、却って画質を劣化させてしまったり、無駄に消費電力を増大させてしまったりする事態を招いてしまっていた。

本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、画質の劣化を招くことなく、低消費電力で、且つ、効率的に、いわゆる焼き付き現象を軽減できる画像処理装置、表示システム、電子機器及び画像処理方法等を提供することができる。

本発明のひとつの適用例に係る画像処理装置は、表示装置に対して表示画像データ及び表示制御信号を出力する画像処理装置であって、前記表示装置に表示される画像が静止画であることを検出する静止画連続検出部と、前記表示画像データを生成する画像データ制御回路、及び、前記表示制御信号を生成する表示タイミング制御回路を有する表示制御部と、を含み、前記画像データ制御回路は、直列に接続された、第１の画像用焼き付け防止回路、第２の画像用焼き付け防止回路、第３の画像用焼き付け防止回路及び第４の画像用焼き付け防止回路を有し、入力される画像データは前記第１の画像用焼き付け防止回路に入力され、前記表示画像データは前記第４の画像用焼き付け防止回路から出力され、前記静止画連続検出部により前記表示装置に表示される画像が静止画であることが検出された場合、前記画像データ制御回路は、前記第１の画像用焼き付け防止回路、前記第２の画像用焼き付け防止回路、前記第３の画像用焼き付け防止回路及び前記第４の画像用焼き付け防止回路の中の少なくともひとつの画像用焼き付け防止回路で加工した画像データを前記表示画像データとし、前記第１の画像用焼き付け防止回路は、第１の画像データを出力し、前記第２の画像用焼き付け防止回路は、第２の画像データを出力し、前記第３の画像用焼き付け防止回路は、第３の画像データを出力し、第１のモードが指定された場合、前記第１の画像データは、前記入力された画像データ対して１ドットシフトさせる加工を行った画像データであり、第２のモードが指定された場合、前記第２の画像データは、前記第１の画像データにおいてインターレース走査とプログレッシブ走査とを切り替えた画像データであり、第３のモードが指定された場合、前記第３の画像データは、前記第２の画像データにおいて１ドット毎にフレームレートを低下させた画像データであり、第４のモードが指定された場合、前記表示画像データは、前記第３の画像データにおいて所与のフレーム毎に画像表示を間引いた画像データであり、前記表示タイミング制御回路は、前記第１のモード、前記第２のモード、前記第３のモード及び前記第４のモードに従い前記表示制御信号を生成し、前記画像データ制御回路は、前記いずれのモードも指定されない場合、前段の画像データをそのまま出力することを特徴とする。
上記のひとつの適用例に係る画像処理装置において、連続して入力された前記入力画像データ間の対応する画素の画素値における比較結果に基づいて、前記表示装置に表示される画像が静止画であることを検出することが好ましい。
上記のひとつの適用例に係る画像処理装置において、前記表示装置に表示される画像が静止画であることを検出する領域を指定する検出条件指定レジスターを含み、前記静止画連続検出部は、前記検出条件指定レジスターにより指定された領域における比較結果に基づいて、静止画のフレームが連続しているか否かを検出することが好ましい。
上記のひとつの適用例に係る画像処理装置において、前記表示装置における表示画面を複数のブロックに分割し、前記ブロック内で一致又は不一致の画素数が指定される閾値設定レジスターを含み、前記静止画連続検出部は、前記ブロック内で一致する画素数が前記閾値設定レジスターに設定された画素数以上のとき、又は前記ブロック内で不一致の画素数が前記閾値設定レジスターに設定された画素数以下のとき、当該ブロックが一致すると判定することが好ましい。
上記のひとつの適用例に係る画像処理装置において、前記第１のモードは、元の表示画像に対して前記表示装置の画面の第１の垂直走査方向に１走査ラインだけシフトする第１のシフト、元の表示画像に対して前記表示装置の画面の第１の水平走査方向に１画素だけシフトする第２のシフト、元の表示画像に対して前記表示装置の画面の前記第１の垂直走査方向と反対方向に１走査ラインだけシフトする第３のシフト、及び元の表示画像に対して前記表示装置の画面の第１の水平走査方向と反対方向に１ドットだけシフトする第４のシフトを、所与の時間経過毎に順次繰り返し行うことが好ましい。
本発明のひとつの適用例に係る表示システムは、複数のロウ信号線と、前記複数のロウ信号線と交差して設けられる複数のカラム信号線と、前記複数のロウ信号線のいずれかと前記複数のカラム信号線のいずれかとにより特定され駆動電流に応じた輝度で発光する複数の発光素子とを有する表示パネルと、前記複数のロウ信号線を駆動するロウドライバーと、前記複数のカラム信号線を駆動するカラムドライバーと、前記ロウドライバー及び前記カラムドライバーに前記表示タイミング制御信号を出力すると共に、前記カラムドライバーに前記画像データを出力する上記のひとつの適用例に係る画像処理装置と、を含むことを特徴とする。
本発明のひとつの適用例に係る電子機器は、上記のひとつの適用例に係る画像処理装置を含むことを特徴とする。
本発明のひとつの適用例に係る画像処理方法は、表示装置に対して表示画像データ及び表示制御信号を制御する画像処理方法であって、前記表示装置に表示される画像が静止画であることを検出する静止画連続検出工程と、前記表示画連データを生成する画像データ制御工程、及び、前記表示制御信号を生成する表示タイミング制御工程を含む表示制御工程と、を含み、前記画像データ制御工程は、直列に接続された、第１の画像用焼き付け防止工程、第２の画像用焼き付け防止工程、第３の画像用焼き付け防止工程及び第４の画像用焼き付け防止工程を含み、前記表示制御部に入力された入力画像データは前記第１の画像用焼き付け防止工程の入力であり、前記表示画像データは前記第４の画像用焼き付け防止工程の出力であり、前記静止画連続検出工程により前記表示装置に表示される画像が静止画であることが検出された場合、前記画像データ制御工程は、前記第１の画像用焼き付け防止工程、前記第２の画像用焼き付け防止工程、前記第３の画像用焼き付け防止工程及び前記第４の画像用焼き付け防止工程の中の少なくともひとつの工程で加工した画像データを前記表示画像データとして出力し、前記第１の画像用焼き付け防止工程は、第１の画像データを出力し、前記第２の画像用焼き付け防止工程は、第２の画像データを出力し、前記第３の画像用焼き付け防止工程は、第３の画像データを出力し、第１のモードが指定された場合、前記第１の画像データは、前記入力された画像データ対して１ドットシフトさせる加工を行った画像データであり、第２のモードが指定された場合、前記第２の画像データは、前記第１の画像データにおいてインターレース走査とプログレッシブ走査とを切り替えた画像データであり、
第３のモードが指定された場合、前記第３の画像データは、前記第２の画像データにおいて１ドット毎にフレームレートを低下させた画像データであり、第４のモードが指定された場合、前記表示画像データは、前記第３の画像データにおいて所与のフレーム毎に画像表示を間引いた画像データであり、前記表示タイミング制御工程は、前記第１のモード、前記第２のモード、前記第３のモード及び前記第４のモードに従い前記表示制御信号を生成し、前記画像データ制御工程は、前記いずれのモードも指定されない場合、前段の画像データをそのまま出力することを特徴とする。
上記のひとつの適用例に係る画像処理方法において、連続して入力された前記入力画像データ間の対応する画素の画素値における比較結果に基づいて、前記表示装置に表示される画像が静止画であることを検出することが好ましい。
上記のひとつの適用例に係る画像処理方法において、前記表示装置に表示される画像が静止画であることを検出する領域を指定する検出条件指定工程を含み、前記静止画連続検出工程は、前記検出条件指定工程により指定された領域における比較結果に基づいて、静止画のフレームが連続しているか否かを検出することが好ましい。
上記のひとつの適用例に係る画像処理方法において、前記表示装置における表示画面を複数のブロックに分割し、前記ブロック内で一致又は不一致の画素数を指定する閾値設定工程を含み、前記静止画連続検出工程は、前記ブロック内で一致する画素数が前記閾値設定工程で設定された画素数以上のとき、又は前記ブロック内で不一致の画素数が前記閾値設定工程で設定された画素数以下のとき、当該ブロックが一致すると判定することが好ましい。

本態様によれば、静止画であるフレームが連続しているか否かを検出し、静止画であるフレームが連続していることが検出されたときに、画像データ又は該画像データに対応した表示タイミング制御信号を制御するようにしたので、画質の劣化を招くことなく、低消費電力で、且つ、効率的に、いわゆる焼き付き現象を軽減できるようになる。

（２）本発明の他の態様に係る画像処理装置では、前記静止画連続検出部は、当該フレームの画像を構成する各画素の画素値と直前のフレーム画像を構成する各画素の画素値との比較結果に基づいて、静止画のフレームが連続しているか否かを検出する。

本態様によれば、簡素な構成により、静止画であるフレームが連続しているか否かを検出できるようになる。

（３）本発明の他の態様に係る画像処理装置では、１画面内で、前記当該フレームと前記直前のフレームとの間で一致する領域又は不一致の領域が指定される検出条件指定レジスターを含み、前記静止画連続検出部は、前記検出条件指定レジスターにより指定された一致する領域又は不一致の領域における各画素の比較結果に基づいて、静止画のフレームが連続しているか否かを検出する。

本態様によれば、上記の効果に加えて、検出条件指定レジスターにより、フレーム間で一致する領域又は不一致の領域を指定し、その指定内容に応じて静止画のフレームが連続しているか否かを検出するようにしたので、静止画として検出される精度を調整できるようになる。

（４）本発明の他の態様に係る画像処理装置では、前記検出条件指定レジスターには、１画面を分割した複数のブロックを構成する各ブロック内で、前記当該フレームと前記直前のフレームとの間で一致するブロック数が指定され、前記静止画連続検出部は、ブロック単位で、当該フレームの画像を構成する各画素の画素値と直前のフレーム画像を構成する各画素の画素値とを比較し、前記検出条件指定レジスターにより指定されたブロック数を基準に、静止画のフレームが連続しているか否かを検出する。

本態様によれば、焼き付け防止制御によって発生する可能性のあるフリッカー等の画質劣化を抑えるように調整することができ、更に、静止画として検出される精度をブロック数により調整でき、より簡素に検出精度を調整できるようになる。

（５）本発明の他の態様に係る画像処理装置では、前記ブロック内で一致又は不一致の画素数が指定される閾値設定レジスターを含み、前記静止画連続検出部は、前記ブロック内で一致する画素数が前記閾値設定レジスターに設定された画素数以上のとき、又は前記ブロック内で不一致の画素数が前記閾値設定レジスターに設定された画素数以下のとき、当該ブロックが一致すると判定する。

本態様によれば、厳密な静止画の連続性の検出を行うことなく、許容範囲のノイズが有する静止画連続したときでも、動画と判定されてしまう事態を回避できるようになる。

（６）本発明の他の態様に係る画像処理装置では、表示制御部は、第１のインターバル時間経過後に元の表示画像に対して１ドットシフトさせる第１のモード、第２のインターバル時間経過毎にインターレース走査とプログレッシブ走査とを切り替える第２のモード、１ドット毎にフレームレートを低下させる第３のモード、又は所与のフレーム毎に画像表示を間引く第４のモードのうち少なくとも１つのモードにより、所与の時間を置いて前記画像を構成する各画素が異なる輝度で表示されるように前記画像データ又は前記表示タイミング制御信号を出力する。

本態様によれば、上記の効果に加えて、これらの焼き付け防止制御のいずれかにより、表示画像や表示パネルに依存した焼き付け防止現象を軽減できるようになる。

（７）本発明の他の態様に係る画像処理装置では、前記第１のモードは、元の表示画像に対して前記表示装置の画面の第１の垂直走査方向に１走査ラインだけシフトする第１のシフト、元の表示画像に対して前記表示装置の画面の第１の水平走査方向に１画素だけシフトする第２のシフト、元の表示画像に対して前記表示装置の画面の前記第１の垂直走査方向と反対方向に１走査ラインだけシフトする第３のシフト、及び元の表示画像に対して前記表示装置の画面の第１の水平走査方向と反対方向に１ドットだけシフトする第４のシフトを、所与の時間経過毎に順次繰り返し行う。

本態様によれば、表示画像や表示パネルに依存した焼き付け防止現象をより一層軽減できるようになる。

（８）本発明の他の態様は、表示システムが、複数のロウ信号線と、前記複数のロウ信号線と交差して設けられる複数のカラム信号線と、前記複数のロウ信号線のいずれかと前記複数のカラム信号線のいずれかとにより特定され駆動電流に応じた輝度で発光する複数の発光素子とを有する表示パネルと、前記複数のロウ信号線を駆動するロウドライバーと、前記複数のカラム信号線を駆動するカラムドライバーと、前記ロウドライバー及び前記カラムドライバーに前記表示タイミング制御信号を出力すると共に、前記カラムドライバーに前記画像データを出力する上記のいずれか記載の画像処理装置とを含む。

本態様によれば、画質の劣化を招くことなく、低消費電力で、且つ、効率的に、いわゆる焼き付き現象を軽減できる表示システムを提供できるようなる。

（９）本発明の他の態様は、電子機器が、上記のいずれか記載の画像処理装置を含む。

本態様によれば、画質の劣化を招くことなく、低消費電力で、且つ、効率的に、いわゆる焼き付き現象を軽減できる画像処理装置が適用された電子機器を提供できるようなる。

（１０）本発明の他の態様は、表示装置に表示される画像の表示制御を行う画像処理方法が、表示すべき画像が静止画であるフレームが連続しているか否かを検出する静止画連続検出ステップと、前記静止画連続検出ステップにおいて静止画のフレームが連続していることが検出されている間、所与の時間を置いて前記画像を構成する各画素が異なる輝度で表示されるように前記静止画に対応した画像データ又は該画像データに対応した表示タイミング制御信号を制御して出力する表示制御ステップとを含む。

本態様によれば、静止画であるフレームが連続しているか否かを検出し、静止画であるフレームが連続していることが検出されたときに、画像データ又は該画像データに対応した表示タイミング制御信号を制御するようにしたので、画質の劣化を招くことなく、低消費電力で、且つ、効率的に、いわゆる焼き付き現象を軽減できるようになる。

（１１）本発明の他の態様に係る画像処理方法では、前記静止画連続検出ステップは、当該フレームの画像を構成する各画素の画素値と直前のフレーム画像を構成する各画素の画素値との比較結果に基づいて、静止画のフレームが連続しているか否かを検出する。

本態様によれば、簡素な構成により、静止画であるフレームが連続しているか否かを検出できるようになる。

（１２）本発明の他の態様に係る画像処理方法では、１画面内で、前記当該フレームと前記直前のフレームとの間で一致する領域又は不一致の領域を指定する検出条件指定ステップを含み、前記静止画連続検出ステップは、前記検出条件指定ステップにおいて指定された一致する領域又は不一致の領域における各画素の比較結果に基づいて、静止画のフレームが連続しているか否かを検出する。

本態様によれば、上記の効果に加えて、検出条件指定レジスターにより、フレーム間で一致する領域又は不一致の領域を指定し、その指定内容に応じて静止画のフレームが連続しているか否かを検出するようにしたので、静止画として検出される精度を調整できるようになる。

（１３）本発明の他の態様に係る画像処理方法では、前記検出条件指定ステップは、１画面を分割した複数のブロックを構成する各ブロック内で、前記当該フレームと前記直前のフレームとの間で一致するブロック数を指定し、前記静止画連続検出ステップは、ブロック単位で、当該フレームの画像を構成する各画素の画素値と直前のフレーム画像を構成する各画素の画素値とを比較し、前記検出条件指定ステップにおいて指定されたブロック数を基準に、静止画のフレームが連続しているか否かを検出する。

本態様によれば、焼き付け防止制御によって発生する可能性のあるフリッカー等の画質劣化を抑えるように調整することができ、更に、静止画として検出される精度をブロック数により調整でき、より簡素に検出精度を調整できるようになる。

（１４）本発明の他の態様に係る画像処理方法では、前記検出条件指定ステップは、前記ブロック内で一致又は不一致の画素数を指定し、前記静止画連続検出ステップは、前記ブロック内で一致する画素数が前記検出条件指定ステップにおいて指定されたブロック内で一致する画素数以上のとき、又は前記ブロック内で不一致の画素数が前記検出条件指定ステップにおいて指定されたブロック内で不一致の画素数以下のとき、当該ブロックが一致すると判定する。

本態様によれば、厳密な静止画の連続性の検出を行うことなく、許容範囲のノイズが有する静止画連続したときでも、動画と判定されてしまう事態を回避できるようになる。

本実施形態における表示システムの構成例のブロック図。 本実施形態における画素回路の構成例の回路図。 本実施形態におけるＯＬＥＤの説明図。 図１のタイミングコントローラーの構成例のブロック図。 図４の静止画連続検出回路の構成例のブロック図。 図５の第１のカウンター及び第２のカウンターの動作例のタイミング図。 図７（Ａ）、図７（Ｂ）は図５の画像比較回路の動作説明図。 図５の比較結果管理部の動作説明図。 図４のインターバルタイマー及びモード制御回路の構成例を示す図。 図９のインターバルタイマー及びモード制御回路の動作例のタイミング図。 図９のモードデコーダーの動作説明図。 図４の画像データ制御回路の構成例のブロック図。 本実施形態における第１のモードの焼き付け防止制御の説明図。 本実施形態における第２のモードの焼き付け防止制御の説明図。 本実施形態における第３のモードの焼き付け防止制御の説明図。 本実施形態における第４のモードの焼き付け防止制御の説明図。 図４の表示タイミング制御回路の構成例のブロック図。 図１８（Ａ）、図１８（Ｂ）は第１のモードにおける上シフトの制御例のタイミング図。 図１９（Ａ）、図１９（Ｂ）は第１のモードにおける右シフトの制御例のタイミング図。 図２０（Ａ）、図２０（Ｂ）は第１のモードにおける下シフトの制御例のタイミング図。 図２１（Ａ）、図２１（Ｂ）は第１のモードにおける左下シフトの制御例のタイミング図。 図２２（Ａ）、図２２（Ｂ）は第２のモードにおける制御例のタイミング図。 図２３（Ａ）、図２３（Ｂ）、図２３（Ｃ）、図２３（Ｄ）は第３のモードにおける制御例のタイミング図。 図２４（Ａ）、図２４（Ｂ）は第４のモードにおける制御例のタイミング図。 図２５（Ａ）、図２５（Ｂ）は本実施形態における表示システムが適用された電子機器の構成を示す斜視図。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。

図１に、本発明に係る実施形態における表示システムの構成例のブロック図を示す。この表示システムは、表示素子としての発光素子であるＯＬＥＤを用いた表示パネル（発光パネル）を有し、各ＯＬＥＤは、タイミングコントローラーにより生成された表示タイミング制御信号に基づいて、ロウドライバー及びカラムドライバーにより駆動される。

より具体的には、表示システム１０は、表示パネル２０と、ロウドライバー３０と、カラムドライバー４０と、タイミングコントローラー５０（広義には、画像処理回路又は画像処理装置）と、ホスト６０と、電源回路７０とを含む。表示パネル２０には、Ｙ方向に延びる複数のデータ信号線ｄ１〜ｄＮ（Ｎは２以上の整数）及び複数のカラム信号線ｃ１〜ｃＮがＸ方向に配設されると共に、各カラム信号線及び各データ信号線と交差するようにＸ方向に延びる複数のロウ信号線ｒ１〜ｒＭ（Ｍは２以上の整数）がＹ方向に配設される。各カラム信号線（より具体的には、各カラム信号線及び各データ信号線）と各ロウ信号線との交差位置には画素回路が形成され、表示パネル２０には、複数の画素回路がマトリックス状に配置される。

なお、図１では、Ｘ方向の隣接するＲ成分の画素回路ＰＲ、Ｇ成分の画素回路ＰＧ及びＢ成分の画素回路ＰＢにより１ドットが構成される。Ｒ成分の画素回路ＰＲは、赤色の表示色を発光するＯＬＥＤを有し、Ｇ成分の画素回路ＰＧは、緑色の表示色を発光するＯＬＥＤを有し、Ｂ成分の画素回路ＰＢは、青色の表示色を発光するＯＬＤＥを有する。

ロウドライバー３０は、表示パネル２０のロウ信号線ｒ１〜ｒＭに接続されている。ロウドライバー３０は、例えば１垂直走査期間内に、表示パネル２０のロウ信号線ｒ１〜ｒＭを順次選択し、各ロウ信号線の選択期間に選択パルスを出力する。

カラムドライバー４０は、表示パネル２０のデータ信号線ｄ１〜ｄＮ、カラム信号線ｃ１〜ＣＮに接続されている。カラムドライバー４０は、カラム線ｃ１〜ＣＮに所与の電源電圧を印加すると共に、例えば１水平走査期間毎に、１ライン分の画像データに対応した階調電圧をそれぞれ各データ信号線に印加する。これにより、第ｊ（１≦ｊ≦Ｍ、ｊは整数）行が選択される水平走査期間に、第ｊ行の第ｋ（１≦ｋ≦Ｎ、ｋは整数）列目の画素回路に、画像データに対応した階調電圧が印加されることになる。

図２に、本実施形態における画素回路ＰＲの構成例の回路図を示す。図２では、画素回路ＰＲの電気的な等価回路の構成例を示すが、画素回路ＰＲと共に１画素を構成する画素回路ＰＧ及び画素回路ＰＢも図２と同様の構成を有する。また、図１の表示パネル２０の他の画素を構成する画素回路も、図２と同様の構成を有する。

図２の画素回路ＰＲは、ロウ信号線ｒｊとカラム信号線ｃｋとの交差位置に形成される。画素回路ＰＲは、駆動トランジスターＴＲｊｋと、スイッチトランジスターＳＷｊｋと、キャパシターＣｊｋと、赤色の表示色を発光する発光素子ＬＲｊｋとを含む。スイッチトランジスターＳＷｊｋのゲートにはロウ信号線ｒｊが接続され、スイッチトランジスターＳＷｊｋのソースにはデータ信号線ｄｋに接続され、スイッチトランジスターＳＷｊｋのドレインには駆動トランジスターＴＲｊｋのゲートが接続される。駆動トランジスターＴＲｊｋのソースは、発光素子ＬＲｊｋのアノードに接続され、駆動トランジスターＴＲｊｋのドレインは、カラム信号線ｃｋに接続される。発光素子ＬＲｊｋのカソードは、接地される。また、駆動トランジスターＴＲｊｋのゲートにはキャパシターＣｊｋの一端が接続され、駆動トランジスターＴＲｊｋのドレインにはキャパシターＣｊｋの他端が接続される。

このような構成において、ロウ信号線ｒｊに選択パルスが印加されると、スイッチトランジスターＳＷｊｋが導通状態となり、データ線ｄｋに印加された画像データに対応した電圧が駆動トランジスターＴＲｊｋのゲートに印加される。このとき、カラム信号線ｃｋに所与の電源電圧が印加されていると、駆動トランジスターＴＲｊｋが導通状態となって、発光素子ＬＲｊｋに駆動電流が流れる。このとき、発光素子ＬＲｊｋからは赤色の表示色を発光される。

図３に、図２の発光素子ＬＲｊｋの原理的な構成例を模式的に示す。

発光素子ＬＲｊｋは、ガラス基板ＧＬｊｋ上に、陽極ＰＥｊｋとなる透明電極（例えばＩＴＯ（Indium Thin Oxide））が形成される。陽極ＰＥｊｋの上方には、陰極ＮＥｊｋが形成される。そして、陽極ＰＥｊｋと陰極ＮＥｊｋとの間に、発光層等を含む有機層が形成される。有機層は、陽極ＰＥｊｋの上面に形成された正孔輸送層ＰＨｊｋと、正孔輸送層ＰＨｊｋの上面に形成された発光層ＥＭｊｋと、発光層ＥＭｊｋと陰極ＮＥｊｋとの間に形成された電子輸送層ＥＨｊｋとを有する。

例えば、ロウ信号線ｒｊに選択パルスを印加し、データ信号線ｄｋの印加電圧に応じて駆動トランジスターＴＲｊｋにドレイン電流を発生させると、図３の陽極ＰＥｊｋと陰極ＮＥｊｋとの間の電位差が与えられる。陽極ＰＥｊｋと陰極ＮＥｊｋとの間の電位差を与えると、陽極ＰＥｊｋからの正孔と陰極ＮＥｊｋからの電子とが発光層ＥＭｊｋ内で再結合する。このとき発生したエネルギーにより発光層ＥＭｊｋの分子が励起状態となり、基底状態に戻るときに放出されるエネルギーが光となる。この光は、透明電極で形成された陽極ＰＥｊｋとガラス基板ＧＬｊｋとを通る。

図１において、タイミングコントローラー５０は、ロウドライバー３０及びカラムドライバー４０に対し、表示タイミング制御信号を供給すると共に、カラムドライバー４０に対して、表示画像に対応した画像データを供給する。本実施形態では、タイミングコントローラー５０にバッファーメモリー８０が接続され、ホスト６０からの画像データをバッファーメモリー８０に１フレーム分の画像データを一時的に保存して静止画が連続するか否かを検出し、静止画が連続されていることを条件に所与の焼き付け防止制御を行うようになっている。なお、バッファーメモリー８０を設けることなく、バッファーメモリー８０と同様の機能を有するメモリーがタイミングコントローラー５０に内蔵されていてもよい。

このようなタイミングコントローラー５０により、ロウドライバー３０及びカラムドライバー４０は、１垂直走査期間内に順次選択したロウ信号線に接続された画素を構成する発光素子に、画像データに対応する駆動電流を供給することができるようになる。また、表示パネル２０の各画素が所定の時間、同一輝度で連続して点灯し続けないように、カラムドライバー４０に供給する画像データ、又はロウドライバー３０及びカラムドライバー４０に供給する表示タイミング制御信号が制御される。このとき、タイミングコントローラー５０は、１又は複数の焼き付け防止制御を同時に実行することで、所与の時間を置いて画像を構成する各画素が異なる輝度で表示されるように画像データ又は表示タイミング制御信号を出力することができる。

ホスト６０は、表示画像に対応した画像データを生成すると共に、タイミングコントローラー５０内の各種制御レジスターに制御データを設定して、ロウドライバー３０及びカラムドライバー４０による表示パネル２０の表示制御を行う。

電源回路７０は、複数種類の電源電圧を生成し、表示パネル２０、ロウドライバー３０、カラムドライバー４０、及びタイミングコントローラー５０の各部に電源電圧を供給する。

図４に、図１のタイミングコントローラー５０の構成例のブロック図を示す。図４において、図１と同一部分には同一符号を付し、適宜説明を省略する。

タイミングコントローラー５０は、バッファーコントローラー１００、ＰＬＬ（Phase-Locked Loop）回路１０２、ライトＦＩＦＯ（Fist-In First-Out）１０４、リードＦＩＦＯ１０６、静止画連続検出回路（静止画連続検出部）１１０、閾値設定レジスター１２０、比較値設定レジスター１２２、インターバルタイマー１３０、インターバルレジスター１４０、モード制御回路１５０、表示制御回路（表示制御部）１６０を含む。タイミングコントローラー５０には、ホスト６０又は図示しないクロック信号生成回路から、データイネーブル信号ＤＥ、画像データＤ及びドットクロックＤＣＬＫが入力され、ロウドライバー３０及びカラムドライバー４０に対して、画像処理後の表示用の画像データＤＤ、ドットクロックＤＣＬＫ及び画像データＤＤに同期した表示タイミング制御信号を供給する。本実施形態では、表示タイミング制御信号として、例えば１水平走査期間を指定する水平同期信号ＨＳＹＮＣ、１垂直走査期間を指定する垂直同期信号ＶＳＹＮＣ、水平走査方向のスタートパルスＳＴＨ、垂直走査方向のスタートパルスＳＴＶ、ドットクロックＤＣＬＫ等がある。

バッファーコントローラー１００は、データイネーブル信号ＤＥやＰＬＬ回路１０２にからの同期クロックに同期してバッファーメモリー８０に対してアクセス制御信号を出力し、バッファーメモリー８０へのアクセス制御を行う。ＰＬＬ回路１０２は、ドットクロックＤＣＬＫに基づいて、バッファーコントローラー１００、ライトＦＩＦＯ１０４及びリードＦＩＦＯ１０６を同期させる同期クロックを生成し、これらに供給する。ライトＦＩＦＯ１０４は、ホスト６０からの画像データをバッファーメモリー８０に格納するためのライトバッファーとして機能し、バッファーコントローラー１００からの制御により、ホスト６０からの画像データをバッファリングすると共に、バッファリングした画像データをバッファーメモリー８０に出力する。リードＦＩＦＯ１０６は、バッファーメモリー８０から読み出した画像データのリードバッファーとして機能し、バッファーコントローラー１００からの制御によりバッファーメモリー８０から読み出した画像データをバッファリングすると共に、バッファリングした画像データを静止画連続検出回路１１０に出力する。

静止画連続検出回路１１０は、表示すべき画像が静止画であるフレームが連続しているか否かを検出する。そのため、静止画連続検出回路１１０は、ライトＦＩＦＯ１０４に入力されるホスト６０からの画像データＤを現フレームの画像データＣＤとし、リードＦＩＦＯ１０６から出力される画像データを直前のフレームの画像データＰＤとして、現フレームの画像を構成する各画素の画素値と直前のフレーム画像を構成する各画素の画素値との比較結果に基づいて、静止画のフレームが連続しているか否かを検出する。

比較値設定レジスター１２２は、静止画連続検出回路１１０の検出条件指定レジスターとして機能し、このレジスターの設定値を検出条件として、静止画連続検出回路１１０は、静止画が連続しているか否かを検出する。このレジスターには、１画面内で、現フレームと、該現フレームの直前のフレームとの間で一致する領域又は不一致の領域が指定される。ここで、一致する領域又は不一致の領域とは、現フレームと直前のフレームとの間で一致する領域の面積又は該面積に対応した情報を意味する。そして、静止画連続検出回路１１０は、このレジスターに設定される領域における各画素の比較結果に基づいて、静止画のフレームが連続しているか否かを検出する。これにより、静止画として検出される精度を調整できるようになる。

本実施形態では、検出条件指定レジスターとしての比較値設定レジスター１２２には、１画面を分割した複数のブロックを構成する各ブロック内で現フレームと該現フレームの直前のフレームとの間で一致するブロック数が指定される。そして、静止画連続検出回路１１０は、ブロック単位で、現フレーム（当該フレーム）の画像を構成する各画素の画素値と直前のフレーム画像を構成する各画素の画素値とを比較し、比較値設定レジスター１２２により指定されたブロック数を基準に、静止画のフレームが連続しているか否かを検出する。例えば、不一致と判定されたブロック数が比較値設定レジスター１２２により指定されたブロック数に達したら、静止画ではなく動画であると判定される。これにより、焼き付け防止制御によって発生する可能性のあるフリッカー等の画質劣化を抑えるように調整することができる。更に、静止画として検出される精度をブロック数により調整でき、より簡素に検出精度を調整できるようになる。

更に、本実施形態では、閾値設定レジスター１２０を用いて、ブロック単位の一致判定又は不一致判定の精度を制御できるようになっている。例えば、閾値設定レジスター１２０には、ブロック内で不一致の画素数が指定され、ブロック内の不一致の画素数が閾値設定レジスター１２０に設定された画素数以下のとき、当該ブロックが一致すると判定することができる。或いは、閾値設定レジスター１２０には、ブロック内で一致する画素数が指定され、ブロック内の一致する画素数が閾値設定レジスター１２０に設定された画素数以上のとき、当該ブロックが一致すると判定することができる。こうすることで、厳密な静止画の連続性の検出を行うことなく、許容範囲のノイズが有する静止画連続したときでも、動画と判定されてしまう事態を回避できるようになる。

静止画連続検出回路１１０による検出結果に対応した検出結果信号ｍａｔｃｈは、インターバルタイマー１３０に入力される。インターバルタイマー１３０には、インターバルレジスター１４０が接続される。インターバルレジスター１４０には、複数の焼き付け防止制御の各焼き付け防止制御の実行開始タイミングのインターバル時間に対応した制御データが設定される。インターバルタイマー１３０は、検出結果信号ｍａｔｃｈにより静止画であるフレームが連続していることが検出されたこと条件に計時を開始し、インターバルレジスター１４０に設定されたインターバル時間が経過する毎に、複数のイネーブル信号のうち焼き付け防止制御に対応したイネーブル信号ｅｎをアクティブに変化させる。

インターバルタイマー１３０からのイネーブル信号ｅｎは、モード制御回路１５０に入力される。モード制御回路１５０には、モード設定信号ｍｏｄｅも入力されており、イネーブル信号ｅｎとモード設定信号ｍｏｄｅとに基づいて、モードイネーブル信号ｍｅｎを出力する。モード設定信号ｍｏｄｅは、複数の焼き付け防止制御のいずれを実施するかを指定する信号であり、例えばホスト６０がタイミングコントローラー５０の図示しない制御レジスターに設定することにより指定される。

モード制御回路１５０からのモードイネーブル信号ｍｅｎは、表示制御回路１６０に入力される。表示制御回路１６０は、画像データ制御回路１７０と、表示タイミング制御回路１８０とを含む。画像データ制御回路１７０は、ライトＦＩＦＯ１０４に入力される画像データをモードイネーブル信号ｍｅｎに応じて制御することで、所与の時間を置いて画像を構成する各画素が異なる輝度で表示されるように静止画に対応した画像データを制御する。表示タイミング制御回路１８０は、タイミングコントローラー５０に入力されたり内部で生成されたりした表示タイミング制御信号をモードイネーブル信号ｍｅｎに応じて制御することで、所与の時間を置いて画像を構成する各画素が異なる輝度で表示されるように静止画に対応した画像データに同期する表示タイミング制御信号を制御する。

ここで、タイミングコントローラー５０の各部について詳細に説明する。

図５に、図４の静止画連続検出回路１１０の構成例のブロック図を示す。なお、静止画連続検出回路１１０の構成は、図５に示す構成に限定されるものではない。図５では、図４の閾値設定レジスター１２０及び比較値設定レジスター１２２もあわせて図示している。
図６に、図５の第１のカウンター及び第２のカウンターの動作例のタイミング図を示す。
図７（Ａ）、図７（Ｂ）に、図５の画像比較回路の動作説明図を示す。図７（Ａ）、図７（Ｂ）は、所与の水平走査ラインを構成する各画素の画素値の一例を表す。
図８に、図５の比較結果管理部の動作説明図を示す。

静止画連続検出回路１１０は、第１のカウンター１１２、第２のカウンター１１４、画像比較回路１１６、比較結果管理部１１８を含む。

第１のカウンター１１２は、１垂直走査期間中の水平走査ライン数をカウント値ｖｃとしてカウントするためのカウンターである。第２のカウンター１１４は、１水平走査ライン中の画素数をカウント値ｈｃとしてカウントするためのカウンターである。カウント値ｖｃ、ｈｃは、比較結果管理部１１８に入力される。図６に示すように、第１のカウンター１１２は、データイネーブル信号ＤＥの立ち下がりでカウントアップを開始し、例えば垂直走査方向のスタートパルス等により生成されたリセット信号ｒｓｔに基づいてカウント値を初期化する。また、図６に示すように、第２のカウンター１１４は、データイネーブル信号ＤＥの立ち下がりを基準にドットクロックＤＣＬＫに同期してカウントアップを開始し、例えばデータイネーブル信号ＤＥの立ち下がりでカウント値をリセットする。このような第１のカウンター１１２及び第２のカウンター１１４からのカウント値ｖｃ、ｈｃにより、画像比較回路１１６において比較される画素が特定される。

画像比較回路１１６は、現フレームの画像データＣＤと現フレームの直前のフレームの画像データＰＤとに基づいて、両画像を構成する各画素の画素値を比較することで、これらのフレーム間で静止画が連続しているか否かを判定する。画像比較回路１１６の比較結果は、比較結果管理部１１８に入力される。例えば画像比較回路１１６は、ドットクロックＤＣＬＫに同期して、図７（Ａ）に示すように、画像データＣＤ、ＰＤの各画素の画素値を比較して両者の値が一致するか否かを比較する。図７（Ａ）では、両画像が一致している例を表しており、図７（Ｂ）では、両画像が不一致である例を表している。

比較結果管理部１１８は、第１のカウンター１１２からのカウント値ｖｃと第２のカウンター１１４からのカウント値ｈｃとに基づいて、画像比較回路１１６からの比較結果を、画像内の画素位置と関連付けて管理する。本実施形態では、１画面を複数のブロックに分割したブロック単位毎に、両画像が一致したか否かを、比較結果管理部１１８で管理する。そのため、比較結果管理部１１８は、順次更新されるカウント値ｖｃ、ｈｃの上位ビットを参照して画像内のブロック位置を特定し、当該ブロック内で各画素が一致するか否かを管理する。例えば、比較結果管理部１１８は、図８に示すように、１画面を水平方向に８分割、垂直方向に４分割して得られたブロック毎に、不一致の画素が存在しているか否かを管理し、その管理結果に基づいて検出結果信号ｍａｔｃｈを生成する。

更に、上記のように、比較結果管理部１１８は、比較値設定レジスター１２２に設定された比較値に対応した制御データに基づいて、検出結果信号ｍａｔｃｈを生成する。この比較値として、両画像が一致するブロック数が指定される。従って、全体のブロック数が分かっているので、比較値として一致するブロックの割合を指定できることを意味する。例えば、図８において、不一致の画素が存在するブロックがマーキングされ、比較値として「３０」が指定された場合、比較結果管理部１１８は、両画像が一致しないことを意味する検出結果信号ｍａｔｃｈを出力し、比較値として「２５」が指定された場合、比較結果管理部１１８は、両画像が一致することを指定する検出結果信号ｍａｔｃｈを出力する。比較結果管理部１１８は、このような検出結果信号ｍａｔｃｈを、内部の垂直同期信号ｖｓｙｎｃのアクティブタイミングで変化させる。

なお、比較値設定レジスター１２２に設定される比較値として、両画像が不一致のブロック数が指定されてもよい。この場合においても、全体のブロック数が分かっているので、比較値として不一致のブロックの割合を指定できることを意味する。例えば、図８において、不一致の画素が存在するブロックがマーキングされ、比較値として「３」が指定された場合、比較結果管理部１１８は、両画像が一致しないことを意味する検出結果信号ｍａｔｃｈを出力し、比較値として「５」が指定された場合、比較結果管理部１１８は、両画像が一致することを指定する検出結果信号ｍａｔｃｈを出力する。比較結果管理部１１８は、このような検出結果信号ｍａｔｃｈを、内部の垂直同期信号ｖｓｙｎｃのアクティブタイミングで変化させる。

また、比較結果管理部１１８は、閾値設定レジスター１２０に設定される制御データに基づいて、ブロック単位の一致判定又は不一致判定を行うことが望ましい。即ち、閾値設定レジスター１２０に設定された閾値に対応した制御データを基準に、両画像が一致するブロックであるか、両画像が不一致のブロックであるかを判定することが望ましい。こうすることで、ブロック内のノイズによる影響を無くして、フレーム間で静止画連続していることを検出できるようになる。

なお、本実施形態では、静止画連続検出回路１１０が、ブロック単位で両画像を比較するものとして説明したが、本発明はこれに限定されるものではない。静止画連続検出回路１１０が、両画像を画素単位で比較し、その比較結果に基づいて静止画が連続しているか否かを検出するようにしてもよい。この場合、静止画連続検出回路１１０は、比較値設定レジスター１２２に設定された比較値に対応した制御データを基準に、両画像を画素単位で比較した結果に基づいて、静止画が連続しているか否かを検出することが望ましい。

図９に、図４のインターバルタイマー１３０及びモード制御回路１５０の構成例を示す。以下では、本実施形態におけるタイミングコントローラー５０が、４種類の焼き付け防止制御を、単独又は組み合わせて同時に実行できるものとし、２ビットのモード設定信号ｍｏｄｅ［１：０］により単独の焼き付け防止制御又は複数の焼き付け防止制御の組み合わせが指定されるものとする。
図１０に、図９のインターバルタイマー１３０及びモード制御回路１５０の動作例のタイミング図を示す。

インターバルタイマー１３０は、検出結果信号ｍａｔｃｈにより静止画が連続していると検出されている間、内部の垂直同期信号ｖｓｙｎｃの数を計測する。このインターバルタイマー１３０には、インターバルレジスター１４０に設定された制御データｉｔｉｍｅ［７：０］が入力され、検出結果信号ｍａｔｃｈにより静止画が連続していると検出されてから、制御データｉｔｉｍｅ［７：０］に設定された時間を経過する毎に、内部信号ｃｅが１ドットクロックの期間だけＬレベルとなり、それが４回繰り返される（図１０参照）。インターバルタイマー１３０は、内部信号ｃｅがＬレベルとなる毎に、イネーブル信号ｅｎ［０］、ｅｎ［１］、ｅｎ［２］、ｅｎ［３］を順番にＬレベルに変化させる。イネーブル信号ｅｎ［３：０］は、モード制御回路１５０に入力される。このようなインターバルタイマー１３０は、検出結果信号ｍａｔｃｈにより静止画が連続しないと検出されると、内部状態が初期化される。

図９に示すように、モード制御回路１５０は、モードデコーダー１５２と、組み合わせ回路１５４とを含む。モードデコーダー１５２には、モード設定信号［１：０］、内部の垂直同期信号ｖｓｙｎｃ、検出結果信号ｍａｔｃｈ等が入力される。モード設定信号［１：０］は、４種類の焼き付け防止制御のいずれか、又は組み合わせの指定をエンコードした信号である。

図１１に、図９のモードデコーダー１５２の動作説明図を示す。

モードデコーダー１５２は、検出結果信号ｍａｔｃｈにより静止画が連続していることが検出されたとき、例えば内部の垂直同期信号ｖｓｙｎｃに同期して、モード設定信号ｍｏｄｅ［１：０］を、図１１に示すように４ビットのモード設定デコード信号ｍ［３：０］にデコードする。モード設定デコード信号ｍ［３：０］は、各ビットの信号は４種類の焼き付け防止制御の１つに対応している。各ビットの信号は、「０」のとき、これに対応する焼き付け防止制御は実行されず、「１」のとき、これに対応する焼き付け防止制御は実行される。従って、モード設定デコード信号ｍ［３：０］のうち少なくとも２つのビットが「１」のとき、同時に焼き付け防止制御が実行される。図１０は、モード設定信号ｍｏｄｅ［１：０］が２´ｂ０１である例を示している。

モード制御回路１５０は、組み合わせ回路１５４において、モード設定デコード信号ｍ［３：０］とイネーブル信号ｅｎ［３：０］の各ビット同士を演算することで、モードイネーブル信号ｍｅｎ［３：０］を出力する。その結果、図１０に示すように、イネーブル信号ｅｎがアクティブとなったモード設定デコード信号ｍがＬレベルとなり、これらに対応した焼き付け防止制御が実行されるようになる。

以上のようにして生成されたモードイネーブル信号ｍｅｎ［３：０］は、図４に示すように表示制御回路１６０に入力される。

図１２に、図４の表示制御回路１６０の画像データ制御回路１７０の構成例のブロック図を示す。なお、図１２では、４種類の焼き付け防止制御のそれぞれに対して焼き付け防止回路が設けられ、それぞれが画像データを制御するものとして模式的に示したが、画像データを制御することなく焼き付け防止制御を行うことができる場合には、前段からの画像データが焼き付け防止回路を通ってそのまま後段に出力されるようにしてもよい。この場合、画像データの制御を行わない焼き付け防止回路を、図１２の構成から省略した構成を採用してもよい。

画像データ制御回路１７０は、第１の画像用焼き付け防止回路１７２、第２の画像用焼き付け防止回路１７４、第３の画像用焼き付け防止回路１７６、第４の画像用焼き付け防止回路１７８を含む。第１の画像用焼き付け防止回路１７２、第２の画像用焼き付け防止回路１７４、第３の画像用焼き付け防止回路１７６、及び第４の画像用焼き付け防止回路１７８は直列に接続されており、第１の画像用焼き付け防止回路１７２には、現フレームの画像データＣＤと直前のフレームの画像データＰＤとが入力され、焼き付け防止制御を行う場合には画像データＰＤに対して所定の制御を行い、焼き付け防止制御を行わない場合には画像データＣＤをそのまま出力する。残りの各画像用焼き付け防止回路は、前段で制御された画像データに対して制御を行う。このとき、各画像用焼き付け防止回路には、対応するモードイネーブル信号ｍｅｎが入力されており、該モードイネーブル信号ｍｅｎがアクティブのとき、各画像用焼き付け防止回路特有の制御を行い、該モードイネーブル信号ｍｅｎが非アクティブのとき、前段からの画像データをそのまま後段の焼き付け防止回路に出力するようになっている。

本実施形態では、第１の画像用焼き付け防止回路１７２が、第１のモードの焼き付け防止制御を行い、第２の画像用焼き付け防止回路１７４が、第２のモードの焼き付け防止制御を行い、第３の画像用焼き付け防止回路１７６が、第３のモードの焼き付け防止制御を行い、第４の画像用焼き付け防止回路１７８が、第４のモードの焼き付け防止制御を行う。そして、これらの複数の焼き付け防止制御のいずれか、又は組み合わせて同時に実行できるようにしたので、表示画像や表示パネルに依存した焼き付け防止現象を軽減できるようになる。

図１３に、本実施形態における第１のモードの焼き付け防止制御の説明図を示す。図１３は、表示パネル２０の画面の表示画像の変化を模式的に表したものである。

第１のモードは、第１のインターバル時間経過後に元の表示画像に対して１ドットシフトさせることで、所与の時間を置いて画像を構成する各画素が異なる輝度で表示されるように画像データを制御するモードである。より具体的には、図１３に示すように、第１のモードは、元の表示画像に対して表示パネル２０の画面の第１の垂直走査方向に１走査ラインだけシフトする上シフト（第１のシフト）、元の表示画像に対して表示パネル２０の画面の第１の水平走査方向に１ドットだけシフトする右シフト（第２のシフト）、元の表示画像に対して表示パネル２０の画面の第１の水平走査方向と反対方向に１走査ラインだけシフトする下シフト（第３のシフト）、及び元の表示画像に対して表示パネル２０の画面の第１の水平走査方向と反対方向に１ドットだけシフトする左シフト（第４のシフト）を、所与の時間経過毎に順次繰り返し行うことで、所与の時間を置いて画像を構成する各画素が異なる輝度で表示されるように画像データを制御するモードであることが望ましい。

図１４に、本実施形態における第２のモードの焼き付け防止制御の説明図を示す。図１４は、表示パネル２０の画面の走査方法の変化を模式的に表したものである。

第２のモードは、図１４に示すように、第２のインターバル時間経過毎にインターレース走査とプログレッシブ走査とを切り替えることで、所与の時間を置いて画像を構成する各画素が異なる輝度で表示されるように画像データを制御するモードである。

図１５に、本実施形態における第３のモードの焼き付け防止制御の説明図を示す。図１５は、表示パネル２０の画面の表示画像の変化を模式的に表したものである。

第３のモードは、図１５に示すように、１ドットを構成する１画素毎に又は１ドット毎にフレームレートを低下させることで、所与の時間を置いて画像を構成する各画素が異なる輝度で表示されるように画像データを制御するモードである。

図１６に、本実施形態における第４のモードの焼き付け防止制御の説明図を示す。図１６は、表示パネル２０の画面のフレームレートの変化を模式的に表したものである。

第４のモードは、図１６に示すように、所与のフレーム毎に画像表示を間引くことで、所与の時間を置いて画像を構成する各画素が異なる輝度で表示されるように画像データを制御するモードである。

こうして、画像データ制御回路１７０は、静止画連続検出回路１１０の検出結果に基づいて、所与の時間を置いて画像を構成する各画素が異なる輝度で表示されるように画像データを制御することができる。

図１７に、図４の表示制御回路１６０の表示タイミング制御回路１８０の構成例のブロック図を示す。なお、図１７では、図４において図示されないタイミングコントローラー５０内の表示タイミング生成回路１９０もあわせて図示している。

図１７では、４種類の焼き付け防止制御毎に焼き付け防止回路が設けられ、それぞれが表示タイミング制御信号を制御するものとして模式的に示したが、表示タイミング制御信号を制御することなく焼き付け防止制御を行うことができる場合には、前段からの表示タイミング制御信号が焼き付け防止回路を通ってそのまま後段に出力されるようにしてもよい。この場合、表示タイミング制御信号の制御を行わない焼き付け防止回路を、図１７の構成から省略した構成を採用してもよい。

表示タイミング生成回路１９０は、内部の水平同期信号ｈｓｙｎｃ、内部の垂直同期信号ｖｓｙｎｃ、内部の水平走査方向のスタートパルスｓｔｈ、内部の垂直走査方向のスタートパルスｓｔｖを生成し、これらを表示タイミング制御回路１８０に出力する。

表示タイミング制御回路１８０は、第１のタイミング用焼き付け防止回路１８２、第２のタイミング用焼き付け防止回路１８４、第３のタイミング用焼き付け防止回路１８６、第４のタイミング用焼き付け防止回路１８８を含む。第１のタイミング用焼き付け防止回路１８２、第２のタイミング用焼き付け防止回路１８４、第３のタイミング用焼き付け防止回路１８６、及び第４のタイミング用焼き付け防止回路１８８は直列に接続されており、第１のタイミング用焼き付け防止回路１８２には、表示タイミング生成回路１９０によって生成された内部の水平同期信号ｈｓｙｎｃ、内部の垂直同期信号ｖｓｙｎｃ、内部の水平走査方向のスタートパルスｓｔｈ、及び内部の垂直走査方向のスタートパルスｓｔｖが入力され、これらの表示タイミング制御信号に対して所定の制御を行う。残りの各タイミング用焼き付け防止回路は、前段で制御された表示タイミング制御信号に対して制御を行う。このとき、各タイミング用焼き付け防止回路には、対応するモードイネーブル信号ｍｅｎが入力されており、該モードイネーブル信号ｍｅｎがアクティブのとき、各タイミング用焼き付け防止回路特有の制御を行い、該モードイネーブル信号ｍｅｎが非アクティブのとき、前段からの表示タイミング制御信号をそのまま後段の焼き付け防止回路に出力するようになっている。

本実施形態では、第１のタイミング用焼き付け防止回路１７２が、第１のモードの焼き付け防止制御を行い、第２のタイミング用焼き付け防止回路１７４が、第２のモードの焼き付け防止制御を行い、第３のタイミング用焼き付け防止回路１７６が、第３のモードの焼き付け防止制御を行い、第４のタイミング用焼き付け防止回路１７８が、第４のモードの焼き付け防止制御を行う。これらの各モードは、画像データ制御回路１７０の各画像用焼き付け防止回路によって行われる焼き付け防止制御に対応しており、画像データ及び表示タイミング制御信号を制御することで各焼き付け防止制御が行われる。

こうして、表示タイミング制御回路１８０は、静止画連続検出回路１１０の検出結果に基づいて、所与の時間を置いて画像を構成する各画素が異なる輝度で表示されるように表示タイミング制御信号を制御することができる。

次に、各モードにおける画像データ及び表示タイミング制御の制御例について具体的に説明する。

＜第１のモード＞
図１８（Ａ）、図１８（Ｂ）に、第１のモードにおける上シフトの制御例のタイミング図を示す。図１８（Ａ）、図１８（Ｂ）は、内部のデータイネーブル信号ＤＥ、出力する画像データＤＤ、スタートパルスＳＴＨを表す。また、図１８（Ａ）は、ライン数ｎ（ｎは２以上の整数）の画面を表示する場合の通常動作時の制御例のタイミングを表し、図１８（Ｂ）は、ライン数ｎの画面を表示する場合の第１のモードにおける上シフトの制御例のタイミングを表す。

上シフトの場合、画像データ制御回路１７０の第１の画像用焼き付け防止回路１７２は、リードＦＩＦＯ１０６からの画像データの読み出し制御を変更することなく、表示タイミング制御回路１８０の第１のタイミング用焼き付け防止回路１８２は、水平走査方向のスタートパルスＳＴＨ又は垂直走査方向のスタートパルスＳＴＶを１ライン分遅延させる制御を行う。なお、第１の画像用焼き付け防止回路１７２は、最後のｎライン目の１ラインは、例えば画像データを構成するＲ成分、Ｇ成分及びＢ成分の画素値がそれぞれ「０」の黒ラインを表示させるように画像データを制御する。これにより、図１８（Ｂ）に示すように、図１８（Ａ）の１ライン目が非表示となり、最後のラインに黒ラインが表示される。

図１９（Ａ）、図１９（Ｂ）に、第１のモードにおける右シフトの制御例のタイミング図を示す。図１９（Ａ）、図１９（Ｂ）は、図１８（Ａ）、図１８（Ｂ）と同様に、内部のデータイネーブル信号ＤＥ、出力する画像データＤＤ、スタートパルスＳＴＨを表す。また、図１９（Ａ）は、１ラインがｎ（ｎは２以上の整数）ドットで構成される画面を表示する場合の通常動作時の制御例のタイミングを表し、図１９（Ｂ）は、１ラインがｎドットで構成される画面をライン数ｎの画面を表示する場合の第１のモードにおける右シフトの制御例のタイミングを表す。

右シフトの場合、画像データ制御回路１７０の第１の画像用焼き付け防止回路１７２は、リードＦＩＦＯ１０６からの画像データの読み出しを１ドットクロック分遅延させて読み出し制御を行う。或いは、表示タイミング制御回路１８０の第１のタイミング用焼き付け防止回路１８２は、水平走査方向のスタートパルスＳＴＨを１ドットクロック分早めて出力する制御を行う。例えば図１９（Ｂ）では、第１の画像用焼き付け防止回路１７２が、スタートパルスＳＴＨを１ドットクロック分早めて各ラインの１ドット目を、例えば画像データを構成するＲ成分、Ｇ成分及びＢ成分の画素値がそれぞれ「０」の黒ドットとなるように画像データを制御することで、図１９（Ａ）に示した各ラインの最後のドットが非表示となり、各ラインの１ドット目に例えば黒ドットを表示させることができる。

図２０（Ａ）、図２０（Ｂ）に、第１のモードにおける下シフトの制御例のタイミング図を示す。図２０（Ａ）、図２０（Ｂ）は、内部のデータイネーブル信号ＤＥ、出力する画像データＤＤ、スタートパルスＳＴＨを表す。また、図２０（Ａ）は、ライン数ｎ（ｎは２以上の整数）の画面を表示する場合の通常動作時の制御例のタイミングを表し、図２０（Ｂ）は、ライン数ｎの画面を表示する場合の第１のモードにおける下シフトの制御例のタイミングを表す。

下シフトの場合、画像データ制御回路１７０の第１の画像用焼き付け防止回路１７２は、リードＦＩＦＯ１０６からの画像データの読み出し制御を変更することなく、表示タイミング制御回路１８０の第１のタイミング用焼き付け防止回路１８２もまた、表示タイミング制御信号の制御を行わない。ただ、第１の画像用焼き付け防止回路１７２は、１ライン目に、例えば画像データを構成するＲ成分、Ｇ成分及びＢ成分の画素値がそれぞれ「０」の黒ラインを表示させるように画像データを制御し、ラインメモリーに該画像データを保持して、１ライン遅れで制御後の画像データを出力する。これにより、図２０（Ｂ）に示すように、図２０（Ａ）の１ライン目に黒ラインが表示され、図２０（Ａ）に示した最後のラインから１つ前のラインを最終ラインとして表示とすることができる。

図２１（Ａ）、図２１（Ｂ）に、第１のモードにおける左シフトの制御例のタイミング図を示す。図２１（Ａ）、図２１（Ｂ）は、図１８（Ａ）、図１８（Ｂ）と同様に、内部のデータイネーブル信号ＤＥ、出力する画像データＤＤ、スタートパルスＳＴＨを表す。また、図２１（Ａ）は、１ラインがｎ（ｎは２以上の整数）ドットで構成される画面を表示する場合の通常動作時の制御例のタイミングを表し、図２１（Ｂ）は、１ラインがｎドットで構成される画面をライン数ｎの画面を表示する場合の第１のモードにおける左シフトの制御例のタイミングを表す。

左シフトの場合、画像データ制御回路１７０の第１の画像用焼き付け防止回路１７２は、リードＦＩＦＯ１０６からの画像データの読み出しを１ドットクロック分早めて読み出し制御を行う。或いは、表示タイミング制御回路１８０の第１のタイミング用焼き付け防止回路１８２は、水平走査方向のスタートパルスＳＴＨを１ドットクロック分遅延させて出力する制御を行う。例えば図２１（Ｂ）では、第１の画像用焼き付け防止回路１７２が、スタートパルスＳＴＨを１ドットクロック分遅延させて各ラインの最後のドットを例えば画像データを構成するＲ成分、Ｇ成分及びＢ成分の画素値がそれぞれ「０」の黒ドットとして表示されるように画像データを制御することで、図２１（Ａ）に示した各ラインの最初のドットが非表示となり、各ラインの最後のドットに例えば黒ドットを表示させることができる。

第１の画像用焼き付け防止回路１７２は、以上のような画像データの制御を行う４方向のシフトを順次行うことを繰り返すことができるようになっている。第１のタイミング用焼き付け防止回路１８２もまた、以上のような表示タイミング制御信号の制御を行う４方向のシフトを順次行うことを繰り返すことができるようになっている。

＜第２のモード＞
図２２（Ａ）、図２２（Ｂ）に、第２のモードにおける制御例のタイミング図を示す。図２２（Ａ）、図２２（Ｂ）は、内部の垂直同期信号ｖｓｙｎｃ、内部のフレーム判別信号ｆｏｅ、内部のデータイネーブル信号ＤＥ、出力する画像データＤＤを表す。また、図２２（Ａ）は、ライン数ｎ（ｎは２以上の整数）の画面を表示する場合のプログレッシブ走査時の制御例のタイミングを表し、図２２（Ｂ）は、ライン数ｎの画面を表示する場合の第２のモードにおけるインターレース走査時の制御例のタイミングを表す。

ここで、例えば表示タイミング生成回路１９０が、データイネーブル信号ＤＥがＬレベルである期間が所定期間より長い場合に垂直ブランキング期間として検出すると共に、内部の垂直同期信号ｖｓｙｎｃを生成する。また、フレーム判別信号ｆｏｅは、垂直同期信号ｖｓｙｎｃ毎に反転し、奇数フレームであるか偶数フレームであるかを示す信号である。

第２のモードでは、プログレッシブ走査時には、偶数フレームであるか奇数フレームであるかにかかわらず、画像の各ラインを表示する。これに対して、インターレース走査時に切り替えられたときには、フレーム判別信号ｆｏｅにより、例えば偶数フレームであることが示されているときには偶数ラインを表示し、奇数フレームであることが示されているときには奇数ラインを表示する。より具体的には、整数ｐ、ｑに対してｆ＝２×ｐ、ｈ＝２×ｑとすると、第２の画像用焼き付け防止回路１７４は、ｆフレームの（ｈ＋１）ラインでは、画像データを構成するＲ成分、Ｇ成分及びＢ成分の画素値がそれぞれ「０」の黒ラインを生成し、（ｆ＋１）フレームのｈラインでは、同様の黒ラインを生成する。これにより、図２２（Ｂ）に示すように、例えば偶数フレームであることが示されているときには偶数ラインを表示し、奇数フレームであることが示されているときには奇数ラインを表示して、インターレース走査を実現できる。

第２の画像用焼き付け防止回路１７４は、プログレッシブ走査においては通常通り画像データを出力し、第２のインターバル時間経過したときにインターレース走査に切り替えられたときに、以上のような画像データの制御を行う。

＜第３のモード＞
図２３（Ａ）、図２３（Ｂ）、図２３（Ｃ）、図２３（Ｄ）に、第３のモードにおける制御例のタイミング図を示す。図２３（Ａ）、図２３（Ｂ）、図２３（Ｃ）、図２３（Ｄ）は、内部のデータイネーブル信号ＤＥ、ドットクロックＤＣＬＫ、出力する画像データＤＤを表す。図２３（Ａ）は、通常動作時の偶数フレームの制御例を表し、図２３（Ｂ）は、通常動作時の奇数フレーム制御例を表す。図２３（Ｃ）は、１ドットおきに制御する場合の偶数フレームの制御例を表し、図２３（Ｄ）は、１ドットおきに制御する場合の奇数フレームの制御例を表す。

第３のモードでは、通常動作時には、偶数フレームであるか奇数フレームであるかにかかわらず、画像の各ラインを表示する。これに対して、１ドットおきに制御する場合には、整数ｐ、ｑ、ｒに対してｆ＝２×ｐ、ｈ＝２×ｑ、ｄ＝２×ｒとすると、第３の画像用焼き付け防止回路１７６は、ｆフレームのｈラインのｄドットの画像データとして、画像データを構成するＲ成分、Ｇ成分及びＢ成分の画素値がそれぞれ「０」の黒ドットの画像データを生成し、ｆフレームの（ｈ＋１）ラインの（ｄ＋１）ドットの画像データとして黒ドットの画像データを生成し、（ｆ＋１）フレームのｈラインの（ｄ＋１）ドットの画像データとして黒ドットの画像データを生成し、（ｆ＋１）ラインの（ｈ＋１）ラインのｄドットの画像データとして黒ドットの画像データを生成する。これにより、図２３（Ｃ）及び図２３（Ｄ）に示すように、例えば偶数フレームでは、偶数ラインの偶数ドットと奇数ラインの奇数ドットを黒ドットとして表示とすることができ、奇数フレームでは、偶数ラインの奇数ドットと奇数ラインの偶数ドットを黒ドットとして表示することができる。

第３の画像用焼き付け防止回路１７６は、通常動作時には通常通り画像データを出力したり、上記のような制御後の画像データを出力したりすることを繰り返すことができる。なお、第３のモードにおいて、第２のモードと同様に偶数フレームと奇数フレームの判別を行うことができる。

＜第４のモード＞
図２４（Ａ）、図２４（Ｂ）に、第４のモードにおける制御例のタイミング図を示す。図２４（Ａ）、図２４（Ｂ）は、内部のデータイネーブル信号ＤＥ、出力する画像データＤＤを表す。図２３（Ａ）は、ライン数ｎ（ｎは２以上の整数）の画面を表示する場合の通常動作時の制御例のタイミングを表し、図２３（Ｂ）は、ライン数ｎの画面を表示する場合の第３のモードにおける制御例のタイミングを表す。なお、図２３（Ｂ）では、１／２フレーム間引きの例を示しているが、１／３フレーム間引きで２／３フレーム表示を行ったり、１／４フレーム間引きで３／４フレーム表示を行ったり、１／５フレーム間引きで４／５フレーム表示を行ってもよい。

第４のモードでは、通常動作時には、偶数フレームであるか奇数フレームであるかにかかわらず、画像の各ラインを表示する。これに対して、第４の画像用焼き付け防止回路１７８は、偶数フレームのみを元の画像の画素値のまま画像データを出力し、奇数フレームのみ画像全体の全ドットとして画像データとして、各ドットを構成するＲ成分、Ｇ成分及びＢ成分の画素値がそれぞれ「０」の黒画像の画像データを生成して出力する。これにより、図２４（Ｂ）に示すように、奇数フレームでは黒画像が表示され、実質的にフレームレートが半分になる。なお、その他のフレーム間引きの場合には、間引いたフレームにおいて黒画像を適宜挿入することで実現できる。

第４の画像用焼き付け防止回路１７８は、通常動作時には通常通り画像データを出力したり、上記のような制御後の画像データを出力したりすることを繰り返すことができる。

以上説明したように、本実施形態では、表示すべき画像が静止画であるフレームが連続しているか否かを検出し（静止画連続検出ステップ）、静止画のフレームが連続していることが検出されている間、所与の時間を置いて前記画像を構成する各画素が異なる輝度で表示されるように前記静止画に対応した画像データ又は該画像データに対応した表示タイミング制御信号を制御して出力する（表示制御ステップ）ことができる。本実施形態によれば、表示すべき画像が静止画であるフレームが連続しているか否かを検出し、静止画のフレームが連続していることが検出されている間、所与の時間を置いて画像を構成する各画素が異なる輝度で表示されるように静止画に対応した画像データ又は該画像データに対応した表示タイミング制御信号を制御して出力することができる。これにより、ＯＬＥＤを用いた表示パネルの表示画像の画質の劣化を招くことなく、低消費電力で、且つ、効率的に、いわゆる焼き付き現象を軽減できるようになる。

本実施形態における表示システム１０は、例えば次のような電子機器に適用することができる。

図２５（Ａ）、図２５（Ｂ）に、本実施形態における表示システム１０が適用された電子機器の構成を示す斜視図を示す。図２５（Ａ）は、モバイル型のパーソナルコンピューターの構成の斜視図を表す。図２５（Ｂ）は、携帯電話機の構成の斜視図を表す。

図２５（Ａ）に示すパーソナルコンピューター８００は、本体部８１０と、表示部８２０とを含む。表示部８２０として、本実施形態における表示システム１０が実装される。本体部８１０は、表示システム１０のうちホスト６０を含み、この本体部８１０にはキーボード８３０が設けられる。即ち、パーソナルコンピューター８００は、少なくとも上記の実施形態におけるタイミングコントローラー５０を含んで構成される。キーボード８３０を介した操作情報がホスト６０によって解析され、その操作情報に応じて表示部８２０に画像が表示される。この表示部８２０は、ＯＬＥＤを表示素子としているため、視野角が広い画面を有するパーソナルコンピューター８００を提供できる。

図２５（Ｂ）に示す携帯電話機９００は、本体部９１０と、表示部９２０とを含む。表示部９２０として、本実施形態における表示システム１０が実装される。本体部９１０は、表示システム１０のうちホスト６０を含み、この本体部９１０にはキーボード９３０が設けられる。即ち、携帯電話機９００は、少なくとも上記の実施形態におけるタイミングコントローラー５０を含んで構成される。キーボード９３０を介した操作情報がホスト６０によって解析され、その操作情報に応じて表示部９２０に画像が表示される。この表示部９２０は、ＯＬＥＤを表示素子としているため、視野角が広い画面を有する携帯電話機９００を提供できる。

なお、本実施形態における表示システム１０が適用された電子機器として、図２５（Ａ）、図２５（Ｂ）に示すものに限定されるものではなく、情報携帯端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ（Point of sale system）端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等が挙げられる。

以上、本発明に係る画像処理装置、表示システム、電子機器及び画像処理方法等を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。

（１）本実施形態では、図１〜図３に示す構成を有するＯＬＥＤが適用された表示システムを例に説明したが、本発明はこれに限定されるものではない。

（２）本実施形態では、焼き付け防止制御として４種類の例を示したが、焼き付け防止制御の内容や種類に限定されるものではない。

（３）本実施形態における静止画連続検出回路１１０は、図５に示す構成のものに限定されない。即ち、本実施形態は、静止画が連続していることを検出する手法に限定されるものではない。

（４）本実施形態では、焼き付け防止制御として、１ドット又は１走査ライン単位でシフトさせていたが、これに限定されるものではなく、１画素、複数ドット、又は複数走査ライン単位でシフトさせるようにしてもよい。

（５）本実施形態において、本発明を、画像処理装置、表示システム、電子機器及び画像処理方法等として説明したが、本発明はこれに限定されるものではない。例えば、上記の画像処理方法の処理手順が記述されたプログラムや、該プログラムが記録された記録媒体であってもよい。

１０…表示システム、 ２０…表示パネル、 ３０…ロウドライバー、
４０…カラムドライバー、 ５０…タイミングコントローラー、 ６０…ホスト、
７０…電源回路、 ８０…バッファーメモリー、 １００…バッファーコントローラー、
１０２…ＰＬＬ回路、 １０４…ライトＦＩＦＯ、 １０６…リードＦＩＦＯ、
１１０…静止画連続検出回路、 １１２…第１のカウンター、
１１４…第２のカウンター、 １１６…画像比較回路、 １１８…比較結果管理部、
１２０…閾値設定レジスター、 １２２…比較値設定レジスター、
１３０…インターバルタイマー、 １４０…インターバルレジスター、
１５０…モード制御回路、 １５２…モードデコーダー、 １５４…組み合わせ回路、
１６０…表示制御回路、 １７０…画像データ制御回路、
１７２…第１の画像用焼き付け防止回路、 １７４…第２の画像用焼き付け防止回路、
１７６…第３の画像用焼き付け防止回路、 １７８…第４の画像用焼き付け防止回路、
１８０…表示タイミング制御回路、 １８２…第１のタイミング用焼き付け防止回路、
１８４…第２のタイミング用焼き付け防止回路、
１８６…第３のタイミング用焼き付け防止回路、
１８８…第４のタイミング用焼き付け防止回路、 ８００…パーソナルコンピューター、
８１０，９１０…本体部、 ８２０，９２０…表示部、 ８３０，９３０…キーボード、
９００…携帯電話機

Claims (11)

1. 表示装置に対して表示画像データ及び表示制御信号を出力する画像処理装置であって、
   前記表示装置に表示される画像が静止画であることを検出する静止画連続検出部と、
   前記表示画像データを生成する画像データ制御回路、及び、前記表示制御信号を生成する表示タイミング制御回路を有する表示制御部と、を含み、
   前記画像データ制御回路は、直列に接続された、第１の画像用焼き付け防止回路、第２の画像用焼き付け防止回路、第３の画像用焼き付け防止回路及び第４の画像用焼き付け防止回路を有し、
   入力される画像データは前記第１の画像用焼き付け防止回路に入力され、
   前記表示画像データは前記第４の画像用焼き付け防止回路から出力され、
   前記静止画連続検出部により前記表示装置に表示される画像が静止画であることが検出された場合、前記画像データ制御回路は、前記第１の画像用焼き付け防止回路、前記第２の画像用焼き付け防止回路、前記第３の画像用焼き付け防止回路及び前記第４の画像用焼き付け防止回路の中の少なくともひとつの画像用焼き付け防止回路で加工した画像データを前記表示画像データとし
   前記第１の画像用焼き付け防止回路は、第１の画像データを出力し、
   前記第２の画像用焼き付け防止回路は、第２の画像データを出力し、
   前記第３の画像用焼き付け防止回路は、第３の画像データを出力し、
   第１のモードが指定された場合、前記第１の画像データは、前記入力された画像データ対して１ドットシフトさせる加工を行った画像データであり、
   第２のモードが指定された場合、前記第２の画像データは、前記第１の画像データにおいてインターレース走査とプログレッシブ走査とを切り替えた画像データであり、
   第３のモードが指定された場合、前記第３の画像データは、前記第２の画像データにおいて１ドット毎にフレームレートを低下させた画像データであり、
   第４のモードが指定された場合、前記表示画像データは、前記第３の画像データにおいて所与のフレーム毎に画像表示を間引いた画像データであり、
   前記表示タイミング制御回路は、前記第１のモード、前記第２のモード、前記第３のモード及び前記第４のモードに従い前記表示制御信号を生成し、
   前記画像データ制御回路は、前記いずれのモードも指定されない場合、前段の画像データをそのまま出力する
   ことを特徴とする画像処理装置。
2. 請求項１において、
   前記静止画連続検出部は、
   連続して入力された前記入力画像データ間の対応する画素の画素値における比較結果に基づいて、前記表示装置に表示される画像が静止画であることを検出することを特徴とする画像処理装置。
3. 請求項１又は２において、
   前記表示装置に表示される画像が静止画であることを検出する領域を指定する検出条件指定レジスターを含み、
   前記静止画連続検出部は、
   前記検出条件指定レジスターにより指定された領域における比較結果に基づいて、静止画のフレームが連続しているか否かを検出することを特徴とする画像処理装置。
4. 請求項１乃至３のいずれかにおいて、
   前記表示装置における表示画面を複数のブロックに分割し、前記ブロック内で一致又は不一致の画素数が指定される閾値設定レジスターを含み、
   前記静止画連続検出部は、
   前記ブロック内で一致する画素数が前記閾値設定レジスターに設定された画素数以上のとき、又は前記ブロック内で不一致の画素数が前記閾値設定レジスターに設定された画素数以下のとき、当該ブロックが一致すると判定することを特徴とする画像処理装置。
5. 請求項１乃至４のいずれかにおいて、
   前記第１のモードは、
   元の表示画像に対して前記表示装置の画面の第１の垂直走査方向に１走査ラインだけシフトする第１のシフト、元の表示画像に対して前記表示装置の画面の第１の水平走査方向に１画素だけシフトする第２のシフト、元の表示画像に対して前記表示装置の画面の前記第１の垂直走査方向と反対方向に１走査ラインだけシフトする第３のシフト、及び元の表示画像に対して前記表示装置の画面の第１の水平走査方向と反対方向に１ドットだけシフトする第４のシフトを、所与の時間経過毎に順次繰り返し行うことを特徴とする画像処理装置。
6. 複数のロウ信号線と、前記複数のロウ信号線と交差して設けられる複数のカラム信号線と、前記複数のロウ信号線のいずれかと前記複数のカラム信号線のいずれかとにより特定され駆動電流に応じた輝度で発光する複数の発光素子とを有する表示パネルと、
   前記複数のロウ信号線を駆動するロウドライバーと、
   前記複数のカラム信号線を駆動するカラムドライバーと、
   前記ロウドライバー及び前記カラムドライバーに前記表示タイミング制御信号を出力すると共に、前記カラムドライバーに前記画像データを出力する請求項１乃至５のいずれか記載の画像処理装置とを含むことを特徴とする表示システム。
7. 請求項１乃至５のいずれか記載の画像処理装置を含むことを特徴とする電子機器。
8. 表示装置に対して表示画像データ及び表示制御信号を制御する画像処理方法であって、
   前記表示装置に表示される画像が静止画であることを検出する静止画連続検出工程と、
   前記表示画連データを生成する画像データ制御工程、及び、前記表示制御信号を生成する表示タイミング制御工程を含む表示制御工程と、を含み、
   前記画像データ制御工程は、直列に接続された、第１の画像用焼き付け防止工程、第２の画像用焼き付け防止工程、第３の画像用焼き付け防止工程及び第４の画像用焼き付け防止工程を含み、
   前記表示制御部に入力された入力画像データは前記第１の画像用焼き付け防止工程の入力であり、
   前記表示画像データは前記第４の画像用焼き付け防止工程の出力であり、
   前記静止画連続検出工程により前記表示装置に表示される画像が静止画であることが検出された場合、前記画像データ制御工程は、前記第１の画像用焼き付け防止工程、前記第２の画像用焼き付け防止工程、前記第３の画像用焼き付け防止工程及び前記第４の画像用焼き付け防止工程の中の少なくともひとつの工程で加工した画像データを前記表示画像データとして出力し、
   前記第１の画像用焼き付け防止工程は、第１の画像データを出力し、
   前記第２の画像用焼き付け防止工程は、第２の画像データを出力し、
   前記第３の画像用焼き付け防止工程は、第３の画像データを出力し、
   第１のモードが指定された場合、前記第１の画像データは、前記入力された画像データ対して１ドットシフトさせる加工を行った画像データであり、
   第２のモードが指定された場合、前記第２の画像データは、前記第１の画像データにおいてインターレース走査とプログレッシブ走査とを切り替えた画像データであり、
   第３のモードが指定された場合、前記第３の画像データは、前記第２の画像データにおいて１ドット毎にフレームレートを低下させた画像データであり、
   第４のモードが指定された場合、前記表示画像データは、前記第３の画像データにおいて所与のフレーム毎に画像表示を間引いた画像データであり、
   前記表示タイミング制御工程は、前記第１のモード、前記第２のモード、前記第３のモード及び前記第４のモードに従い前記表示制御信号を生成し、
   前記画像データ制御工程は、前記いずれのモードも指定されない場合、前段の画像データをそのまま出力する
   ことを特徴とする画像処理方法。
9. 請求項８において、
   前記静止画連続検出工程は、
   連続して入力された前記入力画像データ間の対応する画素の画素値における比較結果に基づいて、前記表示装置に表示される画像が静止画であることを検出することを特徴とする画像処理方法。
10. 請求項８又は９において、
    前記表示装置に表示される画像が静止画であることを検出する領域を指定する検出条件指定工程を含み、
    前記静止画連続検出工程は、
    前記検出条件指定工程により指定された領域における比較結果に基づいて、静止画のフレームが連続しているか否かを検出することを特徴とする画像処理方法。
11. 請求項８乃至１０のいずれかにおいて、
    前記表示装置における表示画面を複数のブロックに分割し、前記ブロック内で一致又は不一致の画素数を指定する閾値設定工程を含み、
    前記静止画連続検出工程は、
    前記ブロック内で一致する画素数が前記閾値設定工程で設定された画素数以上のとき、又は前記ブロック内で不一致の画素数が前記閾値設定工程で設定された画素数以下のとき、当該ブロックが一致すると判定することを特徴とする画像処理方法。
    

Images