JP5376516B2

JP5376516B2 - Semiconductor device

Info

Publication number: JP5376516B2
Application number: JP2009173814A
Authority: JP
Inventors: 和樹小川
Original assignee: スパンションエルエルシー
Priority date: 2009-07-27
Filing date: 2009-07-27
Publication date: 2013-12-25
Anticipated expiration: 2029-07-27
Also published as: JP2011029417A

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of generating a negative voltage of high precision in a programmable manner. <P>SOLUTION: A negative voltage detection circuit which controls an output voltage VPW of a negative voltage generation device includes a changeover switch TG for changing detection values of a negative voltage, and a correction switch TB. The correction switch has the same constitution with the changeover switch, and is held in an ON state. Thus, an influence of ON resistance of the changeover switch can be canceled. Consequently, the negative voltage of high precision can be generated in the programmable manner. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本願は、負電圧を使用する半導体装置に関する。 The present application relates to a semiconductor device using a negative voltage.

従来、半導体装置において、負電圧の生成が行われている。図４に一例を示す。定電圧回路１は正の定電圧Ｖｒを出力し、負電圧発生装置３は負電圧ＶＰＷを出力する。抵抗Ｒ３、Ｒ４は、定電圧Ｖｒと負電圧ＶＰＷとを分圧し、分圧電圧Ｖｃｏｍを出力する。コンパレータ２は、分圧電圧Ｖｃｏｍとグランド電位ＶＳＳとの電圧レベルを比較し、比較結果を負電圧発生装置３に出力する。 Conventionally, a negative voltage is generated in a semiconductor device. An example is shown in FIG. The constant voltage circuit 1 outputs a positive constant voltage Vr, and the negative voltage generator 3 outputs a negative voltage VPW. The resistors R3 and R4 divide the constant voltage Vr and the negative voltage VPW and output a divided voltage Vcom. The comparator 2 compares the voltage level of the divided voltage Vcom and the ground potential VSS and outputs the comparison result to the negative voltage generator 3.

上記の構成により、負電圧発生装置３が出力する負電圧ＶＰＷの電圧値を検出して、負電圧ＶＰＷを設定値に維持することができる。具体的には、負電圧ＶＰＷが設定値より高い場合、分圧電圧Ｖｃｏｍの電圧レベルがグランド電位ＶＳＳの電圧レベルより高くなるため、コンパレータ２はＨレベルを出力する。コンパレータ２のＨレベル出力を受けて、負電圧発生装置３は、負電圧ＶＰＷを下げるように動作する。そして、負電圧ＶＰＷが設定値となり、分圧電圧Ｖｃｏｍの電圧レベルがグランド電位ＶＳＳの電圧レベルと等しくなると、コンパレータ２はＨレベル出力を止め、負電圧発生装置３の動作を停止する。 With the above configuration, the voltage value of the negative voltage VPW output by the negative voltage generator 3 can be detected, and the negative voltage VPW can be maintained at the set value. Specifically, when the negative voltage VPW is higher than the set value, the voltage level of the divided voltage Vcom becomes higher than the voltage level of the ground potential VSS, so the comparator 2 outputs an H level. In response to the H level output of the comparator 2, the negative voltage generator 3 operates to lower the negative voltage VPW. When the negative voltage VPW becomes a set value and the voltage level of the divided voltage Vcom becomes equal to the voltage level of the ground potential VSS, the comparator 2 stops outputting the H level and stops the operation of the negative voltage generator 3.

これにより、負電圧ＶＰＷは、抵抗Ｒ３、Ｒ４の抵抗値の比によって決まる設定値に維持される。例えば、抵抗Ｒ３、Ｒ４の抵抗値が等しい場合、負電圧ＶＰＷは、図５に示されるように、定電圧回路１の出力電圧Ｖｒの１倍の反転増幅となり、Ｖｒ＝１．８Ｖの場合、ＶＰＷ＝−１．８Ｖとなる。 Thereby, the negative voltage VPW is maintained at a set value determined by the ratio of the resistance values of the resistors R3 and R4. For example, when the resistance values of the resistors R3 and R4 are equal, the negative voltage VPW becomes an inverting amplification of the output voltage Vr of the constant voltage circuit 1 as shown in FIG. 5, and when Vr = 1.8V, VPW = −1.8V.

このような負電圧の生成において、負電圧ＶＰＷの電圧値を選択可能にしたい場合がある。これに関し、例えば、定電圧Ｖｒと負電圧ＶＰＷとの分圧比を、スイッチのオンオフ、あるいはヒューズの切断・非切断によって切り替えることで、負電圧ＶＰＷの電圧値を選択可能にする技術が知られている。 In the generation of such a negative voltage, it may be desired to select a voltage value of the negative voltage VPW. In this regard, for example, a technique is known in which the voltage value of the negative voltage VPW can be selected by switching the voltage dividing ratio between the constant voltage Vr and the negative voltage VPW by turning the switch on or off or cutting or not cutting the fuse. Yes.

特開平１１−１５０２３０JP-A-11-150230 特開２００１−３３２０９４JP 2001-332094 A

しかしながら、スイッチを用いる方法では、スイッチのオン抵抗によって負電圧の検出にばらつきが生じるという問題がある。また、ヒューズを用いる方法では、ヒューズは切断すると元には戻せないため、設定値の変更に制限があるという問題がある。 However, in the method using a switch, there is a problem that the detection of the negative voltage varies due to the ON resistance of the switch. In addition, the method using a fuse has a problem that there is a limitation in changing the set value because the fuse cannot be restored once it is cut.

本発明は、上記の課題に鑑み提案されたものであって、精度の高い負電圧をプログラマブルに生成することが可能な半導体装置を提供することを目的とする。 The present invention has been proposed in view of the above-described problems, and an object thereof is to provide a semiconductor device capable of generating a negative voltage with high accuracy in a programmable manner.

本願に開示されている半導体装置は、負電圧を発生する負電圧発生装置と、前記負電圧発生装置の出力電圧を制御する負電圧検出回路と、を備える半導体装置であって、前記負電圧検出回路は、一定の電圧を出力する定電圧回路と、前記定電圧回路の出力とグランドとの間に直列に接続された複数の分圧抵抗と、一端が前記複数の分圧抵抗の各分圧点に接続され、他端が共通に接続された複数の切り替えスイッチと、前記複数の切り替えスイッチの他端と前記負電圧発生装置の出力との間に直列に接続され、前記複数の分圧抵抗により分圧された前記定電圧回路の出力電圧と前記負電圧発生装置の出力電圧とを分圧する第１及び第２の抵抗と、前記複数の切り替えスイッチと同一の構成を有するスイッチであって、前記第１及び第２の抵抗の分圧点と前記負電圧発生装置の出力との間で前記第１及び第２の抵抗と直列に接続され、オン状態に保たれる補正スイッチと、前記第１及び第２の抵抗による分圧電圧の電圧レベルとグランドの電圧レベルとを比較し、比較結果を前記負電圧発生装置に出力するコンパレータと、を備える。 A semiconductor device disclosed in the present application is a semiconductor device comprising: a negative voltage generator that generates a negative voltage; and a negative voltage detection circuit that controls an output voltage of the negative voltage generator, wherein the negative voltage detection The circuit includes a constant voltage circuit that outputs a constant voltage, a plurality of voltage dividing resistors connected in series between the output of the constant voltage circuit and ground, and one end of each of the voltage dividing resistors. A plurality of changeover switches connected to a point and connected at the other end in common, and connected in series between the other end of the plurality of changeover switches and the output of the negative voltage generator, and the plurality of voltage dividing resistors A first resistor and a second resistor for dividing the output voltage of the constant voltage circuit divided by the output voltage of the negative voltage generator, and a switch having the same configuration as the plurality of changeover switches, The first and second resistors; A correction switch connected in series with the first and second resistors between the pressure point and the output of the negative voltage generator and maintained in an on state, and a divided voltage by the first and second resistors And a comparator for comparing the ground voltage level with the ground voltage level and outputting the comparison result to the negative voltage generator.

開示の半導体装置によれば、負電圧の検出値を切り替える切り替えスイッチと同一の構成を有する補正スイッチを備えることで、切り替えスイッチのオン抵抗の影響をキャンセルすることができる。そのため、精度の高い負電圧をプログラマブルに生成することが可能である。 According to the disclosed semiconductor device, it is possible to cancel the influence of the ON resistance of the changeover switch by including the correction switch having the same configuration as the changeover switch that switches the detection value of the negative voltage. Therefore, it is possible to generate a negative voltage with high accuracy in a programmable manner.

実施例１の回路ブロック図である。1 is a circuit block diagram of Embodiment 1. FIG. 実施例２の回路ブロック図である。FIG. 6 is a circuit block diagram of Example 2. 実施例３の回路ブロック図である。6 is a circuit block diagram of Embodiment 3. FIG. 従来例を示す回路ブロック図である。It is a circuit block diagram which shows a prior art example. 負電圧の生成における入力電圧と出力電圧との関係の一例を示す図である。It is a figure which shows an example of the relationship between the input voltage and output voltage in the production | generation of a negative voltage.

以下、本発明の実施形態について、図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、実施例１の回路ブロック図を示す。定電圧回路１の出力とグランド電位ＶＳＳとの間に複数の分圧抵抗が直列に接続され、各分圧点には、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎが接続される。トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎの他端は、抵抗Ｒ３に共通に接続される。抵抗Ｒ３は抵抗Ｒ４とともに、複数の分圧抵抗により分圧された定電圧回路１の出力電圧Ｖｒと、負電圧発生装置３が出力する負電圧ＶＰＷとを分圧する。また、抵抗Ｒ３、Ｒ４の分圧点と負電圧発生装置３の出力との間に、トランスミッションゲートＴＢ＿ｘが抵抗Ｒ３、Ｒ４と直列に接続される。ここで、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎはいずれか１つが選択的にオン状態にされ、トランスミッションゲートＴＢ＿ｘはトランスミッションゲートＴＧ＿１〜ＴＧ＿ｎと同一の構成を有し、常時オン状態に保たれる。コンパレータ２は、抵抗Ｒ３、Ｒ４による分圧電圧Ｖｃｏｍとグランド電位ＶＳＳとの電圧レベルを比較し、比較結果を負電圧発生装置３に出力する。 FIG. 1 is a circuit block diagram of the first embodiment. A plurality of voltage dividing resistors are connected in series between the output of the constant voltage circuit 1 and the ground potential VSS, and transmission gates TG_1 to TG_n are connected to each voltage dividing point. The other ends of the transmission gates TG_1 to TG_n are commonly connected to the resistor R3. The resistor R3, together with the resistor R4, divides the output voltage Vr of the constant voltage circuit 1 divided by the plurality of voltage dividing resistors and the negative voltage VPW output from the negative voltage generator 3. Further, the transmission gate TB_x is connected in series with the resistors R3 and R4 between the voltage dividing points of the resistors R3 and R4 and the output of the negative voltage generator 3. Here, any one of the transmission gates TG_1 to TG_n is selectively turned on, and the transmission gate TB_x has the same configuration as the transmission gates TG_1 to TG_n, and is always kept on. The comparator 2 compares the voltage level of the divided voltage Vcom by the resistors R3 and R4 and the ground potential VSS, and outputs the comparison result to the negative voltage generator 3.

上記の構成により、負電圧発生装置３が出力する負電圧ＶＰＷの電圧値を検出して、負電圧ＶＰＷを設定値に維持することができる。また、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎのうち、いずれか１つを選択的にオン状態にすることにより、複数の分圧抵抗による定電圧回路１の出力電圧Ｖｒの分圧比を切り替え、負電圧ＶＰＷの電圧値を選択することができる。 With the above configuration, the voltage value of the negative voltage VPW output by the negative voltage generator 3 can be detected, and the negative voltage VPW can be maintained at the set value. Further, by selectively turning on one of the transmission gates TG_1 to TG_n, the voltage dividing ratio of the output voltage Vr of the constant voltage circuit 1 by a plurality of voltage dividing resistors is switched, and the voltage of the negative voltage VPW A value can be selected.

上記の構成を有する実施例１の効果についてさらに説明する。図１において、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎのうち、任意のトランスミッションゲートＴＧ＿ｍが選択され、オン状態になっているとする。このとき、複数の分圧抵抗は、Ｒ１：Ｒ２の比で定電圧回路１の出力電圧Ｖｒを分圧し、電圧Ｖｄ＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖｒを出力する。以下では、トランスミッションゲートＴＧ＿ｍのオン抵抗をＲｇｍ、トランスミッションゲートＴＢ＿ｘのオン抵抗をＲｂｘとし、トランスミッションゲートＴＢ＿ｘがある場合とない場合とを比較する。 The effect of the first embodiment having the above configuration will be further described. In FIG. 1, it is assumed that an arbitrary transmission gate TG_m is selected from the transmission gates TG_1 to TG_n and is in an on state. At this time, the plurality of voltage dividing resistors divide the output voltage Vr of the constant voltage circuit 1 by the ratio of R1: R2, and output the voltage Vd = {R2 / (R1 + R2)} × Vr. Hereinafter, the on-resistance of the transmission gate TG_m is Rgm, the on-resistance of the transmission gate TB_x is Rbx, and the case where the transmission gate TB_x is present is compared with the case where the transmission gate TB_x is not present.

（１）トランスミッションゲートＴＢ＿ｘがない場合
負電圧発生装置３が出力する負電圧ＶＰＷは、ＶＰＷ＝−｛Ｒ４／（Ｒ３＋Ｒｇｍ）｝×Ｖｄとなる。ここで、ＲｇｍがＲ３、Ｒ４と比較して十分に小さければ、Ｒｇｍによる影響は問題とならず、例えば、Ｒ３＝Ｒ４のときＶＰＷ≒−Ｖｄとなる。しかし、例えば、Ｒ３＝Ｒ４で、ＲｇｍがＲ３、Ｒ４の１０％であるとすると、ＶＰＷ≒−０．９１×Ｖｄとなり、約９％の誤差が生じる。 (1) When there is no transmission gate TB_x The negative voltage VPW output from the negative voltage generator 3 is VPW = − {R4 / (R3 + Rgm)} × Vd. Here, if Rgm is sufficiently smaller than R3 and R4, the influence of Rgm does not matter. For example, when R3 = R4, VPW≈−Vd. However, if R3 = R4 and Rgm is 10% of R3 and R4, for example, VPW≈−0.91 × Vd, and an error of about 9% occurs.

（２）トランスミッションゲートＴＢ＿ｘがある場合
負電圧発生装置３が出力する負電圧ＶＰＷは、ＶＰＷ＝−｛（Ｒ４＋Ｒｂｘ）／（Ｒ３＋Ｒｇｍ）｝×Ｖｄとなる。ここで、前述のように、トランスミッションゲートＴＢ＿ｘはトランスミッションゲートＴＧ＿１〜ＴＧ＿ｎと同一の構成を有するため、Ｒｇｍ＝Ｒｂｘとなる。したがって、例えば、Ｒ３＝Ｒ４のときＶＰＷ＝−Ｖｄとなり、トランスミッションゲートのオン抵抗による誤差は生じない。 (2) When there is a transmission gate TB_x The negative voltage VPW output from the negative voltage generator 3 is VPW = − {(R4 + Rbx) / (R3 + Rgm)} × Vd. Here, as described above, since the transmission gate TB_x has the same configuration as the transmission gates TG_1 to TG_n, Rgm = Rbx. Therefore, for example, when R3 = R4, VPW = −Vd and no error due to the ON resistance of the transmission gate occurs.

このように、実施例１では、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎと同一の構成を有して常時オン状態に保たれるトランスミッションゲートＴＢ＿ｘを備えることで、トランスミッションゲートＴＧ＿ｍのオン抵抗Ｒｇｍによる影響をキャンセルすることができる。したがって、例えば、リーク電流の増大によりトランスミッションゲートＴＧ＿ｍのオン抵抗Ｒｇｍが無視できないほど大きくなる場合でも、負電圧ＶＰＷの電圧値の検出に生じるばらつきを抑制し、精度の高い負電圧ＶＰＷをプログラマブルに生成することが可能である。 As described above, in the first embodiment, by including the transmission gate TB_x having the same configuration as the transmission gates TG_1 to TG_n and always kept in the on state, the influence of the ON resistance Rgm of the transmission gate TG_m can be canceled. Can do. Therefore, for example, even when the on-resistance Rgm of the transmission gate TG_m increases to a level that cannot be ignored due to an increase in leakage current, variations in detection of the voltage value of the negative voltage VPW are suppressed, and a highly accurate negative voltage VPW is generated programmably. Is possible.

図２は、実施例２の回路ブロック図を示す。まず、図２を参照して、負電圧発生装置３について具体的に説明する。負電圧発生装置３は、リングオシレータ３１、コンデンサＣ１、ダイオードＤ１、Ｄ２、を備える。リングオシレータ３１は、ＮＡＮＤゲートと偶数個のインバータとを含み、ＮＡＮＤゲートの一方の入力端子には、コンパレータ２の比較結果がイネーブル信号ｅｎとして入力される。これにより、リングオシレータ３１は、コンパレータ２の出力がＨレベルの場合に矩形波を出力する。ダイオードＤ１のカソードはグランドに、アノードはダイオードＤ２のカソードに、それぞれ接続される。また、コンデンサＣ１は、リングオシレータ３１の出力ノードＡとダイオードＤ１、Ｄ２の接続ノードＢとの間に接続される。ダイオードＤ２のアノードは、負電圧発生装置３の出力となる。 FIG. 2 is a circuit block diagram of the second embodiment. First, the negative voltage generator 3 will be described in detail with reference to FIG. The negative voltage generator 3 includes a ring oscillator 31, a capacitor C1, and diodes D1 and D2. The ring oscillator 31 includes a NAND gate and an even number of inverters, and the comparison result of the comparator 2 is input as an enable signal en to one input terminal of the NAND gate. As a result, the ring oscillator 31 outputs a rectangular wave when the output of the comparator 2 is at the H level. The cathode of the diode D1 is connected to the ground, and the anode is connected to the cathode of the diode D2. Capacitor C1 is connected between output node A of ring oscillator 31 and connection node B of diodes D1 and D2. The anode of the diode D2 becomes the output of the negative voltage generator 3.

あるタイミングで、リングオシレータ３１の出力がＬレベルであり、ノードＡがＬレベルになっているとする。この場合、ノードＢは、コンデンサＣ１によって引き下げられることにより電位が低くなる。したがって、ダイオードＤ２がオン状態となり、負電圧発生装置３の出力からノードＢへ電流が流れる。次のタイミングでは、リングオシレータ３１の出力がＨレベルとなり、ノードＡがＨレベルになる。この場合、ノードＢは、コンデンサＣ１によって押し上げられることにより電位が高くなる。したがって、今度はダイオードＤ１がオン状態となり、ノードＢからグランドへ電流が流れる。 Assume that at a certain timing, the output of the ring oscillator 31 is at L level and the node A is at L level. In this case, the potential of the node B is lowered by being pulled down by the capacitor C1. Therefore, the diode D2 is turned on, and a current flows from the output of the negative voltage generator 3 to the node B. At the next timing, the output of the ring oscillator 31 becomes H level and the node A becomes H level. In this case, the potential of the node B is increased by being pushed up by the capacitor C1. Accordingly, the diode D1 is turned on this time, and a current flows from the node B to the ground.

コンパレータ２のＨレベル出力を受けて、リングオシレータ３１の出力がＨレベルとＬレベルとの間で変化するのに伴って、上記のように、負電圧発生装置３の出力からグランドへ電荷が順繰りに移動する。その結果、負電圧発生装置３の出力の電位が低くなる。このようにして、負電圧発生装置３は、負電圧ＶＰＷを出力する。 As the output of the ring oscillator 31 changes between the H level and the L level in response to the H level output of the comparator 2, as described above, charges are sequentially transferred from the output of the negative voltage generator 3 to the ground. Move to. As a result, the potential of the output of the negative voltage generator 3 is lowered. In this way, the negative voltage generator 3 outputs the negative voltage VPW.

続いて、実施例２の全体の構成及び作用、効果について説明する。実施例２では、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎと同数のトランスミッションゲートＴＢ＿１〜ＴＢ＿ｎが互いに並列に接続されるとともに、抵抗Ｒ３、Ｒ４の分圧点と負電圧発生装置３の出力との間で抵抗Ｒ３、Ｒ４と直列に接続される。ここで、トランスミッションゲートＴＢ＿１〜ＴＢ＿ｎは、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎと同一の構成を有する。また、トランスミッションゲートＴＢ＿１〜ＴＢ＿ｎには、それぞれトランスミッションゲートＴＧ＿１〜ＴＧ＿ｎと同一の制御信号ｇ１ｘ〜ｇｎｘ、ｇ１ｚ〜ｇｎｚが入力される。したがって、トランスミッションゲートＴＢ＿１〜ＴＢ＿ｎは、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎと連動してオンオフ制御される。そのため、例えば、トランスミッションゲートＴＧ＿１が選択され、オン状態になる場合、トランスミッションゲートＴＢ＿１もオン状態になる。このように、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎのうち、任意のトランスミッションゲートＴＧ＿ｍが選択的にオン状態にされると、それに伴ってトランスミッションゲートＴＢ＿１〜ＴＢ＿ｎのうち、対応するトランスミッションゲートＴＢ＿ｍがオン状態にされる。 Then, the whole structure of 2nd Example, an effect | action, and an effect are demonstrated. In the second embodiment, the same number of transmission gates TB_1 to TB_n as the transmission gates TG_1 to TG_n are connected in parallel to each other, and a resistor R3, between the voltage dividing points of the resistors R3 and R4 and the output of the negative voltage generator 3 Connected in series with R4. Here, the transmission gates TB_1 to TB_n have the same configuration as the transmission gates TG_1 to TG_n. Further, the same control signals g1x to gnx and g1z to gnz as the transmission gates TG_1 to TG_n are input to the transmission gates TB_1 to TB_n, respectively. Therefore, the transmission gates TB_1 to TB_n are on / off controlled in conjunction with the transmission gates TG_1 to TG_n. Therefore, for example, when the transmission gate TG_1 is selected and turned on, the transmission gate TB_1 is also turned on. Thus, when any transmission gate TG_m is selectively turned on among the transmission gates TG_1 to TG_n, the corresponding transmission gate TB_m among the transmission gates TB_1 to TB_n is accordingly turned on. .

その他の点は実施例１と同様であるため、図２において、図１と対応する各部に同一の符号を付して、説明を省略する。トランスミッションゲートＴＢ＿１〜ＴＢ＿ｎのうち、対応するトランスミッションゲートＴＢ＿ｍがオン状態にされることで、実施例２においても実施例１と同様に、トランスミッションゲートＴＧ＿ｍのオン抵抗Ｒｇｍによる影響をキャンセルすることができる。したがって、精度の高い負電圧ＶＰＷをプログラマブルに生成することが可能である。 Since the other points are the same as those of the first embodiment, the same reference numerals are given to the respective parts corresponding to those in FIG. By turning on the corresponding transmission gate TB_m among the transmission gates TB_1 to TB_n, the influence of the on-resistance Rgm of the transmission gate TG_m can be canceled in the second embodiment as well in the first embodiment. Therefore, it is possible to generate the negative voltage VPW with high accuracy in a programmable manner.

また、実施例２では、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎと同一の構成を有して、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎと連動してオンオフ制御される同数のトランスミッションゲートＴＢ＿１〜ＴＢ＿ｎを備える。これにより、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎのうち、オフ状態になっているトランスミッションゲートのオフ抵抗による影響もキャンセルすることができる。また、トランスミッションゲートＴＢ＿１〜ＴＢ＿ｎは、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎと連動して同時にオンオフ制御されるため、各トランスミッションゲートを構成するＭＯＳトランジスタの寄生容量の充放電時のノイズが緩和される。そのため、分圧電圧Ｖｃｏｍがより高速に安定して、負電圧ＶＰＷの安定が高速化されるという効果が得られる。 Further, the second embodiment includes the same number of transmission gates TB_1 to TB_n that have the same configuration as the transmission gates TG_1 to TG_n and are on / off controlled in conjunction with the transmission gates TG_1 to TG_n. Thereby, the influence by the off resistance of the transmission gate in the off state among the transmission gates TG_1 to TG_n can also be canceled. Further, since the transmission gates TB_1 to TB_n are simultaneously turned on / off in conjunction with the transmission gates TG_1 to TG_n, noise during charging / discharging of the parasitic capacitance of the MOS transistor constituting each transmission gate is reduced. Therefore, it is possible to obtain an effect that the divided voltage Vcom is stabilized at a higher speed and the stability of the negative voltage VPW is increased.

ここで、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎは、請求項に記載の切り替えスイッチの一例であり、トランスミッションゲートＴＢ＿ｘ、ＴＢ＿１〜ＴＢ＿ｎは、請求項に記載の補正スイッチの一例である。抵抗Ｒ３、Ｒ４は、請求項に記載の第１及び第２の抵抗の一例である。また、定電圧回路１、複数の分圧抵抗、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎ、抵抗Ｒ３、Ｒ４、トランスミッションゲートＴＢ＿ｘあるいはＴＢ＿１〜ＴＢ＿ｎ、コンパレータ２、を含む構成が、請求項に記載の負電圧検出回路の一例として挙げられる。 Here, the transmission gates TG_1 to TG_n are examples of the change-over switches described in the claims, and the transmission gates TB_x and TB_1 to TB_n are examples of the correction switches described in the claims. The resistors R3 and R4 are examples of the first and second resistors described in the claims. The configuration including the constant voltage circuit 1, a plurality of voltage dividing resistors, transmission gates TG_1 to TG_n, resistors R3 and R4, transmission gates TB_x or TB_1 to TB_n, and a comparator 2, the negative voltage detection circuit according to claim As an example.

以上、詳細に説明したように、前記実施例１、２を含む実施形態によれば、負電圧ＶＰＷの検出値を切り替えるトランスミッションゲートＴＧ＿１〜ＴＧ＿ｎと同一の構成を有するトランスミッションゲートＴＢ＿ｘあるいはＴＢ＿１〜ＴＢ＿ｎを備える。これにより、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎのオン抵抗による影響をキャンセルすることができる。そのため、精度の高い負電圧ＶＰＷをプログラマブルに生成することが可能である。 As described above in detail, according to the embodiment including the first and second embodiments, the transmission gates TB_x or TB_1 to TB_n having the same configuration as the transmission gates TG_1 to TG_n for switching the detection value of the negative voltage VPW are set. Prepare. Thereby, it is possible to cancel the influence due to the ON resistance of the transmission gates TG_1 to TG_n. Therefore, it is possible to generate the negative voltage VPW with high accuracy in a programmable manner.

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。 Needless to say, the present invention is not limited to the above-described embodiment, and various improvements and modifications can be made without departing from the spirit of the present invention.

例えば、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎ、トランスミッションゲートＴＢ＿ｘ、ＴＢ＿１〜ＴＢ＿ｎについて、図３に実施例３として示されるように、カスケード接続で構成したスイッチを採用してもよい。これにより、スイッチ特性を確保することができる。 For example, for the transmission gates TG_1 to TG_n and the transmission gates TB_x and TB_1 to TB_n, switches configured by cascade connection may be adopted as shown in the third embodiment in FIG. Thereby, switch characteristics can be ensured.

また、実施例２において、トランスミッションゲートＴＢ＿１〜ＴＢ＿ｎは、トランスミッションゲートＴＧ＿１〜ＴＧ＿ｎと連動してオンオフ制御されるとしたが、これに限定されない。トランスミッションゲートＴＢ＿１〜ＴＢ＿ｎのうち、いずれか１つを常時オン状態にして、他はオフ状態に保つようにしてもよい。 In the second embodiment, the transmission gates TB_1 to TB_n are on / off controlled in conjunction with the transmission gates TG_1 to TG_n. However, the present invention is not limited to this. Any one of the transmission gates TB_1 to TB_n may be always on and the others may be kept off.

その他、実施例１では、抵抗Ｒ３、トランスミッションゲートＴＢ＿ｘ、抵抗Ｒ４の順に接続され、実施例２では、抵抗Ｒ３、抵抗Ｒ４、トランスミッションゲートＴＢ＿１〜ＴＢ＿ｎの順に接続されたが、トランスミッションゲートＴＢ＿ｘ、ＴＢ＿１〜ＴＢ＿ｎと抵抗Ｒ４との接続順は入れ替えられてもよいことは言うまでもない。 In the first embodiment, the resistor R3, the transmission gate TB_x, and the resistor R4 are connected in this order. In the second embodiment, the resistor R3, the resistor R4, and the transmission gates TB_1 to TB_n are connected in this order, but the transmission gates TB_x, TB_1 to Needless to say, the connection order of TB_n and resistor R4 may be changed.

１定電圧回路
２コンパレータ
３負電圧発生装置
３１リングオシレータ
Ｃ１コンデンサ
Ｄ１、Ｄ２ダイオード
Ｒ１、Ｒ２分圧抵抗
Ｒ３、Ｒ４抵抗（第１及び第２の抵抗）
ＴＢ＿ｘ、ＴＢ＿１〜ＴＢ＿ｎトランスミッションゲート（補正スイッチ）
ＴＧ＿１〜ＴＧ＿ｎトランスミッションゲート（切り替えスイッチ）
DESCRIPTION OF SYMBOLS 1 Constant voltage circuit 2 Comparator 3 Negative voltage generator 31 Ring oscillator C1 Capacitor D1, D2 Diode R1, R2 Voltage dividing resistance R3, R4 Resistance (1st and 2nd resistance)
TB_x, TB_1 to TB_n Transmission gate (correction switch)
TG_1 to TG_n Transmission gate (changeover switch)

Claims

A negative voltage generator that generates a negative voltage, and a negative voltage detection circuit that controls an output voltage of the negative voltage generator, and a semiconductor device comprising:
The negative voltage detection circuit includes:
A constant voltage circuit that outputs a constant voltage;
A plurality of voltage dividing resistors connected in series between the output of the constant voltage circuit and the ground;
A plurality of changeover switches having one end connected to each voltage dividing point of the plurality of voltage dividing resistors and the other end commonly connected;
The output voltage of the constant voltage circuit connected in series between the other end of the plurality of changeover switches and the output of the negative voltage generator and divided by the plurality of voltage dividing resistors and the negative voltage generator First and second resistors for dividing the output voltage;
A switch having the same configuration as the plurality of changeover switches, wherein the first and second resistors are connected in series between a voltage dividing point of the first and second resistors and an output of the negative voltage generator. A correction switch connected to and kept on,
A comparator that compares the voltage level of the divided voltage by the first and second resistors with the voltage level of the ground, and outputs a comparison result to the negative voltage generator;
A semiconductor device comprising:

A negative voltage generator that generates a negative voltage, and a negative voltage detection circuit that controls an output voltage of the negative voltage generator, and a semiconductor device comprising:
The negative voltage detection circuit includes:
A constant voltage circuit that outputs a constant voltage;
A plurality of voltage dividing resistors connected in series between the output of the constant voltage circuit and the ground;
A plurality of changeover switches having one end connected to each voltage dividing point of the plurality of voltage dividing resistors and the other end commonly connected;
The output voltage of the constant voltage circuit connected in series between the other end of the plurality of changeover switches and the output of the negative voltage generator and divided by the plurality of voltage dividing resistors and the negative voltage generator First and second resistors for dividing the output voltage;
The same number of switches having the same configuration as the plurality of changeover switches, connected in parallel to each other and between the voltage dividing point of the first and second resistors and the output of the negative voltage generator A plurality of correction switches connected in series with the first and second resistors;
A comparator that compares the voltage level of the divided voltage by the first and second resistors with the voltage level of the ground, and outputs a comparison result to the negative voltage generator;
A semiconductor device comprising:

The semiconductor device according to claim 2, wherein any one of the plurality of correction switches is maintained in an on state, and the other is maintained in an off state.

The semiconductor device according to claim 2, wherein the plurality of correction switches are on / off controlled in conjunction with the plurality of changeover switches.

The semiconductor device according to claim 1, wherein the changeover switch and the correction switch are switches configured in cascade connection.

The semiconductor device according to claim 1, wherein the changeover switch and the correction switch are transmission gates.