JP5370096B2 - 光半導体集積素子の製造方法 - Google Patents
光半導体集積素子の製造方法 Download PDFInfo
- Publication number
- JP5370096B2 JP5370096B2 JP2009265387A JP2009265387A JP5370096B2 JP 5370096 B2 JP5370096 B2 JP 5370096B2 JP 2009265387 A JP2009265387 A JP 2009265387A JP 2009265387 A JP2009265387 A JP 2009265387A JP 5370096 B2 JP5370096 B2 JP 5370096B2
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- semiconductor
- mask
- butt joint
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
また、半導体MZ変調器と波長可変レーザとをモノリシックに集積した光半導体集積素子の研究も進められている。
選択成長法は、有機金属気相成長(MOCVD;Metal Organic Chemical Vapor Deposition)法で成長する半導体層の組成や膜厚が誘電体マスクパターンの幅や面積に依存することを利用して、膜厚や組成の異なる半導体積層体を各領域に同時に成長させる方法である。
一方、バットジョイント法は、積層構造の異なる半導体積層体を別々に成長させる方法である。つまり、バットジョイント法では、基板上に一の半導体積層体を成長させ、一の領域に誘電体マスクをパターニングし、これをエッチングマスクとしてエッチングした後、他の領域に積層構造の異なる他の半導体積層体をバットジョイント成長させる。このため、各領域の設計自由度が高い。なお、誘電体マスクをバットジョイント成長用マスクともいう。
ところで、バットジョイント法を用いる場合、歩留まりの観点から、バットジョイントされる領域の間に空洞ができないようにすることやバットジョイントされる領域間の表面に段差ができないようにすることが求められる。
例えば図11に示すように、バットジョイント成長用マスクとして、光導波路部全体を覆う長方形マスクパターンを有するものを用いると、マスクの被覆率が大きくなるため、選択成長効果を受けやすくなる。これにより、光導波路部と素子部との接合部において成長が速くなり、バットジョイント成長させる素子部の膜厚が変わってしまう。このため、バットジョイント成長させる素子部の半導体積層構造を設計通りに形成するのが困難である。
つまり、まず、図13(A)に示すように、(100)面InP基板100上に、斜め光導波路を有する光導波路部を形成するための光導波路層101と、InPクラッド層102と、InGaAsPキャップ層103と、InPキャップ層104とを順に成長させた。なお、図13(A)は、光導波路部と素子部との接合部近傍を示す断面図、即ち、図12のa−a′矢視断面図である。
そして、このバットジョイント成長用マスク105を用いてウェットエッチングを行なって、InPキャップ層104と、InGaAsPキャップ層103と、InPクラッド層102と、光導波路層101とを除去した。
ところで、ここでは、光導波路部と素子部との接合部[図12のa−a′矢視断面図参照]において、図13(A),(B)に示すように、表面に段差ができないように、ウェットエッチングを行なった。
これに対し、斜め光導波路に沿った斜めのマスクパターンの近傍では、図13(C)に示すように、深いサイドエッチングが入る。このため、マスク105の庇下まで十分に原料が拡散せず、図13(D)に示すように、光導波路層101及びInPクラッド層102の脇に這い上がり成長するに留まり、マスク近傍で素子部の半導体積層構造は凹んだ形状になってしまうことがわかった。
図14に示すように、クロスハッチは、斜め光導波路の直上には見られず、マスク105の庇下にあった部分から発生している。これは、以下の理由によるものと思われる。つまり、マスク105の庇下の光導波路層101及びInPクラッド層102の側壁の面方位での取り込み量(成長速度)及び各原料の拡散長が、InP基板100の面方位である(100)面での取り込み量及び各原料の拡散長と大きく異なっている。このため、マスク105の庇下の光導波路層101及びInPクラッド層102の脇に這い上がり成長するAlGaInAs活性層106が局所的に大きく歪んだ層となる。この結果、歪みの入ったAlGaInAs活性層106に格子緩和が発生し、これを起点として、足し積み成長されたInP層に格子緩和が発生したためであると思われる。
このように、図12に示すようなマスクパターンを有するバットジョイント成長用マスク105を用いた場合、クロスハッチが発生してしまうため、十分な品質を有する光半導体集積素子を歩留まり良く製造するのは困難であることがわかった。
そこで、斜め光導波路を有する光導波路部にAl及びAsを含む半導体層を含む素子部がバットジョイントされた光半導体集積素子を製造する場合の歩留まりを良くしたい。
本実施形態では、図4に示すような波長可変レーザ及びMZ変調器をモノリシックに集積した光半導体集積素子の製造方法を例に挙げて説明する。
つまり、本実施形態では、波長可変レーザ部50と、斜め光導波路54及びカプラ55を有する光導波路部51と、MZ変調器部52とを含む光半導体集積素子53を、バットジョイント法を用いて製造する方法を例に挙げて説明する。
まず、図2(A)に示すように、InP基板(半導体基板)1上に、例えばMOCVD法を用いて、InGaAsP活性層(導波路コア)2と、InPクラッド層3と、InGaAsPキャップ層4と、InPキャップ層5とを順に成長させる。これにより、InP基板1上に、複数の半導体層2,3,4,5が積層されて、波長可変レーザ60を形成するための半導体積層構造(第3半導体積層構造)6が形成される。なお、InGaAsPキャップ層4及びInPキャップ層5は、庇作製用キャップ層である。
ここでは、バットジョイント成長用マスク7として、例えばSiO2等の誘電体マスクを、波長可変レーザ60を形成する直線状に延びる領域(図4参照)に沿ってパターニングする。
その後、マスク7を用いて、InP基板1上に、例えばMOCVD法を用いて、InGaAsP光導波路層(導波路コア)8と、InPクラッド層9と、InGaAsPキャップ層10と、InPキャップ層11とを順にバットジョイント成長させる。これにより、InP基板1上に、複数の半導体層8,9,10,11が積層されて、斜め光導波路54及びカプラ55を形成するための半導体積層構造(第1半導体積層構造)12が形成される。この場合、InGaAsP光導波路層8は、波長可変レーザ60を構成するInGaAsP活性層2及びInPクラッド層3の脇に這い上がり成長することになる。なお、InGaAsPキャップ層10及びInPキャップ層11は、庇作製用キャップ層である。
次いで、バットジョイント成長用マスク13をエッチングマスクとして用いて半導体積層構造12を除去する。つまり、波長可変レーザ部50及び光導波路部51のマスク13で覆われた部分以外のInPキャップ層11と、InGaAsPキャップ層10と、InPクラッド層9と、InGaAsP光導波路層8とを例えばウェットエッチングによって除去する。
この場合、バットジョイント成長用マスク13は、光伝播方向に対して平行な直線及び直交する直線のみによって規定される複数の矩形部分13A〜13Gが斜め光導波路54を形成する領域に沿って接合された平面形状を有する。つまり、マスク13は、斜め光導波路54を形成するための半導体積層構造12を残すためのマスクパターンとして、光伝播方向に対して平行な直線及び直交する直線のみによって規定される複数の矩形部分13A〜13Gを接合したマスクパターンを有する。なお、光伝播方向に対して平行な直線及び直交する直線のみによって規定される矩形部分とは、光導波路部51とMZ変調器部52との境界線に対して平行な直線及び直交する直線のみによって規定される矩形部分である。
このように、上述のバットジョイント成長用マスク13を用いることで、斜め光導波路54を形成するための半導体積層構造12を残しつつ、再成長させる半導体積層構造16を、組成変調を起こしていない化合物半導体層14,15によって形成することができる。この結果、十分な品質を有する光半導体集積素子53を安定的に製造することができるようになり、歩留まりが良くなる。
まず、図5(A)に示すように、n型(100)面InP基板21上に、例えばMOCVD法によって、InGaAsP活性層22と、p型InPクラッド層23と、p型InGaAsPキャップ層24と、p型InPキャップ層25とを順に成長させる。これにより、n型(100)面InP基板21上に、複数の半導体層22,23,24,25が積層されて、波長可変レーザ60を形成するための半導体積層構造(第3半導体積層構造)26が形成される。なお、p型InGaAsPキャップ層24及びp型InPキャップ層25は、庇作製用キャップ層である。
また、InGaAsP活性層22は、InGaAsP−SCH(Separate Confinement Heterostructure;光閉じ込め)層22AとInGaAsP−MQW(Multiple Quantum Well;多重量子井戸)層22Bとを含む活性層である。
続いて、上述のバットジョイント成長用マスク27を除去する。その後、図5(D)に示すように、p型InPキャップ層25,31上に、再度、例えばSiO2膜を成膜し、例えばリソグラフィー技術によって、バットジョイント成長用マスク(第1バットジョイント成長用マスク)33を形成する。このバットジョイント成長用マスク33は、MZ変調器61を形成するための半導体積層構造36を成長させるのに用いられる。
次いで、図6(A)に示すように、バットジョイント成長用マスク33をエッチングマスクとして用いて、マスク33で覆われている部分[図7(B)、図4参照]以外の半導体積層構造32を除去する。つまり、波長可変レーザ部50及び光導波路部51のマスク33で覆われた部分以外のp型InPキャップ層31と、p型InGaAsPキャップ層30と、p型InPクラッド層29と、InGaAsP光導波路層28とを例えばウェットエッチングによって除去する。
ところで、本実施形態では、上述のバットジョイント成長用マスク33を用いたエッチングを行なう際に、光導波路部51とMZ変調器部52との境界部(接合部)、即ち、[011]方向において最適なエッチングが行なわれるようにする。
ここでは、メサストライプ形成用マスク39として、図9に示すようなマスクを用いる。つまり、マスク39として、波長可変レーザ60、斜め光導波路54及びMZ変調器61が所望の導波路幅(例えば幅1.4μm)を有するものとなるように、所望の導波路幅よりも広い幅(例えば幅3.9μm)を有する平面形状を有するマスクを用いる。また、マスク39は、斜め光導波路54に沿った斜めのマスクパターンを有する。なお、上述のバットジョイント成長用マスク33は、メサストライプ形成用マスク39よりも幅が広くなっている。
本実施形態では、このドライエッチングの際に、バットジョイント成長用マスク33によって複数の矩形部分が連なるように残されていた半導体積層構造32が、設計通りの形状に加工されることになる。なお、この段階では、半導体積層構造32はInGaAsP光導波路層28及びp型InPクラッド層29からなる。つまり、波長可変レーザ60、斜め光導波路54、カプラ55及びMZ変調器61が、設計通りの形状に形成されることになる。
そして、メサストライプ形成用マスクパターン39を除去した後、図8(C)に示すように、表面側に波長可変レーザ用p側電極42及びMZ変調器用p側電極43を形成するとともに、基板裏面側にn側電極44を形成する。
したがって、本実施形態にかかる光半導体集積素子の製造方法によれば、斜め光導波路54を有する光導波路部51にAl及びAsを含む半導体層14,34を含む素子部52がバットジョイントされた光半導体集積素子53を製造する場合の歩留まりを良くすることができるという利点がある。
例えば、上述の実施形態では、波長可変レーザ部50と、斜め光導波路54を有する光導波路部51と、MZ変調器部52とを備える光半導体集積素子53を、バットジョイント法を用いて製造する場合を例に挙げて説明しているが、これに限られるものではない。本発明は、斜め光導波路を有する光導波路部にAl及びAsを含む半導体層を含む素子部がバットジョイントされた光半導体集積素子の製造方法に対して、広く適用することができる。
また、例えば図10に示すように、8チャネルSOA(Semiconductor Optical Amplifier)部70と、斜め光導波路73を含む光導波路74及びカプラ75を含む光導波路部71と、1チャネルSOA部72とを備える集積型SOAに、本発明を適用することもできる。つまり、斜め光導波路73を含む集積型SOA76において、8チャネルSOA部又は1チャネルSOA部78に含まれるSOA77,78の活性層をAlGaInAs活性層とし、バットジョイント法を用いて製造する場合に本発明を適用可能である。なお、集積型SOAを光半導体集積素子ともいう。また、斜め光導波路73を含む光導波路74及びカプラ75は、例えばInGaAsP光導波路層を含むものとすれば良い。
第1の製造方法では、まず、8チャネルSOA部70に含まれる各SOA77を形成するための半導体積層構造を成長させる。次に、斜め光導波路73を含む光導波路74及びカプラ75を形成するための半導体積層構造をバットジョイント成長させる。最後に、1チャネルSOA部72に含まれるSOA78を形成するための半導体積層構造をバットジョイント成長させる。そして、最後の1チャネルSOA部72に含まれるSOA78を形成するための半導体積層構造を成長させる際に用いるバットジョイント成長用マスクとして、上述の実施形態のバットジョイント成長用マスクを用いれば良い。つまり、斜め光導波路73を形成する領域の半導体積層構造を残し、1チャネルSOA部72に含まれるSOA78のAlGaInAs活性層をバットジョイント成長する際に用いるバットジョイント成長用マスクとして、斜め光導波路73に沿って連なる複数の矩形部分を有するマスクを用いれば良い。
また、上述の実施形態では、斜め光導波路54を有する光導波路部51にバットジョイントされるAl及びAsを含む半導体層をAlGaInAs層14,34としているが、これに限られるものではなく、例えばInAlAs等のAl及びAsを含む半導体層であれば良い。つまり、バットジョイント成長させる導波路コアの材料として、Al及びAsを含む化合物半導体混晶を用いれば良い。
2 InGaAsP活性層(導波路コア)
3 InPクラッド層
4 InGaAsPキャップ層
5 InPキャップ層
6 波長可変レーザを形成するための半導体積層構造(第3半導体積層構造)
7 バットジョイント成長用マスク(第2バットジョイント成長用マスク)
8 InGaAsP光導波路層(導波路コア)
9 InPクラッド層
10 InGaAsPキャップ層
11 InPキャップ層
12 斜め光導波路及びカプラを形成するための半導体積層構造(第1半導体積層構造)
13 バットジョイント成長用マスク(第1バットジョイント成長用マスク)
13A〜13G 矩形部分
13a〜13k 帯状矩形部分
14 AlGaInAs活性層(導波路コア)
15 InPクラッド層
16 MZ変調器を形成するための半導体積層構造(第2半導体積層構造)
21 n型(100)面InP基板
21A 回折格子
22 InGaAsP活性層
22A InGaAsP−SCH層
22B InGaAsP−MQW層
23 p型InPクラッド層
24 p型InGaAsPキャップ層
25 p型InPキャップ層
26 波長可変レーザを形成するための半導体積層構造(第3半導体積層構造)
27 バットジョイント成長用マスク(第2バットジョイント成長用マスク)
27A,27B 矩形部分
27a,27b 帯状矩形部分
28 InGaAsP光導波路層
28A InGaAsP−SCH層
28B InGaAsPコア層
29 p型InPクラッド層
30 p型InGaAsPキャップ層
31 p型InPキャップ層
32 斜め光導波路及びカプラを形成するための半導体積層構造(第1半導体積層構造)
33 バットジョイント成長用マスク(第1バットジョイント成長用マスク)
33A〜33K 矩形部分
33a〜33h 帯状矩形部分
34 AlGaInAs活性層
35 p型InPクラッド層
36 MZ変調器を形成するための半導体積層構造(第2半導体積層構造)
37 p型InPクラッド層
38 p型InGaAsコンタクト層
39 メサストライプ形成用マスク
40 メサストライプ構造
41 半絶縁性InP層
42 波長可変レーザ用p側電極
43 MZ変調器用p側電極
44 n側電極
50 波長可変レーザ部
51 光導波路部
52 MZ変調器部
53 光半導体集積素子
54 斜め光導波路
55 カプラ
60 波長可変レーザ
61 MZ変調器
62 MZ変調器を構成する半導体積層構造
70 8チャネルSOA部
71 光導波路部
72 1チャネルSOA部
73 斜め光導波路
74 光導波路
75 カプラ
76 集積型SOA(光半導体集積素子)
77,78 SOA
Claims (5)
- 半導体基板の上方に斜め光導波路を形成するための第1半導体積層構造を成長させる工程と、
前記第1半導体積層構造上に第1バットジョイント成長用マスクを形成する工程と、
前記第1バットジョイント成長用マスクをエッチングマスクとして用いて前記第1半導体積層構造を除去する工程と、
前記第1バットジョイント成長用マスクを用いてAl及びAsを含む第2半導体層を含む第2半導体積層構造をバットジョイント成長させる工程とを含み、
前記第1バットジョイント成長用マスクは、光伝播方向に対して平行な直線及び直交する直線のみによって規定される複数の矩形部分が前記斜め光導波路を形成する領域に沿って接合された平面形状を有することを特徴とする光半導体集積素子の製造方法。 - 前記第1バットジョイント成長用マスクが、さらに、前記光伝播方向に対して平行な直線及び直交する直線のみによって規定され、前記矩形部分の角部から前記光伝播方向に対して直交する方向へ延びる複数の帯状矩形部分を有することを特徴とする、請求項1に記載の光半導体集積素子の製造方法。
- 前記第1半導体積層構造を成長させる工程の前に、
前記半導体基板の上方に第3半導体積層構造を成長させる工程と、
前記第3半導体積層構造上に第2バットジョイント成長用マスクを形成する工程と、
前記第2バットジョイント成長用マスクをエッチングマスクとして用いて前記第3半導体積層構造を除去する工程とをさらに含むことを特徴とする、請求項1又は2に記載の光半導体集積素子の製造方法。 - 前記半導体基板は、(100)面InP基板であり、
前記斜め光導波路は、[011]方向に対して傾いた斜め光導波路であり、
前記光伝播方向に対して平行な直線は、[011]方向に延びる直線であり、
前記光伝播方向に対して直交する直線は、[0−11]方向に延びる直線であることを特徴とする、請求項1〜3のいずれか1項に記載の光半導体集積素子の製造方法。 - 前記Al及びAsを含む第2半導体層は、AlGaInAs層又はInAlAs層であることを特徴とする、請求項1〜4のいずれか1項に記載の光半導体集積素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009265387A JP5370096B2 (ja) | 2009-11-20 | 2009-11-20 | 光半導体集積素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009265387A JP5370096B2 (ja) | 2009-11-20 | 2009-11-20 | 光半導体集積素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011109030A JP2011109030A (ja) | 2011-06-02 |
| JP5370096B2 true JP5370096B2 (ja) | 2013-12-18 |
Family
ID=44232164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009265387A Active JP5370096B2 (ja) | 2009-11-20 | 2009-11-20 | 光半導体集積素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5370096B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5880065B2 (ja) * | 2012-01-18 | 2016-03-08 | 住友電気工業株式会社 | 光集積素子の製造方法 |
| JP6365357B2 (ja) * | 2015-03-11 | 2018-08-01 | 三菱電機株式会社 | 光半導体装置の製造方法 |
| JP7632101B2 (ja) * | 2021-06-11 | 2025-02-19 | 住友電気工業株式会社 | 光変調器及び光変調器の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4359252B2 (ja) * | 2005-03-14 | 2009-11-04 | 株式会社日立製作所 | 波長可変半導体レーザ装置 |
| JP5293125B2 (ja) * | 2008-12-01 | 2013-09-18 | 富士通株式会社 | 光半導体集積化装置及びその製造方法 |
-
2009
- 2009-11-20 JP JP2009265387A patent/JP5370096B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011109030A (ja) | 2011-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7340142B1 (en) | Integrated optoelectronic device and method of fabricating the same | |
| CN106537201B (zh) | 半导体光集成元件及其制造方法 | |
| CN111817131B (zh) | 半导体集成光学器件以及制造半导体集成光学器件的方法 | |
| JP5691216B2 (ja) | 光半導体集積素子及びその製造方法 | |
| US8792756B2 (en) | Optical semiconductor device | |
| EP1959278A1 (en) | Semiconductor integrated optical element | |
| JP5370096B2 (ja) | 光半導体集積素子の製造方法 | |
| US20080036044A1 (en) | Semiconductor optical device and manufacturing method therefor | |
| JP6084428B2 (ja) | 半導体光集積素子及びその製造方法 | |
| JP2013044793A (ja) | 光半導体素子の製造方法 | |
| CN110622374B (zh) | 半导体装置、半导体装置的制造方法 | |
| JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
| JP4014861B2 (ja) | 化合物半導体デバイス及びその作製方法 | |
| CN112346264A (zh) | 半导体光元件及其制造方法 | |
| JP5293125B2 (ja) | 光半導体集積化装置及びその製造方法 | |
| JP2009094410A (ja) | 半導体光集積素子及びその作製方法 | |
| JP2009088242A (ja) | 光半導体装置およびその製造方法 | |
| JP5277877B2 (ja) | 光導波路素子の製造方法 | |
| JP2005286198A (ja) | 光集積素子 | |
| JP4917157B2 (ja) | リッジ型半導体レーザ及びリッジ型半導体レーザの製造方法 | |
| JP2013110274A (ja) | 半導体集積素子 | |
| JP2009038120A (ja) | 半導体光集積素子およびその製造方法 | |
| JP4971235B2 (ja) | 半導体光集積素子 | |
| Soares et al. | Development of a versatile InP-based photonic platform based on Butt-Joint integration | |
| JP2006091880A (ja) | アクティブ構造体に接続する低寄生容量の突合せ接合型パッシブ導波路装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120815 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130814 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5370096 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |