JP5368053B2 - Multilayer ceramic substrate and manufacturing method thereof - Google Patents

Multilayer ceramic substrate and manufacturing method thereof Download PDF

Info

Publication number
JP5368053B2
JP5368053B2 JP2008266318A JP2008266318A JP5368053B2 JP 5368053 B2 JP5368053 B2 JP 5368053B2 JP 2008266318 A JP2008266318 A JP 2008266318A JP 2008266318 A JP2008266318 A JP 2008266318A JP 5368053 B2 JP5368053 B2 JP 5368053B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
multilayer ceramic
thermal expansion
mullite
expansion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008266318A
Other languages
Japanese (ja)
Other versions
JP2010098049A (en
Inventor
英樹 西脇
達哉 加藤
裕之 高橋
茂 多賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008266318A priority Critical patent/JP5368053B2/en
Publication of JP2010098049A publication Critical patent/JP2010098049A/en
Application granted granted Critical
Publication of JP5368053B2 publication Critical patent/JP5368053B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、例えば、表層にシリコンウェハーの電気検査用の接続端子を高精度で実装可能で、しかも、広範囲な温度域(−50〜150℃)での検査においても、回路が形成されたシリコンウェハーの寸法の伸びや収縮に対して、同様な挙動を取ることが可能な多層セラミック基板及びその製造方法に関するものである。   In the present invention, for example, a silicon wafer in which a connection terminal for electrical inspection of a silicon wafer can be mounted with high accuracy on the surface layer, and a circuit is formed even in an inspection in a wide temperature range (−50 to 150 ° C.). The present invention relates to a multilayer ceramic substrate capable of taking a similar behavior with respect to elongation and shrinkage of a wafer and a manufacturing method thereof.

近年、IC検査として、Siウェハー単位で検査を行う要求が多くなっており、特に、Siウェハーの大型化が進む現在では、φ300mm(12inch)のウェハー対応が必要となっている。   In recent years, there has been an increasing demand for IC inspection in units of Si wafers. In particular, at the present time when the size of Si wafers is increasing, it is necessary to handle wafers with a diameter of 300 mm (12 inches).

また、これらのウェハーを検査するに当たっては、測定治具にICとコンタクトするような接続端子を形成する必要があり、この接続端子は繰り返し接触するために、強度が必要となる。   Further, when inspecting these wafers, it is necessary to form connection terminals that contact the IC on the measurement jig, and the connection terminals need to be strong in order to contact repeatedly.

更に、最近では、ウェハーの電気検査を行う際に、ウェハー状態で合格品として保証されているKGD(Known Good Die)の必要性が言われている。
このKGDを得る工程として、ウェハー状態で、バーンイン検査(熱及び電気的負荷をかけての選別試験)を行うことが必須となってくる。
Furthermore, recently, there is a need for KGD (Known Good Die), which is guaranteed as an acceptable product in the wafer state when performing electrical inspection of the wafer.
As a process for obtaining this KGD, it is indispensable to perform a burn-in inspection (selection test with application of heat and electrical load) in a wafer state.

しかし、現在使用されているウェハーの電気検査治具(ウェハー検査用治具)では、その熱膨張係数がウェハーとは大きく異なることから、温度が異なった条件で検査を行おうとすると、その温度での熱膨張により、ウェハー検査用治具とウェハーとの間で寸法の乖離が生じ、ウェハー上のパッドにウェハー検査用治具の接続端子が接触できないといった状態が発生する。   However, the electrical inspection jig for wafers currently used (wafer inspection jigs) has a coefficient of thermal expansion that is very different from that of wafers. Due to the thermal expansion of the wafer, a dimensional deviation occurs between the wafer inspection jig and the wafer, and the connection terminal of the wafer inspection jig cannot contact the pad on the wafer.

そのため、ウェハーとウェハー検査用治具(特にそのウェハー検査用治具の基板)では、それぞれの熱膨張係数のある程度の調整(合わせ込み)が重要となる。
このウェハーとウェハー検査用治具の基板との熱膨張係数を合わせ込む技術として、下記引用文献1〜5に記載の技術が開示されている。
特開昭55−139709号公報 特開平6−316463号公報 特開平1−13599号公報 特開平5−178658号公報 特開平4−243982号公報
Therefore, in the wafer and the wafer inspection jig (particularly, the substrate of the wafer inspection jig), it is important to adjust (adjust) the thermal expansion coefficient to some extent.
As techniques for combining the thermal expansion coefficients of the wafer and the substrate of the wafer inspection jig, techniques described in the following cited documents 1 to 5 are disclosed.
JP 55-139709 A JP-A-6-316463 JP-A-1-13599 JP-A-5-178658 Japanese Patent Laid-Open No. 4-243982

しかしながら、いずれの引用文献にも、検査範囲等の広い温度範囲において、ウェハーとウェハー検査用治具の基板との熱膨張係数を精度良く合わせ込むことは検討されていない。   However, in any cited document, it is not considered to accurately match the thermal expansion coefficients of the wafer and the substrate of the wafer inspection jig in a wide temperature range such as an inspection range.

それだけではなく、特に、ウェハー検査用の多層セラミック基板を製造する場合には、焼成の際に多量の液相が生成することにより、多層セラミック基板が焼成セッターと融着するという問題があった。   In addition, in particular, when a multilayer ceramic substrate for wafer inspection is manufactured, there is a problem that a large amount of liquid phase is generated during firing, so that the multilayer ceramic substrate is fused with the firing setter.

本発明は、上述した課題を解決するためになされたものであり、例えば温度差が大きな試験等の場合でも、ウェハー上のパッドと基板上に形成された接続端子とが接続不良無く接続できるとともに、焼成時に焼成セッターとの融着を防止できる多層セラミック基板及びその製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems. For example, even in the case of a test with a large temperature difference, the pad on the wafer and the connection terminal formed on the substrate can be connected without poor connection. An object of the present invention is to provide a multilayer ceramic substrate capable of preventing fusion with a fired setter during firing and a method for producing the same.

(1)請求項1の発明は、ムライト(3Al・2SiO)を主結晶とするセラミックを有する多層セラミック基板であって、当該多層セラミック基板は、シリコンウェハー(Siウェハー)の電気検査用治具に用いられるものであり、前記ムライトの含有量が、前記セラミック成分の93〜99質量%で、且つ、前記ムライト以外の成分として、Mg及びYの少なくとも1種を含むとともに、前記多層セラミック基板の内部に、導電層の成分として、W及びMoの少なくとも1種を含み、更に、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃で、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのSiの熱膨張係数α2とが、0ppm/℃<α1−α2≦2.5ppm/℃の関係を有することを特徴とする。 (1) The invention of claim 1, mullite (3Al 2 O 3 · 2SiO 2 ) a multilayer ceramic substrate having a ceramic whose main crystal, the multilayer ceramic substrate, electric inspection of a silicon wafer (Si wafer) The mullite content is 93 to 99% by mass of the ceramic component, and contains at least one of Mg and Y as a component other than the mullite. The ceramic substrate contains at least one of W and Mo as a component of the conductive layer, and further has an average coefficient of thermal expansion of −50 to 150 ° C. of 3.0 to 4.0 ppm / ° C., and −50 the thermal expansion coefficient [alpha] 1 of the temperature in to 150 DEG ° C., the thermal expansion coefficient [alpha] 2 of Si at the same temperature has a relationship of 0ppm / ℃ <α1-α2 ≦ 2.5ppm / ℃ It is characterized by that.

本発明のシリコンウェハーの電気検査用治具に用いられる多層セラミック基板では、低熱膨張材であるムライトを主結晶とし、更にムライト以外に、Mg及び/又はYを含有させることにより(Mg及びYは酸化物として存在する)、−50〜150℃の平均熱膨張係数を3.0〜4.0ppm/℃の範囲とし、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのSiウェハーの熱膨張係数α2とを、0ppm/℃<α1−α2≦2.5ppm/℃の関係に設定している。 In the multilayer ceramic substrate used for the electrical inspection jig of the silicon wafer of the present invention, mullite, which is a low thermal expansion material, is used as a main crystal, and in addition to mullite, Mg and / or Y is contained (Mg and Y are Present as an oxide), the average thermal expansion coefficient of −50 to 150 ° C. is in the range of 3.0 to 4.0 ppm / ° C., and the same temperature as the thermal expansion coefficient α1 of each temperature at −50 to 150 ° C. and a thermal expansion coefficient [alpha] 2 of the Si wafer at is set the relationship of 0ppm / ℃ <α1-α2 ≦ 2.5ppm / ℃.

なお、Mgの酸化物であるマグネシア(MgO)やYの酸化物であるイットリア(Y23)の含有量が多いと多層セラミック基板の熱膨張係数が増加するので、これらの含有量を調整することにより、多層セラミック基板の熱膨張係数を調整することができる。 If the content of magnesia (MgO), which is an oxide of Mg, or yttria (Y 2 O 3 ), which is an oxide of Y, is high, the thermal expansion coefficient of the multilayer ceramic substrate increases. By doing so, the thermal expansion coefficient of the multilayer ceramic substrate can be adjusted.

ここで、熱膨張係数の範囲を前記の様に設定した理由を説明する。
シリコンウェハーの電気検査においては、通常、−50〜150℃の温度範囲にて検査が行われるが、この温度範囲にてシリコンウェハーとシリコンウェハーの電気検査用治具(以下単にウェハー検査用治具と記すこともある)の基板の熱膨張係数の差が小さいことが望ましい。
Here, the reason why the range of the thermal expansion coefficient is set as described above will be described.
In an electrical inspection of a silicon wafer, an inspection is usually performed in a temperature range of −50 to 150 ° C., and an electrical inspection jig for a silicon wafer and a silicon wafer ( hereinafter simply referred to as a wafer inspection jig) in this temperature range. difference in the thermal expansion coefficient of the substrate also) be referred to as small is desirable.

特に、バーンイン検査においては、シリコンウェハーのみが加熱され、その輻射熱によってウェハー検査用治具が熱せられることから、必然的にシリコンウェハーの方がウェハー検査用治具より高温となる。そのため、ウェハー検査用治具をシリコンウェハーと同じ熱膨張係数とした場合には、ウェハー検査治具とシリコンウェハーの収縮又は膨張の挙動が合わなくなることから、ウェハー検査治具に実装される基板には、所定の上限の範囲内でシリコンウェハーよりも大きな熱膨張係数を持つ必要がある。 In particular, in the burn-in inspection, only the silicon wafer is heated, and the wafer inspection jig is heated by the radiant heat. Therefore, the silicon wafer inevitably has a higher temperature than the wafer inspection jig. Therefore, when the wafer inspection tool to the same thermal expansion coefficient as silicon wafers, since the behavior of shrinkage or expansion of the wafer inspecting jig and the silicon wafer can not match, the substrate mounted on the wafer inspection jig Needs to have a thermal expansion coefficient larger than that of the silicon wafer within a predetermined upper limit.

具体的には、最も低い温度である−50℃においては、この多層セラミック基板の熱膨張係数の範囲が、0ppm/℃<α1−α2≦1.5ppm/℃であり、最も高い温度である150℃においては、この範囲が、0.5ppm/℃≦α1−α2≦2.5ppm/℃である。特に、高温時(150℃)に、α1がα2より2.5ppm/℃より大きくなると、ウェハーと検査用治具に温度差があるとは言え、ウェハーと検査用治具との熱膨張挙動に乖離が生じ、バッド上へ接続端子を当てることができる寸法より逸脱するので、この様に設定している。なお、低温時(−50℃)についても、同様なことが言える。 Specifically, at the lowest temperature of −50 ° C., the range of the thermal expansion coefficient of this multilayer ceramic substrate is 0 ppm / ° C. <α1-α2 ≦ 1.5 ppm / ° C., which is the highest temperature of 150 ° C. in ° C., this range is 0.5ppm / ℃ ≦ α1-α2 ≦ 2.5ppm / ℃. In particular, when α1 is larger than α2 by 2.5 ppm / ° C at high temperatures (150 ° C), there is a temperature difference between the wafer and the inspection jig. Since the deviation occurs and deviates from the dimension that allows the connection terminal to be placed on the pad, the setting is made in this way. The same can be said for the low temperature (−50 ° C.).

ここで、本発明の範囲をグラフで示すと、例えば図1のようになる。本発明の範囲は、グレーで示す範囲であり、斜線の範囲はより好ましい範囲である。なお、斜線の範囲は、(温度[℃]、熱膨張係数の差[α1−α2])で示される各座標A(−50、0)、B(−50、1.5)、C(150、2.5)、D(150、0.5)で囲まれる範囲である。また、同図において、本発明相当品とは本発明の範囲内の1例であり、従来品とは本発明の範囲外の1例である。更に、各温度における熱膨張係数とは、図2に示す様に、温度変化による寸法変化率の各温度における傾き、即ち各温度での接線の傾きを計算したもの(瞬時熱膨張係数)である。なお、同図の試験片とは、多層セラミック基板(縦20mm×横4mm×厚み3mm)ないしはSiウェハーのロッドの一部(縦20mm×横4.5mm×厚み4.5mm)である。   Here, the scope of the present invention is shown in a graph, for example, as shown in FIG. The range of the present invention is a range shown in gray, and the hatched range is a more preferable range. In addition, the range of oblique lines is the coordinates A (−50, 0), B (−50, 1.5), C (150) indicated by (temperature [° C.], difference in thermal expansion coefficient [α1−α2]). , 2.5) and D (150, 0.5). In the same figure, the equivalent product of the present invention is an example within the scope of the present invention, and the conventional product is an example outside the scope of the present invention. Furthermore, as shown in FIG. 2, the thermal expansion coefficient at each temperature is a value obtained by calculating the slope of the dimensional change rate due to temperature change at each temperature, that is, the tangential slope at each temperature (instantaneous thermal expansion coefficient). . The test piece in the figure is a multilayer ceramic substrate (vertical 20 mm × horizontal 4 mm × thickness 3 mm) or a part of a Si wafer rod (vertical 20 mm × horizontal 4.5 mm × thickness 4.5 mm).

従って、本発明では、上述した構成の多層セラミック基板を、シリコンウェハーの電気検査用治具の基板として用いるのでシリコンウェハーのパッドとの電気的接続の観点からも十分な寸法精度を有し、なおかつ、検査等の際に温度を変更した場合でも、ウェハーのパッドと基板上に形成された接続端子とが、電気的接続不良無く接続することが可能である。
つまり、本発明では、表層にシリコンウェハーの電気検査用の接続端子を高精度で実装可能であり、しかも、バーンインテストのような広範囲の温度領域で行う検査においても、回路が形成されたシリコンウェハーの寸法の伸び縮みに対して、同様な挙動を取ることが可能である。
Accordingly, the present invention, a multilayer ceramic substrate having the above structure, since the use as a substrate for an electric inspection jig of a silicon wafer having sufficient dimensional accuracy in terms of electrical connection between the silicon wafer pad In addition, even when the temperature is changed during inspection or the like, the wafer pad and the connection terminal formed on the substrate can be connected without poor electrical connection.
In other words, in the present invention, a connection terminal for electrical inspection of a silicon wafer can be mounted on the surface layer with high accuracy, and a silicon wafer on which a circuit is formed even in an inspection performed in a wide temperature range such as a burn-in test. It is possible to take a similar behavior with respect to the expansion and contraction of the dimension.

また、本発明では、ムライトの含有量が93質量%を下回ると、ムライト以外の添加物(焼結助剤等)であるMgやYの添加量が多くなり、その結果、焼成時に生成される液相成分が多くなり、焼成セッターとの融着を招く。なお、液相量が多い場合には、含まれる組成によっては、接続端子形成時に使用される薬液(例えばフッ化水素酸)への耐薬品性が低下する。一方、ムライトの含有量が99質量%を上回ると、添加物が不足するので、十分に液相が生成されず、セラミック基板の焼結が不十分になる。よって、本発明の範囲が好適である。   In the present invention, when the content of mullite is less than 93% by mass, the amount of additive other than mullite (sintering aid and the like) Mg and Y increases, and as a result, it is generated during firing. The liquid phase component increases and causes fusion with the firing setter. In addition, when there is much liquid phase amount, depending on the composition contained, the chemical resistance to the chemical | medical solution (for example, hydrofluoric acid) used at the time of connection terminal formation falls. On the other hand, when the content of mullite exceeds 99% by mass, since the additive is insufficient, the liquid phase is not sufficiently generated, and the ceramic substrate is not sufficiently sintered. Therefore, the scope of the present invention is suitable.

なお、ムライトと他の成分とを区別する測定方法としては、内標準法を用いたX線回折法による定量方法を採用できる。この内標準法を用いたX線回折法による定量方法では、各結晶相の含有量は各結晶相の回折X線のピーク強度の比から算出できる。即ちX線のピークが強いほど、その結晶相が多く含まれていると言える。なお、内標準物質には、できる限り結晶性の高い物質(例えばSi)を使用する。   As a measuring method for distinguishing mullite from other components, a quantitative method by X-ray diffraction using an internal standard method can be adopted. In the quantitative method by the X-ray diffraction method using the internal standard method, the content of each crystal phase can be calculated from the ratio of the peak intensity of the diffraction X-ray of each crystal phase. That is, it can be said that the stronger the X-ray peak, the more the crystal phase is contained. As the internal standard substance, a substance having a crystallinity as high as possible (for example, Si) is used.

更に、内部に導体層を有する多層セラミック基板を同時焼成する際には、WやMoの導体層となるメタライズペーストと、セラミック成分との焼成温度を合わせる必要がある。本発明で使用するWやMoは高融点金属であるが、セラミック成分にMgやYを焼結助剤として添加することにより、WやMoのメタライズペーストとセラミック成分との焼成温度を合わせることができ、緻密で好適な焼成体を得ることができる。   Furthermore, when simultaneously firing a multilayer ceramic substrate having a conductor layer therein, it is necessary to match the firing temperatures of the metallized paste to be a W or Mo conductor layer and the ceramic component. W and Mo used in the present invention are high melting point metals, but by adding Mg or Y as a sintering aid to the ceramic component, the firing temperature of the W or Mo metallized paste and the ceramic component can be matched. And a dense and suitable fired body can be obtained.

(2)請求項2の発明は、前記セラミックに含まれるMgの含有量が、酸化物に換算して1.0〜5.0質量%であることを特徴とする。
Mgの酸化物(MgO)換算した含有量が、1.0質量%を下回ると、緻密化温度が高温化する。一方、5.0質量%を上回ると、液相の生成量が過剰となり、焼成セッターとの融着を生じたり、例えばフッ化水素酸等の薬品に対する耐薬品性が低下する。よって、本発明の範囲が好適である。
(2) The invention of claim 2 is characterized in that the content of Mg contained in the ceramic is 1.0 to 5.0% by mass in terms of oxide.
When the content of Mg oxide (MgO) is less than 1.0% by mass, the densification temperature rises. On the other hand, if it exceeds 5.0% by mass, the amount of liquid phase produced becomes excessive, causing fusion with the calcined setter, and chemical resistance against chemicals such as hydrofluoric acid is reduced. Therefore, the scope of the present invention is suitable.

(3)請求項3の発明は、前記セラミックに含まれるYの含有量が、酸化物に換算して2.0〜7.0質量%であることを特徴とする。
Yの酸化物(Y23)換算した含有量が、2.0質量%を下回ると、緻密化温度が高温化する。一方、7.0質量%を上回ると、液相の生成量が過剰となり、焼成セッターとの融着を生じたり、例えばフッ化水素酸等の薬品に対する耐薬品性が低下する。よって、本発明の範囲が好適である。
(3) The invention of claim 3 is characterized in that the content of Y contained in the ceramic is 2.0 to 7.0% by mass in terms of oxide.
When the content of Y oxide (Y 2 O 3 ) is less than 2.0% by mass, the densification temperature is increased. On the other hand, if it exceeds 7.0% by mass, the amount of liquid phase produced becomes excessive, causing fusion with the calcined setter, and chemical resistance against chemicals such as hydrofluoric acid is reduced. Therefore, the scope of the present invention is suitable.

(4)請求項4の発明は、前記多層セラミック基板を、60℃の3%フッ化水素酸に20分間浸漬した際のセラミックの重量減少率が、10g/m 以下である特性を有することを特徴とする。 (4) The invention of claim 4 has a characteristic that the weight reduction rate of the ceramic when the multilayer ceramic substrate is immersed in 3% hydrofluoric acid at 60 ° C. for 20 minutes is 10 g / m 2 or less. It is characterized by.

本発明は、多層セラミック基板の耐薬品性の好ましい範囲を示したものである。
つまり、ウェハー検査用治具の接続端子を形成する際に、MEMS(マイクロエレクトロメカニカルシステム)等の技術を使用する場合、耐薬品性が重用視されるが、本発明の範囲の耐薬品性を有していれば、接続端子を形成する工程で、特定の薬液(例えばフッ化水素酸)が使用された場合でも、多層セラミック基板の浸食を防止して、接続端子等の接合部などの強度低下を抑制することができる。
The present invention shows a preferable range of chemical resistance of a multilayer ceramic substrate.
In other words, when using a technology such as MEMS (microelectromechanical system) when forming the connection terminals of the wafer inspection jig, the chemical resistance is regarded as important, but the chemical resistance within the scope of the present invention. If it has, even when a specific chemical (for example, hydrofluoric acid) is used in the process of forming the connection terminal, the multilayer ceramic substrate is prevented from being eroded, and the strength of the connection part such as the connection terminal The decrease can be suppressed.

)請求項の発明は、前記請求項1〜のいずれか1項に記載の多層セラミック基板を製造する方法であって、セラミック材料として、ムライトを主成分とし、Mg及びYの少なくとも1種を含む材料を用いて、グリーンシートを形成する工程と、前記グリーンシートに、W及びMoの少なくとも1種を含む材料を用いて、導体を形成する工程と、前記導体を形成したグリーンシートを、所定枚積層してグリーンシート積層体を形成する工程と、前記グリーンシート積層体に対して、脱脂及び焼成を行って、焼成体を形成する工程と、前記焼成体の表面を研磨する工程と、前記焼成体の研磨後の表面に、表面導体を形成する工程と、を有することを特徴とする。 (5) The invention of claim 5, wherein a claim 1 a method for producing a multilayer ceramic substrate according to any one of 4, as a ceramic material, mullite as a main component, at least Mg and Y A step of forming a green sheet using a material containing one kind, a step of forming a conductor using a material containing at least one kind of W and Mo on the green sheet, and a green sheet on which the conductor is formed A step of laminating a predetermined number of sheets to form a green sheet laminate, a step of degreasing and firing the green sheet laminate to form a fired body, and a step of polishing the surface of the fired body And a step of forming a surface conductor on the polished surface of the fired body.

本発明の製造方法により、上述した多層セラミック基板を容易に製造することができる。
この様にして製造された多層セラミック基板は、シリコンウェハーの電気検査用治具の基板として用いられるので、検査等の際に温度を変更したときでも、シリコンウェハーのパッドと基板上に形成された接続端子とが、電気的接続不良無く接続することが可能である。
By the manufacturing method of the present invention, the above-described multilayer ceramic substrate can be easily manufactured.
Multilayer ceramic substrate produced in this manner, since the need use as a substrate for an electric inspection jig of a silicon wafer, even when changing the temperature during the inspection, are formed on the silicon wafer pad and substrate The connection terminals can be connected without poor electrical connection.

ここで、前記焼成際の焼成温度としては、1400〜1600℃が挙げられる。これは、1400℃より低い温度で焼成すると、基板と導体との同時焼成が困難となるからであり、1600℃より高い温度で焼成すると、粒成長を促進することにより、焼成体内のボイドが大きくなり、セラミック強度低下を招くからである。   Here, 1400-1600 degreeC is mentioned as a calcination temperature at the time of the said baking. This is because if firing at a temperature lower than 1400 ° C., simultaneous firing of the substrate and the conductor becomes difficult, and firing at a temperature higher than 1600 ° C. promotes grain growth, resulting in a large void in the fired body. This is because the ceramic strength is reduced.

以下、本発明の実施形態を、図面を参照しながら説明する。
[実施形態]
a)まず、本実施形態の多層セラミック基板を、図3及び図4に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.
[Embodiment]
a) First, the multilayer ceramic substrate of the present embodiment will be described with reference to FIGS.

図3に示す様に、本実施形態の多層セラミック基板1は、ムライトを主結晶とし、残部にMg及び/又はY(従ってMgO及び/又はY23)含むセラミック層3が板厚方向に複数積層された構造を有する、例えば厚さ5mm×縦300mm×横300mmの直方体の焼結体である。 As shown in FIG. 3, the multilayer ceramic substrate 1 of the present embodiment has a ceramic layer 3 containing mullite as the main crystal and Mg and / or Y (and hence MgO and / or Y 2 O 3 ) in the balance in the thickness direction. It is a rectangular parallelepiped sintered body having a structure in which a plurality of layers are stacked, for example, a thickness of 5 mm × length of 300 mm × width of 300 mm.

前記セラミック層3は、ムライトの含有量が、セラミック成分の93〜99質量%、Mgの含有量が、酸化物に換算してセラミック成分の1.0〜5.0質量%、Yの含有量が、酸化物に換算してセラミック成分の2.0〜7.0質量%である。   In the ceramic layer 3, the content of mullite is 93 to 99% by mass of the ceramic component, the content of Mg is 1.0 to 5.0% by mass of the ceramic component in terms of oxide, and the content of Y However, it is 2.0-7.0 mass% of a ceramic component in conversion to an oxide.

また、セラミック層3は、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃で、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのSiウェハーの熱膨張係数α2とが、0ppm/℃<α1−α2≦2.5ppm/℃である特性を有している。 In addition, the ceramic layer 3 has an average thermal expansion coefficient of −50 to 150 ° C. of 3.0 to 4.0 ppm / ° C., and a thermal expansion coefficient α1 of each temperature at −50 to 150 ° C. at the same temperature. the thermal expansion coefficient of the Si wafer [alpha] 2 has a property which is 0ppm / ℃ <α1-α2 ≦ 2.5ppm / ℃.

また、多層セラミック基板1の表面には、導電性の電極5が形成され、多層セラミック基板1の内部(詳しくは各セラミック層3の境界部分)には、内部配線層7が形成されている。更に、多層セラミック基板1の表面の電極5と裏面の電極5とを、内部配線層7を介して電気的に接続するように、基板の厚み方向に伸びる層間接続導体(ビア)9が形成されている。   In addition, a conductive electrode 5 is formed on the surface of the multilayer ceramic substrate 1, and an internal wiring layer 7 is formed inside the multilayer ceramic substrate 1 (specifically, a boundary portion between the ceramic layers 3). Furthermore, an interlayer connection conductor (via) 9 extending in the thickness direction of the substrate is formed so as to electrically connect the electrode 5 on the front surface and the electrode 5 on the back surface of the multilayer ceramic substrate 1 via the internal wiring layer 7. ing.

従って、図4に示す様に、多層セラミック基板1の表面には、多数の電極5が露出している。
なお、電極5を構成する導体(表面導体)としては、Ti、Cr、Mo、Cu、Ni、Au、及びそれらを組み合わせた物を採用でき、内部配線層7やビア9を構成する導体(内部導体)としては、セラミックの焼成の際に同時焼成可能な、W及び/又はMoからなる導体が使用できる。
Therefore, as shown in FIG. 4, many electrodes 5 are exposed on the surface of the multilayer ceramic substrate 1.
In addition, as a conductor (surface conductor) which comprises the electrode 5, Ti, Cr, Mo, Cu, Ni, Au, and the thing which combined them can be employ | adopted, and the conductor (internal part which comprises the internal wiring layer 7 and the via | veer 9) As the conductor), a conductor made of W and / or Mo that can be fired simultaneously when the ceramic is fired can be used.

また、図5に示す様に、上述した構成の多層セラミック基板1の電極5には、導電性のプローブ11が接続されて(シリコンウェハーの電気検査用治具として用いられる)IC検査用基板13が構成される。
このIC検査用基板13は、例えばφ300mm(12inch)のSiウェハー15に対応したものであり、(各ICを切り出す前の)Siウェハー15におけるICの端子17にプローブ11が接触することにより、一度に多数のICの検査を行うことが可能である。
Further, as shown in FIG. 5, a conductive probe 11 is connected to the electrode 5 of the multilayer ceramic substrate 1 having the above-described configuration (used as an electric inspection jig for a silicon wafer). IC inspection substrate 13 Is configured.
This IC inspection substrate 13 corresponds to, for example, a φ300 mm (12 inch) Si wafer 15, and once the probe 11 comes into contact with the IC terminal 17 in the Si wafer 15 (before each IC is cut out), In addition, it is possible to inspect a large number of ICs.

b)次に、本実施形態の多層セラミック基板1の製造方法を、図6及び図7に基づいて詳細に説明する。尚、前記図6及び図7では、基板形状を簡略化してあるので、図3とはビア9の配置など多少異なる。   b) Next, the manufacturing method of the multilayer ceramic substrate 1 of this embodiment is demonstrated in detail based on FIG.6 and FIG.7. 6 and 7, since the substrate shape is simplified, the arrangement of vias 9 is slightly different from FIG.

(1)まず、セラミック原料粉末として、平均粒径2μm、比表面積3.0m2/gのムライト(3Al23・2SiO2)粉末を用意するとともに、添加物として、平均粒径7μm、比表面積30m2/gのMgCO3粉末と、平均粒径1μm、比表面積12m2/gのY23粉末を用意した。 (1) First, a mullite (3Al 2 O 3 .2SiO 2 ) powder having an average particle size of 2 μm and a specific surface area of 3.0 m 2 / g is prepared as a ceramic raw material powder, and an average particle size of 7 μm and a specific ratio are added as additives. and MgCO 3 powder surface area 30 m 2 / g, an average particle diameter of 1 [mu] m, were prepared Y 2 O 3 powder having a specific surface area of 12m 2 / g.

更に、シート成形時のバインダー成分及び可塑剤成分として、ブチラール樹脂及びDOP(ジ・オクチル・フタレート)を用意した。
そして、アルミナ製のポットに、ムライト粉末とMgCO3粉末とを、ムライト粉末99重量部に対してMgCO3粉末2.5重量部(酸化物に換算して1重量部)、更に、ムライト粉末97重量部に対してY23粉末3重量部を、総量1kgとなるように投入するとともに、ブチラール樹脂を120g投入した。
Further, a butyral resin and DOP (di-octyl phthalate) were prepared as a binder component and a plasticizer component during sheet molding.
Then, in an alumina pot, mullite powder and MgCO 3 powder are mixed with 99 parts by weight of mullite powder, 2.5 parts by weight of MgCO 3 powder (1 part by weight in terms of oxide), and mullite powder 97 3 parts by weight of Y 2 O 3 powder was added with respect to parts by weight so that the total amount became 1 kg, and 120 g of butyral resin was added.

更に、適当なスラリー粘度とシート強度を持たせるのに必要な量の溶剤(MEK:メチルエチルケトン)と可塑剤(DOP)を上記ポットに入れ、5時間混合することにより、セラミックスラリーを得た。   Further, a ceramic slurry was obtained by putting an amount of a solvent (MEK: methyl ethyl ketone) and a plasticizer (DOP) necessary for giving an appropriate slurry viscosity and sheet strength into the pot and mixing them for 5 hours.

得られたセラミックスラリーを用いて、ドクターブレード法により、図6(a)に示す様に、厚み0.15mmの(各セラミック層3用の)グリーンシート21を作製した。
(2)次に、図6(b)に示す様に、前記グリーンシート21に、パンチによって、直径0.12mmのビアホール25を形成した。
Using the obtained ceramic slurry, a green sheet 21 (for each ceramic layer 3) having a thickness of 0.15 mm was produced by a doctor blade method as shown in FIG. 6 (a).
(2) Next, as shown in FIG. 6B, via holes 25 having a diameter of 0.12 mm were formed in the green sheet 21 by punching.

(3)次に、図6(c)に示す様に、ビアホール25に、例えばW系ペーストを充填し、(ビア9となる)充填部27を形成した。
(4)また、図6(d)に示す様に、グリーンシート21の表面の必要な箇所に、W系ペーストを用いて、印刷によって(内部配線層7となる)導電パターン29を形成した。
(3) Next, as shown in FIG. 6C, the via hole 25 is filled with, for example, a W-based paste to form a filling portion 27 (which becomes the via 9).
(4) Further, as shown in FIG. 6D, a conductive pattern 29 (to be the internal wiring layer 7) was formed by printing using a W-based paste at a required position on the surface of the green sheet 21.

(5)次に、図6(e)に示す様に、上述した様にして製造した各グリーンシート21を、順次積層してグリーンシート積層体31を形成を形成した。
(6)次に、図7(a)に示す様に、グリーンシート積層体31を、H2を50体積%含むN2雰囲気にて、1550℃で2時間焼成(脱脂焼成)し、焼結体33を得た。
(5) Next, as shown in FIG. 6E, the green sheets 21 manufactured as described above were sequentially laminated to form a green sheet laminate 31.
(6) Next, as shown in FIG. 7A, the green sheet laminate 31 is fired (degreasing fired) for 2 hours at 1550 ° C. in an N 2 atmosphere containing 50% by volume of H 2 and sintered. A body 33 was obtained.

(7)次に、図7(b)に示す様に、焼結体33の両外側表面を、アルミナ質砥粒を用いたラップ研磨により研磨した。
(8)次に、図7(c)に示す様に、研磨した焼結体33の表面のビア9に対応する位置に、表面導体として例えばTi薄膜をスパッタ法により形成した後に、Cu、Ni、Auメッキにより、電極5を形成し、多層セラミック基板1を完成した。
(7) Next, as shown in FIG. 7B, both outer surfaces of the sintered body 33 were polished by lapping using alumina abrasive grains.
(8) Next, as shown in FIG. 7C, after a Ti thin film, for example, is formed as a surface conductor at the position corresponding to the via 9 on the surface of the polished sintered body 33 by a sputtering method, Cu, Ni The electrode 5 was formed by Au plating, and the multilayer ceramic substrate 1 was completed.

c)この様に、本実施形態の多層セラミック基板1は、ムライトが93〜99質量%、酸化物換算したMgが1.0〜5.0質量%、酸化物換算したYが2.0〜7.0質量%である。   c) Thus, in the multilayer ceramic substrate 1 of the present embodiment, the mullite is 93 to 99% by mass, the oxide converted Mg is 1.0 to 5.0% by mass, and the oxide converted Y is 2.0 to 2.0%. 7.0% by mass.

従って、後述する実験例からも明らかな様に、この多層セラミック基板1は、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃であり、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのSiウェハーの熱膨張係数α2とが、0ppm/℃<α1−α2≦2.5ppm/℃である。また、高い相対密度を有し、耐薬品性が高く、焼成時のセッターへの融着も見られないという顕著な効果を奏する。 Therefore, as is clear from experimental examples described later, this multilayer ceramic substrate 1 has an average coefficient of thermal expansion of −50 to 150 ° C. of 3.0 to 4.0 ppm / ° C., and each of the multilayer ceramic substrates 1 at −50 to 150 ° C. the thermal expansion coefficient [alpha] 1 of the temperature, and the thermal expansion coefficient [alpha] 2 of the Si wafer at the same temperature is 0 ppm / ℃ <α1-α2 ≦ 2.5ppm / ℃. Moreover, it has a high relative density, a high chemical resistance, and a remarkable effect of not being fused to the setter during firing.

よって、この多層セラミック基板1を、シリコンウェハーの電気検査用治具の基板として用いた場合に好適である。具体的には、Siウェハー15のパッド17との電気的接続の観点からも十分な寸法精度を有し、なおかつ、検査等の際に温度を変更した場合でも、Siウェハー15のパッド17と基板1上に形成されたプローブ11とが、電気的接続不良無く接続することが可能である。 Therefore, this multilayer ceramic substrate 1 is suitable for use as a substrate for an electric inspection jig for a silicon wafer. Specifically, a sufficient dimensional accuracy in terms of electrical connection between the pads 17 of the Si wafer 15, yet, even when changing the temperature during the inspection, the pad 17 of the Si wafer 15 and the substrate The probe 11 formed on 1 can be connected without poor electrical connection.

本実験例では、下記表1に示す材料を使用して、下記の条件にて、焼結体の相対密度、平均熱膨張係数、−50℃、30℃、150℃における(α1−α2)、酸浸漬後の重量減少、焼成セッターとの融着の有無を調べた。その結果を、下記表2に記す。   In this experimental example, using the materials shown in Table 1 below, the relative density of the sintered body, the average thermal expansion coefficient, (α1-α2) at −50 ° C., 30 ° C., and 150 ° C. under the following conditions: The weight reduction after acid immersion and the presence or absence of fusion with the firing setter were examined. The results are shown in Table 2 below.

a)熱膨張係数
前記実施形態と同様なムライト粉末とMgCO3粉末とY23粉末とを、下記表1の組成となる割合で使用し、実験に使用する試料を作製した。
a) Coefficient of thermal expansion Mullite powder, MgCO 3 powder, and Y 2 O 3 powder similar to those in the above embodiment were used in the proportions shown in Table 1 below to prepare samples used in the experiment.

具体的には、アルミナ製のポットに、ムライト粉末とMgCO3粉末とY23粉末とを、所定の割合(焼成後に下記表1の組成となる割合)で混合し、総量100gとなるように秤量して投入した。これらをエタノール150gとともに混合した後、ポット外に排出し、エタノール分を乾燥させ除去した。 Specifically, mullite powder, MgCO 3 powder, and Y 2 O 3 powder are mixed in an alumina pot at a predetermined ratio (a ratio of the composition shown in Table 1 below after firing) so that the total amount becomes 100 g. Were weighed and charged. These were mixed with 150 g of ethanol and then discharged out of the pot, and the ethanol content was dried and removed.

なお、比較例では、平均粒径2.0μm、比表面積2.1m2/gのAl23粉末と、平均粒径2.1μm、比表面積12.6m2/gのSiO2粉末を用いた。
その後、得られたムライト粉末と添加物に、アクリル系バインダー4gとアセトン100gを加え、乳鉢中でアセトンを蒸発させ、よく混合して乾燥させて試料粉末とした。
In the comparative example, use an average particle diameter of 2.0 .mu.m, and Al 2 O 3 powder having a specific surface area of 2.1 m 2 / g, an average particle diameter of 2.1 .mu.m, a SiO 2 powder having a specific surface area of 12.6 m 2 / g It was.
Thereafter, 4 g of an acrylic binder and 100 g of acetone were added to the obtained mullite powder and additives, the acetone was evaporated in a mortar, mixed well, and dried to obtain a sample powder.

次に、この試料粉末を金型に入れ、3mm×3mm×20mmの棒状の試験片とし、この試験片に5Mpaの圧力を加えて成形体とした。この成形体を、大気にて1550℃で2時間焼成して、熱膨張係数を評価する試料とした。   Next, this sample powder was put in a mold to form a 3 mm × 3 mm × 20 mm rod-shaped test piece, and a pressure of 5 Mpa was applied to the test piece to obtain a molded body. The molded body was fired at 1550 ° C. for 2 hours in the air to prepare a sample for evaluating the thermal expansion coefficient.

そして、前記各試料に対して、熱機械分析装置(TMA)により、−60〜200℃までの寸法変動率を測定し、測定中の伸び及び測定温度をサンプリングして調べた。具体的には、サンプリングを1.0秒ごとに行って、その測定値をグラフ化(縦軸(伸び)、横軸(温度))し、サンプリング前後での傾きから熱膨張係数(α1)を求めた。また、平均熱膨張係数は、−50〜150℃におけるグラフの傾きから求めた。その結果を下記表2に記す。   And the dimensional variation rate to -60-200 degreeC was measured with the thermomechanical analyzer (TMA) with respect to each said sample, and the elongation and measurement temperature in measurement were sampled and investigated. Specifically, sampling is performed every 1.0 seconds, the measured values are graphed (vertical axis (elongation), horizontal axis (temperature)), and the coefficient of thermal expansion (α1) is calculated from the slope before and after sampling. Asked. Moreover, the average thermal expansion coefficient was calculated | required from the inclination of the graph in -50-150 degreeC. The results are shown in Table 2 below.

b)−50℃、30℃、150℃における熱膨張係数の差(α1−α2)
Siウェハーのロッドの一部を用い、前記a)の熱膨張係数(α1)の測定と同様にして、−50℃、30℃、150℃時点の熱膨張係数(α2)を求めた。そして、α1−α2を算出した。その結果を下記表2に記す。
b) Difference in thermal expansion coefficient at −50 ° C., 30 ° C., and 150 ° C. (α1−α2)
Using a part of the rod of the Si wafer, the thermal expansion coefficient (α2) at the time of −50 ° C., 30 ° C., and 150 ° C. was determined in the same manner as the measurement of the thermal expansion coefficient (α1) of a). And α1-α2 was calculated. The results are shown in Table 2 below.

なお、Siウェハーのロッドの一部として、縦20mm×横4.5mm×厚み4.5mmの試料を用いた。
c)相対密度(焼成後の焼結性)
前記a)と同様にして作製した試料を用い、この試料の焼成後の比重を、アルキメデス法により測定し、理論比重から相対比重を計算した。その結果を下記表2に記す。
A sample having a length of 20 mm, a width of 4.5 mm, and a thickness of 4.5 mm was used as a part of the rod of the Si wafer.
c) Relative density (sinterability after firing)
Using a sample prepared in the same manner as in a) above, the specific gravity after firing of this sample was measured by the Archimedes method, and the relative specific gravity was calculated from the theoretical specific gravity. The results are shown in Table 2 below.

d)酸浸漬後の重量減少
前記a)と同様な試料粉末を、直径19mmの円柱状金型に入れ、5Mpaの圧力を加えてプレス成形体を得た。この成形体を、大気中で1550℃にて2時間焼成し、焼成体の試料を得た。
d) Weight reduction after acid immersion The same sample powder as in a) above was placed in a cylindrical mold having a diameter of 19 mm, and a pressure of 5 Mpa was applied to obtain a press-molded body. The molded body was fired at 1550 ° C. for 2 hours in the air to obtain a sample of the fired body.

この試料を、60℃の3%フッ化水素中に20分浸漬し、浸漬前後の重量減少量を測定した。この重量減少量(g)を試料の表面積(m2)で除することにより、単位面積当たりの重量減少量(g/m2)を求めた。その結果を下記表2に記す。 This sample was immersed in 3% hydrogen fluoride at 60 ° C. for 20 minutes, and the weight loss before and after the immersion was measured. The weight reduction amount (g / m 2 ) per unit area was determined by dividing the weight reduction amount (g) by the surface area (m 2 ) of the sample. The results are shown in Table 2 below.

e)焼成セッターとの融着
前記a)と同様にして試料を作製する際に、試料を載置する焼成セッターとの融着の有無を調べた。その結果を、下記表2に記す。なお、○が融着無しを示し、×が融着有りを示す。
e) Fusion with Firing Setter When producing a sample in the same manner as in a), the presence or absence of fusion with the calcining setter on which the sample was placed was examined. The results are shown in Table 2 below. In addition, (circle) shows no fusion | fusion and x shows fusion presence.

なお、この表2では、請求項1〜の1つでも条件を満たしていないものを、比較例とした。 In Table 2, a sample that did not satisfy any of the claims 1 to 3 was used as a comparative example.

前記表2から明かな様に、本発明の範囲の実施例1〜8では、ムライトは93〜99質量%であり、且つ、酸化物換算したMgは1.0〜5.0質量%、酸化物換算したYは2.0〜7.0質量%であるので、作製したセラミック基板等では、平均熱膨張係数が3.0〜4.0ppm/℃、各温度でのセラミック基板とシリコンの熱膨張係数差が、0ppm/℃<α1−α2≦2.5ppm/℃である。また、相対密度が92%以上と高く、フッ化水素酸に浸漬することによる浸漬前後の重量減少率は4.0g/m以下に抑えられ、焼成時のセッターへの融着も見られなかった。 Ming Kana Luo from Table 2, in Examples 1-8 of the scope of the present invention, mullite is 93-99 wt%, and, Mg in terms oxide 1.0 to 5.0 wt%, Since Y in terms of oxide is 2.0 to 7.0% by mass, the produced ceramic substrate or the like has an average thermal expansion coefficient of 3.0 to 4.0 ppm / ° C. , and the ceramic substrate and silicon at each temperature. difference of thermal expansion coefficient is 0 ppm / ℃ <α1-α2 ≦ 2.5ppm / ℃. In addition, the relative density is as high as 92% or more, the weight reduction rate before and after immersion by immersion in hydrofluoric acid is suppressed to 4.0 g / m 2 or less, and no fusion to the setter during firing is observed. It was.

これに対して、比較例1では、ムライトの含有量が過大で焼結助剤が無いので、セラミックが十分に緻密化せず、好ましくない。比較例2、3では、ムライトの含有量が過少で、Mg又はYの添加量が過大であるので、耐薬品性が低く、セッターに融着があるので好ましくない。比較例4、5では、ムライトの含有量が過少で、セッターに融着があるので好ましくない。比較例6、7では、Mg又はYを含まないので、セラミックが十分に緻密化せず、好ましくない。   On the other hand, in Comparative Example 1, since the mullite content is excessive and there is no sintering aid, the ceramic is not sufficiently densified, which is not preferable. In Comparative Examples 2 and 3, since the mullite content is too small and the addition amount of Mg or Y is too large, the chemical resistance is low and the setter is fused, which is not preferable. Comparative Examples 4 and 5 are not preferable because the mullite content is too low and the setter has fusion. In Comparative Examples 6 and 7, since Mg or Y is not included, the ceramic is not sufficiently densified, which is not preferable.

尚、本発明は前記実施形態になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。   In addition, this invention is not limited to the said embodiment at all, and it cannot be overemphasized that it can implement with a various aspect in the range which does not deviate from this invention.

本発明の熱膨張係数の範囲を示す説明図である。It is explanatory drawing which shows the range of the thermal expansion coefficient of this invention. 本発明の各温度における熱膨張係数の定義を説明するための説明図である。It is explanatory drawing for demonstrating the definition of the thermal expansion coefficient in each temperature of this invention. 実施形態の多層セラミック基板の断面を示す断面図である。It is sectional drawing which shows the cross section of the multilayer ceramic substrate of embodiment. 実施形態の多層セラミック基板の基板表面の一部を示す平面図である。It is a top view which shows a part of substrate surface of the multilayer ceramic substrate of embodiment. IC検査用基板の使用方法を示す説明図である。It is explanatory drawing which shows the usage method of the board | substrate for IC inspection . 実施形態の多層セラミック基板の製造方法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the multilayer ceramic substrate of embodiment . 実施形態の多層セラミック基板の製造方法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the multilayer ceramic substrate of embodiment.

符号の説明Explanation of symbols

1…多層セラミック基板
3…セラミック層
5…電極
7…内部導電層
9…ビア
13…IC検査用基板
21…グリーンシート
31…グリーンシート積層体
33…焼成体
DESCRIPTION OF SYMBOLS 1 ... Multilayer ceramic substrate 3 ... Ceramic layer 5 ... Electrode 7 ... Internal conductive layer 9 ... Via 13 ... IC inspection substrate 21 ... Green sheet 31 ... Green sheet laminated body 33 ... Firing body

Claims (5)

ムライトを主結晶とするセラミックを有する多層セラミック基板であって、
当該多層セラミック基板は、シリコンウェハーの電気検査用治具に用いられるものであり、
前記ムライトの含有量が、前記セラミック成分の93〜99質量%で、
且つ、前記ムライト以外の成分として、Mg及びYの少なくとも1種を含むとともに、
前記多層セラミック基板の内部に、導電層の成分として、W及びMoの少なくとも1種を含み、
更に、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃で、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのSiの熱膨張係数α2とが、0ppm/℃<α1−α2≦2.5ppm/℃の関係を有することを特徴とする多層セラミック基板。
A multilayer ceramic substrate having a ceramic mainly composed of mullite,
The multilayer ceramic substrate is used for a jig for electrical inspection of a silicon wafer,
The mullite content is 93 to 99% by mass of the ceramic component.
And as a component other than the mullite, it contains at least one of Mg and Y,
The multilayer ceramic substrate contains at least one of W and Mo as a component of the conductive layer,
Furthermore, the average thermal expansion coefficient of −50 to 150 ° C. is 3.0 to 4.0 ppm / ° C., and the thermal expansion coefficient α1 of each temperature at −50 to 150 ° C., and the thermal expansion coefficient of Si at the same temperature multilayer ceramic substrate [alpha] 2 and is characterized by having a relationship of 0ppm / ℃ <α1-α2 ≦ 2.5ppm / ℃.
前記セラミックに含まれるMgの含有量が、酸化物に換算して1.0〜5.0質量%であることを特徴とする請求項1に記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 1, wherein the content of Mg contained in the ceramic is 1.0 to 5.0 mass% in terms of oxide. 前記セラミックに含まれるYの含有量が、酸化物に換算して2.0〜7.0質量%であることを特徴とする請求項1又は2に記載の多層セラミック基板。   3. The multilayer ceramic substrate according to claim 1, wherein the content of Y contained in the ceramic is 2.0 to 7.0% by mass in terms of oxide. 前記多層セラミック基板を、60℃の3%フッ化水素酸に20分間浸漬した際のセラミックの重量減少率が、10g/m2以下である特性を有することを特徴とする請求項1〜3のいずれか1項に記載の多層セラミック基板。 The weight reduction rate of the ceramic when the multilayer ceramic substrate is immersed in 3% hydrofluoric acid at 60 ° C for 20 minutes has a characteristic of 10 g / m 2 or less. the multilayer ceramic substrate according to any one. 前記請求項1〜のいずれか1項に記載の多層セラミック基板を製造する方法であって、
セラミック材料として、ムライトを主成分とし、Mg及びYの少なくとも1種を含む材料を用いて、グリーンシートを形成する工程と、
前記グリーンシートに、W及びMoの少なくとも1種を含む材料を用いて、導体を形成する工程と、
前記導体を形成したグリーンシートを、所定枚積層してグリーンシート積層体を形成する工程と、
前記グリーンシート積層体に対して、脱脂及び焼成を行って、焼成体を形成する工程と、
前記焼成体の表面を研磨する工程と、
前記焼成体の研磨後の表面に、表面導体を形成する工程と、
を有することを特徴とする多層セラミック基板の製造方法。
A method of manufacturing a multilayer ceramic substrate according to any one of the preceding claims 1-4,
Forming a green sheet using a material containing mullite as a main component and containing at least one of Mg and Y as a ceramic material;
Forming a conductor on the green sheet using a material containing at least one of W and Mo;
A step of laminating a predetermined number of green sheets on which the conductor is formed to form a green sheet laminate;
A step of degreasing and firing the green sheet laminate to form a fired body;
Polishing the surface of the fired body;
Forming a surface conductor on the polished surface of the fired body;
A method for producing a multilayer ceramic substrate, comprising:
JP2008266318A 2008-10-15 2008-10-15 Multilayer ceramic substrate and manufacturing method thereof Active JP5368053B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008266318A JP5368053B2 (en) 2008-10-15 2008-10-15 Multilayer ceramic substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008266318A JP5368053B2 (en) 2008-10-15 2008-10-15 Multilayer ceramic substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010098049A JP2010098049A (en) 2010-04-30
JP5368053B2 true JP5368053B2 (en) 2013-12-18

Family

ID=42259542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008266318A Active JP5368053B2 (en) 2008-10-15 2008-10-15 Multilayer ceramic substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5368053B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138432A (en) * 2010-12-25 2012-07-19 Kyocera Corp Ceramic wiring board for probe card
JP5675389B2 (en) * 2011-01-19 2015-02-25 京セラ株式会社 Probe card wiring board and probe card
WO2016104251A1 (en) * 2014-12-26 2016-06-30 日本碍子株式会社 Ceramic base material and method for producing same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55139709A (en) * 1979-04-18 1980-10-31 Fujitsu Ltd Method of fabricating mullite substrate
JPS58147191A (en) * 1982-02-26 1983-09-01 富士通株式会社 Mounting structure for low temperature operating element
JPS6423599A (en) * 1987-07-20 1989-01-26 Hitachi Ltd Multilayer circuit substrate of mullite ceramic material and semiconductor module
JPH098456A (en) * 1995-06-23 1997-01-10 Hitachi Ltd Manufacture of multilayer wiring board
JP4549028B2 (en) * 2003-02-25 2010-09-22 京セラ株式会社 Glass ceramic composition, glass ceramic sintered body, method for producing glass ceramic sintered body, and wiring board
JP4583224B2 (en) * 2005-04-05 2010-11-17 京セラ株式会社 Wiring board for measurement, probe card and evaluation device
WO2010027075A1 (en) * 2008-09-05 2010-03-11 日本発條株式会社 Wiring board and probe card

Also Published As

Publication number Publication date
JP2010098049A (en) 2010-04-30

Similar Documents

Publication Publication Date Title
JP5461902B2 (en) Substrate for electrical inspection and manufacturing method thereof
KR101316658B1 (en) Mullite-based sintered body, circuit board using same and probe card
JPWO2002045470A1 (en) Substrate and method of manufacturing the same
JP2008034828A (en) Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate
JP5368052B2 (en) Multilayer ceramic substrate and manufacturing method thereof
CN111096090B (en) Method for manufacturing ceramic substrate, and module
JP5368053B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP2009158576A (en) Multilayer ceramic substrate for electronic component inspecting tool
JP5725845B2 (en) Ceramic circuit board for probe card and probe card using the same
JP2012047579A (en) Ceramic wiring board for probe card and probe card employing the same
JP5511613B2 (en) Ceramic circuit board for probe card and probe card using the same
JP5495774B2 (en) Ceramic circuit board for probe card and probe card using the same
JP5886529B2 (en) Mullite sintered body, multilayer wiring board using the same, and probe card
JP4771842B2 (en) Electronic component and its manufacturing method
JP4782397B2 (en) Conductive paste and method for manufacturing wiring board using the same
JP2011208980A (en) Ceramic wiring board for probe card and probe card using the same
JP5840993B2 (en) Alumina ceramics and wiring board using the same
JP5455610B2 (en) Ceramic circuit board for probe card and probe card using the same
JP5585649B2 (en) Metal base substrate and manufacturing method thereof
JP5004548B2 (en) Low-temperature fired porcelain, method for producing the same, and wiring board using the same
JP5725715B2 (en) Probe card wiring board and probe card using the same
JP5634256B2 (en) Ceramic circuit board for probe card and probe card using the same
WO2023228888A1 (en) Circuit component
JP5558160B2 (en) Ceramic circuit board for probe card and probe card using the same
JP2012138432A (en) Ceramic wiring board for probe card

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130912

R150 Certificate of patent or registration of utility model

Ref document number: 5368053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250