JP5363343B2 - 多結晶半導体材料層の低温形成 - Google Patents

多結晶半導体材料層の低温形成 Download PDF

Info

Publication number
JP5363343B2
JP5363343B2 JP2009549432A JP2009549432A JP5363343B2 JP 5363343 B2 JP5363343 B2 JP 5363343B2 JP 2009549432 A JP2009549432 A JP 2009549432A JP 2009549432 A JP2009549432 A JP 2009549432A JP 5363343 B2 JP5363343 B2 JP 5363343B2
Authority
JP
Japan
Prior art keywords
semiconductor material
catalyst
polycrystalline
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009549432A
Other languages
English (en)
Other versions
JP2010519727A (ja
Inventor
フランチェスカ・イアコーピ
フィリッペ・エム・フェレーケン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2010519727A publication Critical patent/JP2010519727A/ja
Application granted granted Critical
Publication of JP5363343B2 publication Critical patent/JP5363343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Coating By Spraying Or Casting (AREA)

Description

本発明は、多結晶半導体材料に関する。特に、本発明は、基板上に多結晶半導体材料層を形成する方法、およびそれにより得られた多結晶半導体材料層に関する。
多結晶半導体材料の形成は、長年の間、広く研究されてきた。
多結晶シリコン（ポリＳｉ）を作成する従来の方法は、例えば、低圧の化学気相成長（ＣＶＤ）や、熱アニールによる固相再結晶である。これらの方法は、（６００℃より高い）高温成長や、長時間の熱アニールが必要となる。
ポリＳｉを形成する他の方法は、レーザニールを用いた再結晶である。そのような方法は、Do Young Kimらの「プラスチック基板のための超低温ポリＳｉ薄膜トランジスタ」（Journal of the Korean Physical Society, vol. 48, 2006, pp. S6-S63）に記載されている。この方法では、アモルファスシリコン（ａ−Ｓｉ）膜が、２００Ｗで、Ａｌ又はＸｅプラズマを用いた、室温でのＲＦ（radio frequency）スパッタを用いて、基板上に形成される。次に、ａ−Ｓｉ膜は、例えば、２００℃で２時間のポストアニールを伴う、ＸｅＣｌレーザを用いたＥＬＡ（eximer laser annealing）により結晶化される。
Do Young Kimらにより開示された方法は、時間がかかり、それゆえに高価である。更に、レーザアニールは、均質なポリＳｉ膜を準備するためには、レーザビームのスポットサイズと強度の正確な調整が必要となる。
本発明の具体例の目的は、基板上に多結晶半導体材料層を形成する方法を提供することである。
本発明の具体例にかかる方法は、低温方法であり、例えば特定の応用のための半導体デバイスの製造プロセスにおいて、特定の応用に必要とされる低温プロセスに適合させる。
更に、本発明の具体例にかかる方法は、例えば半導体材料、ガラス、またはプラスチックのような多くの種類の基板材料に適用することができる。
本発明の具体例にかかる方法は、実施が簡単かつ容易であり、高品質の多結晶半導体材料層を得るために追加の工程を必要としない。
上述の目的は、本発明の具体例にかかる方法で達成される。
第１の形態では、本発明は、多結晶半導体材料層を基板上に形成する方法を提供する。この方法は、
少なくとも１つの触媒粒子を基板上に提供する工程であって、少なくとも１つの触媒粒子は少なくとも１つの触媒材料を含み、触媒材料は室温と５００℃の間の溶融温度を有し、または室温と５００℃との間の共晶温度を有する触媒材料／半導体材料の合金を形成することができる触媒材料である工程と、
前駆体ガスのプラズマ強化で、５００℃より低い温度で基板上に多結晶半導体材料層を形成し、これにより少なくとも１つの触媒粒子を開始剤（initiator）として用いる工程と、を含む。
本発明の具体例にかかる方法は、例えば特定の応用のための半導体デバイスの製造のような、特定の応用に必要な低温プロセスと互換性があり、これに使用するのに適した低温方法である。本発明の具体例にかかる方法は、従来の方法とは反対に、実施が簡単かつ容易であり、高品質の多結晶半導体材料の層を得るために追加の工程を必要としない。
本発明の具体例では、この方法は、更に、前駆体ガスへのＨ２の追加工程を含む。
前駆体ガスへのＨ２の追加は、半導体材料の多結晶化度を増加させる。更に、前駆体ガスへのＨ２の追加は、形成される多結晶半導体材料の粒径（grain size）に影響する。Ｈ２をより多く加えるほど、粒径は大きくなる。
多結晶半導体材料層を基板上に形成する工程は、例えば１６０℃と３００℃の間のような、１６０℃と３５０℃の間の温度で行われる。
前駆体ガスは、例えばシラン（ＳｉＨ４）等のシリコン源のような、気相半導体材料源でも良い。
この方法は、更に、キャリアガスとして前駆体ガスに不活性ガスを加える工程を含む。不活性ガスは、例えばＡｌ、Ｘｅ、または他の好適な不活性ガスである。
プラズマ強化は、例えば２０ＷのＲＦパワーを有する高電力プラズマであるプラズマを使用するものでも良い。
本発明の具体例では、触媒材料は半導体材料と共に触媒材料／半導体材料の合金を形成し、この合金中で、前駆体ガスからの半導体材料が、例えば０．００４ａｔ％と５ａｔ％の間のような、０．００４ａｔ％と３０ａｔ％の間の低い溶解度を有するものでも良い。
触媒材料は、ＩＩＩ族元素、ＩＶ族元素、Ｖ族元素、ＶＩ族元素、またはそれらの合金を含む。本発明の具体例にかかる触媒材料として使用される材料の特定の例は、例えば、Ｉｎ、Ｇａ、Ｂｉ、またはＳｎである。
本発明は、更に、多結晶半導体材料層中にドーパント元素を供給する工程を含んでも良い。
本発明の具体例では、触媒材料は、更に、少なくとも１つのドーパント元素を含み、多結晶半導体材料層中にドーパント元素を供給する工程は、多結晶シリコンの形成中に、少なくとも１つのドーパント元素を、多結晶シリコン中に実質的に完全に溶解させることにより行われても良い。
本発明の他の具体例では、多結晶半導体材料層中にドーパント元素を供給する工程は、少なくとも１つのドーパント元素を前駆体ガスに組み込むことにより行われても良い。
本発明の更なる具体例では、多結晶半導体材料層のドーピングは、多結晶材料層の形成中に、少なくとも触媒材料の一部を、多結晶半導体材料層中に溶解させることにより行われても良い。
プラズマは、直接プラズマまたは遠隔プラズマでも良い。
第２の形態では、本発明は、半導体デバイスの製造プロセス中における、本発明の具体例にかかる方法の使用を提供する。
第３の形態では、本発明は、本発明の第１の形態の具体例にかかる方法を用いて、基板の上に形成された多結晶半導体材料層を提供する。
本発明の特定のおよび好適な形態は、添付の独立請求項および従属請求項に示される。従属請求項の特徴は、必要に応じて、独立請求項の特徴や、他の従属請求項の特徴と組み合わせても良く、単に明確に請求項に記載されたままではない。
この分野において、デバイスの一定の改良、変化、および進化が存在するが、本発明の概念は、従来の経験からの出発を含み、この性質のより効果的で、安定で、信頼性の有るデバイスとなる、実質的に新しく新規な改良を表すものと信じられる。
本発明の上述の他の特徴、長所、および優位点は、本発明の原理を、例示の方法で示す、添付の図面と共に、以下の詳細な記載から明らかになるだろう。この記載は例示の目的のみに表され、本発明の範囲を限定するものではない。以下の引用された参照図は、添付の図面を示す。
本発明の具体例にかかる方法の連続する工程を示す。 本発明の具体例にかかる方法の連続する工程を示す。 本発明の具体例にかかる方法に使用するのに適した材料を示す。 Ｓｉと組み合わせた異なる触媒材料の共晶温度を示す。 Ａｌ−Ｓｉ合金（左）とＩｎ−Ｓｉ合金（右）の共晶ダイアグラムを示す。 本発明の具体例にかかる５００℃の温度で形成した多結晶シリコン層のＳＥＭ像を示す。 本発明の具体例にかかる４００℃の温度で形成した多結晶シリコン層のＳＥＭ像を示す。 本発明の具体例にかかる３００℃の温度で形成した多結晶シリコン層のＳＥＭ像を示す。 本発明の具体例にかかる方法により形成した多結晶シリコン層のＸＲＤ測定結果を示す。 多結晶シリコン層の形成中に使用された温度の関数として、本発明の具体例にかかる方法で得られた多結晶シリコン層の見積り粒径を示す。 ５００℃より高い本発明の具体例にかかる方法の限界を概略的に示す。
異なる図面において、同じ参照符号は、同様または類似の要素を示す。
本発明は、特定の具体例について、添付図面を参照しながら詳細に説明するが、本発明はこれらにより限定されるものではなく、請求の範囲によってのみ限定されるものである。記載された図面は、単に概略であり、限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。寸法と相対寸法は、本発明の実施の実際の縮小には対応していない。
また、記載や請求の範囲中の、上、等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明は、ここに記載や図示されたものと異なる位置でも操作できることを理解すべきである。
また、請求の範囲で使用される「含む（comprising）」の用語は、それ以降に示される要素に限定して解釈されること排除するものであり、他の要素や工程を排除しない。このように、言及された特徴、数字、工程、または成分は、その通りに解釈され、１またはそれ以上の他の特徴、数字、工程、または成分、またはこれらの組み合わせの存在または追加を排除してはならない。このように、「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではない。本発明では、単にデバイスに関連した構成要素がＡとＢであることを意味する。
この明細書を通じて参照される「一の具体例（one embodiment）」または「ある具体例（an embodiment）」は、この具体例に関係して記載された特定の長所、構造、または特徴は、本発明の少なくとも１つの具体例に含まれることを意味する。このように、この明細書を通して多くの場所の「一の具体例（one embodiment）」または「具体例（an embodiment）」の語句の表現は、同じ具体例を表す必要はなく、表しても構わない。更に、特定の長所、構造、または特徴は、この記載から当業者に明らかなように、１またはそれ以上の具体例中で適当な方法で組み合わせることができる。
同様に、本発明の例示の記載中において、能率的に開示し、多くの発明の形態の１またはそれ以上の理解を助ける目的で、本発明の多くの長所は、時には１つの具体例、図面、またはその記載中にまとめられることを評価すべきである。しかしながら、この開示の方法は、請求される発明がそれぞれの請求項に記載されたものより多くの特徴を必要とすることを意図して表されていると解釈すべきではない。むしろ、以下の請求項が表すように、発明の態様は、１つの記載された具体例の全ての長所より少なくなる。このように詳細な説明に続く請求の範囲は、これにより詳細な説明中に明確に含まれ、それぞれの請求項は、この発明の別々の具体例としてそれ自身で成立する。
更に、ここで記載された幾つかの具体例は幾つかの特徴で、他の具体例に含まれる以外の特徴を含み、異なった具体例の長所の組み合わせは、本発明の範囲に入ることを意味し、当業者に理解されるように異なった具体例を形成する。例えば、以下の請求の範囲では、請求された具体例のいくつかは、他の組み合わせにおいても使用することができる。
ここで与えられる記載において、多くの特別な細部が示される。しかしながら、本発明の具体例はそれらの特別な細部無しに実施できることを理解すべきである。他の例では、公知の方法、構造、および技術は、この記載の理解をわかりにくくしないために、詳細には示されていない。
本発明は、本発明の多くの具体例の詳細な記載によって記載される。本発明の他の具体例が、本発明の真実の精神や技術的示唆から離れることなく、当業者の知識により形成できることができ、本発明は、添付された請求の範囲の文言によってのみ限定されることは明らかである。
１の形態では、本発明は、例えば多結晶シリコンのような多結晶半導体材料層を基板上に形成する方法と、それにより得られた例えば多結晶シリコンのような多結晶半導体材料層を提供する。
例えば多結晶シリコンのような多結晶半導体材料層を基板上に形成する方法は、
少なくとも１つの触媒粒子を基板上に提供する工程であって、少なくとも１つの触媒粒子は、少なくとも１つの触媒材料を含み、触媒材料は、室温と５００℃の間の溶融温度を有し、または室温と５００℃との間の共晶温度を有する触媒材料／半導体材料の合金を形成する工程と、
前駆体ガスのプラズマ強化で、少なくとも１つの触媒粒子を開始剤として用いて、５００℃より低い温度で基板上に多結晶半導体材料層を形成する工程と、を含む。
本発明の具体例では、触媒材料の溶融温度、または触媒材料／半導体材料合金の共晶温度は、多結晶半導体材料層が形成される温度より低い。この方法では、多結晶半導体材料が形成される時に、触媒粒子は液相であり、ＶＬＳメカニズム（気相−液相−固相成長）の活性化が促進される（以下参照）。
本発明の具体例にかかる方法は、低温方法であり、５００℃より低い好適な温度で行われ、例えば、特定の応用のための半導体デバイスの製造のような、特定の応用に必要な低温プロセスと互換性があり、これに使用するのに適している。適当な温度を用いるとは、半導体プロセスを行うのに適当な温度を意味し、特に、多結晶半導体材料層を形成するのに適した温度を意味する。適当な温度は、半導体および含まれる触媒材料の型に依存する。
本発明の具体例にかかる方法は、従来の方法とは反対に、実施が簡単かつ容易であり、高品質の多結晶半導体材料の層を得るために追加の工程を必要としない。
更に、本発明の具体例にかかる方法は、例えば半導体材料、ガラス、またはプラスチックのような様々な基板材料に適用できる。
これ以降、本発明は、図１および図２を用いて説明される。これは説明の１つの方法であり、本発明を制限するものではない。
第１の工程では、基板１が用意される。基板１は、少なくとも半導体材料の表面を含む。基板１は、当業者に知られた適当な基板でも良い。本発明の具体例では、「基板」の用語は、使用され、またはその上にデバイスまたは回路またはエピタキシャル層が形成され、少なくともその表面が半導体材料を含む、下層の材料または材料を含む。他の代わりに具体例では、この「基板」は、例えばドープされたシリコン、ガリウムアーセナイド（ＧａＡｓ）、ガリウムアーセナイドフォスファイド（ＧａＡｓＰ）、インジウムフォスファイド（ＩｎＰ）、ゲルマニウム（Ｇｅ）、またはシリコンゲルマニウム（ＳｉＧｅ）基板のような、半導体基板を含んでも良い。「基板」は例えば、半導体基板部分に加えてＳｉＯ２またはＳｉ３Ｎ４のような絶縁層を含んでも良い。このように「基板」の用語は、また、シリコン・オン・ガラス基板、シリコン・オン・サファイア基板を含んでも良い。「基板」の用語は、このように、一般に、興味のある層または部分の下にある層のための要素を定義するのに使用される。また、「基板」は、例えばガラスや金属層のような、半導体材料の層がその上に形成される他のベースでも良い。
本発明の具体例では、基板１は、バルク半導体基板であっても良い。本発明の具体例では、基板１は、少なくとも半導体材料の上部表面３を含む。例えば、基板１は、その上に上部表面層３を有するベース部分と、例えば半導体材料から形成された上部表面層３とを含む。
本発明の具体例では、基板１または少なくとも基板１の上部表面３は、基板１の上に形成される多結晶半導体材料と同じ材料を含んでも良い。本発明の他の具体例では、基板１または少なくとも基板１の上部表面３は、基板１の上に形成される多結晶半導体材料と異なる材料を含んでも良い。
これ以降、本発明は、基板１はベース部分２とシリコン上部表面３とを含み、形成される多結晶半導体材料はシリコンである手段により記載される。これは、いかなる方法においても本発明を限定することを意図するものではなく、他の適当な基板１が本発明の具体例にかかる方法で用いることができることを理解すべきである。
基板１のシリコン上部表面３の上に、少なくとも１つの触媒粒子４が提供される（図１参照）。少なくとも１つの触媒粒子４は少なくとも触媒材料を含み、この触媒材料は、例えば１００℃と３００℃の間のような室温と５００℃との間の低い溶融温度を有し、または室温と５００℃との間の共晶温度を有する触媒材料／半導体材料の合金を形成しても良い。本発明の具体例では、適当な触媒材料は、共晶型の金属−半導体の状態図（フェーズダイアグラム）を有する低融点金属である。適当な触媒材料は、例えばシリコンとの間のような半導体材料との間で中間化合物を形成しない。
更に、適当な触媒材料は触媒材料／半導体材料の合金を形成することができ、その中で、例えば半導体材料源のような前駆体ガスからの半導体材料は、例えば５ａｔ％より低いような、３０ａｔ％より少ない低溶解度を有する。このため、要約すると、本発明の具体例とともに使用される適当な触媒材料は、以下の要件の１またはそれ以上を満たさなければならないと言うことができる。
例えばシリコンテクノロジのような半導体テクノロジと互換性を有し、および／または
熱力学的にＶＬＳ（気相−液相−固相）成長に好ましく、即ち半導体材料と中間化合物を形成せず、例えば１００℃と５００℃の間のような室温と５００℃との間の低い溶融温度を有し、または室温と５００℃との間の共晶温度を有する触媒材料／半導体材料の合金を形成し、更に、半導体材料が例えば５ａｔ％より低いような、３０ａｔ％より少ない低溶解度を有する触媒材料／半導体材料の合金（半導体材料がＳｉまたはＧｅの場合、Ｇａ、Ｉｎ、Ｔｌ、Ｂｉ、Ｓｎ、Ｃｄ、Ｐｄ、またはＺｎ）を形成する。
本発明の具体例にかかる方法で触媒材料として使用するのに適した材料は、ＩＩＩ族元素、ＩＶ族元素、Ｖ属元素、ＶＩ属元素、またはそれらの合金である。本発明の具体例で触媒材料として使用するのに適した材料が、図３に示される（点線領域）。本発明の具体例にかかる触媒材料として使用する材料の特定の例は、例えばＩｎ、Ｇａ、Ｂｉ、またはＳｎである。
図４は、例えば、半導体材料がＳｉまたはＧｅの場合に使用される適当な触媒材料を、それらの触媒材料とＳｉまたはＧｅとの間に形成される触媒材料／Ｓｉまたは触媒材料／Ｇｅの共晶合金の共晶温度と共に示す。図５は、Ａｌ／Ｓｉ合金（左）およびＩｎ／Ｓｉ合金（右）の共晶状態図を示す。
Ａｌ／Ｓｉ共晶合金は、５７７℃の共晶温度を有し、これはＡｌの溶融温度より約１００℃低い。これは、本発明の具体例にかかる方法に用いるのに、Ａｌは非常に適した候補ではないことを示す。しかしながら、Ｉｎ／Ｓｉ共晶合金は１７５℃の共晶温度を有し、これはＩｎの溶融温度（１６０℃）と実質的に一致する。これは、本発明の具体例にかかる触媒材料として用いるのに、Ｉｎは非常に適した候補であることを示す。Ｉｎ／Ｓｉ共晶合金は、約１０−８ａｔ％の非常に低いＳｉ溶解度と急峻な液相線を示し、これは、広い温度範囲で液体Ｉｎ／Ｓｉ合金は、直ぐにＳｉが飽和することを示す。Ａｌ／Ｓｉ合金は、約１２．６ａｔ％のより高いＳｉ含有量と、より平坦な液相線を示す。それゆえに、固相Ｓｉと平衡状態にある液体Ａｌ／Ｓｉ合金中のＳｉ濃度は、融点より高い温度での、共晶組成とはかなり異なる。
次に、多結晶半導体材料が、触媒材料を備えた基板１の上に形成され、または堆積または成長される（図２参照）。これは、例えば１６０℃と３５０℃の間、または１６０℃と３００℃の間のような、５００℃より低い温度で、前駆体ガスに隣接するプラズマを用いて行われる。これは、例えば２０ＷのＲＦ電力のような、１０Ｗと４０Ｗの間のＲＦ（ラジオ周波数）を用いた高電力プラズマであり、半導体材料源としての前駆体ガスは、気相の半導体材料を与える。プラズマのＲＦ電力は、使用されるツールに依存し、例えばプラズマチャンバのデザインや使用されるプラズマのタイプにより決定される。プラズマは、直接プラズマ、即ち基板１が直接プラズマに晒されても良く、または遠隔プラズマ、即ち基板１はプラズマから離れて配置され、それゆえにプラズマに直接晒されなくても良い。
本発明の具体例にかかる方法は、プラズマ強化（plasma enhancement）を用いる（後述）。上述のような適当な触媒材料を用いることにより、即ちこの触媒材料は、例えば１００℃と５００℃の間または１００℃と３００℃の間のような室温と５００℃との間の低い溶融温度を有し、若しくは例えば１００℃と５００℃の間または１００℃と３００℃の間のような室温と５００℃との間の共晶温度を有する触媒材料／半導体材料の合金を形成しても良く、この触媒材料は、多結晶シリコン材料層の形成が始まる時点で、既に液体形状であっても良い。多結晶半導体材料層の形成は、例えば約１０分間のような適当な時間行われる。多結晶半導体材料層の形成時間は、多結晶半導体材料層の堆積速度と必要な厚みに依存する。
本発明の具体例にかかる多結晶半導体材料層の形成は、ＶＬＳ（気相−液相−固相）成長による。ＶＬＳは、例えば化学気相成長（ＣＶＤ）、分子線エピタキシ（ＭＢＥ）、またはパルスレーザ溶発（ＰＬＡ：Pulsed Laser Ablation）のような堆積技術を用いる。
例えばＣＶＤによるＶＬＳ成長は、以下の多くの工程：
触媒粒子に前駆体ガスを輸送する工程（図２中に矢印５で表示）、
触媒粒子でガスを分解する工程、
例えばプラズマ有りまたはプラズマ無しで多結晶半導体材料の形成が行われる温度と同じ温度でのアニールのような、成長プロセスと共にその場で行われる選択的な前処理工程、
例えば金属（Ｍｅ）粒子のような触媒粒子に、例えばＳｉのような半導体材料をくっつけて、例えばＳｉのような半導体材料を拡散させて、例えば液体Ｓｉ−Ｍｅ合金のような合金を形成する工程、および
例えば金属粒子のような触媒粒子と、例えばＳｉのような半導体材料の２次元（２Ｄ）析出物の結晶を過飽和にする工程、を含む。
前駆体ガスは、半導体材料源でも良い。所定の例では、多結晶シリコン層が形成される場合、前駆体ガスは、例えばシラン（ＳｉＨ４）のようなＳｉ源である。
多結晶半導体材料層の形成は、シリコン層の例では、基板１の上で、粒子を通る例えばシリコンのような半導体材料のフラックスと、例えばＳｉのような半導体材料の析出との間で、定常状態条件に達した場合に得られる。速度制限工程は、触媒材料のタイプや成長条件に依存する。公知のＣＶＤ成長プロセスでは、例えばシランのような前駆体ガスの解離が、しばしば速度制限工程として報告されている。しかしながら、本発明に具体例にかかる方法のようにプラズマ強化が用いられた場合、前駆体ガスの分子の触媒解離（catalytic dissociation）は必要ではなく、使用されるプラズマのために、例えばＳｉのような予め解離された半導体種が基板１と触媒粒子４に向かって運ばれる。
ＶＬＳＩメカニズムの背景のキーとなる原理は、触媒材料とＳｉのような半導体化合物との液体合金への、触媒粒子４の変形である。本発明の具体例では、多結晶半導体材料の形成が行われる温度で液体状態である触媒粒子４は、Ｓｉのような半導体の堆積の許可されたサイトとして働き、これは固体表面に比較して液体の付着係数が高いためである。加えて、例えばＳｉのような半導体材料の金属粒子を通る拡散速度は、固体粒子を通る拡散より明らかに好ましい。合金が、例えばシリコンのような半導体化合物として、共晶組成近傍で形成された場合、触媒粒子の液相変態に必要な温度は、例えば金属触媒のような触媒の溶融温度よりかなり低くなる。Ａｕ−Ｓｉ系は、３６３℃の共晶温度を有し、この温度は、約１０６０℃であるＡｕの溶融温度よりずっと低くなる。
ドロップレットとも呼ばれる液体触媒粒子の過飽和は、例えばＳｉ種のような半導体種の連続した気相供給により、液体触媒粒子と基板１との間の界面で、例えばＳｉ結晶のような半導体結晶の析出を起こし、析出した構造の上に触媒粒子４が残る。このメカニズムは先端成長（tip growth）とも呼ばれる。例えばＳｉのような半導体材料は、本発明の具体例では、５００℃より低い温度で、結晶状態のほぼ共晶合金から優先的に析出する傾向にある。この現象は、金属誘導結晶化として知られる。本発明の具体例では、例えば１５０℃と５００℃の間、１６０℃と５００℃の間、又は１６０℃と３５０℃の間、又は１６０℃と３００℃の間のような、５００℃より低い温度の選択、液体合金の限定された体積、および基板１との相互反応が、ヘテロ核成長による、例えばシリコンのような結晶半導体材料の２Ｄ成長の誘発を助ける。
貴金属の好ましい化学特性および物理特性のために、触媒粒子は、化学気相成長によるＶＬＳ成長の上述の工程の殆ど全てでキーとなる役割を果たす。従来使用された触媒材料は、金（Ａｕ）である。Ａｕはまた、シラン脱水素／分離用の効果的な化学触媒でもある。この特性は、幾つかの金属で共通であるが、ＶＬＳ成長の上述成長に必ず必要なものではない。しかしながら、金は、幾つかの特別な応用において、Ｓｉ技術と互換性を有さない。それゆえに、可能な触媒のスペクトルが化学触媒の分類を越えて拡がることは、本発明の具体例にかかる方法の特徴である。
本発明の具体例にかかる方法は、効果的に前駆体ガスを分離させたり、Ｓｉのような半導体の堆積条件を、可能な限り気相輸送限定レジームに向かわせるために、プラズマ強化が用いられる。そのような方法では、化学粒子４による化学触媒の要求はもはや必要でない。ＶＬＳメカニズムで触媒粒子４に活性化のためにインキュベーション時間は、気相輸送限定レジームでは、例えばＳｉのような多結晶半導体材料の形成を始めるための臨界パラメータとなることが見出された。
ＶＬＳメカニズムを迅速に活性化するために、多結晶半導体材料の成長プロセスが始まる場合、触媒粒子４が既に液体形状であることが有利である。液体の触媒粒子中で、例えばＳｉのような半導体材料が速く拡散するおかげで、ＶＬＳメカニズムの活性化が迅速になる。
触媒材料の好ましい例はインジウム（Ｉｎ）である。上述のように、Ｉｎは１５７℃の共晶温度を有し、これは実質的に溶融温度１６０℃と同じである。Ｉｎ−Ｓｉ共晶合金は、１０−８ａｔ％Ｓｉの、Ｓｉの低い溶解度を示す。インジウム粒子は、多結晶Ｓｉ形成のサイトとしてすぐに働くことが見出された。その主な理由は、プロセス温度がＩｎの溶融温度より高いため、多結晶シリコンの成長プロセスが始まる時に、触媒材料が既に液体状態であることである。前駆体ガスからすでに液体の粒子を通るＳｉの速い拡散のために、ＶＬＳメカニズムの活性化はこのように迅速である。粒子中の１０−８ａｔ％より僅かに高いＳｉ濃度は、液体合金を過飽和にするのに十分であることを留意すべきである。
上述のレジームに続く多結晶半導体材料層の形成は、例えばアモルファスシリコン（ａ−Ｓｉ）のようなアモルファス半導体材料の寄生堆積と競争する。この場合、例えばＳｉ堆積のような選択半導体堆積の要求は厳しくなり、ＶＬＳ成長のための触媒粒子の迅速な活性化が困難になる。例えばＳｉのような半導体材料と触媒材料との過飽和液体合金を作成するための熱力学パラメータおよび速度パラメータは、ＶＬＳメカニズムの活性化のためのインキュベーション時間中に、基本的な役割を果たす。
例えば多結晶Ｓｉのような多結晶半導体材料層中の粒径は、多結晶化において重要な役割を果たす。例えば、異なる温度３００℃、４００℃、および５００℃で行われる多結晶Ｓｉの形成は、シリコンが形成される温度が低いほど、形成される半導体材料の結晶性が良くなることを示す。これは、温度が低いほど、粒径が大きくなることを示す。これは、図６〜図８に示される。図６は、５００℃の温度で堆積した多結晶Ｓｉ層のＳＥＭ写真であり、図７は、４００℃の温度で堆積した多結晶Ｓｉ層のＳＥＭ写真であり、図８は、３００℃の温度で堆積した多結晶Ｓｉ層のＳＥＭ写真であり、すべて本発明の具体例かかる方法を用いるものである。それらの写真から、温度が下がると、粒径が大きくなることが明らかになる。これは、また、５００℃（曲線８：最も低いピーク）、４００℃（曲線９：最も高いピーク）、および３００℃（曲線１０：真ん中のピーク）で形成された多結晶シリコン層で行ったＸＲＤ（Ｘ線回折）測定を示す図９にも示されている。この図面から、ＦＷＨＭ（半値全幅）は、より低温において小さくなることが分かる。これは、多結晶シリコンの粒径が、堆積温度の減少とともに大きくなることを示す。
ＸＲＤ測定から、粒径は、以下のデバイ・シェラー（Debye-Sherrer）の式を用いて見積もられる。
ｄ＝（０．９＊λ）／（Δ＊ｃｏｓθ）
（１）
ここで、ｄは粒径、λはＸＲＤ実験に用いられるＸ線の波長、Δは異なるピークのＦＷＨＭ、θは回折ピークに対応する角度である。
約８ｍｍ、９ｍｍ、および１５ｍｍの粒径は、５００℃、４００℃、３００℃のそれぞれにおける多結晶シリコンの形成について、式（１）を用いて見積もられる。図１０は、多結晶シリコンが形成された温度の関数としての、見積もられた粒径を示す。
５００℃より高い温度では、１次元（１Ｄ）成長が、２Ｄ成長より優先されることが見出された。換言すれば、５００℃より高い温度では、例えばシリコンのような多結晶半導体材料層がもはや形成されず、例えばシリコンナノワイヤ等のシリコンナノ構造のような細長い半導体ナノ構造が形成される。これは図１１に模式的に示され、半導体材料がシリコン、触媒材料がインジウムで、１０８〜１０９粒子／ｃｍ２のオーダーの触媒粒子密度で、１０ｎｍと２００ｎｍの間の粒子サイズを用いて、２０ＷのＲＦパワーを有する直接プラズマを用いて実験的に研究された。
図１１は、６００℃より高い温度において、例えばシリコンナノワイヤ等のシリコンナノ構造１２のような細長い半導体ナノ構造の形成が非常に明白であり、これは、使用される触媒粒子４の初期直径と、成長が行われる時間に依存して、１ｎｍと２００ｎｍの間の寸法で、細長い半導体ナノ構造１２が形成できることを意味する。５００℃と６００℃の間の温度において、例えばシリコンナノ構造１２のような細長い半導体ナノ構造の形成は、より高い温度ほど明確ではないが、細長いナノ構造１２の形成、即ち１Ｄ成長は、多結晶シリコン材料層の形成、即ち２Ｄ成長より、なおも優先されている。５００℃より低い温度では、多結晶シリコン材料層の形成、即ち２Ｄ成長が、細長いナノ構造１２の形成、即ち１Ｄ成長よりも優先される。
触媒粒子４は、例えば１０８〜１０９粒子／ｃｍ２のオーダーの密度で、１ｎｍと２００ｎｍの間の直径で提供される。本発明の具体例では、より高い密度の触媒粒子４を提供しても良い。
このように、本発明の具体例では、触媒材料、触媒密度、および例えばプラズマパワー、前駆体ガス濃度、およびプロセス温度のような成長条件が上述のように最適化され、例えばシリコンナノ構造等のナノワイヤのような細長い半導体ナノ構造よりむしろ、例えばＳｉのような多結晶半導体材料層が形成される。
半導体材料中での触媒材料の低い溶解度と、例えばＳｉに対するＩｎの低い濡れ性のような、半導体材料に対する触媒材料の低い濡れ性により、例えばＩｎ粒子のような触媒粒子４は、例えばシリコン層のような多結晶半導体層６の形成後に、容易に除去できる。多結晶半導体層６の形成後に、触媒粒子４は多結晶半導体層６の上にあり、このように層６の中には溶けない。このように、触媒粒子４は、例えば、ウエットエッチング等の湿式除去工程のような好適な除去工程の手段を用いて容易に除去できる。
本発明の具体例では、この方法は更に前駆体ガスにＨ２を追加することを含む。Ｈ２の追加は、２面の作用を有する。例えばａ−Ｓｉのようなアモルファス半導体材料のエッチングを促進し、これにより、基板１の上に存在する、例えばａ−Ｓｉのようなアモルファス半導体材料の量を減らす。これはまた、基板１の表面上に、例えばＳｉ−Ｈ終端のような、Ｈ終端の形成を通じて、例えばａ−Ｓｉ堆積のようなアモルファス半導体材料の堆積を妨げる。このように、前駆体ガスへのＨ２の追加は、半導体材料の多結晶化を増加する。更に、前駆体ガスへのＨ２の追加は、形成される多結晶半導体材料の粒径に影響する。Ｈ２をより多く追加すると、粒径もより大きくなる。Ｈ２は、半導体前駆体ガスの分圧が０．０５Ｔｏｒｒより低くならないような適当な濃度で加えられる。
本発明の更なる具体例では、この方法は更に、前駆体ガスに、プラズマチャンバ中でより高い圧力を得るために、例えばＡｒ等の不活性ガスのようなキャリアガスを加える工程を含んでも良い。
本発明の更なる具体例では、方法は、更に、多結晶半導体層の均一ドーピングのようなドーピング工程を含んでも良い。ドーピングは、多結晶半導体材料層の形成中に行われても良い。例えば、ｐ型ドーピングを得るために、少なくとも１つのドーパント元素がｐ型ドーパント元素であり、例えばＡｌまたはＧａでも良い。ｎ型ドーピングを得るために、少なくとも１つのドーパント元素がｎ型ドーパント元素であり、例えばＳｂでも良い。
本発明の具体例では、当業者に知られているように、ドーピングは、前駆体ガス中にドーパント元素を混ぜることにより行われる。
本発明の他の具体例では、ドーピングは、触媒材料と共に少なくとも１つのドーパント元素を含む触媒粒子を提供することにより行われる。少なくとも１つのドーパント元素は、多結晶半導体材料中に実質的に完全に溶けることにより、成長中に、多結晶半導体材料をドーピングするのに役立つ。「実質的に完全に溶ける」とは、少なくとも１つのドーパント元素の９５％以上、または少なくとも１つのドーパント元素の９９％以上のように、少なくとも１つのドーパント元素の９０％以上が得られた多結晶半導体層中に溶けることを意味する。
それらに後者の具体例では。均一ドーピングが得られる。更に、後者の方法では、多結晶半導体材料中で、例えば１０１７原子／ｃｍ３より低いドーパント濃度のような、定ドーパント濃度を得ることが可能である。ドーパント濃度は、多結晶半導体層の成長速度により決められる。なぜならば、液相からの成長に対するドーパント元素の析出係数は、殆ど時間成長速度依存であるからである。
ドープされた多結晶半導体材料を得るための方法は、多結晶半導体材料層の形成中に半導体材料中に少なくとも部分的の溶ける触媒材料を選択することによる。
例
例によれば、インジウム（Ｉｎ）は、触媒材料として使用される。Ｉｎは１６０℃の溶融温度を有し、多結晶シリコン層６の形成のためのこの実験で使用される３００℃の温度では液体状態である。
多結晶シリコン層の形成は、上述のようにＲＦプラズマ源を備えたＣＶＤチャンバ中で、ＶＬＳ成長を用いて、以下の方法で行われた。
１）１０８〜１０９粒子／ｃｍ２のオーダーの密度で、１ｎｍと２００ｎｍの間の直径を有する触媒粒子４を堆積
２）２分間で３００℃まで加熱
３）Ｈ２予備洗浄、２００ｓｃｃｍ、Ｐ＝１０００ｍＴｏｒｒ、ＲＦ＝１００Ｗ、１分
４）１０ｍＴｏｒｒまで吸引
５）プラズマ堆積
ａ．ＳｉＨ４＝２０ｓｃｃｍ、Ｈ２＝１０ｓｃｃｍ、
Ａｒ＝１０ｓｃｃｍ（２：１：１）
ｂ．Ｐ＝５００ｍＴｏｒｒ
ｃ．ＲＦ＝２０Ｗ
ｄ．Ｔ＝３００℃
ｅ．時間＝１０分
６）１０ｍＴｏｒｒまで吸引
実験では、ＣＶＤチャンバの以下のセッティングが用いられた。２００ｍｍウエハ直接プラズマチャンバ、壁面冷却リアクタ、ＲＦ１３．２６ＭＨｚ、０．０２−０．１Ｗ／ｃｍ２電力密度範囲、上部電極（ＲＦ）と下部電極（ウエハステージ）との間隔：２０ｍｍ。勿論セッティングは装置に依存する。
この実験の結果を図８および図９（曲線１０）に示す。上述のように、約１５ｎｍの粒子サイズが得られた。
ＳｉＨ４／Ａｒ混合物中へのＨ２の追加は、２：１：１の比率であるため、ａ−Ｓｉの形成は、上で検討したように減少する。
Ｓｉに対するＩｎの低い濡れ性（室温での接触角度＞１００°）のため、多結晶シリコン層の形成後に、Ｉｎ触媒粒子は容易に除去することができる。多結晶シリコン層６の形成後、Ｉｎ触媒４は層６の上に位置し、層６中には溶けない。これにより、Ｉｎ触媒４は例えばウエットエッチングのようなウエット除去工程の手段により容易に除去することができる。
本発明のデバイスについて、好適な具体例、特定の構造および構成について、材料と同様にここで検討したが、形態や細部における多くの変形や修正は、添付の請求項により限定されたこの発明の範囲から離れることなく行うことができる。例えば、上述のように、本発明の具体例にかかる方法は、例えばＧｅまたはＳｉＧｅのようなシリコン以外の多結晶半導体材料層の形成にも用いることができる。この方法は、ＩＩＩ−Ｖ半導体材料（例えばＧａＡｓ、ＩｎＰ）のような他の多結晶半導体材料層を得るためにも用いることができる。

Claims (12)

  1. 基板（１）の上に多結晶半導体材料層（６）を形成する方法であって、
    基板（１）の上に少なくとも１つの触媒粒子（４）を提供する工程であって、少なくとも１つの触媒粒子（４）は、Ｇａ、Ｉｎ、Ｔｌ、Ｂｉ、Ｓｎ、Ｃｄ、Ｐｄ、及びＺｎのいずれかで構成される触媒粒子の群の中から選択された触媒材料を含む工程と、
    該触媒材料と半導体材料とを用いて触媒材料／半導体材料の合金を形成する工程と、
    ５００℃より低い温度で、半導体材料源からなる前駆体ガスのプラズマ強化によるＶＬＳ成長法を用いて基板（１）の上に多結晶半導体材料層（６）を形成し、これにより少なくとも１つの触媒材料（４）を開始剤として用いる工程であって、該前駆体ガスから形成された該半導体材料は、触媒材料／半導体材料の合金中で、３０ａｔ％以下の低い溶解度を有する工程と、を含む方法。
  2. 更に、前駆体ガスにＨ２を加える工程を含む請求項１に記載の方法。
  3. 基板（１）の上に多結晶半導体材料層（６）を形成する工程は、１６０℃と３５０℃との間の温度で行われる請求項１または２に記載の方法。
  4. 更に、不活性ガスを前駆体ガスに加える工程を含む請求項１〜３のいずれかに記載の方法。
  5. プラズマ強化は、１０Ｗと４０Ｗの間の電力を用いた高電力プラズマであるプラズマを用いる請求項１〜４のいずれかに記載の方法。
  6. 触媒材料は、触媒材料／半導体材料の合金を形成し、この合金中で、前駆体ガスからの半導体材料は０．００４ａｔ％と３０ａｔ％の間の低い溶解度を有する請求項１〜５のいずれかに記載の方法。
  7. 更に、多結晶半導体材料層（６）中にドーパント元素を供給する工程を含む請求項１〜６のいずれかに記載の方法。
  8. 触媒材料（４）は、更に、少なくとも１つのドーパント元素を含み、ドーパント元素を供給する工程は、多結晶シリコンの形成中に、少なくとも１つのドーパント元素を多結晶シリコン中に実質的に完全に溶かすことにより行われる請求項７に記載の方法。
  9. ドーパント元素を供給する工程は、少なくとも１つのドーパント元素を、前駆体ガスに組み込むことにより行われる請求項８に記載の方法。
  10. プラズマは、直接プラズマまたは遠隔プラズマである請求項１〜９のいずれかに記載の方法。
  11. 半導体デバイスの製造プロセスに対する、請求項１〜１０のいずれかに記載の方法の使用。
  12. 請求項１〜１０のいずれかに記載の方法を用いて基板の上に形成された多結晶半導体材料層（６）。
JP2009549432A 2007-02-19 2008-02-19 多結晶半導体材料層の低温形成 Active JP5363343B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US89057307P 2007-02-19 2007-02-19
US60/890,573 2007-02-19
PCT/EP2008/052018 WO2008101931A2 (en) 2007-02-19 2008-02-19 Low-temperature formation of layers of polycrystalline semiconductor material

Publications (2)

Publication Number Publication Date
JP2010519727A JP2010519727A (ja) 2010-06-03
JP5363343B2 true JP5363343B2 (ja) 2013-12-11

Family

ID=39473810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009549432A Active JP5363343B2 (ja) 2007-02-19 2008-02-19 多結晶半導体材料層の低温形成

Country Status (4)

Country Link
US (1) US7964479B2 (ja)
EP (1) EP2122667A2 (ja)
JP (1) JP5363343B2 (ja)
WO (1) WO2008101931A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8491718B2 (en) * 2008-05-28 2013-07-23 Karin Chaudhari Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon
US20090297774A1 (en) * 2008-05-28 2009-12-03 Praveen Chaudhari Methods of growing heterepitaxial single crystal or large grained semiconductor films and devices thereon
US10199518B2 (en) 2008-05-28 2019-02-05 Solar-Tectic Llc Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon
FR2985368B1 (fr) * 2012-01-04 2015-05-22 Total Sa Procede de production a basse temperature de nanostructures semi-conductrices a jonction radiale, dispositif a jonction radiale et cellule solaire comprenant des nanostructures a jonction radiale
KR101389911B1 (ko) * 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
US10196315B2 (en) * 2017-01-11 2019-02-05 General Electric Company Melt infiltration with SiGa and/or siln alloys

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3229749B2 (ja) * 1994-05-30 2001-11-19 三洋電機株式会社 多結晶半導体薄膜の製造方法及び光起電力装置
JP3432187B2 (ja) * 1999-09-22 2003-08-04 シャープ株式会社 半導体装置の製造方法
JP2001223162A (ja) * 2000-02-09 2001-08-17 Hitachi Cable Ltd 結晶シリコン半導体装置およびその製造方法
US7252811B2 (en) 2000-06-29 2007-08-07 University Of Louisville Low temperature synthesis of silicon fibers
JP4093344B2 (ja) * 2002-03-25 2008-06-04 財団法人新産業創造研究機構 ナノ微細構造体の製造方法

Also Published As

Publication number Publication date
WO2008101931A2 (en) 2008-08-28
WO2008101931A3 (en) 2008-11-13
US7964479B2 (en) 2011-06-21
JP2010519727A (ja) 2010-06-03
US20110045662A1 (en) 2011-02-24
EP2122667A2 (en) 2009-11-25

Similar Documents

Publication Publication Date Title
Iacopi et al. Plasma-enhanced chemical vapour deposition growth of Si nanowires with low melting point metal catalysts: an effective alternative to Au-mediated growth
JP5363343B2 (ja) 多結晶半導体材料層の低温形成
Tchernycheva et al. Temperature conditions for GaAs nanowire formation by Au-assisted molecular beam epitaxy
He et al. Large Polycrystalline Silicon Grains Prepared by Excimer Laser Crystallization of Sputtered Amorphous Silicon Film with Process Temperature at 100 C
US7282381B2 (en) Method of producing self supporting substrates comprising III-nitrides by means of heteroepitaxy on a sacrificial layer
US7727855B2 (en) Fabrication of aligned nanowire lattices
JP5231547B2 (ja) 基板上に結晶ゲルマニウム層を形成する方法
JP2008528412A (ja) 方向性が制御されたナノウィスカーの成長
JP2002313721A (ja) 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器
US7745315B1 (en) Highly aligned vertical GaN nanowires using submonolayer metal catalysts
Liudi Mulyo et al. The influence of AlN buffer layer on the growth of self-assembled GaN nanocolumns on graphene
Yamaha et al. Effect of Sn on crystallinity and electronic property of low temperature grown polycrystalline-Si1− x− yGexSny layers on SiO2
JP2708559B2 (ja) 結晶性半導体膜の形成方法
Eygi et al. Effect of Au on the crystallization of germanium thin films by electron-beam evaporation
US20090246460A1 (en) Structure And Method For Forming Crystalline Material On An Amorphous Structure
Kendrick et al. Silicon nanowire growth on poly‐silicon‐on‐quartz substrates formed by aluminum‐induced crystallization
KR20120023436A (ko) 갈륨 나이트라이드 나노와이어의 수직 성장 방법
JP5538104B2 (ja) 基板上に単結晶層を作製する方法
KR100569881B1 (ko) 실리사이드 에피택시층을 이용한 고품위 실리콘 박막의전이방법
JP5911478B2 (ja) 単結晶シートの製造のための方法およびデバイス
JP3482781B2 (ja) 窒化物化合物半導体層の形成方法
Nakagawa et al. Orientation control of location-controlled Si crystal grain by combining Ni nano-imprint and excimer laser annealing with Si double-layer process
Gaiduk et al. Structural Changes in SiGe/Si Layers Induced by Fast Crystallization
JPWO2002040751A1 (ja) 目的膜の製造方法及びそれによって得られた目的膜並びに複層構造物
Goldthorpe Synthesis and characterization of germanium nanowires and germanium/silicon radially heterostructured nanowires

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130905

R150 Certificate of patent or registration of utility model

Ref document number: 5363343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250