JP5358867B2 - ディスプレイパネル - Google Patents

ディスプレイパネル Download PDF

Info

Publication number
JP5358867B2
JP5358867B2 JP2005224079A JP2005224079A JP5358867B2 JP 5358867 B2 JP5358867 B2 JP 5358867B2 JP 2005224079 A JP2005224079 A JP 2005224079A JP 2005224079 A JP2005224079 A JP 2005224079A JP 5358867 B2 JP5358867 B2 JP 5358867B2
Authority
JP
Japan
Prior art keywords
linear expansion
expansion coefficient
film
electrode
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005224079A
Other languages
English (en)
Other versions
JP2007041203A (ja
Inventor
忠久 当山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005224079A priority Critical patent/JP5358867B2/ja
Publication of JP2007041203A publication Critical patent/JP2007041203A/ja
Application granted granted Critical
Publication of JP5358867B2 publication Critical patent/JP5358867B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、ディスプレイパネルに係り、特に、発光素子を用いたディスプレイパネルに関する。
近年、CRT(Cathode Ray Tube)に代替する新たな映像表示方式を利用した表示装置として、液晶パネルを利用した液晶ディスプレイ(LCD:Liquid Crystal Display)、エレクトロルミネッセンス(EL:Electro Luminescence)現象を利用したELディスプレイ、プラズマディスプレイパネル(以下、PDP:Plasma Display Panel)を利用したプラズマディスプレイ等が開発されている。
このうち、ELディスプレイには、エレクトロルミネッセンス素子(以下、EL素子)に無機化合物を用いた無機ELディスプレイと、有機化合物を用いた有機ELディスプレイとに大別され、カラー化が容易であり、無機ELディスプレイと比較して低電圧での動作が可能であるとの観点から、有機ELディスプレイの開発が進められている。
この有機ELディスプレイに用いられる有機ELディスプレイパネルの駆動方式は、パッシブマトリクス駆動方式と、アクティブマトリクス駆動方式とが挙げられ、アクティブマトリクス駆動方式を採用した有機ELディスプレイパネルは、高コントラストかつ高精細であるため、パッシブマトリクス駆動方式よりも優れている。
従来のアクティブマトリクス駆動方式の有機ELディスプレイパネルにおいては、2つの薄膜トランジスタが画素毎に設けられている(例えば、特許文献1参照)。このようなアクティブマトリクス駆動方式のディスプレイを製造するに際しては、薄膜トランジスタを画素毎にパターニングしたトランジスタアレイ基板を作製した後、そのトランジスタアレイ基板の表面に有機エレクトロルミネッセンス素子を画素毎にパターニングするようになっている。ここで、薄膜トランジスタのパターニングした後に有機エレクトロルミネッセンス素子をパターニングするのは、薄膜トランジスタをパターニングする際の温度が有機エレクトロルミネッセンス素子の耐熱温度を越えてしまうためである。
また、画素毎に薄膜トランジスタがパターニングされているため、複数の有機エレクトロルミネッセンス素子をマトリクス状にパターニングするに際して薄膜トランジスタに接続する下層側のサブピクセル電極を画素毎に独立するようパターニングする。一方、対向電極は、全ての有機エレクトロルミネッセンス素子に共通電極としてベタ一面に成膜する。
特開平8−330600号公報
しかしながら、上述した特許文献1に記載のディスプレイパネルの構造の場合、有機EL層を液体の状態で塗布して乾燥させて成膜、つまり湿式成膜で電極上に形成しようとすると、電極の周囲に不規則に流れて出てしまい、有機EL層を所望の厚さで均一に成膜することができない。これに対して、図4に示すように、下地層101上の電極102の周囲に隔壁104を設けることによって、電極102の表面に塗布される液体の有機EL材料に流れを堰き止めることができる。ここで、電極102は液体に対して十分な濡れ性がなく、プラズマ処理等の親水化処理を行っても経時的に親水性が低下してしまうため、電極102の周囲に親水性のSiN膜103を設けることによって面内に均一な膜厚の有機EL層を成膜することが可能となる。しかしSiN膜103は線膨張係数が5ppm/℃以下と、下地層101の一般的な材料の線膨張係数よりも極端に小さく、製造過程において加熱処理での下地層101の熱膨張に耐えきれなくなり、SiN膜103に亀裂、いわゆるクラック105が発生してしまい、ときにはこのクラック105が下地層101にまで及ぶことがあるといった問題が生じている。
本発明は前記した点に鑑みてなされたものであり、隔壁を密着するとともにクラックの発生を防止することが可能なディスプレイパネルを提供することを目的とする。
以上の課題を解決するために、請求項1に記載の発明に係るディスプレイパネルは、
絶縁性を有する絶縁層と、
前記絶縁層の上面に設けられた電極と、
前記電極の周囲に設けられた熱応力緩和膜と、
前記熱応力緩和膜の上面に設けられた隔壁と
を具備し、
前記絶縁層は感光性樹脂又は熱硬化性樹脂の何れかであり、
前記隔壁は金属であり、
前記絶縁層の線膨張係数は前記隔壁の線膨張係数より大きく、
前記熱応力緩和膜は、線膨張係数の値が前記絶縁層の線膨張係数と前記隔壁の線膨張係数との間の値を有する樹脂であることを特徴とする。
請求項2に記載の発明に係るディスプレイパネルは、前記隔壁が、銅(線膨張係数:16〜17ppm/℃)、金(線膨張係数:13〜15ppm/℃)、ニッケル(線膨張係数:13〜14ppm/℃)、クロム(線膨張係数:4〜6ppm/℃)及びタングステン(線膨張係数:4〜5ppm/℃)の何れか、又はこれらの何れかを主成分とする合金であり、
前記熱応力緩和膜は、アクリル樹脂、尿素樹脂、シリカ高充填エポキシ樹脂、フェノール樹脂、メラミン樹脂及びエポキシ樹脂の何れかであって、線膨張係数の値が20〜50ppm/℃あることを特徴とする。
請求項3に記載の発明に係るディスプレイパネルは、前記絶縁層が、アクリル系感光性樹脂を有する平坦化膜であり、線膨張係数の値が70〜80ppm/℃であることを特徴とする。
請求項4に記載の発明に係るディスプレイパネルは、
前記絶縁層は、コンタクトホールが設けられ、
前記電極は、前記コンタクトホールに設けられた導電体を被覆することによって前記導電体と接続され、
前記熱応力緩和膜は、前記電極の周端及び電極における前記導電体との接続部を被覆するように設けられていることを特徴とする。
請求項5に記載の発明に係るディスプレイパネルは、前記電極が、当該電極の上面に有機EL層が設けられていることを特徴とする。
本発明によれば、熱履歴によるクラックの発生を防止することができる。
以下、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
図1から図3を参照しながら、本発明に係るディスプレイパネルについて説明する。
まず始めに、図1を参照しながら、ディスプレイパネル1の平面構成について説明する。
ここで、図1は、ディスプレイパネル1の概略構成を示す平面図である。
本実施形態におけるディスプレイパネル1は、図1に示すように、画素がマトリクス状に配置されている。これらの画素は、略長方形状の1ドットの赤サブピクセルPと、1ドットの緑サブピクセルPと、1ドットの青サブピクセルPとから構成されており、各サブピクセルPは、画素3において、互いの長手方向(以下、垂直方向)が平行となるように、かつ、長手方向と直交する方向(以下、水平方向)に赤サブピクセルP、緑サブピクセルP、青サブピクセルPの順の繰り返しとなるように配列されている。
このディスプレイパネル1においては、サブピクセルPに各種の信号を出力するために、複数の走査線X、信号線Y及び供給線Zが設けられている。走査線X及び供給線Zは水平方向に延在し、信号線Yは垂直方向に延在している。ここで、mドットのサブピクセルPが水平方向に配列されている場合(但し、mは3の倍数)、m本の信号線Yが互いに平行となるように設けられ、nドットのサブピクセルPが垂直方向に配列されている場合(但し、nは2以上の整数)、n本の走査線X及びn本の供給線Zが互いに平行となるように設けられている。また、走査線Xと、供給線Zとは、水平方向に沿って交互に配列されている。
次に、図2を参照しながら、サブピクセルPの回路構成について説明する。
ここで、図2は、各サブピクセルPにおける回路構成を示す等価回路図である。
何れのサブピクセルPも同様に構成されており、1ドットのサブピクセルPには、図2に示すように、有機EL素子20と、いずれもNチャネル型アモルファスシリコン薄膜トランジスタであるスイッチトランジスタ21、保持トランジスタ22及び駆動トランジスタ23と、キャパシタ24とが具備されている。これら薄膜トランジスタは、全てポリシリコントランジスタでもよく、Pチャネル型、或いはNチャネル型及びPチャネル型の組合せでもよい。
有機EL素子20は、画素電極としてサブピクセル電極20aと、有機EL層20b(図3に図示)と、対向電極20cとを有しており、このうち対向電極20cは、金属隔壁Wに導通されている。
スイッチトランジスタ21は、ソース21sと、ドレイン21dと、ゲート21gとを有する。このうち、ソース21sは、信号線Yと導通され、ドレイン21dは、有機EL素子20のサブピクセル電極20aと、駆動トランジスタ23のソース23sと、キャパシタ24の電極24bとに導通され、ゲート21gは、保持トランジスタ22のゲート22gと、走査線Xと導通されている。
保持トランジスタ22は、ソース22sと、ドレイン22dと、ゲート22gとを有する。このうち、ソース22sは、駆動トランジスタ23のゲート23gと、キャパシタ24の電極24Aと導通され、ドレイン22dは、駆動トランジスタ23のドレイン23dと、供給線Zと導通され、ゲート22gは、スイッチトランジスタ21のゲート21gと、走査線Xとに導通されている。なお、保持トランジスタ22のドレイン22dは、駆動トランジスタ23のドレイン23dと導通せずに走査線Xに接続されていてもよい。
駆動トランジスタ23は、ソース23sと、ドレイン23dと、ゲート23gとを有する。このうち、ソース23sは、有機EL素子20のサブピクセル電極20aと、スイッチトランジスタ21のドレイン21dと、キャパシタ24の電極24bとに導通され、ドレイン23dは、保持トランジスタ22のドレイン22dと、供給線Zとに導通され、ゲート23gは、保持トランジスタ22のソース22sと、キャパシタ24の電極24aとに導通されている。
なお、図2におけるスイッチトランジスタ21、保持トランジスタ22及び駆動トランジスタ23のソースとドレインとの関係は、Pチャネル型であれば逆となる。
次に、図3を参照しながら、ディスプレイパネル1の層構造について説明する。
ここで、図3は、図1に示された破断線III―IIIに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。
本実施形態におけるディスプレイパネル1には、図3に示すように、絶縁基板2が具備されており、この絶縁基板2の上面には、ゲート絶縁膜31がベタ一面に成膜されている。また、このゲート絶縁膜31の上面には、スイッチトランジスタ21、保持トランジスタ22、駆動トランジスタ23及びキャパシタ24が配設されており、これらスイッチトランジスタ21、保持トランジスタ22、駆動トランジスタ23及びキャパシタ24は、共通のトランジスタ保護絶縁膜32によって被覆されている。
上述したスイッチトランジスタ21、保持トランジスタ22及び駆動トランジスタ23は、いずれも逆スタガ構造の薄膜トランジスタであり、このうちスイッチトランジスタ21は、絶縁基板2の上面に形成されたゲート21gと、ゲート21gの上部に形成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んでゲート21gに対向した半導体膜21cと、半導体膜21cの中央部上に形成されたチャネル保護膜21pと、半導体膜21cの両端部上において互いに離間するよう形成され、チャネル保護膜21pに一部重なった不純物半導体膜21a,21bと、不純物半導体膜21aの上部に形成されたドレイン21dと、不純物半導体膜21bの上部に形成されたソース21sとを有している。半導体膜21cのチャネル領域の状態に問題がなければ、チャネル保護膜21pはなくてもよい。
また、駆動トランジスタ23は、絶縁基板2の上面に形成されたゲート23gと、ゲート23gの上部に形成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んでゲート23gに対向した半導体膜23cと、半導体膜23cの中央部上に形成されたチャネル保護膜23pと、半導体膜23cの両端部上において互いに離間するよう形成され、チャネル保護膜23pに一部重なった不純物半導体膜23a,23bと、不純物半導体膜23aの上に形成されたドレイン23dと、不純物半導体膜23bの上に形成されたソース23sとから構成されている。半導体膜23cのチャネル領域の状態に問題がなければ、チャネル保護膜23pはなくてもよい。なお、スイッチトランジスタ21、保持トランジスタ22及び駆動トランジスタ23がポリシリコントランジスタであれば、コプラナ型でもよい。
また、図3において図示されていない保持トランジスタ22も、上述したスイッチトランジスタ21及び駆動トランジスタ23と同様に構成され、半導体膜のチャネル幅、チャネル長や、チャネル長に応じたゲート、ソース、ドレインの長さの違いを除けば、同様の構造となっている。
さらに、キャパシタ24は、絶縁基板2の上面に形成された電極24aと、電極24aの上部に形成された誘導体として機能するゲート絶縁膜31と、ゲート絶縁膜31を挟んで電極24aに対向した電極24bとを有している。
上述したスイッチトランジスタ21のゲート21g、保持トランジスタ22のゲート22g、駆動トランジスタ23のゲート23g及びキャパシタ24の電極24aは、例えば、蒸着、スパッタリング等の気相成長法によって絶縁基板2上に成膜された導電性のゲートレイヤー(例えば、AlとTiからなる膜)を、フォトリソグラフィー法と、エッチング法とを用いてパターニングすることによって形成されたものである。また、走査線X及び供給線Zは、ゲートレイヤーのパターニングにより、ゲート21g,22g,23gと同時に形成されたものであって、ゲート21g,22g,23g及び電極24aと共通のゲート絶縁膜31によって被覆されている。
一方、上述したスイッチトランジスタ21のドレイン21d及びソース21s、保持トランジスタ22のドレイン22d及びソース22s、駆動トランジスタ23のドレイン23d及びソース23s並びにキャパシタ24の電極24bは、蒸着、スパッタリング等の気相成長法によってゲート絶縁膜31の上面に成膜された導電性のドレインレイヤー(例えば、Cr膜にAlとTiからなる膜を積層したもの)を、フォトリソグラフィー法と、エッチング法とを用いてパターニングすることによって形成されたものである。また、信号線Yは、ドレインレイヤーのパターニングによって各ソース21s,22s,23s及びドレイン21d,22d,23dと同時に形成されたものであって、ソース21s,22s,23s、電極24b及びドレイン21d,22d,23dと共通のトランジスタ保護絶縁膜32によって被覆されている。
トランジスタ保護絶縁膜32の上面には、感光性樹脂或いは熱硬化性樹脂を硬化させた絶縁性を有する平坦化膜33が1μm〜10μmの厚さで積層されており、平坦化膜33の表面が平坦となることにより、スイッチトランジスタ21、保持トランジスタ22、駆動トランジスタ23、キャパシタ24、走査線X、信号線Y及び供給線Zによる凹凸が解消されるようになっている。また、各サブピクセルPの駆動トランジスタ23のソース23sにおける平坦化膜33及びトランジスタ保護絶縁膜32には、コンタクトホール91が穿設されており、このコンタクトホール91には、導電性パッド92が埋設されソース23sと接続されている。
ここで、本実施形態における絶縁基板2から平坦化膜33までの積層構造を、トランジスタアレイパネル50という。
また、平坦化膜33の上面には、有機EL素子20のアノードであるサブピクセル電極20aがマトリクス状に配列されている。図1において、矩形状のサブピクセルPの位置は、サブピクセル電極20a(図3に図示)の位置を表したものである。すなわち、隣接する信号線Yの間には、サブピクセル電極20aが垂直方向に一列に配列され、走査線Xと、その下隣りの供給線Zとの間には、サブピクセル電極20aが水平方向に一列に配列されるようになっている。また、サブピクセル電極20aは、上述した導電性パッド92を覆っているので駆動トランジスタ23のソース23sと接続されている。
このようなサブピクセル電極20aは、ディスプレイパネル1が有機EL素子20の光を基板2を通して表示するボトムエミッション型の場合、気相成長法によって平坦化膜33の上面に成膜された透明導電性膜(例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)又はカドミウム−錫酸化物(CTO)等)をフォトリソグラフィー法及びエッチング法を用いてパターニングすることによって形成されるようになっている。ディスプレイパネル1が有機EL素子20の光を基板2と反対側から放出して表示するトップエミッション型の場合、サブピクセル電極20aは、アルミニウム等の光反射性の金属膜を有することが好ましく、またこの金属膜を覆うようにボトムエミッション型の際に用いる透明導電膜を成膜してもよい。
さらに、平坦化膜33の上面には、熱応力緩和膜34と、金属隔壁Wとが順次形成されている。このうち、熱応力緩和膜34は、平坦化膜33の有する線膨張係数と、金属隔壁Wの有する線膨張係数との中間程度の線膨張係数を有する物質からなる。そのため、平坦化膜33に用いられる物質の線膨張係数と、金属隔壁Wに用いられる金属の線膨張係数に応じて適宜選択されるようになっている。また、熱応力緩和膜34の一部は、サブピクセル電極20aの外縁部と重畳しており、平面視して、サブピクセル電極20aが熱応力緩和膜34によって囲繞されるようになっている。このとき、熱応力緩和膜34は、サブピクセル電極20aの周端並びにサブピクセル電極20aにおける導電性パッド92を覆う部分も重畳しているので、パターニングの際のエッチング液や有機EL層20bを湿式成膜する際に液体がサブピクセル電極20aと導電性パッド92との隙間に浸入することを防止できる。
なお、本実施形態における熱応力緩和膜34は、アクリル樹脂によって構成されているが、使用される平坦化膜33の原料と、金属隔壁Wの金属との中間程度の線膨張係数を有し、金属隔壁W及び平坦化膜33に対する密着性に優れている物質であって、適度の親液性があれば、特に限定されるものではなく、例えば、尿素樹脂(線膨張係数:20〜30ppm/℃)、シリカ高充填エポキシ樹脂(線膨張係数:20〜30ppm/℃)、フェノール樹脂(線膨張係数:30〜40ppm/℃)、メラミン樹脂(線膨張係数:30〜40ppm/℃)又はエポキシ樹脂(線膨張係数:40〜50ppm/℃)等であってもよい。
また、本実施形態において適用可能なアクリル樹脂の具体例としては、PC−403(JSR社製)や、FPR−510(ナガセケミカル社製)等が挙げられる。
一方、金属隔壁Wは、銅(線膨張係数:16〜17ppm/℃)、銀(線膨張係数:18〜19ppm/℃)、金(線膨張係数:13〜15ppm/℃)、アルミ(線膨張係数:22〜24ppm/℃)、ニッケル(線膨張係数:13〜14ppm/℃)、チタン(線膨張係数:8〜9ppm/℃)、クロム(線膨張係数:4〜6ppm/℃)、タングステン(線膨張係数:4〜5ppm/℃)、又はそれらを主成分とする合金からなり、図1に示すように、垂直方向のサブピクセル電極20aの列と、隣接するサブピクセル電極20aの列との間において垂直方向に延在しており、平面視して、信号線Yと重畳するようになっている。このような金属隔壁Wは、金属ナノペーストを硬化させたものであり、トランジスタ21,22,23の各電極、走査線X、信号線Y及び供給線Zよりも厚さ寸法が大きく、補助的な配線として機能するようになっている。また、金属隔壁Wは、サブピクセルPが配列されている画素領域の外側において、互いに接続されている。
上述したサブピクセル電極20a及び熱応力緩和膜34の上面には、単層或いは二層以上の有機化合物含有層からなる有機EL層20bが積層されている。図3では、有機EL層20bは、サブピクセル電極20aから正孔輸送層20d、発光層20eと順次積層された二層構造を有し、正孔輸送層20dは、導電性高分子であるPEDOT(Poly(3,4-Ethylene Dioxy Thiophene))及びドーパントであるPSS(Poly Styrene Sulfonate)からなり、発光層20eは、ポリフェニレン系或いはポリフルオレン系発光材料等の高分子層からなる。この有機EL層20bは、サブピクセルPが赤の場合には、特に、発光層20eが赤色に発光し、サブピクセルPが緑の場合には、有機EL層20bが緑色に発光し、サブピクセルPが青の場合には有機EL層20bが青色に発光するようになっている。
なお、有機EL層20bは、サブピクセル電極20aから順に正孔輸送層、発光層、電子輸送層となる三層構造であってもよく、サブピクセル電極20aから順に発光層、電子輸送層となる二層構造であっても、それ以外であってもよい。
上述した有機EL層20bは、例えば、インクジェット法等の湿式塗布法によって成膜されるようになっている。この場合、PEDOT及びPSSを含有する有機化合物含有液を、サブピクセル電極20aに塗布させることで正孔輸送層20dを成膜させた後、この正孔輸送層20dの上面に、ポリフェニレン系或いはポリフルオレン系発光材料を含有する有機化合物含有液を塗布することで発光層20eが成膜されるようになっているが、厚膜の金属隔壁Wよって隣接するサブピクセル電極20aに塗布された有機化合物含有液が金属隔壁Wを越えて混入することを防止することが可能なようになっている。
また、有機EL層20b及び金属隔壁Wの上面には、有機EL素子20のカソードである対向電極20cが成膜されている。この対向電極20cは、全てのサブピクセルPに共通して形成された共通電極であって、ベタ一面に成膜されている。
上述した対向電極20cは、サブピクセル電極20aよりも仕事関数の低い材料を含んで形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金を含んで形成されている。
なお、対向電極20cは、上記各種材料の層が積層された積層構造となっていてもよいし、以上の各種材料の層に加えて金属層が堆積した積層構造となっていてもよい。具体的には、有機EL層20bの上面側に設けられた低仕事関数の高純度のバリウム層と、バリウム層を被覆するように設けられたアルミニウム層とからなる積層構造や、有機EL層20b側に設けられたリチウム層と、バリウム層を被覆するように設けられたアルミニウム層とからなる積層構造が挙げられる。
ここで、本実施形態においては、サブピクセル電極20a、有機EL層20b、対向電極20cの順に積層されたものを有機EL素子20とする。
さらに、上述した対向電極20cの上面には、封止保護絶縁膜56が成膜されている。この封止保護絶縁膜56によって、対向電極20cの上面全体が被覆されることで、対向電極20cの劣化が防止されるようになっている。
なお、本実施形態におけるディスプレイパネル1をトップエミッション型として用いる場合には、対向電極20c及び封止保護絶縁膜56を薄膜に形成することより、または対向電極20c及び封止保護絶縁膜56に透明な材料を用いることにより、対向電極20c及び封止保護絶縁膜56の可視光透過性の向上を図ってもよい。
次に、本発明に係るディスプレイパネルの実施例について説明する。
本実施例におけるディスプレイパネル1は、平坦化膜33にアクリル系感光性樹脂を、金属隔壁Wに銅をそれぞれ用いた。ここで、アクリル系感光性樹脂の一般的な線膨張係数は70〜80ppm/℃であり、銅の一般的な線膨張係数の値は、16〜17ppm/℃である。また、熱応力緩和膜34には、線膨張係数が40〜50ppm/℃であるエポキシ系樹脂を用いた。
その結果、平坦化膜33と金属隔壁Wとの中間程度の線膨張係数を有する熱応力緩和膜34により、平坦化膜33と金属隔壁Wとの間に生ずる線膨張圧縮を緩和することで、熱履歴による平坦化膜33におけるクラックの発生を軽減することが判明した。平坦化膜のような有機絶縁膜の線膨張係数は大きく、金属隔壁Wのような金属の線膨張係数は小さいので、平坦化膜33上に直接金属隔壁Wを形成すると、線膨張係数が大きく異なるために加熱または冷却による平坦化膜33と金属隔壁Wとの界面での伸び応力や縮み応力の不均衡により金属隔壁Wが剥離しやすいといった問題を生じるが、中間の線膨張係数を有する熱応力緩和膜34を介在させることで互いの界面での応力の不均衡の程度を小さくして金属隔壁Wの剥離を解消するだけでなく、熱応力緩和膜34自体にクラックが生じにくくなるので、平坦化膜33にクラックが生じることもない。また熱応力緩和膜34が有機EL層20bとなる液体との親和性もよいので、良好に成膜できるといった効果をもたらす。
以上より、本実施形態におけるディスプレイパネル1によれば、絶縁性を有する平坦化膜33と、平坦化膜33の上面に設けられたサブピクセル電極20aと、サブピクセル電極20aの周囲に設けられた熱応力緩和膜34と、熱応力緩和膜34の上面に設けられた金属隔壁Wとを具備し、熱応力緩和膜34の線膨張係数が、平坦化膜33の線膨張係数と金属隔壁Wの線膨張係数との間の値であるので、製造工程における加熱冷却処理に伴う平坦化膜33の伸縮を抑制することが可能となり、これによって、熱履歴による平坦化膜33のクラックの発生を防止することができる。
ディスプレイパネルの構造の概略を示す平面図である。 サブピクセルの等価回路図である。 図1における面III―IIIを示す縦断面図である。 ディスプレイパネルのクラック発生時の態様を示す概念図である。
符号の説明
1 ディスプレイパネル
20a サブピクセル電極
20b 有機EL層
33 平坦化膜
34 熱応力緩和膜
91 コンタクトホール
92 導電性パッド
W 金属隔壁

Claims (5)

  1. 絶縁性を有する絶縁層と、
    前記絶縁層の上面に設けられた電極と、
    前記電極の周囲に設けられた熱応力緩和膜と、
    前記熱応力緩和膜の上面に設けられた隔壁と、
    を具備し、
    前記絶縁層は感光性樹脂又は熱硬化性樹脂の何れかであり、
    前記隔壁は金属であり、
    前記絶縁層の線膨張係数は前記隔壁の線膨張係数より大きく、
    前記熱応力緩和膜は、線膨張係数の値が前記絶縁層の線膨張係数と前記隔壁の線膨張係数との間の値を有する樹脂であることを特徴とするディスプレイパネル。
  2. 前記隔壁は、銅(線膨張係数:16〜17ppm/℃)、金(線膨張係数:13〜15ppm/℃)、ニッケル(線膨張係数:13〜14ppm/℃)、クロム(線膨張係数:4〜6ppm/℃)及びタングステン(線膨張係数:4〜5ppm/℃)の何れか、又はこれらの何れかを主成分とする合金であり、
    前記熱応力緩和膜は、アクリル樹脂、尿素樹脂、シリカ高充填エポキシ樹脂、フェノール樹脂、メラミン樹脂及びエポキシ樹脂の何れかであって、線膨張係数の値が20〜50ppm/℃あることを特徴とする請求項1に記載のディスプレイパネル。
  3. 前記絶縁層は、アクリル系感光性樹脂を有する平坦化膜であり、線膨張係数の値が70〜80ppm/℃であることを特徴とする請求項1又は請求項2に記載のディスプレイパネル。
  4. 前記絶縁層は、コンタクトホールが設けられ、
    前記電極は、前記コンタクトホールに設けられた導電体を被覆することによって前記導電体と接続され、
    前記熱応力緩和膜は、前記電極の周端及び該電極における前記導電体との接続部を被覆するように設けられていることを特徴とする請求項1〜請求項3のいずれか一項に記載のディスプレイパネル。
  5. 前記電極は、当該電極の上面に有機EL層が設けられていることを特徴とする請求項1〜請求項4のいずれか一項に記載のディスプレイパネル。
JP2005224079A 2005-08-02 2005-08-02 ディスプレイパネル Expired - Fee Related JP5358867B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005224079A JP5358867B2 (ja) 2005-08-02 2005-08-02 ディスプレイパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005224079A JP5358867B2 (ja) 2005-08-02 2005-08-02 ディスプレイパネル

Publications (2)

Publication Number Publication Date
JP2007041203A JP2007041203A (ja) 2007-02-15
JP5358867B2 true JP5358867B2 (ja) 2013-12-04

Family

ID=37799254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005224079A Expired - Fee Related JP5358867B2 (ja) 2005-08-02 2005-08-02 ディスプレイパネル

Country Status (1)

Country Link
JP (1) JP5358867B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583731B2 (en) 2012-09-13 2017-02-28 Panasonic Intellectual Property Management Co., Ltd. Organic electroluminescence element
TWI723416B (zh) * 2018-06-05 2021-04-01 南韓商Lg化學股份有限公司 封裝膜
CN111554825B (zh) * 2020-04-29 2022-03-22 云谷(固安)科技有限公司 阵列基板、显示面板及阵列基板的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135753A (ja) * 1999-11-05 2001-05-18 Sumitomo Metal Electronics Devices Inc 半導体モジュール用基板及びその製造方法
JP2005196225A (ja) * 2001-01-18 2005-07-21 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2004095482A (ja) * 2002-09-03 2004-03-25 Chi Mei Electronics Corp 画像表示装置
JP4556566B2 (ja) * 2003-11-11 2010-10-06 セイコーエプソン株式会社 電気光学装置および電子機器

Also Published As

Publication number Publication date
JP2007041203A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
US10910587B2 (en) Organic light emitting diode display device
US6664730B2 (en) Electrode structure of el device
US9224978B2 (en) Organic light emitting diode display device
US9190457B2 (en) Organic light-emitting display device and method of manufacturing the same
US8648361B2 (en) Organic light emitting diode display
US8729538B2 (en) Organic light emitting diode device and method for fabricating the same
US20120153321A1 (en) Organic light emitting diode display
US7982386B2 (en) Organic light emitting display device with opaque electrodes
KR20170003768A (ko) 플렉서블 유기발광다이오드 표시장치 및 그 제조 방법
KR20050119087A (ko) 전기광학 장치 및 전자 기기
US6930331B2 (en) Thin film transistor for use in active matrix type organic light emitting diode device
EP2445317A1 (en) Organic electroluminescent display device and method for producing the same
JP2005327674A (ja) 有機エレクトロルミネッセント表示素子、それを有する表示装置、及び、その製造方法
US20120064651A1 (en) Method for manufacturing organic electroluminescent display apparatus
US7615923B2 (en) Dual-plate organic electro-luminescent device and method for manufacturing the same
US7431625B2 (en) Prebroken panel, display, and method of manufacturing the same
US8841832B2 (en) Organic light emitting diode display having improved strength by preventing the exfoliation of a sealant
KR20190091395A (ko) 유기 발광 표시 장치
US20200013843A1 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
JP2004079512A (ja) 有機elパネルおよびその製造方法
JP2012209215A (ja) 有機el装置の製造方法、電子機器
CN113725262A (zh) 显示装置
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
JP5358867B2 (ja) ディスプレイパネル
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Ref document number: 5358867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees