JP5357729B2

JP5357729B2 - Computer circuit and fault inspection method

Info

Publication number: JP5357729B2
Application number: JP2009281609A
Authority: JP
Inventors: 洋木村; 荒川　　修; 裕一西願; 賢雄長澤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2009-12-11
Filing date: 2009-12-11
Publication date: 2013-12-04
Anticipated expiration: 2029-12-11
Also published as: JP2011123725A

Description

本発明は、計算機回路及び障害検査方法に係り、特に、システムボード上に過電流等の異常検出回路を有するレギュレータを複数備える計算機回路及び異常が検出された場合に、どのレギュレータ持つ異常検出回路が異常検出信号を発したか切り分けることのできる障害検査方法に関する。 The present invention relates to a computer circuit and a fault inspection method, and in particular, a computer circuit including a plurality of regulators having an abnormality detection circuit such as an overcurrent on a system board and an abnormality detection circuit having which regulator when an abnormality is detected. The present invention relates to a fault inspection method that can determine whether an abnormality detection signal has been issued.

計算機回路で過電流等が発生したような異常の検出は、異常検出回路で過電流等を検出し、その情報をサービスプロセッサに伝えることにより計算機回路内に過電流等の発生等の異常が発生したことを知らせるという方法により行われている。また、異常に対処する方法としては、電源装置内に電源停止回路を組み込み、異常検出回路が過電流等の発生を検出した際に、電源停止回路を作動させて電源装置を停止させることにより、過電流等による影響を計算機回路に与えることを防止する方法が用いられている。 An abnormality such as an overcurrent occurred in the computer circuit is detected. An abnormality such as an overcurrent occurs in the computer circuit by detecting the overcurrent in the anomaly detection circuit and transmitting the information to the service processor. It is done by the method of informing you. Also, as a method of dealing with abnormalities, by incorporating a power supply stop circuit in the power supply device, when the abnormality detection circuit detects the occurrence of an overcurrent, etc., by operating the power supply stop circuit and stopping the power supply device, A method is used to prevent the computer circuit from being affected by overcurrent or the like.

計算機回路で過電流等が発生した場合等に、その異常を保守者等のユーザに知らせ、また、その異常に対処することを可能とした従来技術として、例えば、特許文献１等に記載された技術が知られている。この従来技術は、計算機回路において、過電圧、過電流等の異常が発生して警報を発するときに、その警報の種類と計算機回路の稼動状態とに応じて適切な警報処理を自動的に実行し、また、警報が生じた場合に、電源オフ等の処理を行うというものである。 As a prior art that made it possible to notify a user such as a maintenance person and to deal with the abnormality when an overcurrent or the like occurred in a computer circuit, for example, described in Patent Document 1 Technology is known. This prior art automatically executes appropriate alarm processing according to the type of alarm and the operating state of the computer circuit when an alarm such as overvoltage or overcurrent occurs in the computer circuit. In addition, when an alarm occurs, processing such as power off is performed.

なお、一般に、異常検出回路は、異常検出回路自体が障害となったような場合に、異常検出回路が過電流等の異常を検出したとして異常検出信号を出力することがある。 In general, the abnormality detection circuit may output an abnormality detection signal when the abnormality detection circuit detects an abnormality such as an overcurrent when the abnormality detection circuit itself becomes a failure.

前述した従来技術は、システムボード上に過電流等の異常を検出する異常検出回路を複数備えて計算機回路を構成した場合、複数の異常検出回路のそれぞれからの異常検出信号であるFault_N 信号をワイヤードオアしてサービスプロセッサへの報告や電源停止回路の制御を実施するというものである。このため、前述の従来技術は、１つの異常検出回路自体が障害となって異常検出信号を出力し、あるいは、過電流等の異常を検出して異常検出信号を出力した場合、サービスプロセッサが、複数の異常検出回路の内のいずれの異常検出回路から異常が出力されたのかを特定することができないことになる。 In the conventional technology described above, when a computer circuit is configured with a plurality of abnormality detection circuits for detecting abnormality such as overcurrent on the system board, the Fault_N signal that is an abnormality detection signal from each of the plurality of abnormality detection circuits is wired. The report is sent to the service processor and the power stop circuit is controlled. For this reason, in the above-described conventional technique, when one abnormality detection circuit itself becomes a failure and outputs an abnormality detection signal, or when an abnormality such as an overcurrent is detected and an abnormality detection signal is output, the service processor It cannot be specified from which of the plurality of abnormality detection circuits the abnormality is output.

複数の異常検出回路の内のいずれの異常検出回路が異常を出力したのかを切り分けるためには、複数の異常検出回路のそれぞれからの出力信号をサービスプロセッサに入力情報として与えなければならず、サービスプロセッサへの入力信号線が異常検出回路の個数分だけ必要となり、サービスプロセッサの入出力ピンネックとなる問題を生じさせる。 In order to determine which of the plurality of abnormality detection circuits has output an abnormality, the output signal from each of the plurality of abnormality detection circuits must be given as input information to the service processor, As many input signal lines as the number of abnormality detection circuits are required for the processor, which causes a problem that becomes an input / output pin neck of the service processor.

また、異常検出回路自体の障害発生時の切り分け方法としては、複数の異常検出回路のそれぞれに直接プローブを当てて測定する方法があるが、システムボード上の異常検出回路、電子回路等の配置は、電子回路相互間の信号線のディレイや電源供給パターン等を考慮して実装される配置となっているため、搭載される回路部品は必然的にその場所が決まってしまい、異常検出回路を測定し易い場所に配置できないことが多い。 In addition, as a method of isolating a failure in the abnormality detection circuit itself, there is a method of measuring by directly applying a probe to each of a plurality of abnormality detection circuits, but the arrangement of the abnormality detection circuit, electronic circuit, etc. on the system board is In addition, the circuit components are mounted in consideration of the signal line delay between the electronic circuits and the power supply pattern, so the location of the mounted circuit components is inevitably determined, and the abnormality detection circuit is measured. In many cases, it cannot be placed in an easy-to-use place.

一方、計算機回路全体の動作を検査するタイミングは、計算機システムの製造後の出荷前検査が一般的であり、その際の検査は、出荷する形態で実施する必要があるため、システムボードをシステム筐体に搭載した状態で検査をしなければならない。しかし、異常検出回路を搭載しているシステムボードは、筐体に囲まれている場合があり、異常検出回路で障害が発生し、あるいは、異常検出回路が過電流等の異常を検出して異常検出信号を出力した場合、異常検出回路自体にプローブを当てることが難しく、異常検出信号を出力した異常検出回路の切り分けの際には、筐体からシステムボードを取り外して測定しなければならない場合があった。 On the other hand, the timing for inspecting the operation of the entire computer circuit is generally the pre-shipment inspection after the computer system is manufactured, and the inspection at that time must be carried out in the form of shipment. The test must be carried on the body. However, the system board equipped with the abnormality detection circuit may be surrounded by a case, and a failure occurs in the abnormality detection circuit, or the abnormality detection circuit detects an abnormality such as an overcurrent. When a detection signal is output, it is difficult to apply a probe to the abnormality detection circuit itself, and when the abnormality detection circuit that outputs the abnormality detection signal is isolated, it may be necessary to remove the system board from the housing for measurement. there were.

特開昭６１−５５７５０号公報JP 61-55750 A

前述した従来技術による方法は、電子回路の障害時等に過電流等の異常が発生した際に、計算機回路に影響を与えないように、異常検出回路が電源停止回路に電源装置を停止させたり、サービスプロセッサに障害が発生したことを報告することのできるものである。 According to the above-described prior art method, the abnormality detection circuit causes the power supply stop circuit to stop the power supply device so that the computer circuit is not affected when an abnormality such as an overcurrent occurs in the event of an electronic circuit failure. It is possible to report that a failure has occurred in the service processor.

しかし、前述の従来技術は、異常検出回路自体が障害となって異常検出信号を出力し、あるいは、過電流等の異常を検出して異常検出信号を出力した場合、複数の異常検出回路のそれぞれの出力信号であるFault_N 信号をワイヤードオアしているため、異常検出信号を出力した異常検出回路がどの異常検出回路であるかを特定することができず、速やかに障害箇所を特定することができないという問題点を生じさせている。そのため、前述の従来技術は、異常検出回路の障害箇所、過電流等の異常を生じさせている電子回路を良品に交換するための作業効率を低下させるというという問題点を生じさせ、また、計算機回路の出荷検査において、筐体からシステムボードを取り外す必要があり、作業効率が悪く、出荷を遅らせしまうという問題点を生じさせている。 However, in the above-described conventional technology, when the abnormality detection circuit itself fails and outputs an abnormality detection signal, or when abnormality such as overcurrent is detected and an abnormality detection signal is output, each of the plurality of abnormality detection circuits Because the Fault_N signal, which is the output signal of the system, is wired-ORed, it cannot be specified which abnormality detection circuit is the abnormality detection circuit that output the abnormality detection signal, and the fault location cannot be specified quickly. This causes a problem. For this reason, the above-described prior art causes a problem that the work efficiency for replacing a faulty part of the abnormality detection circuit, an electronic circuit causing an abnormality such as an overcurrent with a non-defective product is reduced, and the computer In the circuit shipping inspection, it is necessary to remove the system board from the housing, which causes a problem that work efficiency is poor and shipping is delayed.

本発明の目的は、前述した従来技術の問題点を解決し、システムボード上に過電流等の異常検出回路を複数備える計算機回路において、異常検出回路が、電子回路が障害となったとき、異常検出回路自体が障害となったとき、あるいは、レギュレータが障害になったとき、それを検出して異常検出信号を出力した場合に、どの異常検出回路が異常検出信号を出力しているかを容易に、かつ、速やかに特定することを可能にした計算機回路及び障害検査方法を提供することにある。 The object of the present invention is to solve the above-mentioned problems of the prior art, and in a computer circuit provided with a plurality of abnormality detection circuits such as overcurrents on the system board, the abnormality detection circuit is abnormal when an electronic circuit becomes a failure. When the detection circuit itself has failed or when the regulator has failed, it is easy to determine which abnormality detection circuit outputs an abnormality detection signal when it is detected and an abnormality detection signal is output. Another object of the present invention is to provide a computer circuit and a fault inspection method that can be quickly identified.

発明によれば前記目的は、システムボード上に、複数の電子回路と、これらの電子回路に電力を供給する異常検出回路を有する複数のレギュレータとを備えて構成される計算機回路において、前記複数のレギュレータのそれぞれが有する異常検出回路の出力であるFault_N 信号のそれぞれを、抵抗を介してワイヤードオアし、該ワイヤードオアにより得られた信号を前記複数のレギュレータに電力を供給する電源装置の電源停止回路に印加し、前記異常検出回路の何れかが異常を示す信号を出力したときに、前記電源停止回路が前記電源装置を停止させることにより達成される。 According to the invention, the object is to provide a computer circuit comprising a plurality of electronic circuits on the system board and a plurality of regulators having an abnormality detection circuit for supplying power to these electronic circuits. Each of the Fault_N signals, which are the outputs of the abnormality detection circuits included in each regulator, is wired-ORed through a resistor, and the power supply stop circuit of the power supply device that supplies the signals obtained by the wired-OR to the plurality of regulators And when any of the abnormality detection circuits outputs a signal indicating abnormality, the power supply stop circuit stops the power supply device.

本発明によれば、計算機回路が備えている複数の異常検出回路が、電子回路が障害となったとき、異常検出回路自体が障害となったとき、あるいは、レギュレータが障害になったとき、それらを検出して異常検出信号を出力した場合に、どの異常検出回路が異常検出信号を出力しているかを容易に、かつ、速やかに特定することができる。 According to the present invention, when a plurality of abnormality detection circuits included in the computer circuit are faulty in the electronic circuit, the fault detection circuit itself is faulty, or the regulator is faulty, And detecting an abnormality detection signal, it is possible to easily and quickly specify which abnormality detection circuit outputs the abnormality detection signal.

本発明の第１の実施形態による計算機回路の構成例を示すブロック図である。It is a block diagram which shows the structural example of the computer circuit by the 1st Embodiment of this invention. 本発明を適用する従来技術による計算機回路の構成例を示すブロック図である。It is a block diagram which shows the structural example of the computer circuit by the prior art to which this invention is applied. 本発明の第２の実施形態による計算機回路の構成例を示すブロック図である。It is a block diagram which shows the structural example of the computer circuit by the 2nd Embodiment of this invention. 本発明の実施形態による計算機回路のレイアウトの例を示す図である。It is a figure which shows the example of the layout of the computer circuit by embodiment of this invention. 図１、図２に示す計算機回路における出力ピンａ１〜ａｎと出力ピンａ０との電圧値の関係を示す図でる。It is a figure which shows the relationship of the voltage value of output pin a1-an and output pin a0 in the computer circuit shown in FIG. 1, FIG.

以下、本発明による計算機回路及び障害検査方法の実施形態を図面により詳細に説明する。 Embodiments of a computer circuit and a fault inspection method according to the present invention will be described below in detail with reference to the drawings.

図２は本発明を適用する従来技術による計算機回路の構成例を示すブロック図であり、本発明による計算機回路を説明する前に、まず、これについて説明する。 FIG. 2 is a block diagram showing a configuration example of a computer circuit according to the prior art to which the present invention is applied. Before describing the computer circuit according to the present invention, this will be described first.

本発明を適用する従来技術による計算機回路は、システムボード１２０上に構成されており、電源装置１１０と接続されて電力の供給を受けている。電源装置１１０は、計算機回路へ１２Ｖ電源を供給すると共に、計算機回路からの異常検出信号を出力ピンａ０から受け取ったとき、あるいは、計算機回路内に有するサービスプロセッサ１７０からの出力信号を受け取ったときに、電源装置１１０を停止させて計算機回路への電源の供給を停止する電源停止回路１１１を備えて構成されている。 A computer circuit according to the prior art to which the present invention is applied is configured on a system board 120 and connected to a power supply device 110 to receive power. The power supply device 110 supplies 12V power to the computer circuit and receives an abnormality detection signal from the computer circuit from the output pin a0 or when receiving an output signal from the service processor 170 included in the computer circuit. A power supply stop circuit 111 is provided to stop the power supply device 110 and stop the supply of power to the computer circuit.

システムボード１２０上に設けられる計算機回路は、電源装置１１０からの１２Ｖ電源が分配されて供給され、１２Ｖ出力電源１２７〜１２９として出力する複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）と、これらの複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）からの１２Ｖ出力電源１２７〜１２９が入力されて、電子回路に電力を供給する複数のレギュレータＢ１（１３０）〜Ｂｎ（１３２）と、これらの複数のレギュレータＢ１（１３０）〜Ｂｎ（１３２）から電力の供給を受けて計算機回路の一部としての動作を行う各電源チャネル毎の電子回路１３３〜１３５と、計算機回路全体の監視制御行うサービスプロセッサ１７０とにより構成される。 The computer circuit provided on the system board 120 includes a plurality of regulators A1 (124) to An (126) that are supplied with 12V power from the power supply device 110 distributed and supplied as 12V output power 127 to 129, and these A plurality of regulators B1 (130) to Bn (132) that are supplied with 12V output power supplies 127 to 129 from a plurality of regulators A1 (124) to An (126) and supply power to an electronic circuit, and a plurality of these Electronic circuits 133 to 135 for each power supply channel that receive power supplied from the regulators B1 (130) to Bn (132) and operate as a part of the computer circuit, and a service processor 170 that monitors and controls the entire computer circuit Consists of.

前述において、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれには、その出力側に複数のレギュレータＢが接続されていてよく、また、複数のレギュレータＢ１（１３０）〜Ｂｎ（１３２）のそれぞれには、その出力側に複数の電子回路が接続されていてよい。また、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）及びレギュレータＢ１（１３０）〜Ｂｎ（１３２）のそれぞれは、その詳細を図示しないが、過電流等の異常を検出する異常検出回路を備えている。この異常検出回路は、過電流等の異常を検出したときに、レギュレータＡ１（１２４）〜Ａｎ（１２６）に設けられている出力ピンａ１（１２１）〜ａｎ（１２３）の電位を０ＶとしたFault_N 信号１４２を出力するように動作する。これらの出力ピンａ１（１２１）〜ａｎ（１２３）からのFault_N 信号１４２は、ワイヤードオアされ電源停止回路１１１の制御信号として使用される。 In the foregoing, a plurality of regulators B may be connected to the output side of each of the plurality of regulators A1 (124) to An (126), and the plurality of regulators B1 (130) to Bn (132) may be connected to each other. Each may have a plurality of electronic circuits connected to its output side. Further, each of the plurality of regulators A1 (124) to An (126) and regulators B1 (130) to Bn (132) is provided with an abnormality detection circuit that detects an abnormality such as an overcurrent, although details thereof are not illustrated. Yes. When detecting an abnormality such as an overcurrent, the abnormality detection circuit sets Fault_N with the potentials of the output pins a1 (121) to an (123) provided in the regulators A1 (124) to An (126) set to 0V. Operate to output signal 142. The Fault_N signal 142 from these output pins a1 (121) to an (123) is wired-ORed and used as a control signal for the power supply stop circuit 111.

また、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路からの検出信号であるP_good信号１４９〜１５１は、個々にサービスプロセッサ１７０に接続されており、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路が障害信号を出力した場合、サービスプロセッサ１７０は、検出信号であるP_good信号１４９〜１５１により、どのレギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路が障害信号を出力したかを切り分けることができ、また、信号１７１を発して、電源停止回路１１１を動作させて、電源装置１１０を停止させることができる。 In addition, P_good signals 149 to 151 that are detection signals from the abnormality detection circuits included in the regulators B1 (130) to Bn (132) are individually connected to the service processor 170, and the regulators B1 (130) to Bn (132). When the abnormality detection circuit included in () outputs a failure signal, the service processor 170 determines that the abnormality detection circuit included in any of the regulators B1 (130) to Bn (132) receives the failure signal based on the P_good signals 149 to 151 that are detection signals. It is possible to determine whether the output has been performed, and it is possible to stop the power supply device 110 by operating the power supply stop circuit 111 by issuing a signal 171.

レギュレータＡ１（１２４）〜Ａｎ（１２６）の出力ピンａ１（１２１）〜ａｎ（１２３）から出力されワイヤードオアされたFault_N 信号１４２は、電源停止回路１１１の制御端子に印加されるが、この制御端子には、正常時、３．３Ｖの電位が２ｋΩの抵抗を介して印加されており、０ＶのFault_N 信号１４２が制御端子に印加されると、制御端子の電位が３．３Ｖから０Ｖに変化する。これにより、電源停止回路１１１は、電源装置１１０を停止させることができる（閾値０．７Ｖ以下）。例えば、いま、レギュレータＡ１（１２４）〜Ａｎ（１２６）の障害等で過電流を発生させたとすると（ここでは、レギュレータＡ１（１２４）が過電流を発生させたものとする）、レギュレータＡ１（１２４）内の異常検出回路は、レギュレータＡ１（１２４）の異常検出回路の出力ピンａ１（１２１）の出力信号であるFault_N 信号（１４２）を０Ｖとする。これにより、電源停止回路１１１が動作して、電源装置１１０を停止させる。 The Fault_N signal 142 output from the output pins a1 (121) to an (123) of the regulators A1 (124) to An (126) and wired-ored is applied to the control terminal of the power supply stop circuit 111. In normal operation, a potential of 3.3V is applied through a 2 kΩ resistor, and when a 0V Fault_N signal 142 is applied to the control terminal, the potential of the control terminal changes from 3.3V to 0V. . Thereby, the power supply stop circuit 111 can stop the power supply apparatus 110 (threshold value 0.7V or less). For example, if an overcurrent is generated due to a failure of the regulators A1 (124) to An (126) (here, it is assumed that the regulator A1 (124) has generated an overcurrent), the regulator A1 (124 ) Sets the Fault_N signal (142), which is the output signal of the output pin a1 (121) of the abnormality detection circuit of the regulator A1 (124), to 0V. As a result, the power supply stop circuit 111 operates to stop the power supply device 110.

前述では、異常検出回路を搭載しているレギュレータ回路に障害が発生させたものとしたが、レギュレータ内に設けられる異常検出回路が何等かの異常を検出してFault_N 信号またはP_good信号を出力するのは、異常検出回路を搭載しているレギュレータ回路に障害が発生させたときに限らず、電子回路に障害が発生したとき、異常検出回路自身に障害が発生したときである。 In the above description, it is assumed that a failure has occurred in the regulator circuit equipped with the abnormality detection circuit, but the abnormality detection circuit provided in the regulator detects any abnormality and outputs the Fault_N signal or P_good signal. Is not only when a failure occurs in the regulator circuit equipped with the abnormality detection circuit, but also when a failure occurs in the electronic circuit when a failure occurs in the electronic circuit.

前述で説明した従来技術による計算機回路は、レギュレータＡ１（１２４）〜Ａｎ（１２６）の異常検出回路が出力ピンａ１（１２１）〜ａｎ（１２３）から出力するFalut_N 信号１４２をワイヤードオアしているため、レギュレータＡ１（１２４）〜Ａｎ（１２６）に搭載されている異常検出回路の何れかがFault_N 信号を出力した場合、レギュレータＡ１（１２４）〜Ａｎ（１２６）のどのレギュレータに搭載された異常検出回路が障害信号としてのFault_N 信号を出力したか判断することができない。 In the computer circuit according to the prior art described above, the abnormality detection circuits of the regulators A1 (124) to An (126) wired-or the Falut_N signal 142 output from the output pins a1 (121) to an (123). When any of the abnormality detection circuits mounted on the regulators A1 (124) to An (126) outputs a Fault_N signal, the abnormality detection circuit mounted on any regulator of the regulators A1 (124) to An (126) Cannot output the Fault_N signal as a fault signal.

この場合、どのレギュレータに搭載された異常検出回路が障害信号としてのFault_N 信号を出力したかを切り分けるためには、レギュレータＡ１（１２４）〜Ａｎ（１２６）における異常検出回路の出力ピンａ１（１２１）〜ａｎ（１２３）でのワイヤードオアの配線を切断して、これらの出力ピンａ１（１２１）〜ａｎ（１２３）を個々にプローブで測定するか、レギュレータＡ１（１２４）〜Ａｎ（１２６）の内部を個々にプローブで測定しなければならないことになり、切り分けの効率が悪い。 In this case, the output pin a1 (121) of the abnormality detection circuit in the regulators A1 (124) to An (126) is used to determine which regulator the abnormality detection circuit outputs the Fault_N signal as a failure signal. The wired OR wiring at .about.an (123) is cut and these output pins a1 (121) to an (123) are individually measured with a probe, or inside the regulators A1 (124) to An (126). Must be measured individually with a probe, and the efficiency of carving is poor.

図１は本発明の第１の実施形態による計算機回路の構成例を示すブロック図である。ここに示す本発明の第１の実施形態による計算機回路は、レギュレータＡ１（１２４）〜Ａｎ（１２６）のどのレギュレータに搭載された異常検出回路が障害信号としてのFault_N 信号を出力したかを容易に効率よく切り分けることができるようにしたものである。 FIG. 1 is a block diagram showing a configuration example of a computer circuit according to the first embodiment of the present invention. The computer circuit according to the first embodiment of the present invention shown here can easily determine which regulator of regulators A1 (124) to An (126) outputs the Fault_N signal as a fault signal. It is designed to enable efficient carving.

図１に示す本発明の第１の実施形態による計算機回路が図２により説明した従来技術による計算機回路と相違する点は、図２に示して説明した計算機回路が、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路の出力ピンａ１（１２１）〜ａｎ（１２３）からの出力信号を直接ワイヤードオアし、そのワイヤードオアした出力信号を電源停止回路１１１の制御信号として使用するようにしているのに対して、図１に示す本発明の第１の実施形態による計算機回路が、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路の出力ピンａ１（１２１）〜ａｎ（１２３）の出力信号を低抵抗（２２Ω）１３９〜１４１を介してワイヤードオアし、そのワイヤードオアした出力信号を電源停止回路１１１の制御信号として使用するようにしている点である。 The computer circuit according to the first embodiment of the present invention shown in FIG. 1 is different from the computer circuit according to the prior art explained with reference to FIG. 2 in that the computer circuit shown in FIG. 2 has a plurality of regulators A1 (124). The output signals from the output pins a1 (121) to an (123) of the abnormality detection circuit of each of the An to 126 are directly wired-ORed, and the wired-OR output signal is used as a control signal for the power stop circuit 111 In contrast, the computer circuit according to the first embodiment of the present invention shown in FIG. 1 has the output pin a1 of the abnormality detection circuit of each of the plurality of regulators A1 (124) to An (126). The output signals of (121) to an (123) are wired-or via low resistance (22Ω) 139-141, and the wired-or output signal A point that is to be used as a control signal of the power supply stop circuit 111.

そして、図１に示す本発明の第１の実施形態による計算機回路は、前述した点以外、図２により説明した従来技術による計算機回路と同一に構成されている。このような本発明の第１の実施形態による計算機回路における複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路は、従来技術の場合と同様に、過電流等の異常を検出したときに、出力ピンａ１（１２１）〜ａｎ（１２３）の電位を０ＶとしたFault_N_A1 信号１３６〜Fault_N_An 信号１３８を出力する。これらの０ＶのFault_N_A1 信号１３６〜Fault_N_An 信号１３８は、前述したように、低抵抗（２２Ω）１３９〜１４１を介してワイヤードオアされてFault_N 信号１４２として出力され、そのワイヤードオアされた出力信号であるFault_N 信号１４２が電源停止回路１１１の制御端子に制御信号として印加されて使用される。電源停止回路１１１の制御端子には、正常時、３．３Ｖの電位が２ｋΩの抵抗を介して印加されており、低抵抗（２２Ω）１３９〜１４１を介してワイヤードオアされた前述のFault_N 信号１４２が制御端子に印加されると、制御端子の電位が３．３Ｖから０．０３Ｖに変化する。これにより、電源停止回路１１１は、電源装置１１０を停止させることができる。 The computer circuit according to the first embodiment of the present invention shown in FIG. 1 has the same configuration as the computer circuit according to the prior art described with reference to FIG. 2 except for the points described above. The abnormality detection circuit of each of the plurality of regulators A1 (124) to An (126) in the computer circuit according to the first embodiment of the present invention has an abnormality such as an overcurrent as in the case of the prior art. When detected, Fault_N_A1 signal 136 to Fault_N_An signal 138 with the potentials of output pins a1 (121) to an (123) set to 0V are output. As described above, these 0V Fault_N_A1 signal 136 to Fault_N_An signal 138 are wired-ORed through low resistance (22Ω) 139-141 and output as Fault_N signal 142, and Fault_N which is the wired-or output signal. The signal 142 is applied to the control terminal of the power stop circuit 111 as a control signal and used. The normal voltage of 3.3V is applied to the control terminal of the power supply stop circuit 111 via a resistance of 2 kΩ, and the Fault_N signal 142 wired or ORed through the low resistance (22Ω) 139 to 141 is used. Is applied to the control terminal, the potential of the control terminal changes from 3.3V to 0.03V. Thereby, the power supply stop circuit 111 can stop the power supply device 110.

前述したように構成される本発明の第１の実施形態による計算機回路は、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路の何れかが過電流等の異常を検出したときに、出力ピンａ１（１２１）〜ａｎ（１２３）から出力されるFault_N_A1 信号１３６〜Fault_N_An 信号１３８を低抵抗（２２Ω）１３９〜１４１を介してワイヤードオアしてFault_N 信号１４２として出力しているため、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路の出力ピンａ１（１２１）〜ａｎ（１２３）及びFault_N 信号１４２を電源停止回路に接続するためのシステムボード上の出力ピンａ０１６３を測定し、電位差を調べれば、異常を検出して障害検出信号を発生している異常検出回路を持つレギュレータがどれであるかを特定することができる。 In the computer circuit according to the first embodiment of the present invention configured as described above, any of the abnormality detection circuits of each of the plurality of regulators A1 (124) to An (126) detects an abnormality such as an overcurrent. In this case, the Fault_N_A1 signal 136 to Fault_N_An signal 138 output from the output pins a1 (121) to an (123) is wired-ORed through the low resistance (22Ω) 139 to 141 and output as the Fault_N signal 142. Therefore, on the system board for connecting the output pins a1 (121) to an (123) of the abnormality detection circuit and the Fault_N signal 142 of each of the regulators A1 (124) to An (126) to the power supply stop circuit If the output pin a0163 is measured and the potential difference is examined, a regulator having an abnormality detection circuit that detects an abnormality and generates a failure detection signal is detected. It is possible to specify which lator is.

図１に示す本発明の第１の実施形態では、前述したような測定を容易に行うことができるようにするため、Fault_N_A1 信号１３６〜Fault_N_An 信号１３８からの引き出し信号線１４６〜１４８を追加して測定用ポイント１４３〜１４５を設けると共に、Fault_N 信号１４２及び接地信号も測定用ポイント１６１、１６２を設けてシステムボードの１２０測定を行いやすい端部に引き出すことにより、障害信号を発生しているレギュレータＡ１（１２４）〜Ａｎ（１２６）の切り分け作業の効率化を図ることができる。 In the first embodiment of the present invention shown in FIG. 1, lead signal lines 146 to 148 from the Fault_N_A1 signal 136 to the Fault_N_An signal 138 are added so that the measurement as described above can be easily performed. In addition to providing measurement points 143 to 145, the Fault_N signal 142 and the ground signal are also provided with measurement points 161 and 162, and are pulled out to the end of the system board where it is easy to perform 120 measurements, thereby generating a fault signal A1 (124) to An (126) can be efficiently divided.

図５は図１、図２に示して説明した計算機回路における出力ピンａ１（１２１）〜ａｎ（１２３）と出力ピンａ０（１６３）との電圧値の関係を示す図であり、次に、この図を参照して、本発明の第１の実施形態による計算機回路が、障害信号を発生しているレギュレータＡ１（１２４）〜Ａｎ（１２６）の切り分けを、従来技術の場合に比較して容易に行うことができるものであることを説明する。 FIG. 5 is a diagram showing the relationship between the voltage values of the output pins a1 (121) to an (123) and the output pin a0 (163) in the computer circuit described with reference to FIGS. Referring to the figure, the computer circuit according to the first embodiment of the present invention can easily separate the regulators A1 (124) to An (126) generating the fault signal as compared with the case of the prior art. Explain what can be done.

図５におけるケース１は、図２に示す従来技術（背景技術）のレギュレータＡ１（１２４）〜Ａｎ（１２６）の異常検出回路が障害検出信号を出力していない場合、すなわち、電子回路、異常検出回路、異常検出回路を有するレギュレータそのものの全てが正常な場合を示すケースで、出力ピンａ０（１６３）とレギュレータの出力ピンａ１（１２１）〜ａｎ（１２３）の電位差がそれぞれ０Ｖとなっている。 Case 1 in FIG. 5 is the case where the abnormality detection circuit of the regulators A1 (124) to An (126) of the prior art (background technology) shown in FIG. 2 does not output a failure detection signal, that is, an electronic circuit, abnormality detection In this case, all the regulators having the circuit and the abnormality detection circuit are normal, and the potential difference between the output pin a0 (163) and the output pins a1 (121) to an (123) of the regulator is 0V.

ケース２は、図２に示す従来技術（背景技術）のレギュレータＡ１（１２４）が異常検出信号を出力しているケースであるが、この場合も、出力ピンａ０（１６３）とレギュレータの出力ピンａ１（１２１）〜ａｎ（１２３）の電位差はそれぞれ０Ｖとなり、図２に示して説明した従来技術による計算機回路は、どのレギュレータＡの異常検出回路が障害出力を発生しているかが判らないことになる。 Case 2 is a case where the regulator A1 (124) of the prior art (background art) shown in FIG. 2 outputs an abnormality detection signal. In this case also, the output pin a0 (163) and the regulator output pin a1 are output. The potential difference between (121) to an (123) is 0V, and the computer circuit according to the prior art shown in FIG. 2 does not know which regulator A's abnormality detection circuit generates a fault output. .

ケース３は、図１に示して説明した本発明の第１の実施形態で、低抵抗１３９〜１４１を出力ピンａ１（１２１）〜ａｎ（１２３）に接続した後にワイヤードオアを行っている場合で、レギュレータＡ１（１２４）〜Ａｎ（１２６）の異常検出回路が障害検出信号を出力していない場合、すなわち、電子回路、異常検出回路、異常検出回路を有するレギュレータそのものの全てが正常な場合を示すケースで、出力ピンａ０（１６３）とレギュレータの出力ピンａ１（１２１）〜ａｎ（１２３）の電位差がそれぞれ０Ｖとなっている。 Case 3 is the first embodiment of the present invention shown and described in FIG. 1, in which wired OR is performed after the low resistances 139 to 141 are connected to the output pins a1 (121) to an (123). , When the abnormality detection circuits of the regulators A1 (124) to An (126) do not output a failure detection signal, that is, when all of the regulators having the electronic circuit, the abnormality detection circuit, and the abnormality detection circuit are normal. In this case, the potential difference between the output pin a0 (163) and the output pins a1 (121) to an (123) of the regulator is 0V.

ケース４からケース６は、図１に示して説明した本発明の第１の実施形態で、低抵抗１３９〜１４１を出力ピンａ１（１２１）〜ａｎ（１２３）に接続した後にワイヤードオアを行っている場合で、レギュレータＡ１（１２４）〜Ａｎ（１２６）の異常検出回路のいずれかが障害検出信号を出力している場合の例であり、障害検出信号を出力しているレギュレータだけが、その出力ピンａ０（１６３）とレギュレータの出力ピンａ１（１２１）〜ａｎ（１２３）との電位差が０．０３Ｖとなっている。 Case 4 to Case 6 are the first embodiment of the present invention shown and described in FIG. 1, and the wired resistance is performed after the low resistances 139 to 141 are connected to the output pins a1 (121) to an (123). This is an example in which one of the abnormality detection circuits of the regulators A1 (124) to An (126) outputs a failure detection signal, and only the regulator outputting the failure detection signal outputs the failure detection signal. The potential difference between the pin a0 (163) and the output pins a1 (121) to an (123) of the regulator is 0.03V.

前述したように、本発明の第１の実施形態による計算機回路は、障害信号を発生しているレギュレータＡ１（１２４）〜Ａｎ（１２６）の切り分けを、レギュレータＡ１〜Ａｎ（１２４）〜（１２６）の出力ピンａ１（１２１）〜ａｎ（１２３）と出力ピンａ０（１６３）との電位差を測定することにより容易に行うことができる。 As described above, in the computer circuit according to the first embodiment of the present invention, the regulators A1 (124) to An (126) generating the fault signal are divided into the regulators A1 to An (124) to (126). Can be easily performed by measuring the potential difference between the output pins a1 (121) to an (123) and the output pin a0 (163).

前述した本発明の第１の実施形態は、電源装置１１０内に電源停止回路１１１を備え、Fault_N 信号１４２を電源停止回路１１１の制御端子に入力して、電源装置１１０を停止させているが、電源装置１１０の停止方法としては、Fault_N 信号１４２の代わりにサービスプロセッサ１７０からのサービスプロセッサ出力信号１７１を電源停止回路１１１に印加して、電源装置１１０を停止させることもできる。この場合、Fault_N 信号１４２をサービスプロセッサに接続して、障害検出信号が発生したことを知らせるようにしておけばよい。 In the first embodiment of the present invention described above, the power supply device 110 includes the power supply stop circuit 111, and the Fault_N signal 142 is input to the control terminal of the power supply stop circuit 111 to stop the power supply device 110. As a method of stopping the power supply apparatus 110, the power supply apparatus 110 can be stopped by applying a service processor output signal 171 from the service processor 170 to the power supply stop circuit 111 instead of the Fault_N signal 142. In this case, a Fault_N signal 142 may be connected to the service processor so as to notify that a fault detection signal has occurred.

図３は本発明の第２の実施形態による計算機回路の構成例を示すブロック図であり、次に、これについて説明する。 FIG. 3 is a block diagram showing a configuration example of a computer circuit according to the second embodiment of the present invention. Next, this will be described.

図３に示す本発明の第２の実施形態による計算機回路が図１により説明した第１の実施形態による計算機回路と相違する点は、図１に示して説明した計算機回路が、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路からの検出信号であるP_good信号１４９〜１５１を、個々にサービスプロセッサ１７０に接続していたのに対して、図３に示す本発明の第２の実施形態による計算機回路が、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路からの検出信号であるP_good信号１４９〜１５１を低抵抗１５２〜１５４を介してワイヤードオアし、その出力信号１６４をサービスプロセッサ１７０に接続している点である。 The computer circuit according to the second embodiment of the present invention shown in FIG. 3 is different from the computer circuit according to the first embodiment described with reference to FIG. 1 in that the computer circuit shown in FIG. ) To Bn (132), P_good signals 149 to 151 which are detection signals from the abnormality detection circuits are individually connected to the service processor 170, whereas the second embodiment of the present invention shown in FIG. The computer circuit according to the form wired-or the P_good signals 149 to 151 which are detection signals from the abnormality detection circuits included in the regulators B1 (130) to Bn (132) via the low resistances 152 to 154, and outputs the output signal 164. It is connected to the service processor 170.

なお、サービスプロセッサ１７０への出力信号１６４の入力方法は、電源停止回路に対する場合と同様でよく、また、低抵抗１５２〜１５４の値、サービスプロセッサ１７０の入力端子に設けられる抵抗の値は、それぞれ、２２Ω、２ｋΩであってよい。 Note that the input method of the output signal 164 to the service processor 170 may be the same as that for the power supply stop circuit, and the values of the low resistances 152 to 154 and the values of the resistors provided at the input terminals of the service processor 170 are respectively , 22Ω, 2kΩ.

そして、図３に示す本発明の第３の実施形態による計算機回路は、前述した点以外、図１により説明した従来技術による計算機回路と同一に構成されている。このような本発明の第２の実施形態による計算機回路は、サービスプロセッサがどのレギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路が障害信号を出力したかを切り分けることができないが、信号１７１を発して、電源停止回路１１１を動作させて、電源装置１１０を停止させることができる。 The computer circuit according to the third embodiment of the present invention shown in FIG. 3 has the same configuration as the computer circuit according to the prior art described with reference to FIG. 1 except for the points described above. Such a computer circuit according to the second embodiment of the present invention cannot determine which regulator B1 (130) to Bn (132) included in the service processor outputs the failure signal. 171 can be issued to operate the power supply stop circuit 111 to stop the power supply device 110.

また、図３に示す本発明の第３の実施形態による計算機回路は、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路からの検出信号であるP_good信号１４９〜１５１に、引き出し信号線１５５〜１５７を追加して測定用ポイント１５８〜１６０を設け、前述のP_good信号１４９〜１５１とサービスプロセッサ１７０との間に挿入した低抵抗１５２〜１５４のサービスプロセッサ側をワイヤードオアして出力された信号１６４をサービスプロセッサに接続すると共に、測定用ポイント１６５として引き出すことにより、サービスプロセッサ１７０の入力信号の数を減らすことができる。引き出された前述の測定用端子の電位を測定することにより、どのレギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路が障害信号を出力したかを切り分けることができる。 Further, the computer circuit according to the third embodiment of the present invention shown in FIG. 3 is connected to the P_good signals 149 to 151 which are detection signals from the abnormality detection circuits included in the regulators B1 (130) to Bn (132). 155 to 157 were added to provide measurement points 158 to 160, and the service processor side of the low resistance 152 to 154 inserted between the P_good signals 149 to 151 and the service processor 170 was wired-or output. By connecting the signal 164 to the service processor and extracting it as a measurement point 165, the number of input signals to the service processor 170 can be reduced. By measuring the potential of the extracted measurement terminal, it is possible to determine which regulator B1 (130) to Bn (132) has output the fault signal.

図４は本発明の実施形態による計算機回路のレイアウトの例を示す図である。ここに示すレイアウトの例は、前述した本発明の実施形態におけるシステムボード１２０に対応するシステムボード４００上に、複数の電子回路ブロックと複数のレギュレータ４２０から４２２とを有する複数の電子回路４１０〜４１３を搭載し、全体を点線で示すシステム筐体４０１のカバー４０２で覆った例である。 FIG. 4 is a diagram showing an example of the layout of the computer circuit according to the embodiment of the present invention. An example of the layout shown here is a plurality of electronic circuits 410 to 413 having a plurality of electronic circuit blocks and a plurality of regulators 420 to 422 on the system board 400 corresponding to the system board 120 in the embodiment of the present invention described above. Is covered with a cover 402 of the system casing 401 indicated by a dotted line as a whole.

図４に示す電子計算機回路のレイアウトは、システムボード４００上に、電子回路４１０〜４１３と、電子回路４１３内に備えたレギュレータＡ１（４２０）〜Ａｎ（４２２）とを実装したものとしてのレイアウトである。通常、システムボード４００上の配置は、各電子回路間の信号線のディレイや電源供給パターン等を考慮し実装するため、電子回路４１０〜４１３及びレギュレータＡ１（４２０）〜Ａｎ（４２２）は必然的に部品の位置が決められる。そして、電子回路４１０〜４１３は、電源供給パターンの違いにより分けられている。なお、図４には、レギュレータＢ１〜レギュレータＢｎを記載していないが、レギュレータＢ１〜レギュレータＢｎが含まれてよいことはいうまでもない。 4 is a layout in which electronic circuits 410 to 413 and regulators A1 (420) to An (422) provided in the electronic circuit 413 are mounted on the system board 400. is there. Normally, the arrangement on the system board 400 is implemented in consideration of the delay of signal lines between each electronic circuit, the power supply pattern, and the like, and thus the electronic circuits 410 to 413 and the regulators A1 (420) to An (422) are inevitable. The position of the part is determined. And the electronic circuits 410-413 are divided by the difference in the power supply pattern. 4 does not show regulator B1 to regulator Bn, it goes without saying that regulator B1 to regulator Bn may be included.

また、出荷前の検査は、出荷形態の状態で検査をしなければならないため、システムボード４００をシステム筐体４０１に組み込んだ状態で検査をする必要がある。システム筐体４０１内の電子回路４１０〜４１３の上部には、カバー４０２が装着されていることと、実装密度の高い場所にあるレギュレータＡ１（４２０）〜Ａｎ（４２２）にプローブ４４０を当てて直接測定することが難しいためとにより、本発明の実施形態では、レギュレータＡ１（４２０）〜Ａｎ（４２２）の異常検出回路からの出力信号をシステムボード４００上の実装密度の低い場所の一箇所に引き出し信号線４３３〜４３５を介して引き出して、測定用ポイント４３０〜４３２を設けている。これにより、本発明の実施形態は、プローブ４４０によりレギュレータＡ１（４２０）〜Ａｎ（４２２）の異常検出回路からの出力信号の測定を容易に実施することができ、測定効率の向上を図ることができる。 In addition, since the inspection prior to shipment must be performed in the state of shipment, it is necessary to perform the inspection with the system board 400 incorporated in the system casing 401. The cover 402 is attached to the upper part of the electronic circuits 410 to 413 in the system casing 401, and the probes 440 are directly applied to the regulators A1 (420) to An (422) located at a high mounting density. Because it is difficult to measure, in the embodiment of the present invention, the output signals from the abnormality detection circuits of the regulators A1 (420) to An (422) are drawn to one place on the system board 400 where the mounting density is low. The measurement points 430 to 432 are provided through the signal lines 433 to 435. Thereby, the embodiment of the present invention can easily measure the output signals from the abnormality detection circuits of the regulators A1 (420) to An (422) by the probe 440, and can improve the measurement efficiency. it can.

前述したように、本発明の実施形態によれば、レギュレータが有する異常検出回路が障害信号を発生したときに、引き出した測定用ポイントにプローブを当てるだけで、筐体からシステムボードを取り外すことなく、どの異常検出回路が障害信号を発生したかを効率よく特定することが可能となり、障害信号を発生させた異常検出回路の切り分け効率よく行うことができる。 As described above, according to the embodiment of the present invention, when the abnormality detection circuit included in the regulator generates a failure signal, the probe is applied to the drawn measurement point without removing the system board from the housing. Therefore, it is possible to efficiently identify which abnormality detection circuit has generated the failure signal, and it is possible to efficiently isolate the abnormality detection circuit that has generated the failure signal.

また、本発明の実施形態によれば、計算機回路の出荷検査において、筐体からシステムボードを取り外す必要がないため、効率的な作業を実施することができ、不具合があった場合でも出荷を遅らせることなく対応することができる。 Further, according to the embodiment of the present invention, it is not necessary to remove the system board from the housing in the shipping inspection of the computer circuit, so that it is possible to perform efficient work and delay shipping even if there is a problem. It can respond without.

１１０電源装置
１１１電源停止回路
１２０システムボード
１２１〜１２３出力ピンａ１〜ａｎ
１２４〜１２６レギュレータＡ１〜Ａｎ
１２７〜１２９１２Ｖ出力電源
１３０〜１３２レギュレータＢ１〜Ｂｎ
１３３〜１３５、４１０〜４１３電子回路
１３９〜１４１、１５２〜１５４低抵抗
１４３〜１４５、１５８〜１６２測定用ポイント
１５８、１５９、１６０、１６１、１６２測定用ポイント
１６３出力ピンａ０
１７０サービスプロセッサ
４００システムボード
４０１システム筐体
４０２カバー
４１０、４１１、４１２、４１３電子回路
４２０、４２１、４２２レギュレータＡ１〜Ａｎ
４３０、４３１、４３２測定用ポイント
４４０プローブ DESCRIPTION OF SYMBOLS 110 Power supply device 111 Power supply stop circuit 120 System board 121-123 Output pin a1-an
124 to 126 Regulators A1 to An
127 to 129 12V output power supply 130 to 132 Regulators B1 to Bn
133-135, 410-413 Electronic circuit 139-141, 152-154 Low resistance 143-145, 158-162 Measuring point 158, 159, 160, 161, 162 Measuring point 163 Output pin a0
170 Service Processor 400 System Board 401 System Housing 402 Cover 410, 411, 412, 413 Electronic Circuit 420, 421, 422 Regulators A1 to An
430, 431, 432 Measurement points 440 Probe

Claims

In a computer circuit comprising a plurality of electronic circuits on a system board and a plurality of regulators having an abnormality detection circuit for supplying power to these electronic circuits,
Each of the Fault_N signals that are the outputs of the abnormality detection circuits included in each of the plurality of regulators is wired-ORed through a resistor, and the signal obtained by the wired-OR supplies power to the plurality of regulators. In addition to applying to the power shutdown circuit, each Fault_N signal is pulled out to one place on the system board and used as a measurement point.
The computer circuit according to claim 1, wherein when one of the abnormality detection circuits outputs a signal indicating abnormality, the power supply stop circuit stops the power supply apparatus.

The abnormality detection circuit outputs a signal indicating an abnormality when an electronic circuit to which a regulator provided with the abnormality detection circuit supplies power is abnormal and an overcurrent flows. The computer circuit according to claim 1, wherein at least one of the cases where a failure occurs in a regulator provided with a self-abnormality detection circuit.

In a fault inspection method for a computer circuit configured to include a plurality of electronic circuits on a system board and a plurality of regulators having an abnormality detection circuit that supplies power to these electronic circuits.
Each of the Fault_N signals that are the outputs of the abnormality detection circuits included in each of the plurality of regulators is wired-ORed through a resistor, and the signal obtained by the wired-OR supplies power to the plurality of regulators. In addition to applying to the power shutdown circuit, each Fault_N signal is pulled out to one place on the system board and used as a measurement point.
A fault inspection method for a computer circuit, wherein the power supply stop circuit stops the power supply device when any of the abnormality detection circuits outputs a signal indicating an abnormality.

The abnormality detection circuit outputs a signal indicating an abnormality when an electronic circuit to which a regulator provided with the abnormality detection circuit supplies power is abnormal and an overcurrent flows. 4. The fault inspection method for a computer circuit according to claim 3, wherein when a fault occurs in at least one of the cases where the regulator provided with the self-abnormality detection circuit fails.