JP5344983B2 - フィルタ装置 - Google Patents

Description

本発明は、２周波アンテナが対応している２つの帯域における相互間の干渉を軽減するフィルタ装置に関する。

従来の送受信用のアンテナとして、２周波に対応している２周波アンテナが知られている。従来の２周波アンテナを用いるアンテナ部の回路の一例の構成を図３９に示す。
図３９に示す２周波アンテナ２００は、第１帯域ＢＷａと第２帯域ＢＷｂにおいて動作可能とされており、第１帯域ＢＷａと第２帯域ＢＷｂとは、例えばマイクロ波帯で約６００ＭＨｚ離れた周波数間隔の関係にあるものとする。このように近接した周波数帯域で動作する２周波アンテナ２００においては、第１帯域ＢＷａと第２帯域ＢＷｂにおける相互間の干渉を軽減するために、２周波アンテナ２００と第１端子２１３と第２端子２１４との間にフィルタ装置２１０を挿入する必要がある。フィルタ装置２１０は、２周波アンテナ２００から導出されている第１帯域ＢＷａ用のケーブルと、第１帯域ＢＷａの信号が入出力される第１端子２１３との間に挿入された第１帯域阻止フィルタ２１１と、２周波アンテナ２００から導出されている第２帯域ＢＷｂ用のケーブルと、第２帯域ＢＷｂの信号が入出力される第２端子２１４との間に挿入された第２帯域阻止フィルタ２１２とから構成されている。第１帯域阻止フィルタ２１１は第１帯域ＢＷａの信号を通過させると共に第２帯域ＢＷｂの信号を阻止するフィルタとされ、第２帯域阻止フィルタ２１２は第２帯域ＢＷｂの信号を通過させると共に第１帯域ＢＷａの信号を阻止するフィルタとされている。

帯域阻止フィルタによりフィルタ装置２１０を構成するのは、帯域通過フィルタ（ＢＰＦ）によりフィルタ装置２１０を構成すると回路構成が複雑になると共に挿入損失が大きくなり、低域通過フィルタ（ＬＰＦ）と高域通過フィルタ（ＨＰＦ）を組み合わせてフィルタ装置２１０を構成すると、部品点数が多くなると共に損失をきわめて低くすることが困難となるが、帯域阻止フィルタでは構造が比較的簡易であると共に挿入損失をきわめて低くできる可能性があるからである。
従来の帯域阻止フィルタ２２０の構成の一例を図４０に示す。図４０に示す帯域阻止フィルタ２２０は、入力端子ＩＮと出力端子ＯＵＴとを接続する線路とアース間にコンデンサＣと同軸線路２２１との直列回路が接続されて構成されている。同軸線路２２１は、円筒状の外部導体２２１ａのほぼ中心に内部導体２２１ｂが配置された同軸構造とされ、内部導体２２１ｂの先端はアースされた外部導体２２１ａにショートされている。コンデンサＣと同軸線路２２１との直列共振回路が共振した際に、そのインピーダンスは０Ωになって、直列共振回路はショート回路となる。ここで、帯域阻止フィルタ２２０において、同軸線路２２１の特性インピーダンスが約７７Ωとされて、共振周波数とされる阻止周波数が２．５ＧＨｚとされたときの減衰帯域特性を図４１および図４２に示す。図４１は、同軸線路２２１の波長短縮率が７５％の場合であり、図４２は同軸線路２２１の波長短縮率が５０％の場合である。図４１と図４２を参照すると、同軸線路２２１の波長短縮率が小さい場合は減衰帯域幅が狭くなり、同軸線路２２１の波長短縮率を大きくすると減衰帯域幅が広くなることが分かる。ただし、波長短縮率を小さくすると挿入損失が急激に増加するため、波長短縮率を５０％以下にすることは現実的ではない。

図４０に示す帯域阻止フィルタ２２０においては、コンデンサＣと同軸線路２２１との直列回路の共振周波数が阻止周波数とされ、共振周波数の調整はコンデンサＣを可変コンデンサとして調整する必要がある。この場合、同軸線路２２１の長さを変えることによっても共振周波数を可変することができるが、同軸線路２２１の先端はショートされていることから、共振周波数の調整をショート点を可変して行うことは現実的ではない。また、コンデンサＣと同軸線路２２１との直列回路による帯域阻止フィルタ２２０では１段で得られる減衰量が小さく、所要の減衰量を得るには多段に接続する必要があり、構成が複雑になると共にコストが高くなる。
また、従来、所定の特性インピーダンスを有する２つの主線路の接続点に並列にオープンスタブを接続するようにした帯域阻止濾波器が知られている。この帯域阻止濾波器においてはオープンスタブの電気長が所望の周波数の１／８波長とされて、所望周波数の二倍の周波数の信号を阻止するようにしている。

特開平１０−６５４７５号公報 特開２０００−１０１３０３号公報

従来の２つの主線路の接続点に並列にオープンスタブを接続するようにした帯域阻止濾波器においては、オープンスタブの電気長は阻止周波数においてショートとなる電気長とされている。しかしながら、第１帯域の信号を通過させると共に第２帯域の信号を阻止するフィルタとする場合には、第１帯域と第２帯域とが独立して定められるのに対して、上記した従来の帯域阻止濾波器ではオープンスタブの電気長を所望の周波数においてショートなるよう定められる。すなわち、オープンスタブの電気長を第２帯域の信号を阻止するように定めた際に、第１帯域の信号を損失することなく通過させることができない恐れが生じると云う問題点が生じる。逆に、オープンスタブの電気長を第１帯域の信号を損失することなく通過させるように定めた際には、第２帯域の信号に十分な減衰量を与えて阻止することができない恐れが生じると云う問題点が生じる。このような問題点は、オープンスタブの代わりにショートスタブを用いるようにしても同様に生じる。
そこで、本発明は、スタブを用いても第１帯域の信号を損失することなく通過させることができると共に第２帯域の信号に十分な減衰量を与えて阻止することができるフィルタ装置を提供することを目的としている。

本発明の帯域阻止フィルタは、多周波アンテナから並列に導出されている２本のケーブルが、それぞれ接続される第１の入力端子および第２の入力端子と、第１の帯域の信号が出力される第１の出力端子および前記第１の帯域より高い第２の帯域の信号が出力される第２の出力端子とを備えるフィルタ装置であって、前記ケーブルの一方は前記第１の帯域の信号用とされ、前記ケーブルの他方は前記第２の帯域の信号用とされ、前記フィルタ装置は、前記第１の入力端子と前記第１の出力端子を備え、前記第２の帯域の信号を阻止して前記第１の帯域を通過させる第１の帯域阻止フィルタと、前記第２の入力端子と前記第２の出力端子を備え、前記第１の帯域の信号を阻止して前記第２の帯域を通過させる第２の帯域阻止フィルタからなり、前記第１の帯域阻止フィルタは、前記第１の入力端子と前記第１の出力端子との間に接続されている、前記第２の帯域における中心周波数の波長をλ _３ とした時に、約λ _３ ／４の電気長とされた第１の分布定数線路と、前記第１の入力端子と前記第１の分布定数線路との接続点に接続されている、前記第２の帯域の下限周波数近傍に共振する第１のオープンスタブと、前記第１の出力端子と前記第１の分布定数線路との接続点に接続されている、前記第２の帯域の上限周波数近傍に共振する第２のオープンスタブとを有し、前記第１の帯域を通過させるように前記第１のオープンスタブの電気長が、前記第２の帯域の上限周波数の波長をλ _２ とした時に、約３λ _２ ／４とされていると共に、前記第２のオープンスタブの電気長が、前記第２の帯域の下限周波数の波長をλ _１ とした時に、約３λ _１ ／４とされており、前記第２の帯域阻止フィルタは、前記第２の入力端子と前記第２の出力端子との間に接続されている、前記第１の帯域における中心周波数の波長をλ _６ とした時に、約λ _６ ／４の電気長とされた第２の分布定数線路と、前記第２の入力端子と前記第２の分布定数線路との接続点に接続されている、前記第１の帯域の下限周波数近傍に共振する第３のオープンスタブと、前記第２の出力端子と前記第２の分布定数線路との接続点に接続されている、前記第１の帯域の上限周波数近傍に共振する第４のオープンスタブとを有し、前記第２の帯域を通過させるように前記第３のオープンスタブの電気長が、前記第１の帯域の上限周波数の波長をλ _５ とした時に、約λ _５ ／４とされていると共に、前記第４のオープンスタブの電気長が、前記第１の帯域の下限周波数の波長をλ _４ とした時に、約λ _４ ／４とされていることことを最も主要な特徴としている。

本発明によれば、オープンスタブの急峻な減衰特性を利用した帯域阻止フィルタを有していることから、２段の簡易な構成により所用の減衰量を得ることができる。また、通過させる帯域と阻止する帯域の周波数に応じて、電気長が１／４波長のオープンスタブと３／４波長のオープンスタブとを使い分けることにより、通過させる帯域の信号に損失を与えることなく通過させられると共に、阻止する帯域の信号に十分な減衰量を与えて阻止することができるようになる。この場合、オープンスタブのインピーダンスあるいは分布定数線路のインピーダンスを調整することにより、通過帯域のリターンロスを大きくすることができると共に、阻止する帯域の信号により十分な減衰量を与えて阻止することができるようになる。

本発明を説明するためのオープンスタブの構成を示す図である。 本発明を説明するための１／４波長の電気長のオープンスタブを使用した帯域阻止フィルタの構成を示す図である。 １／４波長の電気長のオープンスタブを使用した帯域阻止フィルタの減衰量の周波数特性を示す図である。 １／４波長の電気長のオープンスタブを使用した帯域阻止フィルタの減衰量の広帯域における周波数特性を示す図である。 本発明を説明するための３／４波長の電気長のオープンスタブを使用した帯域阻止フィルタの構成を示す図である。 ３／４波長の電気長のオープンスタブを使用した帯域阻止フィルタの減衰量の周波数特性を示す図である。 本発明を説明するためのショートスタブの構成を示す図である。 本発明を説明するためのショートスタブを使用した帯域阻止フィルタの構成を示す図である。 ショートスタブを使用した帯域阻止フィルタの減衰量の周波数特性を示す図である。 １／４波長の電気長のオープンスタブのインピーダンスを３６Ωとした場合の減衰帯域幅を示す図である。 １／４波長の電気長のオープンスタブのインピーダンスを５０Ωとした場合の減衰帯域幅を示す図である。 １／４波長の電気長のオープンスタブのインピーダンスを７５Ωとした場合の減衰帯域幅を示す図である。 １／４波長の電気長のオープンスタブのインピーダンスを１００Ωとした場合の減衰帯域幅を示す図である。 ３／４波長の電気長のオープンスタブのインピーダンスを３６Ωとした場合の減衰帯域幅を示す図である。 ３／４波長の電気長のオープンスタブのインピーダンスを５０Ωとした場合の減衰帯域幅を示す図である。 ３／４波長の電気長のオープンスタブのインピーダンスを７５Ωとした場合の減衰帯域幅を示す図である。 ３／４波長の電気長のオープンスタブのインピーダンスを１００Ωとした場合の減衰帯域幅を示す図である。 本発明の第１実施例のフィルタ装置を構成している一方の帯域阻止フィルタの構成を示す図である。 本発明の第１実施例のフィルタ装置を構成している一方の帯域阻止フィルタの減衰量およびリターンロスの周波数特性を示す図である。 本発明の第１実施例のフィルタ装置を構成している他方の帯域阻止フィルタの構成を示す図である。 本発明の第１実施例のフィルタ装置を構成している他方の帯域阻止フィルタの減衰量およびリターンロスの周波数特性を示す図である。 本発明の第２実施例のフィルタ装置を構成している一方の帯域阻止フィルタの構成を示す図である。 本発明の第２実施例のフィルタ装置を構成している一方の帯域阻止フィルタの減衰量およびリターンロスの周波数特性を示す図である。 本発明の第２実施例のフィルタ装置を構成している他方の帯域阻止フィルタの構成を示す図である。 本発明の第２実施例のフィルタ装置を構成している他方の帯域阻止フィルタの減衰量およびリターンロスの周波数特性を示す図である。 本発明の第３実施例のフィルタ装置を構成している一方の帯域阻止フィルタの構成を示す図である。 本発明の第３実施例のフィルタ装置を構成している一方の帯域阻止フィルタの減衰量およびリターンロスの周波数特性を示す図である。 本発明の第３実施例のフィルタ装置を構成している他方の帯域阻止フィルタの構成を示す図である。 本発明の第３実施例のフィルタ装置を構成している他方の帯域阻止フィルタの減衰量およびリターンロスの周波数特性を示す図である。 本発明のフィルタ装置の構成を断面図で示す正面図である。 本発明のフィルタ装置の構成を示す上面図である。 本発明のフィルタ装置の構成を示す下面図である。 本発明のフィルタ装置における第１帯域阻止フィルタが組まれた基板の表面の構成を示す図である。 本発明のフィルタ装置における第１帯域阻止フィルタが組まれた基板の裏面の構成を示す図である。 本発明のフィルタ装置における第２帯域阻止フィルタが組まれた基板の表面の構成を示す図である。 本発明のフィルタ装置における第２帯域阻止フィルタが組まれた基板の裏面の構成を示す図である。 本発明のフィルタ装置における第１帯域阻止フィルタの減衰量およびリターンロスの周波数特性の実測値を示す図である。 本発明のフィルタ装置における第２帯域阻止フィルタの減衰量およびリターンロスの周波数特性の実測値を示す図である。 従来の２周波アンテナを用いるアンテナ部の回路の一例の構成を示す図である。 従来の帯域阻止フィルタの構成の一例を示す図である。 従来の帯域阻止フィルタにおける同軸線路の波長短縮率が７５％の場合の減衰帯域特性を示す図である。 従来の帯域阻止フィルタにおける同軸線路の波長短縮率が５０％の場合の減衰帯域特性を示す図である。

まず、本発明のフィルタ装置の発明に至る経過を図１ないし図１７により説明することにより本発明のフィルタ装置を説明する。
図１はオープンスタブ１００の構成を示す図である。オープンスタブ１００は、図１に示すように円筒状の外部導体１０１ａのほぼ中央に内部導体１０１ｂが配置された同軸線路１０１から構成されており、同軸線路１０１の先端は開放されている。同軸線路１０１の電気長が、ある周波数の波長の約１／４波長とされた際に端子Ｍ１００からその周波数で見たインピーダンスは０Ωとなって、オープンスタブ１００はショート状態となる。すなわち、同軸線路１０１がショート状態となる周波数を阻止周波数として、帯域阻止フィルタを構成することができる。図１に示すオープンスタブ１００において端子Ｍ１００から見た特性インピーダンスＺｘｏの理論的な周波数特性は、
Ｚｘｏ＝−ｊＺｃ×ｃｏｔβＬ／√εｒ （１）
で表される。ただし、Ｚｃは同軸線路１０１の特性インピーダンスであり、λは波長を示し、βは位相定数で２π／λ、Ｌは波長換算の同軸線路１０１の電気長、εｒは同軸線路１０１の内部導体１０１ｂと外部導体１０１ａ間に充填されている絶縁体の比誘電率である。例えば、同軸線路１０１の電気長Ｌをλ／４とすると、Ｚｘｏは０Ωとなってショートとなる。同様に、３λ／４，５λ／４・・・・でもショートとなることから、変数Ｎが０を含む自然数と規定すると、同軸線路の電気長Ｌが、
Ｌ＝（１＋２Ｎ）λ／４
とされた場合に全てショートとなる。

ここで、図１に示すオープンスタブ１００を使用した帯域阻止フィルタ１の構成を図２に示す。
図２に示す帯域阻止フィルタ１は、入力端子ＩＮと出力端子ＯＵＴとを接続する線路にオープンスタブ１０が接続されている。オープンスタブ１０は先端が開放された同軸線路１１からなり、同軸線路１１は円筒状の外部導体１１ａのほぼ中央に内部導体１１ｂが配置されて構成されている。この帯域阻止フィルタ１においては、同軸線路１１の電気長が阻止周波数の波長λａの約λａ／４とされている。なお、外部導体１１ａはアースされている。帯域阻止フィルタ１において、同軸線路１１の特性インピーダンスＺｃが約７７Ω、阻止周波数が２．５ＧＨｚ（波長λａ）とされた際の減衰量の周波数特性を図３および図４に示す。図３の周波数範囲は２．４５ＧＨｚ〜２．５５ＧＨｚとされ、図４の周波数範囲は０〜２０ＧＨｚの広帯域とされている。図３および図４を参照すると、２．５ＧＨｚの奇数倍（２．５ＧＨｚ，７．５ＧＨｚ，１２．５ＧＨｚ，１７．５ＧＨｚ）において減衰量のピークがあることが分かる。このように、阻止周波数は２．５ＧＨｚの奇数倍になっている。

そして、減衰量の最大点のちょうど中間の周波数において減衰量が０ｄＢとなっている。このように、リターンロスは、減衰量最大点のちょうど中間の周波数に最大点があり、リターンロスの最大点は同軸線路の電気長Ｌが、
Ｌ＝（１＋Ｎ）λ／２
で繰り返すようになり、この時のオープンスタブ１０の特性インピーダンスＺｘｏは（１）式から∞Ωとなって、オープンとなる。 同軸線路１１によるオープンスタブ１０には、このように繰り返し特性があるので、λａ／４以外でも共振素子として利用できる。

次に、異なる構成の帯域阻止フィルタ２の構成を図５に示す。
図５に示す帯域阻止フィルタ１は、入力端子ＩＮと出力端子ＯＵＴとを接続する線路にオープンスタブ２０が接続されている。オープンスタブ２０は外部導体２１ａのほぼ中央に内部導体２１ｂが配置され、先端が開放された同軸線路２１から構成されている。この帯域阻止フィルタ２においては、同軸線路２１の電気長が阻止周波数の波長λａの約３λａ／４とされている。なお、外部導体２１ａはアースされている。帯域阻止フィルタ２において、同軸線路１１の特性インピーダンスＺｃが約７７Ω、阻止周波数が２．５ＧＨｚ（波長λａ）とされた際の減衰量の周波数特性を図６に示す。図６の周波数範囲は２．４５ＧＨｚ〜２．５５ＧＨｚとされ、図５を参照すると、２．５ＧＨｚに減衰量のピークがあって、最大の減衰量となっていることが分かる。そして、図３の減衰量の周波数特性と比較して立ち上がり特性が急峻となっているのが分かる。また、阻止周波数は２．５ＧＨｚになっている。

次に、図７はショートスタブ１１０の構成を示す図である。ショートスタブ１１０は、図７に示すように円筒状の外部導体１１１ａのほぼ中央に内部導体１１１ｂが配置された同軸線路１１１から構成されており、同軸線路１１１の先端において内部導体１１１ｂがアースされた外部導体１１１ａに短絡されている。同軸線路１１１の電気長が、ある周波数の波長の約１／２波長とされた際に端子Ｍ１１０からその周波数で見たインピーダンスは０Ωとなって、ショート状態となる。すなわち、同軸線路１１１がショート状態となる周波数を阻止周波数として、帯域阻止フィルタを構成することができる。図７に示すショートスタブ１１０において端子Ｍ１１０から見た特性インピーダンスＺｘｓの理論的な周波数特性は、
Ｚｘｓ＝−ｊＺｃ×ｔａｎβＬ／√εｒ （２）
で表される。ただし、Ｚｃは同軸線路１１１の特性インピーダンスであり、λは波長を示し、βは位相定数で２π／λ、Ｌは波長換算の同軸線路１１１の電気長、εｒは同軸線路１１１の内部導体１１１ｂと外部導体１１１ａ間に充填されている絶縁体の比誘電率である。例えば、同軸線路１１１の電気長Ｌをλ／２とすると、Ｚｘｓは０Ωとなってショートとなる。同様に、２λ／２，３λ／２・・・・でもショートとなることから、変数Ｎが０を含む自然数と規定すると、同軸線路の電気長Ｌが、
Ｌ＝（１＋Ｎ）λ／２
とされた場合に全てショートとなる。

ここで、図７に示すショートスタブ１１０を使用した帯域阻止フィルタ３の構成を図８に示す。
図８に示す帯域阻止フィルタ３は、入力端子ＩＮと出力端子ＯＵＴとを接続する線路にショートスタブ３０が接続されている。ショートスタブ３０は、先端において内部導体３１ｂがアースされた外部導体３１ａに短絡された同軸線路３１から構成されている。この帯域阻止フィルタ３においては、同軸線路３１の電気長が阻止周波数の波長λａの約λａ／２とされている。帯域阻止フィルタ３において、同軸線路３１の特性インピーダンスＺｃが約７７Ω、阻止周波数が２．５ＧＨｚ（波長λａ）とされた際の減衰量の周波数特性を図９に示す。図９を参照すると、２．５ＧＨｚに減衰量のピークがあって、その際の減衰量が約２３０ｄＢの最大の減衰量となっていることが分かる。このように、阻止周波数は２．５ＧＨｚになっている。

ショートスタブを利用する帯域阻止フィルタ３においては、同軸線路３１の電気長として少なくとも１／２波長が必要とされることから、小型化するには不利となる。また、共振周波数の調整には同軸線路３１のショート点を可変しなければならず、調整構造が複雑になる。さらに、図３，図６および図９に示す減衰量の周波数特性において減衰量２５ｄＢの帯域幅を比較すると、オープンスタブを利用する図３においては約±２９．１ＭＨｚが得られており、オープンスタブを利用する図６においては約±９．７ＭＨｚが得られており、ショートスタブを利用する図９においては約±２２．１ＭＨｚが得られている。このように、オープンスタブを利用する場合に、同軸線路の電気長を３／４波長とする場合は、１／４波長とする場合の減衰帯域幅に比べ約１／３に圧縮されるようになり、通過させる周波数帯域に応じて、この二つを使い分けることにより、所望する減衰帯域幅を設定することが可能となる。このことから、以下に説明する本発明のフィルタ装置においては、オープンスタブを利用した帯域阻止フィルタとして説明する。

次に、オープンスタブを利用する帯域阻止フィルタにおいて、オープンスタブを構成する同軸線路の特性インピーダンスの違いによる変化と減衰帯域幅との関係について説明する。
図２に示す帯域阻止フィルタ１におけるλａ／４の電気長とされた同軸線路１１および図５に示す帯域阻止フィルタ３における３λａ／４の電気長とされた同軸線路２１の特性インピーダンスを汎用の同軸ケーブルあるいはセミリジットケーブルの規格インピーダンスに合わせ、３６Ω、５０Ω、７５Ω、１００Ωの４種類とした場合の、２５ｄＢ減衰帯域幅の変化を図１０ないし図１７に示す。ただし、共振周波数は約１．９ＧＨｚとされている。図１０は、同軸線路１１の特性インピーダンスが３６Ωの場合であり、２５ｄＢ減衰帯域幅として約±４７．３ＭＨｚが得られている。図１１は、同軸線路１１の特性インピーダンスが５０Ωの場合であり、２５ｄＢ減衰帯域幅として約±３４．１ＭＨｚが得られている。図１２は、同軸線路１１の特性インピーダンスが７５Ωの場合であり、２５ｄＢ減衰帯域幅として約±２２．７ＭＨｚが得られている。図１３は、同軸線路１１の特性インピーダンスが１００Ωの場合であり、２５ｄＢ減衰帯域幅として約±１７．０ＭＨｚが得られている。

また、図１４は、同軸線路２１の特性インピーダンスが３６Ωの場合であり、２５ｄＢ減衰帯域幅として約±２０．７ＭＨｚが得られている。図１５は、同軸線路２１の特性インピーダンスが５０Ωの場合であり、２５ｄＢ減衰帯域幅として約±１４．９ＭＨｚが得られている。図１６は、同軸線路２１の特性インピーダンスが７５Ωの場合であり、２５ｄＢ減衰帯域幅として約±９．９６ＭＨｚが得られている。図１７は、同軸線路２１の特性インピーダンスが１００Ωの場合であり、２５ｄＢ減衰帯域幅として約±７．４７ＭＨｚが得られている。
このように、オープンスタブを構成する同軸線路のインピーダンスが高くなるに従って、減衰帯域幅が狭くなっていくことが分かる。そこで、オープンスタブを利用する帯域阻止フィルタとする場合には、オープンスタブを構成する同軸線路のインピーダンスと電気長とを組み合わせることにより、複数種類の２５ｄＢ減衰帯域幅を得ることができるようになる。

以上の説明を踏まえて本発明の第１実施例のフィルタ装置を構成している帯域阻止フィルタの構成を図１８および図２０に示す。
本発明のフィルタ装置の設計仕様を次に示す。
・第１の帯域（ＢＷａ）の周波数：１８８４．５ＭＨｚ〜１９１９．６ＭＨｚ（中心周波数Ｆｏ＝１９０２．０５ＭＨｚ±１７．５５ＭＨｚ）
・第２の帯域（ＢＷｂ）の周波数：２５４５．０ＭＨｚ〜２５７５．０ＭＨｚ（中心周波数Ｆｏ＝２５６０．００ＭＨｚ±１５．００ＭＨｚ）
・入出力インピーダンス：公称５０Ω
・電圧定在波比（ＶＳＷＲ）：通過帯域内において、１．２０以下
・挿入損失：０．３ｄＢ以下
・減衰量： ５０ｄＢ以上

図１８に示す帯域阻止フィルタ４は、第１の帯域（ＢＷａ）を通過させ、第２の帯域（ＢＷｂ）を阻止するフィルタとされ、図２０に示す帯域阻止フィルタ５は、第２の帯域（ＢＷｂ）を通過させ、第１の帯域（ＢＷａ）を阻止するフィルタとされて、帯域阻止フィルタ４および帯域阻止フィルタ５を組み合わせることにより、本発明の第１実施例のフィルタ装置が構成されている。本発明の第１実施例のフィルタ装置は、図３９に示すフィルタ装置２１０として使用することができる。
図１８に示す帯域阻止フィルタ４は、入力端子ＩＮと出力端子ＯＵＴとを接続する線路に分布定数線路４４が接続され、入力端子ＩＮと分布定数線路４４の一端との接続点に第１のオープンスタブ４０が接続され、分布定数線路４４の他端と出力端子ＯＵＴとの接続点に第２のオープンスタブ４１が接続されている。第１のオープンスタブ４０は先端が開放された同軸線路４２からなり、同軸線路４２はアースされた外部導体４２ａのほぼ中央に内部導体４２ｂが配置され、下端において内部導体４２ｂは外部導体４２ａより下方へ所定長さだけ突出されて構成されている。この同軸線路４２の電気長は、第２の帯域（ＢＷｂ）の下限周波数における周波数の波長をλ₁とした際に約３λ₁／４とされ、特性インピーダンスはＺ₄₀とされている。

また、第２のオープンスタブ４１は先端が開放された同軸線路４３からなり、同軸線路４３はアースされた外部導体４３ａのほぼ中央に内部導体４３ｂが配置され、下端において内部導体４３ｂは外部導体４３ａより下方へ所定長さだけ突出されて構成されている。この同軸線路４３の電気長は、第２の帯域（ＢＷｂ）の上限周波数における周波数の波長をλ₂とした際に約３λ₂／４とされ、特性インピーダンスはＺ₄₁とされている。また、分布定数線路４４はストリップ線路により構成することができ、その電気長は、第２の帯域（ＢＷｂ）の中心周波数の波長をλ₃とした際に約λ₃／４とされ、特性インピーダンスはＺ₄₃とされている。
第１のオープンスタブ４０では、外部導体４２ａより下方へ突出している内部導体４２ｂを切断して長さｍを調節することにより、第１のオープンスタブ４０の共振周波数を微調することができる。また、第２のオープンスタブ４１においても同様に、突出している内部導体４３ｂを切断して長さｍを調節することにより、第２のオープンスタブ４１の共振周波数を微調することができる。

ここで、第１のオープンスタブ４０を構成する同軸線路４２のインピーダンスＺ₄₀を約３６Ω、波長λ₁を約２．５３５ＧＨｚの波長とし、第２のオープンスタブ４１を構成する同軸線路４３のインピーダンスＺ₄₁を約３６Ω、波長λ₂を約２．５８５ＧＨｚの波長とし、分布定数線路４４のインピーダンスＺ₄₃を約５０Ω、波長λ₃を約２．５６ＧＨｚの波長とした際の減衰量およびリターンロスの周波数特性を図１９に示す。図１９を参照すると、第２の帯域（ＢＷｂ）における減衰量は約５３ｄＢ以上の減衰量が得られており、第１の帯域（ＢＷａ）における減衰量はほぼ０ｄＢとなっている。また、第１の帯域（ＢＷａ）におけるリターンロスはほぼ２０ｄＢ以上が得られて、通過帯域におけるＶＳＷＲは約１．２以下の良好なＶＳＷＲが得られている。

図２０に示す帯域阻止フィルタ５は、入力端子ＩＮと出力端子ＯＵＴとを接続する線路に分布定数線路５４が接続され、入力端子ＩＮと分布定数線路５４の一端との接続点に第３のオープンスタブ５０が接続され、分布定数線路５４の他端と出力端子ＯＵＴとの接続点に第４のオープンスタブ５１が接続されている。第３のオープンスタブ５０は先端が開放された同軸線路５２からなり、同軸線路５２はアースされた外部導体５２ａのほぼ中央に内部導体５２ｂが配置され、下端において内部導体５２ｂは外部導体５２ａより下方へ所定長さだけ突出されて構成されている。この同軸線路５２の電気長は、第１の帯域（ＢＷａ）の下限周波数における周波数の波長をλ₄とした際に約λ₄／４とされ、特性インピーダンスはＺ₅₀とされている。

また、第４のオープンスタブ５１は先端が開放された同軸線路５３からなり、同軸線路５３はアースされた外部導体５３ａのほぼ中央に内部導体５３ｂが配置され、下端において内部導体５３ｂは外部導体５３ａより下方へ所定長さだけ突出されて構成されている。この同軸線路５３の電気長は、第１の帯域（ＢＷａ）の上限周波数における周波数の波長をλ₅とした際に約λ₅／４とされ、特性インピーダンスはＺ₅₁とされている。また、分布定数線路５４はストリップ線路により構成することができ、その電気長は、第１の帯域（ＢＷａ）の中心周波数の波長をλ₆とした際に約λ₆／４とされ、特性インピーダンスはＺ₅₃とされている。
第３のオープンスタブ５０では、外部導体５２ａより下方へ突出している内部導体５２ｂを切断して長さｍを調節することにより、第３のオープンスタブ５０の共振周波数を微調することができる。また、第４のオープンスタブ５１においても同様に、突出している内部導体５３ｂを切断して長さｍを調節することにより、第４のオープンスタブ５１の共振周波数を微調することができる。

ここで、第３のオープンスタブ５０を構成する同軸線路５２のインピーダンスＺ₅₀を約７５Ω、波長λ₄を約１．８７５ＧＨｚの波長とし、第４のオープンスタブ５１を構成する同軸線路５３のインピーダンスＺ₅₁を約７５Ω、波長λ₅を約１．９２９ＧＨｚの波長とし、分布定数線路５４のインピーダンスＺ₅₃を約５０Ω、波長λ₆を約１．９０２ＧＨｚの波長とした際の減衰量およびリターンロスの周波数特性を図２１に示す。図２１を参照すると、第１の帯域（ＢＷａ）における減衰量は約５４ｄＢ以上の減衰量が得られており、第２の帯域（ＢＷｂ）における減衰量はほぼ０ｄＢとなっている。また、第２の帯域（ＢＷｂ）におけるリターンロスはほぼ２０ｄＢ以上が得られて、通過帯域におけるＶＳＷＲは約１．２以下の良好なＶＳＷＲが得られている。

上記したように、第１実施例の帯域阻止フィルタにおいて、第１の帯域（ＢＷａ）を通過させ、第２の帯域（ＢＷｂ）を阻止する帯域阻止フィルタ４では、オープンスタブ４０，４１の電気長を阻止する第２の帯域（ＢＷｂ）の周波数の３／４波長とすると共にインピーダンスＺ₄₀を約３６Ωとし、第２の帯域（ＢＷｂ）を通過させ、第１の帯域（ＢＷａ）を阻止する帯域阻止フィルタ５では、オープンスタブ５０，５１の電気長を阻止する第１の帯域（ＢＷａ）の周波数の１／４波長とすると共にインピーダンスＺ₅₁を約７５Ωにすることにより、フィルタ装置の設計仕様を満足するようにしている。そして、本発明の第１実施例のフィルタ装置においては、帯域阻止フィルタ４を図３９に示すフィルタ装置２１０の帯域阻止フィルタ２１１として使用することができると共に、帯域阻止フィルタ５を帯域阻止フィルタ２１２として使用することができる。
なお、第１オープンスタブ４０ないし第４オープンスタブ５１の電気長を設定している上限周波数あるいは下限周波数が、仕様で規定された上限周波数より若干高く、下限周波数より若干低くされているのは、同軸線路４２ないし同軸線路５３の温度特性等のドリフト分を考慮したためである。従って、同軸線路４２ないし同軸線路５３の温度特性等のドリフト分を無視できる場合は、仕様通りの上限周波数および下限周波数とすることができる。

ところで、図１９および図２１を参照すると、リターンロス特性が、通過帯域において最適値より若干のズレがある不整合状態となっている。この修正を行うために、並列にリアクタンス成分を付加して整合状態を改善した本発明の第２実施例のフィルタ装置にかかる帯域阻止フィルタの構成を図２２および図２４に示す。
図２２に示す帯域阻止フィルタ６は、第１の帯域（ＢＷａ）を通過させ、第２の帯域（ＢＷｂ）を阻止するフィルタとされ、図２４に示す帯域阻止フィルタ７は、第２の帯域（ＢＷｂ）を通過させ、第１の帯域（ＢＷａ）を阻止するフィルタとされて、帯域阻止フィルタ６および帯域阻止フィルタ７を組み合わせることにより、本発明の第２実施例のフィルタ装置が構成されている。本発明の第２実施例のフィルタ装置は、図３９に示すフィルタ装置２１０として使用することができる。
図２２に示す帯域阻止フィルタ６は、図１８に示す帯域阻止フィルタ４においてオープンスタブ４１の接続点とアース間にコンデンサＣ６を接続した構成とされており、コンデンサＣ６を除く構成は同様とされていることから、その説明は省略する。

ここで、第１のオープンスタブ４０を構成する同軸線路４２のインピーダンスＺ₄₀を約３６Ω、波長λ₁を約２．５３５ＧＨｚの波長とし、第２のオープンスタブ４１を構成する同軸線路４３のインピーダンスＺ₄₁を約３６Ω、波長λ₂を約２．５８５ＧＨｚの波長とし、分布定数線路４４のインピーダンスＺ₄₃を約５０Ω、波長λ₃を約２．５６ＧＨｚの波長とし、コンデンサＣ６の容量を約０．２ｐＦとした際の減衰量およびリターンロスの周波数特性を図２３に示す。図２３を参照すると、第２の帯域（ＢＷｂ）における減衰量は５３ｄＢ以上の減衰量が得られており、第１の帯域（ＢＷａ）における減衰量はほぼ０ｄＢとなっている。また、第１の帯域（ＢＷａ）におけるリターンロス特性は、図１９に示す帯域阻止フィルタ４のリターンロス特性より改善されて２０ｄＢ以上が得られており、通過帯域におけるＶＳＷＲは約１．２以下の良好なＶＳＷＲが得られていることがわかる。

図２４に示す帯域阻止フィルタ７は、図２０に示す帯域阻止フィルタ５においてオープンスタブ５１の接続点とアース間にコンデンサＣ７を接続した構成とされており、コンデンサＣ７を除く構成は同様とされていることから、その説明は省略する。
ここで、第３のオープンスタブ５０を構成する同軸線路５２のインピーダンスＺ₅₀を約７５Ω、波長λ₄を約１．８７５ＧＨｚの波長とし、第４のオープンスタブ５１を構成する同軸線路５３のインピーダンスＺ₅₁を約７５Ω、波長λ₅を約１．９２９ＧＨｚの波長とし、分布定数線路５４のインピーダンスＺ₅₃を約５０Ω、波長λ₆を約１．９０２ＧＨｚの波長とし、コンデンサＣ７の容量を約０．２ｐＦとした際の減衰量およびリターンロスの周波数特性を図２５に示す。図２５を参照すると、第１の帯域（ＢＷａ）における減衰量は５４ｄＢ以上の減衰量が得られており、第２の帯域（ＢＷｂ）における減衰量はほぼ０ｄＢとなっている。また、第２の帯域（ＢＷｂ）におけるリターンロス特性は、図２１に示す帯域阻止フィルタ５のリターンロス特性より改善されて２０ｄＢ以上が得られており、通過帯域におけるＶＳＷＲは約１．２以下の良好なＶＳＷＲが得られている。

このように、帯域阻止フィルタ６に所定容量のコンデンサＣ６を付加すると共に、帯域阻止フィルタ７に所定容量のコンデンサＣ７を付加することにより、リターンロス特性において、通過帯域が修正されて整合状態に近づくことが分かる。
なお、帯域阻止フィルタ６のオープンスタブ４０，４１および帯域阻止フィルタ７のオープンスタブ５０，５１においては、突出している内部導体を切断して長さｍを調節することにより、そのオープンスタブの共振周波数を微調することができる。また、本発明の第２実施例のフィルタ装置においては、帯域阻止フィルタ６を図３９に示すフィルタ装置２１０の帯域阻止フィルタ２１１として使用することができると共に、帯域阻止フィルタ７を帯域阻止フィルタ２１２として使用することができる。さらに、説明は省略したが第１オープンスタブ４０ないし第４オープンスタブ５１の電気長を設定している上限周波数あるいは下限周波数は、仕様で規定された上限周波数より若干高く、下限周波数より若干低くされているが、仕様通りの上限周波数および下限周波数としても良いことは上記した通りとされている。

ところで、分布定数線路のインピーダンスが入出力インピーダンスより高い場合はインダクタンス成分を持ち、低い場合はキャパシタンス成分を持つので、分布定数線路はリアクタンス成分を含有する伝送線路として作用させることができる。そこで、これを利用して整合特性をより改善した本発明の第３実施例のフィルタ装置にかかる帯域阻止フィルタの構成を図２６および図２８に示す。
図２６に示す帯域阻止フィルタ８は、第１の帯域（ＢＷａ）を通過させ、第２の帯域（ＢＷｂ）を阻止するフィルタとされ、図２８に示す帯域阻止フィルタ９は、第２の帯域（ＢＷｂ）を通過させ、第１の帯域（ＢＷａ）を阻止するフィルタとされて、帯域阻止フィルタ８および帯域阻止フィルタ９を組み合わせることにより、本発明の第３実施例のフィルタ装置が構成されている。本発明の第３実施例のフィルタ装置は、図３９に示すフィルタ装置２１０として使用することができる。
図２６に示す帯域阻止フィルタ８は、図２２に示す帯域阻止フィルタ６における分布定数線路４４に相当する分布定数線路８４を有し、分布定数線路８４のインピーダンスＺ₈₃を変更しており、分布定数線路８４のインピーダンスＺ₈₃を変更したことを除く構成は同様とされていることから、その説明は省略する。

ここで、第１のオープンスタブ４０を構成する同軸線路４２のインピーダンスＺ₄₀を約３６Ω、波長λ₁を約２．５３５ＧＨｚの波長とし、第２のオープンスタブ４１を構成する同軸線路４３のインピーダンスＺ₄₁を約３６Ω、波長λ₂を約２．５８５ＧＨｚの波長とし、分布定数線路８４のインピーダンスＺ₈₃を約５３Ω、波長λ₃を約２．５６ＧＨｚの波長とし、コンデンサＣ８の容量を約０．２ｐＦとした際の減衰量およびリターンロスの周波数特性を図２７に示す。図２７を参照すると、第２の帯域（ＢＷｂ）における減衰量は約５３ｄＢ以上の減衰量が得られており、第１の帯域（ＢＷａ）における減衰量はほぼ０ｄＢとなっている。また、第１の帯域（ＢＷａ）におけるリターンロス特性は、図２３に示す帯域阻止フィルタ６のリターンロス特性より改善されて２８ｄＢ以上が得られており、通過帯域におけるＶＳＷＲは約１．０８以下のより良好なＶＳＷＲが得られていることがわかる。

図２８に示す帯域阻止フィルタ９は、図２４に示す帯域阻止フィルタ７における分布定数線路５４に相当する分布定数線路９４を有し、分布定数線路９４のインピーダンスＺ₉₃を変更しており、分布定数線路９４のインピーダンスＺ₉₃を変更したことを除く構成は同様とされていることから、その説明は省略する。
ここで、第３のオープンスタブ５０を構成する同軸線路５２のインピーダンスＺ₅₀を約７５Ω、波長λ₄を約１．８７５ＧＨｚの波長とし、第４のオープンスタブ５１を構成する同軸線路５３のインピーダンスＺ₅₁を約７５Ω、波長λ₅を約１．９２９ＧＨｚの波長とし、分布定数線路９４のインピーダンスＺ₉₃を約５２．５Ω、波長λ₆を約１．９０２ＧＨｚの波長とし、コンデンサＣ９の容量を約０．２ｐＦとした際の減衰量およびリターンロスの周波数特性を図２９に示す。図２９を参照すると、第１の帯域（ＢＷａ）における減衰量は約５４ｄＢ以上の減衰量が得られており、第２の帯域（ＢＷｂ）における減衰量はほぼ０ｄＢとなっている。また、第２の帯域（ＢＷｂ）におけるリターンロス特性は、図２５に示す帯域阻止フィルタ７のリターンロス特性より改善されて２５ｄＢ以上が得られており、通過帯域におけるＶＳＷＲは約１．１以下のより良好なＶＳＷＲが得られている。

このように、帯域阻止フィルタ８の分布定数線路８４のインピーダンスＺ₈₃の値を若干変更して約５３Ωとすると共に、帯域阻止フィルタ９の分布定数線路９４のインピーダンスＺ₉₄の値を若干変更して約５２．５Ωとすることにより、リターンロス特性において、通過帯域が修正されてより整合状態となることが分かる。そして、分布定数線路８４，９４はストリップ線路で構成できることから、そのインピーダンスの調整はストリップ線路の長さや幅を調整することで容易に行うことができる。
なお、帯域阻止フィルタ８のオープンスタブ４０，４１および帯域阻止フィルタ９のオープンスタブ５０，５１においては、突出している内部導体を切断して長さｍを調節することにより、そのオープンスタブの共振周波数を微調することができる。また、本発明の第３実施例のフィルタ装置においては、帯域阻止フィルタ８を図３９に示すフィルタ装置２１０の帯域阻止フィルタ２１１として使用することができると共に、帯域阻止フィルタ９を帯域阻止フィルタ２１２として使用することができる。さらに、説明は省略したが第１オープンスタブ４０ないし第４オープンスタブ５１の電気長を設定している上限周波数あるいは下限周波数は、仕様で規定された上限周波数より若干高く、下限周波数より若干低くされているが、仕様通りの上限周波数および下限周波数としても良いことは上記した通りとされている。

次に、第３の実施例の回路定数に基づく具体的な本発明のフィルタ装置１２０の構成を図３０ないし図３２に示す。図３０は本発明のフィルタ装置１２０の構成を断面図で示す正面図であり、図３１は本発明のフィルタ装置１２０の構成を示す上面図であり、図３２は本発明のフィルタ装置１２０の構成を示す下面図である。
これらの図に示すように、フィルタ装置１２０は金属製のケース１３０を備えており、ケース１３０はほぼ中央に壁部１３０ｃが形成されて２分割されることにより、第１帯域阻止フィルタ１３１が収納される部屋と、第２帯域阻止フィルタ１３２が収納される部屋との２部屋が形成されている。第１帯域阻止フィルタ１３１が収納される部屋を塞ぐように上蓋１３０ａがケース１３０の上面に嵌着されており、第２帯域阻止フィルタ１３２が収納される部屋を塞ぐように下蓋１３０ｂがケース１３０の下面に嵌着されている。一方の側面からは多周波アンテナに接続される入力側の２本の同軸ケーブルが導出され、一方の同軸ケーブルＩＮ−１は第１の帯域（ＢＷａ）用とされ、他方の同軸ケーブルＩＮ−２は第２の帯域（ＢＷｂ）用とされている。また、ケース１３０の他方の側面には出力側の２つの同軸端子ＯＵＴ−１，ＯＵＴ−２が設けられている。

第１帯域阻止フィルタ１３１は、第１の帯域（ＢＷａ）を通過させ、第２の帯域（ＢＷｂ）を阻止するフィルタとされ、入力端子は同軸ケーブルＩＮ−１に接続され、出力端子は同軸端子ＯＵＴ−１に接続されている。また、第２帯域阻止フィルタ１３２は、第２の帯域（ＢＷｂ）を通過させ、第１の帯域（ＢＷａ）を阻止するフィルタとされ、入力端子は同軸ケーブルＩＮ−２に接続され、出力端子は同軸端子ＯＵＴ−２に接続されている。図３１はケース１３０から上蓋１３０ａを取り去った際の図とされ、絶縁性の基板に組まれた第１帯域阻止フィルタ１３１の構成が示されており、図３２はケース１３０から下蓋１３０ｂを取り去った際の図とされ、絶縁性の基板に組まれた第２帯域阻止フィルタ１３２の構成が示されている。

そこで、第１帯域阻止フィルタ１３１が組まれた基板の構成を図３３，図３４に示し、第２帯域阻止フィルタ１３２が組まれた基板の構成を図３５，図３６に示す。図３３は基板１３１ｂの表面の構成を示す図であり、図３４は基板１３１ｂの裏面の構成を示す図であり、図３５は基板１３２ｂの表面の構成を示す図であり、図３６は基板１３１ｂの裏面の構成を示す図である。
図３３および図３４に示す第１帯域阻止フィルタ１３１は、プリント基板とされた基板１３１ｂに組まれており、裏面にはオープンスタブ４０，４１に相当する阻止帯域に関する周波数の３／４波長の電気長とされる２本のセミリジットケーブル１３１ｄが配置され、セミリジットケーブル１３１ｄの接続部を除く裏面のほぼ全面にアース導体が設けられている。セミリジットケーブル１３１ｄの外部導体は裏面のアース導体にハンダ付けされている。基板１３１ｂの表面には入力端子ＩＮと出力端子ＯＵＴとの間を接続するラインがプリントされていると共に両長辺に沿ってアース導体がプリントされている。２本のセミリジットケーブル１３１ｄの内部導体が接続されている間のラインはストリップ線路１３１ｃからなる分布定数線路８４とされている。また、コンデンサＣ８に相当するキャパシタンス１３１ｂのパターンが、出力端子ＯＵＴ側のセミリジットケーブル１３１ｄの接続点に形成されている。このように、キャパシタンス１３１ｂはストリップライン１３１ｃの形状を変えることで安価で容易に実現することができる。また、セミリジッドケーブル１３１ｄの内部導体は基板１３１ｂの表面から突出されて、表面に沿って折曲された調整部１３１ａが形成されている。この調整部１３１ａを切断して長さを調節することにより、そのセミリジットケーブル１３１ｄからなるオープンスタブの共振周波数を微調することができる。

図３５および図３６に示す第２帯域阻止フィルタ１３２は、プリント基板とされた基板１３２ｂに組まれており、裏面にはオープンスタブ５０，５１に相当する阻止帯域に関する周波数の１／４波長の電気長とされる２本のセミリジットケーブル１３２ｄが配置され、セミリジットケーブル１３２ｄの接続部を除く裏面のほぼ全面にアース導体が設けられている。セミリジットケーブル１３２ｄの外部導体は裏面のアース導体にハンダ付けされている。基板１３２ｂの表面には入力端子ＩＮと出力端子ＯＵＴとの間を接続するラインがプリントされていると共に長辺に沿ってアース導体がプリントされている。２本のセミリジットケーブル１３２ｄの内部導体が接続されている間のラインはストリップ線路１３２ｃからなる分布定数線路９４とされている。また、コンデンサＣ９に相当するキャパシタンス１３２ｂのパターンが、出力端子ＯＵＴ側のセミリジットケーブル１３２ｄの接続点に形成されている。このように、キャパシタンス１３２ｂはストリップライン１３２ｃの形状を変えることで安価で容易に実現することができる。また、セミリジッドケーブル１３２ｄの内部導体は基板１３２ｂの表面から突出されて、表面に沿って折曲された調整部１３２ａが形成されている。この調整部１３２ａを切断して長さを調節することにより、そのセミリジットケーブル１３２ｄからなるオープンスタブの共振周波数を微調することができる。
このように構成された第１帯域阻止フィルタ１３１および第２帯域阻止フィルタ１３２は、ノイズの影響を軽減できるように共に基板１３１ｂ、１３２ｂの裏面が壁部１３０ｃに対面するようにケース１３０内に収納されている。

図３０ないし図３２に示すフィルタ装置１２０において、第３実施例にかかる帯域阻止フィルタ８と同じ回路定数とした第１帯域阻止フィルタ１３１の減衰量およびリターンロスの周波数特性の実測値を図３７に示す。ただし、同軸ケーブルＩＮ−１および同軸ケーブルＩＮ−２の長さが１．３ｍとされている。図３７を参照すると、第２の帯域（ＢＷｂ）の下限周波数２．５４５ＧＨｚにおける減衰量は約６４．６３６ｄＢ、上限周波数２．５７５ＧＨｚにおける減衰量は約６３．０４７ｄＢが得られており、十分な減衰量が第２の帯域（ＢＷｂ）の信号に与えられていることが分かる。また、第１の帯域（ＢＷａ）の下限周波数１．８８４ＧＨｚにおける減衰量は約０．５８０３ｄＢ、上限周波数１．９１９６ＧＨｚにおける減衰量は約０．６０７４ｄＢが得られている。ただし、長さが１．３ｍの同軸ケーブルＩＮ−１，ＩＮ−２の損失が約０．４ｄＢあることから、第１帯域阻止フィルタ１３１の挿入損失は差し引き約０．２ｄＢであり、挿入損失は極めて低損失となっていることが分かる。また、リターンロス特性は、第１の帯域（ＢＷａ）の下限周波数１．８８４ＧＨｚにおけるリターンロスは約３２．３２４ｄＢ、上限周波数１．９１９６ＧＨｚにおける減衰量は約２５．６２８ｄＢが得られており、通過帯域におけるＶＳＷＲは約１．１以下の良好なＶＳＷＲが得られていることがわかる。

次に、フィルタ装置１２０において、第３実施例にかかる帯域阻止フィルタ９と同じ回路定数とした第２帯域阻止フィルタ１３２の減衰量およびリターンロスの周波数特性の実測値を図３８に示す。ただし、同軸ケーブルＩＮ−１および同軸ケーブルＩＮ−２の長さが１．３ｍとされている。図３８を参照すると、第１の帯域（ＢＷａ）の下限周波数１．８８４ＧＨｚにおける減衰量は約５７．５４９ｄＢ、上限周波数１．９１９６ＧＨｚにおける減衰量は約５８．３０９ｄＢが得られており、十分な減衰量が第１の帯域（ＢＷａ）の信号に与えられていることが分かる。また、第２の帯域（ＢＷｂ）の下限周波数２．５４５ＧＨｚにおける減衰量は約０．６７７２ｄＢ、上限周波数２．５７５ＧＨｚにおける減衰量は約０．６６８４ｄＢが得られている。ただし、長さが１．３ｍの同軸ケーブルＩＮ−１，ＩＮ−２の損失が約０．４ｄＢあることから、第１帯域阻止フィルタ１３１の挿入損失は差し引き約０．３ｄＢ以下であり、挿入損失は極めて低損失となっていることが分かる。また、リターンロス特性は、第２の帯域（ＢＷｂ）の下限周波数２．５４５ＧＨｚにおけるリターンロスは約２７．２９５ｄＢ、上限周波数２．５７５ＧＨｚにおける減衰量は約２６．２０８ｄＢが得られており、通過帯域におけるＶＳＷＲは約１．１以下の良好なＶＳＷＲが得られていることがわかる。

以上説明した本発明のフィルタ装置においては、使用するオープンスタブは汎用の同軸ケーブルあるいはセミリジットケーブルの規格インピーダンスとされる３６Ωおよび７５Ωのインピーダンスとされているため、特注品のインピーダンスの同軸ケーブルあるいはセミリジットケーブルが不要となることから、フィルタ装置のコストを低減することができる。また、本発明のフィルタ装置における帯域阻止フィルタにおいては、オープンスタブの先端の内部導体のみ、基板上において折り返す構造としたことで、この内部導体を切断する作業をもって共振周波数の微調整を行えるため、共振用の可変容量コンデンサ等の新たな部品が不要になると共に、経年変化が改善され、部品故障率も改善される。さらに、構造が単純なため電気特性の劣化を防止することができる。
本発明のフィルタ装置の以上の説明においては、オープンスタブを用いるフィルタ装置と説明したが、ショートスタブを用いるフィルタ装置としても良い。ただし、ショートスタブを用いるフィルタ装置においては、ショートスタブの電気長として所望の周波数の１／２波長あるいはその整数倍が必要とされることから、オープンスタブを用いるフィルタ装置よりは大きくなる。しかし、ショートスタブを用いるフィルタ装置としても簡易なフィルタ構成とすることができる。

１ 帯域阻止フィルタ、２ 帯域阻止フィルタ、３ 帯域阻止フィルタ、４ 帯域阻止フィルタ、５ 帯域阻止フィルタ、６ 帯域阻止フィルタ、７ 帯域阻止フィルタ、８ 帯域阻止フィルタ、９ 帯域阻止フィルタ、１０ オープンスタブ、１１ 同軸線路、１１ａ 外部導体、１１ｂ 内部導体、２０ オープンスタブ、２１ 同軸線路、２１ａ 外部導体、２１ｂ 内部導体、３０ ショートスタブ、３１ 同軸線路、３１ａ 外部導体、３１ｂ 内部導体、４０ オープンスタブ、４１ オープンスタブ、４２ 同軸線路、４２ａ 外部導体、４２ｂ 内部導体、４３ 同軸線路、４３ａ 外部導体、４３ｂ 内部導体、４４ 分布定数線路、５０ オープンスタブ、５０ 波長短縮率が、５１ オープンスタブ、５２ 同軸線路、５２ａ 外部導体、５２ｂ 内部導体、５３ 同軸線路、５３ａ 外部導体、５３ｂ 内部導体、５４ 分布定数線路、８４ 分布定数線路、９４ 分布定数線路、１００ オープンスタブ、１００Ω インピーダンスを、１００Ω 特性インピーダンスが、１０１ 同軸線路、１０１ａ 外部導体、１０１ｂ 内部導体、１１０ ショートスタブ、１１１ 同軸線路、１１１ａ 外部導体、１１１ｂ 内部導体、１２０ フィルタ装置、１３０ ケース、１３０ａ 上蓋、１３０ｂ 下蓋、１３０ｃ 壁部、１３１ 第１帯域阻止フィルタ、１３１ａ 調整部、１３１ｂ キャパシタンス、１３１ｂ 基板、１３１ｃ ストリップライン、１３１ｃ ストリップ線路、１３１ｄ セミリジットケーブル、１３１ｄ セミリジッドケーブル、１３２ 第２帯域阻止フィルタ、１３２ａ 調整部、１３２ｂ キャパシタンス、１３２ｂ 基板、１３２ｃ ストリップライン、１３２ｃ ストリップ線路、１３２ｄ セミリジットケーブル、１３２ｄ セミリジッドケーブル、２００ 周波アンテナ、２０００ 特開、２１０ フィルタ装置、２１１ 帯域阻止フィルタ、２１２ 帯域阻止フィルタ、２１３ 端子、２１４ 端子、２２０ 帯域阻止フィルタ、２２１ 同軸線路、２２１ａ 外部導体、２２１ｂ 内部導体、Ｍ１００ 端子、Ｍ１１０ 端子

Claims (7)

1. 多周波アンテナから並列に導出されている２本のケーブルが、それぞれ接続される第１の入力端子および第２の入力端子と、第１の帯域の信号が出力される第１の出力端子および前記第１の帯域より高い第２の帯域の信号が出力される第２の出力端子とを備えるフィルタ装置であって、
   前記ケーブルの一方は前記第１の帯域の信号用とされ、前記ケーブルの他方は前記第２の帯域の信号用とされ、前記フィルタ装置は、前記第１の入力端子と前記第１の出力端子を備え、前記第２の帯域の信号を阻止して前記第１の帯域を通過させる第１の帯域阻止フィルタと、前記第２の入力端子と前記第２の出力端子を備え、前記第１の帯域の信号を阻止して前記第２の帯域を通過させる第２の帯域阻止フィルタからなり、
   前記第１の帯域阻止フィルタは、前記第１の入力端子と前記第１の出力端子との間に接続されている、前記第２の帯域における中心周波数の波長をλ _３ とした時に、約λ _３ ／４の電気長とされた第１の分布定数線路と、前記第１の入力端子と前記第１の分布定数線路との接続点に接続されている、前記第２の帯域の下限周波数近傍に共振する第１のオープンスタブと、前記第１の出力端子と前記第１の分布定数線路との接続点に接続されている、前記第２の帯域の上限周波数近傍に共振する第２のオープンスタブとを有し、前記第１の帯域を通過させるように前記第１のオープンスタブの電気長が、前記第２の帯域の上限周波数の波長をλ _２ とした時に、約３λ _２ ／４とされていると共に、前記第２のオープンスタブの電気長が、前記第２の帯域の下限周波数の波長をλ _１ とした時に、約３λ _１ ／４とされており、
   前記第２の帯域阻止フィルタは、前記第２の入力端子と前記第２の出力端子との間に接続されている、前記第１の帯域における中心周波数の波長をλ _６ とした時に、約λ _６ ／４の電気長とされた第２の分布定数線路と、前記第２の入力端子と前記第２の分布定数線路との接続点に接続されている、前記第１の帯域の下限周波数近傍に共振する第３のオープンスタブと、前記第２の出力端子と前記第２の分布定数線路との接続点に接続されている、前記第１の帯域の上限周波数近傍に共振する第４のオープンスタブとを有し、前記第２の帯域を通過させるように前記第３のオープンスタブの電気長が、前記第１の帯域の上限周波数の波長をλ _５ とした時に、約λ _５ ／４とされていると共に、前記第４のオープンスタブの電気長が、前記第１の帯域の下限周波数の波長をλ _４ とした時に、約λ _４ ／４とされていることを特徴とするフィルタ装置。
2. 前記第１の帯域阻止フィルタにおける前記第１のオープンスタブおよび前記第２のオープンスタブのインピーダンスが、前記第１の帯域のリターンロスを大きくできると共に、前記第２の帯域の信号に十分な減衰量を与えられるように調整されていると共に、前記第２の帯域阻止フィルタにおける前記第３のオープンスタブおよび前記第４のオープンスタブのインピーダンスが、前記第２の帯域のリターンロスを大きくできると共に、前記第１の帯域の信号に十分な減衰量を与えられるように調整されていることを特徴とする請求項１記載のフィルタ装置。
3. 前記第１の帯域阻止フィルタにおける前記第２のオープンスタブに並列にコンデンサを接続することにより、前記第１の帯域阻止フィルタの通過特性を低域側へシフトすることができ、前記第２の帯域阻止フィルタにおける前記第４のオープンスタブに並列にコンデンサを接続することにより、前記第２の帯域阻止フィルタの通過特性を低域側へシフトすることができることを特徴とする請求項１記載のフィルタ装置。
4. 前記第１の帯域阻止フィルタにおける前記第１の分布定数線路のインピーダンスが、前記第１の帯域のリターンロスを大きくできると共に、前記第２の帯域の信号に十分な減衰量を与えられるように調整されていると共に、前記第２の帯域阻止フィルタにおける前記第２の分布定数線路のインピーダンスが、前記第２の帯域のリターンロスを大きくできると共に、前記第１の帯域の信号に十分な減衰量を与えられるように調整されていることを特徴とする請求項１記載のフィルタ装置。
5. 前記第１のオープンスタブないし前記第４のオープンスタブがセミリジットケーブルにより構成されていることを特徴とする請求項１記載のフィルタ装置。
6. 一面がほぼアース面とされ、他面に前記第１の分布定数線路とされるストリップラインが形成されている第１の基板の前記一面に前記第１のオープンスタブおよび前記第２のオープンスタブが配置されていると共に、一面がほぼアース面とされ、他面に前記第２の分布定数線路とされるストリップラインが形成されている第２の基板の前記一面に前記第３のオープンスタブおよび前記第４のオープンスタブが配置されていることを特徴とする請求項５記載のフィルタ装置。
7. 導電性のケース内に、前記第１の基板の前記一面と、前記第２の基板の前記一面とが、前記ケースのほぼ中央に形成されている壁部に対面するように収納されていることを特徴とする請求項６記載のフィルタ装置。

Images