JP5344734B2 - Substrate processing equipment - Google Patents
Substrate processing equipment Download PDFInfo
- Publication number
- JP5344734B2 JP5344734B2 JP2007340430A JP2007340430A JP5344734B2 JP 5344734 B2 JP5344734 B2 JP 5344734B2 JP 2007340430 A JP2007340430 A JP 2007340430A JP 2007340430 A JP2007340430 A JP 2007340430A JP 5344734 B2 JP5344734 B2 JP 5344734B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- substrate
- unit
- type
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
この発明は、半導体基板、液晶表示装置用ガラス基板、フォトマスク用ガラス基板、光ディスク用基板等(以下、単に「基板」と称する)に対して一連の処理を行う基板処理装置に関する。 The present invention relates to a substrate processing apparatus for performing a series of processes on a semiconductor substrate, a glass substrate for a liquid crystal display device, a glass substrate for a photomask, a substrate for an optical disk, etc. (hereinafter simply referred to as “substrate”).
従来、この種の装置として、基板にレジスト膜を形成するとともに、別体の露光機で露光された基板を現像する基板処理装置がある。この装置は、レジスト膜などの塗膜を形成するための塗布処理ブロックや基板を現像するための現像処理ブロックなどが並べられて構成されている。各処理ブロックは、単一の主搬送機構と、各種の処理ユニットを備えている。塗布処理ブロックの処理ユニットとしては、基板にレジスト膜材料を塗布するレジスト膜用塗布処理ユニットや、基板に熱処理を行う熱処理ユニットなどを備えている。現像処理ブロックの処理ユニットとしては、基板に現像液を供給する現像処理ユニットや熱処理ユニットなどを備えている。そして、各ブロックの主搬送機構はそのブロックに設けられる各種の処理ユニットに基板を順次搬送して一連の処理を行い、隣接する他の処理ブロックの主搬送機構に基板を受け渡す(例えば、特許文献1参照)。
しかしながら、このような構成を有する従来例の場合には、次のような問題がある。
すなわち、従来の装置では、一の処理ユニットが故障した場合であっても、同種の処理ユニットが正常であれば、その処理ブロックにおいて基板に一連の処理を行うことができる。すなわち、通常ならば故障した処理ユニットで処理を行う基板を、正常な他の処理ユニットに搬送するように変更する。しかしながら、この場合、通常時と同じペースで基板を処理ブロックに搬入するため、正常な他の処理ユニットの処理能力を超過するペースで基板が搬送されれば、基板を待たせる時間が発生し、基板に一連の処理を行う期間が長くなるという不都合がある。この結果、基板に対する処理品質が低下するという不都合がある。
However, the conventional example having such a configuration has the following problems.
That is, in the conventional apparatus, even if one processing unit fails, if the same type of processing unit is normal, a series of processing can be performed on the substrate in the processing block. That is, the substrate that is normally processed in the failed processing unit is changed to be transferred to another normal processing unit. However, in this case, since the substrate is carried into the processing block at the same pace as the normal time, if the substrate is transported at a pace exceeding the processing capacity of other normal processing units, a time for waiting the substrate occurs, There is an inconvenience that a period for performing a series of processes on the substrate becomes long. As a result, there is a disadvantage that the processing quality for the substrate is lowered.
この発明は、このような事情に鑑みてなされたものであって、処理ユニットが搬送不能な異常状態においても、通常状態の場合と同様に基板に一連の処理を好適に行うことができる基板処理装置を提供することを目的とする。 The present invention has been made in view of such circumstances, and even in an abnormal state in which a processing unit cannot be transported, a substrate process capable of suitably performing a series of processes on a substrate as in the normal state. An object is to provide an apparatus.
この発明は、このような目的を達成するために、次のような構成をとる。
すなわち、本発明は、基板に複数種類の処理を行う基板処理装置において、基板に行う処理の種類ごとに設けられる複数の種類別処理部と、各種類別処理部に所定の順番で基板を搬送する主搬送機構と、を有して構成される処理部と、前記主搬送機構を制御する制御部と、を備え、前記複数の種類別処理部はそれぞれ、当該種類別処理部に対応する単一の種類の処理を行う任意の数の処理ユニットを有し、前記制御部は、各種類別処理部の全ての処理ユニットに搬送可能な通常状態では、所定の搬送サイクル時間間隔で、搬送する順番が1番目の第1種類別処理部に基板を搬送させ、かつ、順番が相前後する各種類別処理部間で基板を1枚ずつ搬送させ、少なくともいずれかの種類別処理部の一の処理ユニットが搬送不能である異常状態では、この異常状態における処理部の処理能力が通常状態に比べて低下した分だけ、通常状態よりも前記第1種類別処理部への基板の搬送の回数を間引くとともに、前記搬送サイクル時間ごとに、順番が相前後する種類別処理部間で搬送可能な基板のみを搬送させることを特徴とするものである。
In order to achieve such an object, the present invention has the following configuration.
That is, according to the present invention, in a substrate processing apparatus that performs a plurality of types of processing on a substrate, a plurality of type-specific processing units provided for each type of processing to be performed on the substrate, and the substrates are conveyed in a predetermined order to each type-specific processing unit. A main transport mechanism, and a control unit that controls the main transport mechanism, and each of the plurality of type-specific processing units is a single unit corresponding to the type-specific processing unit. In the normal state in which the control unit can be transferred to all the processing units of each type of processing unit, the control unit has the transfer order at a predetermined transfer cycle time interval. A substrate is transferred to the first first type processing unit, and the substrates are transferred one by one between the different type processing units in order, and at least one processing unit of the type processing unit is In an abnormal state where transport is not possible The processing capacity of the processing unit in this abnormal state is reduced compared to the normal state, and the number of times of transporting the substrate to the first type processing unit is thinned out from the normal state. Only the substrates that can be transported between the processing units according to the type that are adjacent to each other are transported .
[作用・効果]本発明によれば、異常状態の場合には、制御部が、処理部の処理能力が通常状態に比べて低下した分だけ、通常状態よりも前記第1種類別処理部への基板の搬送の回数を間引くことにより、異常状態における処理部の処理能力に見合ったペースで処理部における一連の処理を開始させる。これにより、異常状態においても、各基板に一連の処理を行う期間を通常状態と同じとすることができる。よって、異常状態における基板の処理品質を通常状態と同様に保つことができる。 [Operation / Effect] According to the present invention , in the case of an abnormal state, the control unit moves to the first type processing unit from the normal state by an amount corresponding to a decrease in the processing capability of the processing unit compared to the normal state. By thinning out the number of times the substrate is conveyed, a series of processing in the processing unit is started at a pace commensurate with the processing capability of the processing unit in the abnormal state. Thereby, even in an abnormal state, the period during which a series of processing is performed on each substrate can be made the same as in the normal state. Therefore, the processing quality of the substrate in the abnormal state can be maintained as in the normal state.
また、本発明は、基板に行う処理の種類ごとに設けられる複数の種類別処理部と、各種類別処理部に所定の順番で基板を搬送する主搬送機構と、を有して構成される処理部と、前記主搬送機構を制御する制御部と、を備え、前記複数の種類別処理部はそれぞれ、当該種類別処理部に対応する単一の種類の処理を行う任意の数の処理ユニットを有し、前記制御部は、各種類別処理部の全ての処理ユニットに搬送可能な通常状態では、所定の搬送サイクル時間間隔で、搬送する順番が1番目の第1種類別処理部に基板を搬送させ、かつ、順番が相前後する各種類別処理部間で基板を1枚ずつ搬送させ、少なくともいずれかの種類別処理部の一の処理ユニットが搬送不能である異常状態では、搬送サイクル時間ごとの複数のタイミング中、通常状態における処理部の処理能力に対する異常状態における処理部の処理能力の割合に応じた頻度で、前記第1種類別処理部への基板の搬送動作を行わせるとともに、前記搬送サイクル時間ごとに順番が相前後する種類別処理部間で搬送可能な基板のみを搬送させることを特徴とするものである。 Further, the present invention is a process comprising a plurality of type-specific processing units provided for each type of processing performed on a substrate, and a main transport mechanism that transports the substrates to each type-specific processing unit in a predetermined order. A control unit that controls the main transport mechanism, and each of the plurality of type-specific processing units includes an arbitrary number of processing units that perform a single type of processing corresponding to the type-specific processing unit. The control unit transports the substrate to the first type-specific processing unit whose transport order is the first in a predetermined transport cycle time interval in a normal state in which the control unit can transport all processing units of each type. In the abnormal state in which at least one of the processing units of each type cannot be transported, the substrate is transported one by one between the processing units by type that are in the same order. Normal state during multiple timings The substrate is transported to the first type processing unit at a frequency according to the ratio of the processing capability of the processing unit in an abnormal state to the processing capability of the processing unit, and the order is different for each transport cycle time. Only a substrate that can be transported between the processing units according to the type that moves back and forth is transported.
[作用・効果]本発明によれば、異常状態の場合には、制御部が、搬送サイクル時間ごとの複数のタイミング中、通常状態における処理部の処理能力に対する異常状態における処理部の処理能力の割合に応じた頻度で、前記第1種類別処理部への基板の搬送動作を行わせることで、異常状態における処理部の処理能力に見合ったペースで処理部における一連の処理を開始させることができる。これにより、異常状態においても、各基板に一連の処理を行う期間を通常状態と同じとすることができる。よって、異常状態における基板の処理品質を通常状態と同様に保つことができる。 [Operation / Effect] According to the present invention , in the case of an abnormal state, the control unit determines the processing capability of the processing unit in the abnormal state relative to the processing capability of the processing unit in the normal state during a plurality of timings for each transport cycle time. By causing the substrate to be transferred to the first type processing unit at a frequency according to the ratio, a series of processing in the processing unit can be started at a pace commensurate with the processing capability of the processing unit in an abnormal state. it can. Thereby, even in an abnormal state, the period during which a series of processing is performed on each substrate can be made the same as in the normal state. Therefore, the processing quality of the substrate in the abnormal state can be maintained as in the normal state.
本発明において、各種類別処理部の処理ユニットの数をそれぞれユニット数とし、各種類別処理部の処理ユニットが基板1枚の処理に要する時間をそれぞれユニット処理時間とし、各種類別処理部のユニット処理時間を当該種類別処理部のユニット数で割った値を、その種類別処理部の種類別処理時間として、前記搬送サイクル時間は、各種類別処理部の種類別処理時間のうち最長の時間であることが好ましい。このような搬送サイクル時間間隔で基板を搬送すれば、処理部全体の処理能力に見合ったペースで基板を処理させることができる。 In the present invention, the number of processing units of each type of processing unit is the number of units, the time required for the processing unit of each type of processing unit to process one substrate is the unit processing time, and the unit processing time of each type of processing unit As the processing time by type of the processing unit by type, the transport cycle time being the longest time among the processing times by type of each processing unit by type. Is preferred. If the substrate is transported at such a transport cycle time interval, the substrate can be processed at a pace commensurate with the processing capability of the entire processing unit.
ここで、「各種類別処理部の処理ユニットが基板1枚の処理に要する時間」、すなわち、「ユニット処理時間」は、各処理ユニットにおけるプロセス処理の時間に、プロセス処理の前後に発生する準備時間、待ち時間、主搬送機構が各処理ユニットにおいて基板を取り置きする時間などを実用に即して適宜に加えた時間である。 Here, “the time required for the processing unit of each type of processing unit to process one substrate”, that is, “unit processing time” is the preparation time that occurs before and after the process processing in the processing time of each processing unit. The waiting time is a time appropriately added according to practical use, such as a time for the main transport mechanism to keep the substrate in each processing unit.
本発明において、前記通常状態の処理部の処理能力は、前記搬送サイクル時間で単位時間を割った値であり、各ユニット処理時間を前記搬送サイクル時間で割った値を整数に切り上げて、切り上げた値に前記搬送サイクル時間をかけた値をそれぞれ実質ユニット処理時間とし、各種類別処理部の実質ユニット処理時間を当該種類別処理部の搬送可能なユニット数で割った値を、その種類別処理部の実質種類別処理時間とし、前記異常状態の処理部の処理能力は、各種類別処理部の実質種類別処理時間のうち最長の時間で、単位時間を割った値であることが好ましい。ユニット数が減少する異常状態において、搬送サイクル時間との関係で種類別処理部の種類別処理時間で実質上動作していない場合がある。このような場合であっても、搬送可能なユニット数から得られる実質種類別処理時間を用いることで、異常状態の処理部の処理能力を的確に求めることができる。よって、異常状態においても、好適なペースで基板を処理させることができる。 In the present invention, the processing capacity of the processing unit in the normal state is a value obtained by dividing a unit time by the transport cycle time, and a value obtained by dividing each unit processing time by the transport cycle time is rounded up to an integer and rounded up. A value obtained by multiplying the value by the transfer cycle time is set as a real unit processing time, and a value obtained by dividing the real unit processing time of each type processing unit by the number of units that can be transferred by the type processing unit It is preferable that the processing capacity of the processing unit in the abnormal state is a value obtained by dividing the unit time by the longest time among the processing times by the actual type of the processing units by type . In an abnormal state in which the number of units decreases, there is a case where the operation is not substantially performed in the type-specific processing time of the type-specific processing unit in relation to the transfer cycle time. Even in such a case, the processing capability of the processing unit in the abnormal state can be accurately obtained by using the processing time according to the substantial type obtained from the number of units that can be transported. Therefore, the substrate can be processed at a suitable pace even in an abnormal state.
本発明において、前記制御部は、前記搬送サイクル時間ごとの各タイミングにおいて、順番が相前後する種類別処理部間の全てにおいて搬送可能な基板がなく、かつ、前記第1種類別処理部へ基板を搬送するタイミングではないときは、そのタイミングにおける前記主搬送機構の動作を中止することが好ましい。主搬送機構の不要な動作を省略することができる。 In the present invention, the control unit has no substrate that can be transported in all of the processing units classified by type that are in the order of each other at each timing of the transport cycle time, and the substrate is transferred to the first processing unit classified by type. When it is not the timing for transporting, it is preferable to stop the operation of the main transport mechanism at that timing . Unnecessary operations of the main transport mechanism can be omitted.
本発明において、前記主搬送機構との間で基板を受け渡すことで前記処理部に対して基板を搬送するインデクサ部を備え、前記制御部は、前記インデクサ部を制御して、前記インデクサ部から前記処理部への基板の搬送を、前記第1種類別処理部への基板の搬送のペースに対応させて行わせることが好ましい。処理部の処理能力に応じたペースで、インデクサ部から主搬送機構に基板を受け渡すことで、インデクサ部と処理部との間で基板がたまることを防止することができる。 In this invention, it is provided with the indexer part which conveys a board | substrate with respect to the said process part by delivering a board | substrate between the said main conveyance mechanisms, The said control part controls the said indexer part, From the said indexer part It is preferable that the transfer of the substrate to the processing unit is performed in accordance with the pace of the transfer of the substrate to the first type processing unit . By transferring the substrate from the indexer unit to the main transport mechanism at a pace corresponding to the processing capability of the processing unit, it is possible to prevent the substrate from accumulating between the indexer unit and the processing unit.
本発明において、前記処理部を上下方向に複数備え、前記制御部は各処理部について前記通常状態または前記異常状態に応じた制御をそれぞれ行うことが好ましい。各処理部がそれぞれ通常状態であっても異常状態であっても、基板に一連の処理を行う期間は同じである。よって、各処理部で並行して基板に処理を行っても、処理を開始した順番と同じ順番で処理が終了した基板を払い出すことができる。 In the present invention, it is preferable that a plurality of the processing units are provided in the vertical direction, and the control unit performs control according to the normal state or the abnormal state for each processing unit . Whether each processing unit is in a normal state or an abnormal state, the period for performing a series of processing on the substrate is the same. Therefore, even if the processing is performed on the substrates in parallel in each processing unit, it is possible to pay out the substrates that have been processed in the same order as the processing was started.
本発明において、前記処理部は、基板に熱処理を行う熱処理部と、基板にレジスト膜材料を塗布するレジスト膜材料塗布処理部と、を前記種類別処理部として備え、基板にレジスト膜を形成することが好ましい。一連の処理において、基板にレジスト膜を形成することができる。 In the present invention, the processing unit includes a heat treatment unit that performs heat treatment on the substrate and a resist film material application processing unit that applies a resist film material to the substrate, and forms a resist film on the substrate. It is preferable. In a series of processes, a resist film can be formed on the substrate.
本発明において、前記処理部は、基板に熱処理を行う熱処理部と、基板に現像液を供給する現像処理部と、を前記種類別処理部として備えていることが好ましい。一連の処理において、基板を現像することができる。 In the present invention, it is preferable that the processing unit includes a thermal processing unit that performs thermal processing on the substrate and a development processing unit that supplies a developing solution to the substrate as the type-specific processing unit . In a series of processes, the substrate can be developed.
この発明に係る基板処理装置によれば、制御手段が、通常状態であれば異常処理ユニットを経由せずに搬送される予定の基板の搬送のみを予定通り行わせることで、異常状態において処理する基板を全て、通常状態と同様に搬送することができる。これにより、異常状態においても、各基板に一連の処理を行う期間を通常状態と同じとすることができる。よって、異常状態における基板の処理品質を通常状態と同様に保つことができる。 According to the substrate processing apparatus of the present invention, the control means performs processing in the abnormal state by causing the control unit to perform only the transfer of the substrate scheduled to be transferred without going through the abnormality processing unit in the normal state as scheduled. All the substrates can be transported in the same manner as in the normal state. Thereby, even in an abnormal state, the period during which a series of processing is performed on each substrate can be made the same as in the normal state. Therefore, the processing quality of the substrate in the abnormal state can be maintained as in the normal state.
以下、図面を参照してこの発明の実施例を説明する。
図1は、実施例に係る基板処理装置の概略構成を示す平面図であり、図2と図3は基板処理装置が有する処理ユニットの配置を示す概略側面図であり、図4ないし図7は、図1におけるa−a矢視、b−b矢視、c−c矢視およびd−d矢視の各垂直断面図である。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a plan view showing a schematic configuration of a substrate processing apparatus according to an embodiment. FIGS. 2 and 3 are schematic side views showing the arrangement of processing units of the substrate processing apparatus. FIGS. FIG. 3 is a vertical sectional view taken along arrows aa, bb, cc, dd, and dd in FIG. 1.
実施例は、基板(例えば、半導体ウエハ)Wにレジスト膜を形成するとともに露光された基板Wを現像する基板処理装置10である。以下では、基板処理装置10を装置10と適宜に略記する。本装置10は、インデクサ部(以下、「ID部」と記載する)1と2つの処理ブロックBa、Bbと、インターフェイス部(以下、「IF部」と記載する)5とを備える。ID部1、処理ブロックBa、処理ブロックBbおよびIF部5はこの順番に隣接して設けられている。IF部5にはさらに本装置10とは別体の外部装置である露光機EXPが隣接して設けられる。
The embodiment is a substrate processing apparatus 10 that forms a resist film on a substrate (for example, a semiconductor wafer) W and develops the exposed substrate W. Hereinafter, the substrate processing apparatus 10 is abbreviated as the apparatus 10 as appropriate. The apparatus 10 includes an indexer section (hereinafter referred to as “ID section”) 1, two processing blocks Ba and Bb, and an interface section (hereinafter referred to as “IF section”) 5. The
ID部1は基板Wを処理ブロックBaへ搬送する。処理ブロックBa、Bbは、それぞれ上下方向に複数(2つ)の階層Kに分けられている。処理ブロックBaの上側の階層K1には主搬送機構T1が設けられ、下側の階層K3には主搬送機構T3が設けられている。同様に、処理ブロックBbの上側の階層K2には主搬送機構T2が設けられており、下側の階層K4には主搬送機構T4が設けられている。そして、処理ブロックBaの各階層K1、K3では、基板Wにレジスト膜などを形成する処理を行う。処理ブロックBbの各階層K2、K4では、基板Wを現像する処理を行う。また、各処理ブロックBa、Bbの同じ階層K1−K2、K3−K4同士はそれぞれ基板Wの受け渡しが可能に構成されている。IF部5は、本装置とは別体の露光機EXPとの間で基板Wを搬送する。露光機EXPは基板Wを露光する。以下では、本実施例の各部の構成をより詳細に説明する。
The
[ID部1]
ID部1は複数枚の基板Wを収容するカセットCから基板Wを取り出すとともに、カセットCに基板Wを収納する。このID部1はカセットCを載置するカセット載置台9を備える。カセット載置台9は4個のカセットCを1列に並べて載置可能に構成される。ID部1はID用搬送機構TIDを備えている。ID用搬送機構TIDは、各カセットCに対して基板Wを搬送するとともに、後述する載置部PASS1及び載置部PASS3に基板Wを搬送する。ID用搬送機構TIDは、カセット載置台9の側方をカセットCの並び方向に水平移動する可動台21と、可動台21に対して鉛直方向に伸縮する昇降軸23と、この昇降軸23に対して旋回するとともに旋回半径方向に進退して基板Wを保持する保持アーム25とを備えている。
[ID part 1]
The
[処理ブロックBa]
ID部1と処理ブロックBaの各階層K1、K3の間には、基板Wを載置する載置部PASS1、PASS3が設けられている。載置部PASS1には、ID用搬送機構TIDと主搬送機構T1との間で受け渡される基板Wが一時的に載置される。同様に、載置部PASS3には、ID用搬送機構TIDと主搬送機構T3との間で受け渡される基板Wが一時的に載置される。断面視では載置部PASS1は上側の階層K1の下部付近の高さ位置に配置され、載置部PASS3は下側の階層K3の上部付近の高さに配置されている。このように載置部PASS1と載置部PASS3の位置が比較的近いので、ID用搬送機構TIDは少ない昇降量で載置部PASS1と載置部PASS3との間を移動することができる。
[Processing block Ba]
Between the layers K1 and K3 of the
処理ブロックBa、Bbの間にも、基板Wを載置する載置部PASS2、PASS4が設けられている。載置部PASS2は階層K1と階層K2との間に、載置部PASS4は階層K3と階層K4との間にそれぞれ配置されている。そして、主搬送機構TIと主搬送機構T2は載置部PASS2を介して基板Wを受け渡し、主搬送機構T3と主搬送機構T4は載置部PASS4を介して基板Wを受け渡す。 Between the processing blocks Ba and Bb, placement units PASS 2 and PASS 4 for placing the substrate W are also provided. The placement unit PASS 2 is disposed between the layers K1 and K2, and the placement unit PASS 4 is disposed between the layers K3 and K4. The main transport mechanism T I and the main transport mechanism T 2 deliver the substrate W via the placement unit PASS 2 , and the main transport mechanism T 3 and the main transport mechanism T 4 transfer the substrate W via the placement unit PASS 4. Deliver.
各載置部PASS1は複数(2台)であり、それぞれ上下方向に近接して配置されている。2つの載置部PASS1のうち、一方の載置部PASS1Aには、ID用搬送機構TIDから主搬送機構T1へ渡す基板Wが載置され、他方の載置部PASS1Bには主搬送機構T1からID用搬送機構TIDへ渡す基板Wが載置される。載置部PASS2〜PASS4および後述する載置部PASS5、PASS6も複数(2台)であり、基板Wが受け渡される方向に応じていずれかの載置部PASSが選択される。また、載置部PASS1A、PASS1Bには基板Wの有無を検知するセンサ(図示省略)がそれぞれ付設されており、各センサの検出信号に基づいて、ID用搬送機構TIDおよび主搬送機構T1による基板Wの受け渡しを制御する。同様のセンサは載置部PASS2〜PASS6にも付設されている。 Each mounting part PASS 1 is plural (two units) and is arranged close to each other in the vertical direction. Of the two placement units PASS 1, the substrate W passing from the ID transport mechanism T ID to the main transport mechanism T 1 is placed on one placement unit PASS 1A , and the other placement unit PASS 1B is placed on the other placement unit PASS 1B . substrate W to pass from the main transport mechanism T 1 to the ID's transport mechanism T ID is placed. There are a plurality (two) of the placement units PASS 2 to PASS 4 and later-described placement units PASS 5 and PASS 6 , and one of the placement units PASS is selected according to the direction in which the substrate W is delivered. In addition, sensors (not shown) for detecting the presence or absence of the substrate W are attached to the placement units PASS 1A and PASS 1B , respectively, and based on the detection signal of each sensor, the ID transport mechanism T ID and the main transport mechanism. to control the transfer of a substrate W by T 1. Similar sensors are also attached to the placement units PASS 2 to PASS 6 .
階層K1について説明する。主搬送機構T1は、平面視で階層K1の略中央を通り搬送方向と平行な搬送スペースA1を移動可能に設けられている。階層K1には、基板Wに行う処理の種類ごとに設けられる複数の種類別処理部31、45、46、47が設けられている。具体的には、それぞれ基板Wにレジスト膜材料を塗布する塗布処理部31と、基板Wに加熱処理を行う加熱処理部45、基板Wに冷却処理を行う冷却処理部46、47である。そして、主搬送機構T1は、加熱処理部45、冷却処理部46、塗布処理部31、冷却処理部47の順番で各基板Wを順次搬送する。このように、冷却処理部46、47はともに冷却処理を行うが基板Wが搬送される順番が異なるため、本明細書では特に区別して記載する。塗布処理部31は搬送スペースA1の一方側に配置されており、他方側には加熱処理部45、冷却処理部46、47が配置されている。階層K1は、この発明における処理部に相当する。塗布処理部31、加熱処理部45、冷却処理部46、47は、それぞれこの発明における種類別処理部に相当する。特に、塗布処理部31は、この発明におけるレジスト膜材料塗布処理部に相当し、加熱処理部45、冷却処理部46、47は、それぞれこの発明における熱処理部に相当する。
The hierarchy K1 will be described. The main transport mechanism T 1, is provided movably transporting space A 1 substantially central parallel and street conveying direction of the story K1 in plan view. The hierarchy K1 is provided with a plurality of type-
塗布処理部31は、複数(たとえば3個)のレジスト膜材料を塗布するレジスト膜用塗布処理ユニットRESISTを有する。各レジスト膜用塗布処理ユニットRESISTは、それぞれ搬送スペースA1に面して縦横に複数個並べて設けられている。
The
図8を参照する。図8(a)はレジスト膜用塗布処理ユニットRESISTの平面図であり、(b)はレジスト膜用塗布処理ユニットRESISTの断面図である。レジスト膜用塗布処理ユニットRESISTは、基板Wを回転可能に保持する回転保持部32と、基板Wの周囲に設けられるカップ33と、基板Wに処理液を供給する供給部34などを備えている。
Please refer to FIG. FIG. 8A is a plan view of the resist film coating processing unit RESIST, and FIG. 8B is a cross-sectional view of the resist film coating processing unit RESIST. The resist film coating processing unit RESIST includes a
供給部34は、複数個のノズル35と、一のノズル35を把持する把持部36と、把持部36を移動させて一のノズル35を基板Wの上方の処理位置と基板Wの上方からはずれた待機位置との間で移動させるノズル移動機構37とを備えている。各ノズル35にはそれぞれ処理液配管38の一端が連通接続されている。処理液配管38は、待機位置と処理位置との間におけるノズル35の移動を許容するように可動(可撓)に設けられている。各処理液配管38の他端側は処理液供給源(図示省略)に接続されている。具体的には、処理液供給源は種類の異なるレジスト膜材料を各ノズル35に対して供給する。
The
ノズル移動機構37は、第1ガイドレール37aと第2ガイドレール37bと有する。第1ガイドレール37aは横に並ぶ2つのカップ33を挟んで互いに平行に配備されている。第2ガイドレール37bは2つの第1ガイドレール37aに摺動可能に支持されて、2つのカップ33の上に架設されている。把持部36は第2ガイドレール37bに摺動可能に支持される。ここで、第1ガイドレール37aおよび第2ガイドレール37bが案内する各方向はともに略水平方向で、互いに略直交する。ノズル移動機構37は、さらに第2ガイドレール37bを摺動移動させ、把持部36を摺動移動させる図示省略の駆動部を備えている。そして、駆動部が駆動することにより、把持部36によって把持されたノズル35を処理位置に相当する2つの回転保持部32の上方位置に移動させる。
The
加熱処理部45、冷却処理部46、47もそれぞれ任意の処理ユニットを有しており、それぞれ搬送スペースA1に面するように縦横に複数個並べられている。本実施例では、加熱処理部45は基板Wを加熱する加熱ユニットHPを4台有し、冷却処理部46は基板Wを冷却する冷却ユニットCPaを2台有し、冷却処理部47は基板Wを冷却する冷却ユニットCPbを2台有している。各加熱ユニットHP、冷却ユニットCPa、CPbは、それぞれ基板Wを載置するプレート43などを備えている。
主搬送機構T1を具体的に説明する。図9を参照する。図9は、主搬送機構の斜視図である。主搬送機構T1は、上下方向に案内する2本の第3ガイドレール51と横方向に案内する第4ガイドレール52を有している。第3ガイドレール51は搬送スペースA1の一側方に対向して固定されている。本実施例では、塗布処理部31の側に配置している。第4ガイドレール52は第3ガイドレール51に摺動可能に取り付けられている。第4ガイドレール52には、ベース部53が摺動可能に設けられている。ベース部53は搬送スペースA1の略中央まで横方向に張り出している。さらに、第4ガイドレール52を上下方向に移動させ、ベース部53を横方向に移動させる図示省略の駆動部を備えている。この駆動部が駆動することにより、縦横に並ぶレジスト膜用塗布処理ユニットRESIST、加熱ユニットHP及び冷却ユニットCPa、CPbの各位置にベース部53を移動させる。
The main transport mechanism T 1 will be described in detail. Please refer to FIG. FIG. 9 is a perspective view of the main transport mechanism. The main transport mechanism T 1 has a
ベース部53には縦軸心Q周りに回転可能に回転台55が設けられている。回転台55には基板Wを保持する2つの保持アーム57a、57bがそれぞれ水平方向に移動可能に設けられている。2つの保持アーム57a、57bは互いに上下に近接した位置に配置されている。さらに、回転台55を回転させ、各保持アーム57a、57bを移動させる図示省略の駆動部を備えている。この駆動部が駆動することにより、レジスト膜用塗布処理ユニットRESIST、加熱ユニットHP、冷却ユニットCPa、CPb及び載置部PASS1、PASS2に対向する位置に回転台55を対向させ、これら処理ユニット等に対して保持アーム57a、57bを進退させる。
The
階層K3について説明する。なお、階層K1と同じ構成については同符号を付すことで詳細な説明を省略する。階層K3の主搬送機構T3および各種類別処理部(処理ユニット)の平面視でのレイアウト(配置)は階層K1のそれらと略同じである。このため、主搬送機構T3から見た階層K3の処理ユニットの配置は、主搬送機構T1から見た階層K1の処理ユニットの配置と略同じである。階層K3もこの発明における処理部に相当する。 The hierarchy K3 will be described. In addition, detailed description is abbreviate | omitted by attaching | subjecting the same code | symbol about the same structure as the hierarchy K1. The main transport mechanism T 3 and each type-specific processing sections of the hierarchy K3 (processing unit) layout in plan view (arrangement) is substantially the same as those hierarchies K1. Therefore, the arrangement of the processing unit hierarchy K3 as seen from the main transport mechanism T 3 is substantially the same as the arrangement of the processing unit hierarchy K1 as seen from the main transport mechanism T 1. The hierarchy K3 also corresponds to the processing unit in the present invention.
以下において、階層K1、K3に設けられているレジスト膜用塗布処理ユニットRESIST等の処理ユニットを区別するときは、それぞれ下付きの符号「1」又は「3」を付す(たとえば、階層K1に設けられるレジスト膜用塗布処理ユニットRESISTを「レジスト膜用塗布処理ユニットRESIST1」と記載する)。 In the following, when distinguishing processing units such as resist film coating processing units RESIST provided in the layers K1 and K3, subscripts “1” or “3” are respectively attached (for example, provided in the layer K1). The resist film coating processing unit RESIST is referred to as “resist film coating processing unit RESIST 1 ”).
処理ブロックBaのその他の構成について説明する。搬送スペースA1、A3には、清浄な気体を吹き出す第1吹出ユニット61と気体を吸引する排出ユニット62とがそれぞれ設けられている。第1吹出ユニット61と排出ユニット62は、それぞれ平面視における搬送スペースA1と略同じ広さを有する扁平な箱状物である。第1吹出ユニット61と排出ユニット62の一方面にはそれぞれ第1吹出口61aと排出口62aが形成されている。本実施例では多数の小孔fで第1吹出口61aおよび排出口62aが構成されている。第1吹出ユニット61は第1吹出口61aを下に向けた姿勢で搬送スペースA1、A3の上部に配置されている。また、排出ユニット62は排出口62aを上に向けた姿勢で搬送スペースA1、A3の下部に配置されている。搬送スペースA1と搬送スペースA3の雰囲気は、搬送スペースA1の排出ユニット62と搬送スペースA3の第1吹出ユニット61とによって遮断されている。よって、各階層K1、K3は互いに雰囲気が遮断されている。
Other configurations of the processing block Ba will be described. In the transport spaces A 1 and A 3 , a
搬送スペースA1、A3の各第1吹出ユニット61は同じ第1気体供給管63に連通接続されている。第1気体供給管63は載置部PASS2、PASS4の側方位置に、搬送スペースA1の上部から搬送スペースA3の下部にかけて設けられているとともに、搬送スペースA2の下方で水平方向に曲げられている。第1気体供給管63の他端側は図示省略の気体供給源に連通接続されている。同様に、搬送スペースA1、A3の排出ユニット62は同じ第1気体排出管64に連通接続されている。第1気体排出管64は搬送スペースA1の下部から搬送スペースA3の下部にかけて、載置部PASS2、PASS4の側方位置に設けられているとともに、搬送スペースA2の下方で水平方向に曲げられている。そして、搬送スペースA1、A3の各第1吹出口61aから気体を吹き出させるとともに各排出口62aから気体を吸引/排出させることで、搬送スペースA1、A3には上部から下部に流れる気流が形成されて、各搬送スペースA1、A3は個別に清浄な状態に保たれる。
The
階層K1、K3の各レジスト膜用塗布処理ユニットRESISTには、縦方向に貫く竪穴部PSが形成されている。この竪穴部PSには清浄な気体を供給するための第2気体供給管65と、気体を排気するための第2気体排出管66が上下方向に設けられている。第2気体供給管65と第2気体排出管66はそれぞれ各レジスト膜用塗布処理ユニットRESISTの所定の高さ位置で分岐して竪穴部PSから略水平方向に引き出されている。分岐した複数の第2気体供給管65は、気体を下方に吹き出す第2吹出ユニット67に連通接続している。また、分岐した複数の第2気体排出管66は各カップ33の底部にそれぞれ連通接続している。第2気体供給管65の他端は、階層K3の下方において第1気体供給管63に連通接続されている。第2気体排出管66の他端は、階層K3の下方において第1気体排出管64に連通接続されている。そして、第2吹出ユニット67から気体を吹き出させるとともに、第2気体排出管66を通じて気体を排出させることで、各カップ33内の雰囲気は常に清浄に保たれ、回転保持部32に保持された基板Wを好適に処理できる。
In each of the resist film coating processing units RESIST of the layers K1 and K3, a pit portion PS penetrating in the vertical direction is formed. A second
また、竪穴部PSにはさらに処理液を通じる配管や電気配線等(いずれも図示省略)が設置されている。このように、竪穴部PSに階層K1、K3の塗布処理部31に付設される配管や配線等を収容することができるので、配管や配線等の長さを短くすることができる。
In addition, piping and electric wiring (both not shown) through which the processing liquid is passed are installed in the hole portion PS. Thus, since the piping, wiring, etc. attached to the
また、処理ブロックBaは、一の筐体75に収容されている。後述する処理ブロックBbも別個の筐体75に収容されている。このように、処理ブロックBa、Bbごとに主搬送機構Tおよび処理ユニットをまとめて収容する筐体75を備えることで、本装置10を簡易に製造することができる。
Further, the processing block Ba is accommodated in one
[処理ブロックBb]
階層K2について説明する。階層K1と同じ構成については同符号を付すことで詳細な説明を省略する。階層K2の搬送スペースA2は搬送スペースA1の延長上となるように形成されている。
[Processing block Bb]
The hierarchy K2 will be described. About the same structure as the hierarchy K1, detailed description is abbreviate | omitted by attaching | subjecting the same code | symbol. Transporting space A 2 in the hierarchy K2 is formed as an extension of the transporting space A 1.
階層K2には、基板Wに現像液を供給する現像処理ユニットDEVと、基板Wに熱処理を行う各種の熱処理ユニット42と、基板Wの周縁部を露光するエッジ露光ユニットEEWが設けられている。現像処理ユニットDEVは搬送スペースA2の一方側に配置され、熱処理ユニット42およびエッジ露光ユニットEEWは搬送スペースA2の他方側に配置されている。ここで、現像処理ユニットDEVは塗布処理部31と同じ側に配置されることが好ましい。また、熱処理ユニット42及びエッジ露光ユニットEEWは熱処理ユニット41と同じ並びとなることが好ましい。なお、本明細書では、現像処理ユニットDEVで行われる処理を適宜に現像処理と記載し、エッジ露光ユニットEEWで行われる処理を適宜にエッジ露光と記載する。
In the level K2, a development processing unit DEV that supplies a developing solution to the substrate W, various
現像処理ユニットDEVは4つであり、搬送スペースA2に沿う横方向に2つ並べられたものが上下2段に積層されている。各現像処理ユニットDEVは基板Wを回転可能に保持する回転保持部77と、基板Wの周囲に設けられるカップ79とを備えている。1段に並設される2つの現像処理ユニットDEVは仕切り壁等で間仕切りされることなく設けられている。さらに、2つの現像処理ユニットDEVに対して、現像液を供給する供給部81が設けられている。供給部81は、現像液を吐出するためのスリットまたは小孔列を有する2つのスリットノズル81aを有する。スリットまたは小孔列の長手方向の長さは基板Wの直径相当が好ましい。また、2つのスリットノズル81aは互いに異なる種類または濃度の現像液を吐出するように構成することが好ましい。供給部81はさらに、各スリットノズル81aを移動させる移動機構81bとを備えている。これにより、各スリットノズル81aはそれぞれ、横方向に並ぶ2つの回転保持部77の上方に移動可能である。
Developing units DEV is four, which are arranged two horizontally along the transporting space A 2 are stacked in upper and lower stages. Each development processing unit DEV includes a
熱処理ユニット42は複数であり、搬送スペースA2に沿う横方向に複数並べられるとともに、縦方向に複数積層されている。熱処理ユニット42は、基板Wを加熱処理する加熱ユニットHPと、基板Wを冷却処理する冷却ユニットCPと、加熱処理と冷却処理を続けて行う加熱冷却ユニットPHPを含む。加熱冷却ユニットPHPはプレート43を2つ有するとともに、2つのプレート43間で基板Wを移動させる図示省略のローカル搬送機構を備えている。
Heat-treating
加熱冷却ユニットPHPは複数である。各加熱冷却ユニットPHPは、最もIF部5側の列に上下方向に積層されて、それぞれの一側部がIF部5側に面している。階層K2に設けられる加熱冷却ユニットPHPについては、その側部に基板Wの搬送口を形成している。そして、加熱冷却ユニットPHPに対しては、後述するIF用搬送機構TIFが上記搬送口を通じて基板Wを搬送する。そして、これら階層K2に配置される加熱冷却ユニットPHPでは露光後加熱(PEB)処理を行う。したがって、階層K2に設けられる加熱冷却ユニットPHPで行われる加熱/冷却処理を、特にPEB処理と記載する。同様に階層K4に加熱冷却ユニットPHPで行われる加熱/冷却処理を、特にPEB処理と記載する。
There are a plurality of heating / cooling units PHP. Each heating / cooling unit PHP is stacked in the vertical direction in the row closest to the
エッジ露光ユニットEEWは単一であり、所定の位置に設けられている。エッジ露光ユニットEEWは、基板Wを回転可能に保持する回転保持部(不図示)と、この回転保持部に保持された基板Wの周縁を露光する光照射部(不図示)とを備えている。 The edge exposure unit EEW is single and is provided at a predetermined position. The edge exposure unit EEW includes a rotation holding unit (not shown) that rotatably holds the substrate W, and a light irradiation unit (not shown) that exposes the periphery of the substrate W held by the rotation holding unit. .
さらに、加熱冷却ユニットPHPの上側には、載置部PASS5が積層されている。主搬送機構T2と後述するIF用搬送機構TIFは、載置部PASS5を介して基板Wを受け渡す。 Further, a placement portion PASS 5 is stacked on the upper side of the heating / cooling unit PHP. The main transport mechanism T 2 and an IF transport mechanism T IF, which will be described later, deliver the substrate W via the placement unit PASS 5 .
主搬送機構T2は平面視で搬送スペースA2の略中央に設けられている。主搬送機構T2は主搬送機構T1と同様に構成されている。そして、載置部PASS2と各種の熱処理ユニット42とエッジ露光ユニットEEWと載置部PASS5との間で主搬送機構T2が基板Wを搬送する。
The main transport mechanism T 2 is disposed substantially at the center of the transporting space A 2 in plan view. The main transport mechanism T 2 has the same structure as the main transport mechanism T 1. The main transport mechanism T 2 transports the substrate W between the placement unit PASS 2 , the various
階層K4について簡略に説明する。階層K2と階層K4の各構成の関係は、階層K1、K3間の関係と同様である。階層K2、K4の搬送スペースA2、A4にも、第1吹出ユニット61や排出ユニット62等に相当する構成がそれぞれ設けられている。また、階層K2、K4の現像処理ユニットDEVには、第2吹出ユニット67や第2気体排出管66等に相当する構成がそれぞれ設けられている。
The hierarchy K4 will be briefly described. The relationship between the hierarchies K2 and K4 is the same as the relationship between the hierarchies K1 and K3. The transport spaces A 2 and A 4 on the
以下において、階層K2、K4に設けられている現像処理ユニットDEVやエッジ露光ユニットEEW等を区別するときは、それぞれ下付きの符号「2」又は「4」を付す(たとえば、階層K2に設けられる加熱ユニットHPを「加熱ユニットHP2」と記載する)。 In the following, when distinguishing the development processing units DEV, edge exposure units EEW, and the like provided in the hierarchies K2 and K4, subscripts “2” and “4” are respectively attached (for example, provided in the hierarchy K2). The heating unit HP is described as “heating unit HP 2 ”).
[IF部5]
IF部5は処理ブロックBbの各階層K2、K4と露光機EXPとの間で基板Wを受け渡す。IF部5は基板Wを搬送するIF用搬送機構TIFを備えている。IF用搬送機構TIFは、相互に基板Wを受け渡し可能な第1搬送機構TIFAと第2搬送機構TIFBを有する。第1搬送機構TIFAは、各階層K2、K4に対して基板Wを搬送する。上述したように、本実施例では第1搬送機構TIFAは、階層K3、K4の載置部PASS5、PASS6と、各階層K3、K4の加熱冷却ユニットPHPに対して基板Wを搬送する。第2搬送機構TIFBは、露光機EXPに対して基板Wを搬送する。
[IF unit 5]
The
第1搬送機構TIFAと第2搬送機構TIFBとは、処理ブロックBa、処理ブロックBbの搬送方向と略直交した横方向に並んで設けられている。第1搬送機構TIFAは階層K2、K4の熱処理ユニット42等が位置する側に配置されている。第2搬送機構TIFBは階層K2、K4の現像処理ユニットDEVが位置する側に配置されている。また、第1、第2搬送機構TIFA、TIFBの間には基板Wを載置して冷却する載置部PASS−CPと、基板Wを載置する載置部PASS7と、基板Wを一時的に収容するバッファ部BFが設けられている。バッファBFは複数枚の基板Wを載置または収容可能である。第1、第2搬送機構TIFA、TIFBは、載置部PASS−CP及び載置部PASS7を介して基板Wを受け渡す。バッファBFには、専ら第1搬送機構TIFAのみがアクセスする。
The first transport mechanism T IFA and the second transport mechanism T IFB are provided side by side in a lateral direction substantially orthogonal to the transport direction of the processing block Ba and the processing block Bb. The first transport mechanism TIFA is disposed on the side where the
第1搬送機構TIFAは、固定的に設けられる基台83と、基台83に対して鉛直上方に伸縮する昇降軸85と、この昇降軸85に対して旋回可能であるとともに旋回半径方向に進退して基板Wを保持する保持アーム87とを備えている。第2搬送機構TIFBも基台83と昇降軸85と保持アーム87とを備えている。
The first transport mechanism TIFA includes a base 83 that is fixedly provided, a lifting
次に本装置10の制御系について説明する。図10は、実施例に係る基板処理装置の制御ブロック図である。図示するように、本装置10の制御部90は、メインコントローラ91と第1ないし第7コントローラ93、94、95、96、97、98、99を備えている。
Next, the control system of the apparatus 10 will be described. FIG. 10 is a control block diagram of the substrate processing apparatus according to the embodiment. As illustrated, the
メインコントローラ91は、第1から第7コントローラ93〜99を統括的に制御する。第1コントローラ93はID用搬送機構TIDによる基板搬送を制御する。第2コントローラ94は主搬送機構T1による基板搬送と、レジスト膜用塗布処理ユニットRESIST1とと加熱ユニットHP1と冷却ユニットCPa1と冷却ユニットCPb1とにおける基板処理を制御する。第3コントローラ95は主搬送機構T2による基板搬送と、エッジ露光ユニットEEW2と現像処理ユニットDEV2と加熱ユニットHP2と冷却ユニットCP2における基板処理を制御する。第4、第5コントローラ96、97の制御はそれぞれ第2、第3コントローラ94、95の制御と対応する。第6コントローラ98は、第1搬送機構TIFAによる基板搬送と、加熱冷却ユニットPHP2、PHP4における基板処理を制御する。第7コントローラ99は、第2搬送機構TIFBによる基板搬送を制御する。上述した第1〜第7コントローラ93〜99はそれぞれ互いに独立して制御を行う。
The
メインコントローラ91および第1〜第7コントローラ93〜99はそれぞれ、各種処理を実行する中央演算処理装置(CPU)、演算処理の作業領域となるRAM(Random-Access Memory)、固定ディスク等の記憶媒体等によって実現されている。記憶媒体には、予め設定されている処理レシピ(処理プログラム)や、各処理ブロックBa、Bbに設けられている各種処理ユニットの処理時間(ユニット処理時間)、台数(ユニット数)これらに応じた各基板Wの搬送工程などの情報など各種情報を記憶されている。
The
次に、実施例に係る基板処理装置の動作について説明する。まず、図11、図12を参照して、本装置10の基本的な動作を説明し、その後で、通常状態および異常状態における基板Wの具体的な制御例を含む動作例を説明する。図11は基板Wに一連の処理を行う際のフローチャートであり、基板Wが順次搬送される処理ユニットまたは載置部などを示すものである。また、図12は、各搬送機構がそれぞれ繰り返し行う動作を模式的に示す図であり、搬送機構がアクセスする処理ユニット、載置部またはカセット等の順序を明示するものである。 Next, the operation of the substrate processing apparatus according to the embodiment will be described. First, a basic operation of the apparatus 10 will be described with reference to FIGS. 11 and 12, and then an operation example including a specific control example of the substrate W in a normal state and an abnormal state will be described. FIG. 11 is a flowchart for performing a series of processes on the substrate W, and shows a processing unit or a placement unit on which the substrates W are sequentially transferred. FIG. 12 is a diagram schematically showing the operations that each transport mechanism repeatedly performs, and clearly shows the order of processing units, placement units, cassettes, and the like accessed by the transport mechanism.
[ID用搬送機構TID]
ID用搬送機構TIDは一のカセットCに対向する位置に移動し、カセットCに収容される一枚の未処理の基板Wを保持アーム25に保持してカセットCから搬出する。ID用搬送機構TIDは保持アーム25を旋回し昇降軸23を昇降して載置部PASS1に対向する位置に移動し、保持している基板Wを載置部PASS1Aに載置する(図12におけるステップS1aに対応する。以下、ステップの記号のみ付記する。)。このとき、載置部PASS1Bには通常、基板Wが載置されており、この基板Wを受け取ってカセットCに収納する(ステップS20)。なお、載置部PASS1Bに基板Wがない場合はステップS20を省略する。続いて、ID用搬送機構TIDはカセットCにアクセスして、カセットCに収容される基板Wを載置部PASS3Aへ搬送する(ステップS1b)。ここでも、載置部PASS3Bに基板Wが載置されていれば、この基板WをカセットCに収納する(ステップS20)。ID用搬送機構TIDは上述した動作を繰り返し行う。
[ID transport mechanism T ID ]
The ID transport mechanism T ID moves to a position facing the one cassette C, holds one unprocessed substrate W accommodated in the cassette C in the holding
このようなID用搬送機構TIDの動作は、第1コントローラ93によって制御されている。これにより、カセットCの基板Wを階層K1に送るとともに、階層K1から払い出された基板WをカセットCに収容する。同様に、カセットCの基板Wを階層K3へ送るとともに、階層K3から払い出された基板WをカセットCに収容する。
The operation of the ID transport mechanism T ID is controlled by the
[主搬送機構T1、T3]
主搬送機構T3の動作は主搬送機構T1の動作と略同じであるので、主搬送機構T1についてのみ説明する。主搬送機構T1は載置部PASS1に対向する位置に移動する。このとき、主搬送機構T1は直前に載置部PASS2Bから受け取った基板Wを一方の保持アーム57(例えば57b)に保持している。主搬送機構T1は保持している基板Wを載置部PASS1Bに載置するとともに(ステップS19)、他方の保持アーム57(例えば57a)で載置部PASS1Aに載置されている基板Wを保持する。
[Main transport mechanisms T 1 , T 3 ]
Since the operation of the main transport mechanism T 3 is substantially the same as operation of the main transport mechanism T 1, a description will be given only the main transport mechanism T 1. The main transport mechanism T 1 moves to a position facing the placement unit PASS 1 . At this time, the main transport mechanism T 1 holds the substrate W received from the portion PASS 2B placing just before the one holding arm 57 (e.g., 57 b). Substrate on which the main transport mechanism T 1 is placed on (step S19), placing the other holding arm 57 (e.g. 57a) portion PASS 1A with placing the portion PASS 1B mounting the wafer W held Hold W.
主搬送機構T1は加熱ユニットHP1にアクセスする。加熱ユニットHP1には既に加熱処理が終了した他の基板Wがある。主搬送機構T1は空の(基板Wを保持していない)保持アーム57で他の基板Wを保持して加熱ユニットHP1から搬出するとともに、載置部PASS1Aから受け取った基板Wを加熱ユニットHP1に搬入する。そして、主搬送機構T1は加熱処理された基板Wを保持して冷却ユニットCPa1に移動する。加熱ユニットHP1は搬入された基板Wに対して加熱処理を開始する(ステップS2a)。この加熱処理は、当該加熱ユニットHP1に主搬送機構T1が次にアクセスする際には既に終了している。以下の説明では、その他の各種の処理ユニットにおいても、主搬送機構T1がアクセスする際に、それぞれ所定の処理を終えた基板Wが既にあるものとする。 The main transport mechanism T 1 accesses the heating unit HP 1. The heating unit HP 1 includes another substrate W that has already been subjected to the heat treatment. The main transport mechanism T 1 out of the heating unit HP 1 holds the other substrate W in an empty (not holding the substrate W) holding arm 57, heating the substrate W received from the mounting portion PASS 1A Carry in unit HP 1 . Then, the main transport mechanism T 1 moves to the cooling unit CPa 1 holding a substrate W which is heat treated. The heating unit HP 1 starts a heating process on the substrate W that has been loaded (step S2a). This heat treatment is already completed when the main transport mechanism T 1 into the heating unit HP 1 next access. In the following description, also in various other processing units, when the main transport mechanism T 1 is accessed, it is assumed that the substrate W having been subjected to the predetermined processing each already.
冷却ユニットCPa1にアクセスすると、主搬送機構T1は冷却ユニットCPa1から冷却処理された基板Wを搬出するとともに、加熱処理後の基板Wを冷却ユニットCPa1に搬入する。その後、主搬送機構T1は冷却処理された基板Wを保持してレジスト膜用塗布処理ユニットRESIST1に移動する。冷却ユニットCPa1は基板Wに対して冷却処理を開始する(ステップS3a)。 When accessing the cooling unit CPa 1, the main transport mechanism T 1 while unloading the cooled processed substrate W from the cooling unit CPa 1, it carries the substrate W after the heat treatment into the cooling unit CPa 1. Thereafter, the main transport mechanism T 1 holds the cooled substrate W and moves to the resist film coating processing unit RESIST 1 . The cooling unit CPa 1 starts a cooling process for the substrate W (step S3a).
主搬送機構T1はレジスト膜用塗布処理ユニットRESIST1に移動して、レジスト膜用塗布処理ユニットRESIST1からレジスト膜が形成された基板Wを搬出するとともに、保持している基板Wをレジスト膜用塗布処理ユニットRESIST1に搬入する。レジスト膜用塗布処理ユニットRESIST1は搬入された基板Wを回転させつつレジスト膜材料を塗布する(ステップS4a)。 The main transport mechanism T 1 moves to the resist film coating unit RESIST 1, with a wafer W out of the resist film formed from the resist film coating unit RESIST 1, the substrate W held by the resist film is loaded into use coating units RESIST 1. The resist film application processing unit RESIST 1 applies the resist film material while rotating the substrate W carried in (step S4a).
主搬送機構T1はさらに冷却ユニットCPb1に移動する。そして、レジスト膜が形成された基板Wを冷却ユニットCPb1に搬入し、冷却ユニットCPb1で処理が済んだ基板Wを受け取る。冷却ユニットCPb1は、未処理の基板Wに所定の処理を行う(ステップS5a)。 The main transport mechanism T 1 further moves to the cooling unit CPb 1. Then, the substrate W having resist film formed thereon is transferred into the cooling unit CPb 1, receives a wafer W treated in the cooling unit CPb 1. The cooling unit CPb 1 performs a predetermined process on the unprocessed substrate W (step S5a).
主搬送機構T1は載置部PASS2に移動して、保持している基板Wを載置部PASS2Aに載置し(ステップS6a)、載置部PASS2Bに載置されている基板Wを受け取る(ステップS18a)。 The main transport mechanism T 1 moves to the mounting portion PASS 2, held placed on the portion PASS 2A mounting the substrate W is (step S6a), are placed on the placing portion PASS 2B substrate W Is received (step S18a).
その後、主搬送機構T1は再び載置部PASS1にアクセスして上述した動作を繰り返し行う。この動作は第2コントローラ94によって制御されている。これにより、カセットCから載置部PASS1に搬送された基板Wは全て、階層K1において各種処理ユニット間を上述した搬送経路で搬送され、搬送された各処理ユニットで所定の処理が順次行われる。
Thereafter, the main transport mechanism T 1 accesses the placement unit PASS 1 again and repeats the above-described operation. This operation is controlled by the
また、主搬送機構T1は、載置部PASS1に搬送された基板Wを所定の処理ユニット(本実施例では加熱ユニットHP1)に搬送するとともに、当該処理ユニットから処理済の基板Wを取り出す。引き続いて、取り出した基板Wを次の処理ユニット(本実施例で冷却ユニットCPa1)に搬送するとともに、この処理ユニットから処理済みの基板Wを取り出す。このように、各処理ユニットで処理が済んだ基板Wをそれぞれ新たな処理ユニットに移すことで、複数の基板Wについて並行して処理を進める。そして、先に載置部PASS1に載置された基板Wから順に載置部PASS2に載置して、階層K2へ払いだす。同様に、先に載置部PASS2に載置された基板Wから順に載置部PASS1に載置して、ID部1へ払い出す。
The main transport mechanism T 1 transports the substrate W transported to the placement unit PASS 1 to a predetermined processing unit (heating unit HP 1 in the present embodiment) and also transfers the processed substrate W from the processing unit. Take out. Subsequently, the taken out substrate W is transferred to the next processing unit (cooling unit CPa 1 in this embodiment), and the processed substrate W is taken out from this processing unit. In this manner, the substrates W that have been processed in the respective processing units are moved to new processing units, so that the processing is performed in parallel on the plurality of substrates W. Then, the substrate W placed on the placement unit PASS 1 is placed on the placement unit PASS 2 in order from the substrate W, and is paid to the level K2. Similarly, the substrates W placed on the placement unit PASS 2 are placed on the placement unit PASS 1 in order from the substrate W and discharged to the
[主搬送機構T2、T4]
主搬送機構T4の動作は主搬送機構T2の動作と略同じであるので、主搬送機構T2についてのみ説明する。主搬送機構T2は載置部PASS2に対向する位置に移動する。このとき、主搬送機構T2は直前にアクセスした冷却ユニットCP2から受け取った基板Wを保持している。主搬送機構T2は保持している基板Wを載置部PASS2Bに載置するとともに(ステップS18a)、載置部PASS2Aに載置されている基板Wを保持する(ステップS6a)。
[Main transport mechanisms T 2 , T 4 ]
Since the operation of the main transport mechanism T 4 is substantially the same as the operation of the main transport mechanism T 2, a description will be given only the main transport mechanism T 2. The main transport mechanism T 2 moves to a position opposed to the receiver PASS 2. At this time, the main transport mechanism T 2 holds a wafer W received from a cooling unit CP 2 accessed immediately before. The main transport mechanism T 2 places the part PASS 2B mounting the wafer W held (step S18a), for holding a substrate W placed on the placing portion PASS 2A (step S6a).
主搬送機構T2はエッジ露光ユニットEEW2にアクセスする。そして、エッジ露光ユニットEEW2で所定の処理が行われた基板Wを受け取るととともに、冷却された基板Wをエッジ露光ユニットEEW2に搬入する。エッジ露光ユニットEEW2は搬入された基板Wを回転させつつ、図示省略の光照射部から基板Wの周縁部に光を照射する。これにより基板Wの周辺を露光する(ステップS7a)。 The main transport mechanism T 2 accesses into the edge exposing unit EEW 2. Then, the substrate W that has been subjected to the predetermined processing in the edge exposure unit EEW 2 is received, and the cooled substrate W is carried into the edge exposure unit EEW 2 . The edge exposure unit EEW 2 irradiates the peripheral edge of the substrate W from a light irradiation unit (not shown) while rotating the loaded substrate W. Thereby, the periphery of the substrate W is exposed (step S7a).
主搬送機構T2はエッジ露光ユニットEEW2から受け取った基板Wを保持して載置部PASS5にアクセスする。そして、保持している基板Wを載置部PASS5Aに載置し(ステップS8a)、載置部PASS5Bに載置されている基板Wを保持する(ステップS13a)。 The main transport mechanism T 2 holds the substrate W received from the edge exposure unit EEW 2 and accesses the placement unit PASS 5 . Then, the substrate W held is placed on the placement unit PASS 5A (step S8a), and the substrate W placed on the placement unit PASS 5B is held (step S13a).
主搬送機構T2は冷却ユニットCP2に移動して、保持している基板Wを冷却ユニットCP2内の基板Wと入れ換える。主搬送機構T2は冷却処理が済んだ基板Wを保持して現像処理ユニットDEV2にアクセスする。冷却ユニットCP2は新たに搬入された基板Wに対して処理を開始する(ステップS14a)。 The main transport mechanism T 2 moves to one of the cooling units CP 2, the wafer W held by replacing the substrate W in the cooling unit CP 2. The main transport mechanism T 2 accesses the developing units DEV 2 holds the wafer W having received cooling treatment. Cooling unit CP 2 starts treatment of the newly loaded wafer W (step S14a).
主搬送機構T2は現像処理ユニットDEV2から現像された基板Wを搬出するとともに、冷却された基板Wを現像処理ユニットDEV2の回転保持部77に置く。現像処理ユニットDEV2は回転保持部77に置かれた基板Wを現像する(ステップS15a)。具体的には、回転保持部77が基板Wを水平姿勢で回転させつつ、いずれかのスリットノズル81aから基板Wに現像液を供給して基板Wを現像する。
The main transport mechanism T 2 takes a wafer W that has been developed from the developing unit DEV 2, and places the cooled wafer W on the
主搬送機構T2は現像された基板Wを保持して加熱ユニットHP2にアクセスする。そして、加熱ユニットHP2から基板Wを搬出するとともに、保持する基板Wを加熱ユニットHP2に投入する。続いて、主搬送機構T2は加熱ユニットHP2から搬出した基板Wを冷却ユニットCP2に搬送するとともに、この冷却ユニットCP2において既に処理が済んだ基板Wを取り出す。加熱ユニットHP2と冷却ユニットCP2はそれぞれ未処理の基板Wに所定の処理を行う(ステップS16a、ステップS17a)。 The main transport mechanism T 2 accesses one of the heating units HP 2 holding the wafer W is developed. Then, the substrate W is unloaded from the heating unit HP 2 and the substrate W to be held is put into the heating unit HP 2 . Subsequently, the main transport mechanism T 2 conveys the substrate W out of the heating unit HP 2 to one of the cooling units CP 2, takes out the substrate W that is already processing completed in this cooling unit CP 2. Each of the heating unit HP 2 and the cooling unit CP 2 performs a predetermined process on the unprocessed substrate W (Step S16a, Step S17a).
その後、主搬送機構T2は再び載置部PASS2にアクセスして上述した動作を繰り返し行う。なお、この動作は第3コントローラ95によって制御されている。これにより、載置部PASS2Aに載置された順番どおりに基板Wが載置部PASS5Aに払い出される。同様に、また、基板Wを載置部PASS5Bに載置された順番どおりに基板Wが載置部PASS2Bに払い出される。
Thereafter, the main transport mechanism T 2 accesses the placement unit PASS 2 again and repeats the above-described operation. This operation is controlled by the
[IF用搬送機構TIF〜IF用第1搬送機構TIFA]
IF用第1搬送機構TIFAは載置部PASS5にアクセスし、載置部PASS5Aに載置される基板Wを受け取る(ステップS8a)。IF用第1搬送機構TIFAは受け取った基板Wを保持して載置部PASS−CPに移動し、載置部PASS−CP内に搬入する(ステップS9)。
[IF transport mechanism T IF to IF first transport mechanism T IFA ]
IF first transport mechanism T IFA is accesses the receiver PASS 5, and receives the substrate W placed on the placing part PASS 5A (step S8a). The first IF transport mechanism TIFA holds the received substrate W, moves to the placement unit PASS-CP, and carries it into the placement unit PASS-CP (step S9).
次に、IF用第1搬送機構TIFAは載置部PASS7から基板Wを受け取り(ステップS11)、加熱冷却ユニットPHP2に対向する位置に移動する。そして、IF用第1搬送機構TIFAは加熱冷却ユニットPHP2からすでに露光後加熱(PEB)処理が済んだ基板Wを取り出し、載置部PASS7から受け取った基板Wを加熱冷却ユニットPHP2に搬入する。加熱冷却ユニットPHP2は未処理の基板Wを熱処理する(ステップS13)。 Next, it receives the substrate W from the first transport mechanism T IFA placing part PASS 7 for IF (step S11), and moves to a position opposed to the heating and cooling units PHP 2. The first transport mechanism T IFA IF fetches of the heating and cooling unit PHP 2 already heated after exposure from (PEB) processing has finished substrate W, the substrate W received from the placing part PASS 7 of the heating and cooling units PHP 2 Carry in. The heating / cooling unit PHP 2 heat-treats the unprocessed substrate W (step S13).
IF用第1搬送機構TIFAは加熱冷却ユニットPHP2から取り出した基板Wを載置部PASS5Bに搬送する(ステップS13)。続いて、IF用第1搬送機構TIFAは載置部PASS6Aに載置される基板Wを載置部PASS−CPに搬送する(ステップS8b、9)。次に、IF用第1搬送機構TIFAは載置部PASS7から加熱冷却ユニットPHP4に搬送する。このとき、既に加熱冷却ユニットPHP4における露光後加熱(PEB)処理が済んだ基板Wを取り出して載置部PASS4Bに載置する。 The first IF transport mechanism TIFA transports the substrate W taken out from the heating / cooling unit PHP 2 to the placement unit PASS 5B (step S13). Subsequently, IF first transport mechanism T IFA transports the wafer W is placed on the placing part PASS 6A to the mounting portion PASS-CP (Step S8b, 9). Next, the IF first transport mechanism TIFA is transported from the mounting portion PASS 7 to the heating / cooling unit PHP 4 . At this time, the substrate W that has been subjected to post-exposure heating (PEB) processing in the heating / cooling unit PHP 4 is taken out and placed on the placement unit PASS 4B .
その後、IF用第1搬送機構TIFAは再び載置部PASS5にアクセスして上述した動作を繰り返し行う。なお、この動作は第6コントローラ98によって制御されている。
Thereafter, the first IF transport mechanism TIFA accesses the placement unit PASS 5 again and repeats the above-described operation. This operation is controlled by the
[IF用搬送機構TIF〜IF用第2搬送機構TIFB]
IF用第2搬送機構TIFBは載置部PASS−CPから基板Wを取り出して、露光機EXPに搬送する(ステップS9、10)。そして、露光機EXPから払い出される露光済みの基板Wを受け取ると、載置部PASS7に搬送する(ステップS10、11)。
[IF transport mechanism T IF to IF second transport mechanism T IFB ]
The second IF transport mechanism T IFB takes out the substrate W from the placement unit PASS-CP and transports it to the exposure apparatus EXP (steps S9 and S10). When the exposed substrate W delivered from the exposure machine EXP is received, it is transported to the placement unit PASS 7 (steps S10 and S11).
その後、IF用第2搬送機構TIFBは再び載置部PASS−CPにアクセスして上述した動作を繰り返し行う。 Thereafter, the second IF transport mechanism T IFB accesses the placement unit PASS-CP again and repeats the above-described operation.
次に、階層K1、K3において、基板Wに複数種類の処理を行う制御例および動作例を通常状態と異常状態とに分けて説明する。 Next, a control example and an operation example for performing a plurality of types of processing on the substrate W in the layers K1 and K3 will be described separately for a normal state and an abnormal state.
(通常状態)
本明細書では、各種類別処理部の全ての処理ユニットに基板Wを搬送できる状態を通常状態とする。階層K1、K3では、上述したように加熱処理部45、冷却処理部46、塗布処理部31、冷却処理部47の順番で各基板Wを順次搬送して、基板Wに一連の処理を行う。この場合、加熱処理部45は、この発明における「搬送する順番が1番目の第1種類別処理部」に対応する。
(Normal state)
In this specification, the state in which the substrate W can be transferred to all the processing units of each type of processing unit is referred to as a normal state. In the layers K1 and K3, as described above, the substrates W are sequentially transported in the order of the
ここで、加熱処理部45が有する加熱ユニットHPの数をユニット数n45とし、各加熱ユニットHPが基板W1枚の処理に要する時間をユニット処理時間tHPする。同様に、冷却処理部46、塗布処理部31、冷却処理部47がそれぞれ有する処理ユニットの数を、ユニット数n46、n31、n47とする。また、冷却ユニットCPa、レジスト膜用塗布処理ユニットRESIST、冷却ユニットCPbがそれぞれ基板W1枚の処理に要する時間をユニット処理時間tCPa、tRESIST、tCPbとする。各ユニット処理時間tHP、tCPa、tRESIST、tCPbはそれぞれ、各処理ユニットHP、CPa、RESIST、CPbにおけるプロセス処理の時間のほかに、プロセス処理の前後に発生する準備時間、待ち時間、主搬送機構Tが各処理ユニットに対して基板Wを取り置きする時間など種々の時間を適宜に含んだ実用的な時間である。これら各種類別処理部のユニット数とユニット処理時間は既知であり、制御部90に予め設定されている。
Here, the number of heating units HP included in the
ここで、各種類別処理部のユニット処理時間を、当該処理部のユニット数で割った値を、各種類別処理部の種類別処理時間t45、t31、t46、t47とする。各種類別処理部の種類別処理時間を式(1)−(4)に示す。
t45 = tHP / n45 …… (1)
t31 = tCPa / n46 …… (2)
t46 = tRESIST /n31 …… (3)
t47 = tCPb / n47 …… (4)
Here, the value obtained by dividing the unit processing time of each type of processing unit by the number of units of the processing unit is referred to as type-specific processing time t 45 , t 31 , t 46 , t 47 of each type of processing unit. The type-specific processing times of the type-specific processing units are shown in equations (1)-(4).
t 45 = t HP / n 45 (1)
t 31 = t CPa / n 46 (2)
t 46 = t RESIST / n 31 (3)
t 47 = t CPb / n 47 (4)
得られた各種類別処理部の種類別処理時間t45、t31、t46、t47のうち、最長の時間を搬送サイクル時間tcとする。 The longest time among the processing times t 45 , t 31 , t 46 , and t 47 of the obtained type-specific processing units is set as the transport cycle time tc.
本実施例では、各種類別処理部の全ての処理ユニットが搬送可能な通常状態においては、この搬送サイクル時間tc間隔で順番が相前後する各種類別処理部間で基板Wを1枚ずつ搬送する。なお、この動作は制御部90の制御に基づく。以下、具体的に説明する。
In the present embodiment, in a normal state in which all the processing units of each type-specific processing unit can be transferred, the substrates W are transferred one by one between the type-specific processing units whose order follows each other at this transfer cycle time tc interval. This operation is based on the control of the
図13を参照する。図13は階層K1における処理の工程の例示する図である。図13では、各種類別処理部のユニット処理時間とユニット数がそれぞれ以下の場合を例示している。
tHP = 60(s)
tCPa = 30(s)
tRESIST = 60(s)
tCPb = 30(s)
n45 = 3
n46 = 2
n31 = 3
n47 = 2
Please refer to FIG. FIG. 13 is a diagram illustrating processing steps in the hierarchy K1. FIG. 13 illustrates the case where the unit processing time and the number of units of each type of processing unit are as follows.
t HP = 60 (s)
t CPa = 30 (s)
t RESIST = 60 (s)
t CPb = 30 (s)
n 45 = 3
n 46 = 2
n 31 = 3
n 47 = 2
この場合、各種類別処理部の種類別処理時間と搬送サイクル時間tcは以下の各値をとる。
t45 = 20(s)
t46 = 15(s)
t31 = 20(s)
t47 = 15(s)
tc = 20(s)
In this case, the type-specific processing time and the conveyance cycle time tc of each type-specific processing unit take the following values.
t 45 = 20 (s)
t 46 = 15 (s)
t 31 = 20 (s)
t 47 = 15 (s)
tc = 20 (s)
図13に示すように、搬送タイミングu1、u2、u3、……は、搬送サイクル時間tc(20秒)間隔である。各搬送タイミングuにおいて、主搬送機構T1により基板Wの搬送動作を行わせる。基板W1に着目すると、搬送タイミングu1において、順番が1番目の加熱処理部45に搬送する。具体的には、3台ある加熱ユニットHPのいずれかに基板W1を搬入する。加熱ユニットHPでは基板W1を60秒間、加熱処理する。
As shown in FIG. 13, the conveyance timings u1, u2, u3,... Are intervals of the conveyance cycle time tc (20 seconds). In each conveyance timing u, to perform the transport operation of the substrate W by the main transport mechanism T 1. When attention is paid to the substrate W1, the wafer W1 is transferred to the first
続いて、搬送タイミングu4において、加熱処理部45から冷却処理部46(冷却ユニットCPa)へ基板W1を搬送する。冷却ユニットCPaでは30秒間、基板W1を冷却処理する。冷却処理の終了後から搬送タイミングu6までの10秒間は、基板W1は冷却ユニットCPa内にある。
Subsequently, at the transport timing u4, the substrate W1 is transported from the
搬送タイミングu6において、冷却処理部46から塗布処理部31(レジスト膜用塗布処理ユニットRESIST)へ基板W1を搬送する。レジスト膜用塗布処理ユニットRESISTでは60秒間、基板W1にレジスト膜材料を塗布する。
At the transport timing u6, the substrate W1 is transported from the
続いて、搬送タイミングu9において、塗布処理部31から冷却処理部(冷却ユニットCPb)47へ基板W1を搬送する。冷却ユニットCPbでは30秒間、基板W1を冷却処理する。冷却処理の終了後から搬送タイミングu11までの10秒間は、基板W1は冷却ユニットCPb内にある。
Subsequently, at the transport timing u9, the substrate W1 is transported from the
搬送タイミングu11において、冷却処理部47から基板W1を搬出し、処理ブロックBbへ基板W1を払い出す。したがって、基板W1に一連の処理を行うのに要する期間、具体的には、順番が1番目の種類別処理部に基板Wが搬送される搬送タイミングuから、順番が最後の種類別処理部から当該基板Wが搬出される搬送タイミングuまでの期間(以下、適宜に「全工程期間」と記載する)は200(s)である。なお、他の基板W2、W3、……も、同じ順番で各種類別処理部に搬送されるとともに、全工程期間が200(s)で一連の処理が行われる。
At the transport timing u11, the substrate W1 is unloaded from the
次に、図13における搬送タイミングu10に着目して、主搬送機構T1による基板Wの搬送を説明する。図14を参照する。図14は、図13における搬送タイミングu10において主搬送機構T1が搬送する基板Wの経路を示す模式図である。図示するように、載置部PASS1Aから加熱処理部45に基板W11を搬送する。この際、まず、加熱処理が終了した基板W8を加熱ユニットHPから取り出してから、当該加熱ユニットHPに基板W11を搬入する。続いて、取り出した基板W8を、冷却処理部46に搬送する。この際も、冷却処理が終了した基板W6を冷却ユニットCPaから取り出してから、この冷却ユニットCPaに基板W8を搬入する。続いて、取り出した基板W6は塗布処理部31へ搬送し、既に塗布処理が終了した基板W3と入れ替えるようにレジスト膜用塗布処理ユニットRESISTに搬入する。続いて、取り出された基板W3を冷却処理部47へ搬送し、既に冷却処理が終了した基板W1と入れ替えるように冷却ユニットCPbに搬入する。取り出した基板W1は載置部PASS2Aに載置する。
Then, by focusing on the transport timing u10 in FIG. 13, illustrating the transfer of the substrate W by the main transport mechanism T 1. Refer to FIG. Figure 14 is a schematic diagram showing the path of the substrate W to the main transport mechanism T 1 is conveyed in the conveyance timing u10 in FIG. As shown in the drawing, the substrate W11 is transferred from the placement unit PASS 1A to the
その後、載置部PASS2Bに載置されている基板Wを受け取り、載置部PASS1Bに搬送する。他の搬送タイミングuについても同様であり、主搬送機構T1は順番が相前後する各種類別処理部間で基板Wを1枚ずつ搬送する。なお、図14に示す動作は、図12、図13を参照して説明した、本装置10の基本的な動作どおりである。 Thereafter, the substrate W placed on the placement unit PASS 2B is received and transferred to the placement unit PASS 1B . The same applies to other transport timing u, the main transport mechanism T 1 transports between various classification processing unit the order to tandem one by one the substrate W. The operation shown in FIG. 14 is the same as the basic operation of the apparatus 10 described with reference to FIGS.
このように、通常状態においては、制御部90は、搬送サイクル時間tc間隔で順番が相前後する各種類別処理部間で基板Wを1枚ずつ搬送させる。さらに、制御部90は、搬送サイクル時間tcに1枚のペースで階層K1に基板Wを搬送させるようにID部1を制御する。
As described above, in the normal state, the
また、階層K2についても同様である。すなわち、階層K2が通常状態であれば、制御部90は、搬送サイクル時間tc間隔で順番が相前後する各種類別処理部間で基板Wを1枚ずつ搬送させる。ただ、階層K2の搬送タイミングと階層K1の搬送タイミングは互いに関係がなく、それぞれID部1から載置部PASS1A、PASS3Aに基板Wが載置されるタイミングに依存する。
The same applies to the hierarchy K2. In other words, if the level K2 is in the normal state, the
図15を参照する。図15は、ID部1から各階層K1、K3へ各基板Wを搬送するタイミングと、各階層K1、K3から基板Wを払い出すタイミングを例示する図である。図示するように、図15では、ID部1は基板W1、W2、W3、…を、それぞれ時刻0秒、20秒、40秒、…の時点で載置部PASS1Aに載置する。これにより、各基板W1、W2、W3、…を階層K1へ搬送する。同様に、ID部1は基板Wa、Wb、Wc、…を、それぞれ時刻10秒、30秒、50秒、…の時点で載置部PASS3Aに載置する。これにより、各基板Wa、Wb、Wc、…を階層K3へ搬送する。このように、ID部1は、各階層K1、K3へ基板Wを1枚ずつ交互に搬送する。また、各階層K1、K3に基板Wを搬送するペースは、搬送サイクル時間tcごとに1枚である。
Refer to FIG. FIG. 15 is a diagram illustrating the timing at which each substrate W is transported from the
階層K1へ搬送された基板W1、W2、W3、…は、それぞれ搬送された時点から全工程期間(図15では200秒)が経過したときに、載置部PASS2Aに払い出される。同様に、階層K3へ搬送された基板Wa、Wb、Wc、…は、それぞれ搬送された時点から全工程期間が経過したときに、載置部PASS4Aに払い出される。 The substrates W1, W2, W3,... Transported to the level K1 are paid out to the placement unit PASS 2A when all process periods (200 seconds in FIG. 15) have elapsed from the time of transport. Similarly, the substrates Wa, Wb, Wc,... Transported to the level K3 are paid out to the placement unit PASS 4A when all process periods have elapsed from the time of transport.
よって、階層K1、K3からそれぞれ基板Wが払い出されるペースは、それぞれ搬送サイクル時間tcごとに1枚である。したがって、階層K1、K3の処理能力Nは、搬送サイクル時間tcで単位時間を割った値に相当する。たとえば、単位時間を1時間とすると、搬送サイクルtcが20秒のときの処理能力Nは、180枚/時間となる。 Therefore, the pace at which the substrates W are paid out from the layers K1 and K3 is one for each transport cycle time tc. Accordingly, the processing capabilities N of the hierarchies K1 and K3 correspond to a value obtained by dividing the unit time by the transport cycle time tc. For example, if the unit time is 1 hour, the processing capacity N when the conveyance cycle tc is 20 seconds is 180 sheets / hour.
また、各階層K1、K3から払い出される基板Wの先後は、ID部1から各階層K1、K3に搬送された各基板Wの順番どおりである。このように、ID部1から複数の階層K1、K3に基板Wが分配されても、各基板Wに行われる処理の工程や各基板Wが階層K1、K3から払い出されるタイミングの先後は、ID部1から搬送された順番と変わることがない。
Further, the order of the substrates W delivered from the layers K1 and K3 is the same as the order of the substrates W transferred from the
(異常状態)
次に、異常状態における基板Wに複数種類の処理を行う制御例および動作例を説明する。異常状態とは、基板Wを搬送できない処理ユニットが発生している状態である。少なくともいずれかの種類別処理部の一の処理ユニットが搬送不能である場合は、異常状態である。以下では、搬送不能になった処理ユニットを「異常処理ユニット」と呼ぶこととする。
(Abnormal state)
Next, a control example and an operation example for performing a plurality of types of processing on the substrate W in an abnormal state will be described. The abnormal state is a state where a processing unit that cannot transport the substrate W is generated. If at least one processing unit of the type-specific processing unit cannot be transported, it is in an abnormal state. Hereinafter, the processing unit that cannot be transported is referred to as an “abnormal processing unit”.
図16を参照する。図16は階層K1が異常状態である場合の制御および階層K1の処理の工程を説明するための図である。図16(a)は、通常状態であれば、異常処理ユニットを経由して搬送される基板の一連の搬送工程を明示する図であり、図16(b)は、異常状態における基板の搬送工程を例示する図である。なお、図16では、図13に例示する工程を通常状態としている。図示するように、塗布処理部31の1台のレジスト膜用塗布処理ユニットRESISTが搬送不能になった場合を示している。
Refer to FIG. FIG. 16 is a diagram for explaining the control and processing steps of the hierarchy K1 when the hierarchy K1 is in an abnormal state. FIG. 16A clearly shows a series of steps for transporting a substrate transported via an abnormality processing unit in the normal state, and FIG. 16B shows a substrate transport step in an abnormal state. FIG. In FIG. 16, the process illustrated in FIG. 13 is in a normal state. As shown in the figure, the case where one resist film coating processing unit RESIST of the
図16(a)に図示するように、通常状態であれば異常処理ユニットであるレジスト膜用塗布処理ユニットRESISTを経由して搬送される予定の基板Wは、基板W3、W6、W9、W12である。また、たとえば基板W3に注目すると、基板W3の一連の搬送工程は、加熱処理部45への搬送が搬送タイミングu3であり、冷却処理部46への搬送が搬送タイミングu6であり、異常処理ユニットであるレジスト膜用塗布処理ユニットRESISTへの搬送が搬送タイミングu8であり、冷却処理部47への搬送が搬送タイミングu11である。図16では、基板W3、W6、W9、W12の各一連の搬送工程をハッチングで明示する。
As shown in FIG. 16A, substrates W3, W6, W9, and W12 to be transported via the resist film coating processing unit RESIST that is an abnormal processing unit in the normal state are the substrates W3, W6, W9, and W12. is there. Further, for example, when paying attention to the substrate W3, in the series of steps of transporting the substrate W3, the transport to the
制御部90は、このような異常処理ユニットに関連した各基板Wの一連の搬送工程を、既知の各種類別処理部のユニット数とユニット処理時間に、異常処理ユニットを特定する情報を与えることで取得する。
The
その上で、制御部90は、通常状態であれば異常処理ユニットを経由して搬送される予定の各基板Wの一連の搬送を中止し、通常状態であれば異常処理ユニットを経由せずに搬送される予定の基板Wの搬送を予定通り行わせる。その場合、順番が相前後する種類別処理部間で搬送可能な基板が1枚もない搬送タイミングuが発生した場合は、その搬送タイミングuにおける主搬送機構T1の動作を中止することが好ましい。
In addition, the
図16(b)は、その動作例を示している。図示するように、基板W3については、搬送タイミングu3における基板W3の搬送を中止して、搬送タイミングu4に繰り下げて搬送する。これにより、基板W4は、搬送タイミングu4から搬送タイミングu5に繰り下げて搬送させる。同様に基板W5以降の基板Wも、順次搬送タイミングを繰り下げる。 FIG. 16B shows an example of the operation. As shown in the drawing, the transfer of the substrate W3 at the transfer timing u3 is stopped, and the substrate W3 is transferred to the transfer timing u4. As a result, the substrate W4 is transported by being lowered from the transport timing u4 to the transport timing u5. Similarly, the substrate W5 and the subsequent substrates W are also sequentially lowered in transport timing.
このような制御によれば、各基板Wに一連の処理を行う期間は、通常状態の場合と変わることがない。具体的には、図16(b)から明らかなように、各基板W1、W2、W3、…の全工程期間は200(秒)であり、この値は通常状態における全工程期間と等しい。 According to such control, the period during which a series of processing is performed on each substrate W is not different from that in the normal state. Specifically, as is clear from FIG. 16B, the total process period of each substrate W1, W2, W3,... Is 200 (seconds), and this value is equal to the total process period in the normal state.
このような異常状態の制御例、動作例において、各搬送タイミングにおける主搬送機構T1の動作を説明する。図17(a)、(b)、(c)は、それぞれ図16(b)における搬送タイミングu10、u11、u12における基板Wの搬送経路を示す模式図である。図示するように、異常状態においては、各搬送タイミングにおいて、順番が相前後する種類別処理部間の全てに搬送可能な基板Wはない。このため、主搬送機構T1は、順番が相前後する種類別処理部間で搬送可能な基板Wのみを搬送する。 Control example of such abnormal conditions, in the operation example, the operation of the main transport mechanism T 1 at each conveying timing. FIGS. 17A, 17B, and 17C are schematic views showing the transport path of the substrate W at the transport timings u10, u11, and u12 in FIG. 16B, respectively. As shown in the drawing, in an abnormal state, there is no substrate W that can be transferred between all the type-specific processing units in the order of transfer at each transfer timing. Therefore, the main transport mechanism T 1 transports only transportable substrate W between the type-specific processing sections which order is tandem.
さらに、制御部90は、このような異常状態における制御、動作を実現するために、ID部1を制御して、搬送タイミングu1、u2、u4、u5、u6、……の各時点において、ID部1から階層K1に基板Wを搬送させる。
Further, the
図18を参照する。図18は、異常状態における各階層K1、K3への基板Wの搬送と、各階層K1、K3からの基板Wを払い出しのタイミングを例示する図である。なお、図18では階層K3が通常状態である場合を示している。図示するように、ID部1は基板W1、W2、W3、…を、それぞれ時刻0秒、20秒、60秒、…の時点で載置部PASS1Aに載置する。よって、ID部1は、階層K3に基板Wを3枚搬送する間に、階層K1に基板Wの2枚搬送するように基板Wを分配する。
Please refer to FIG. FIG. 18 is a diagram exemplifying the transport timing of the substrate W to each level K1, K3 in the abnormal state and the timing of dispensing the substrate W from each level K1, K3. FIG. 18 shows a case where the hierarchy K3 is in a normal state. As shown in the figure, the
ただし、階層K1、K3における基板Wの全工程期間(200秒)は同じであるので、図18に示すように、各階層K1、K3から払い出される基板Wの先後は、ID部1から各階層K1、K3に搬送された各基板Wの順番どおりである。
However, since all the process periods (200 seconds) of the substrates W in the layers K1 and K3 are the same, as shown in FIG. 18, the priorities of the substrates W to be paid out from the layers K1 and K3 are changed from the
なお、このような異常時における制御は次に説明するように、階層Kにおける処理を開始するタイミング(具体的には、加熱処理部45に基板Wを搬入するタイミング)で規定することもできる。 It should be noted that the control at the time of such an abnormality can also be defined at the timing of starting the process in the hierarchy K (specifically, the timing of carrying the substrate W into the heat treatment unit 45), as will be described below.
異常状態における加熱処理部45、冷却処理部46、塗布処理部31および冷却処理部47の搬送可能なユニット数をそれぞれ、n45´、n46´、n31´、n47´とする。また、各処理ユニットのユニット処理時間tHP、tCPa、tRESIST、tCPbは、搬送サイクル時間tcとの関係で実質上、次の式(5)から(8)で与えられる実質ユニット処理時間tHP´、tCPa´、tRESIST´、tCPb´となる。なお、式(5)から式(8)において、ru(x)は、数値xを整数桁に切り上げる記号として用いる。
The number of units that can be transported by the
tHP´ = ru(tHP/tc)*tc …… (5)
tCPa´ = ru(tCPa/tc)*tc …… (6)
tRESIST´ = ru(tRESIST/tc)*tc …… (7)
tCPb´ = ru(tCPb/tc)*tc …… (8)
t HP ′ = ru (t HP / tc) * tc (5)
t CPa ′ = ru (t CPa / tc) * tc (6)
t RESIST '= ru (t RESIST / tc) * tc (7)
t CPb ′ = ru (t CPb / tc) * tc (8)
各種類別処理部の実質ユニット処理時間を、当該種類別処理部の搬送可能なユニット数で割った値を、各種類別処理部の実質種類別処理時間t45´、t31´、t46´、t47´とする。各種類別処理部の実質種類別処理時間を式(9)から式(12)に示す。
t45´ = tHP´ / n45´ …… (9)
t46´ = tCPa´ / n46´ …… (10)
t31´ = tRESIST´ /n31´ …… (11)
t47´ = tCPb´ / n47´ …… (12)
The value obtained by dividing the real unit processing time of each type processing unit by the number of units that can be transported by the type processing unit is the actual type processing time t 45 ′, t 31 ′, t 46 ′ of each type processing unit. Let t 47 '. The processing time for each substantial type of each type-specific processing unit is shown in Expression (9) to Expression (12).
t 45 ′ = t HP ′ / n 45 ′ (9)
t 46 ′ = t CPa ′ / n 46 ′ (10)
t 31 ′ = t RESIST ′ / n 31 ′ (11)
t 47 ′ = t CPb ′ / n 47 ′ (12)
ここで、各種類別処理部の実質種類別処理時間t45´、t31´、t46´、t47´のうち、最長の時間で、単位時間を割った値が異常状態における階層K1の処理能力N´となる。よって、通常状態における階層K1の処理能力Nに対する異常状態における階層K1の処理能力の割合rは、N´/Nで与えられる。 Here, among the processing times t 45 ′, t 31 ′, t 46 ′, and t 47 ′ of the actual types of the processing units by type, the processing of the hierarchy K1 in which the value obtained by dividing the unit time is the longest time is abnormal. Capability N ′. Therefore, the ratio r of the processing capability of the hierarchy K1 in the abnormal state to the processing capability N of the hierarchy K1 in the normal state is given by N ′ / N.
ここで、制御部90は、搬送サイクル時間tcごとに基板Wを1枚ずつ加熱処理部45に搬送している通常状態に対して、異常状態では通常状態に比べて割合rに応じた頻度に落として加熱処理部45に搬送させるように制御する。以下、具体的な数字を示して説明する。
Here, the
図16〜図18に例示した、塗布処理部31の1台のレジスト膜用塗布処理ユニットRESISTが搬送不能になった場合で考える。
n45´ = 3
n46´ = 2
n31´ = 2
n47´ = 2
Consider a case where one resist film coating processing unit RESIST of the
n 45 ′ = 3
n 46 ′ = 2
n 31 ′ = 2
n 47 ′ = 2
各種類別処理部の実質ユニット処理時間は、式(5)−(8)から、以下の値をとる。
tHP´ = 60(s)
tCPa´ = 40(s)
tRESIST´ = 60(s)
tCPb = 40(s)
The real unit processing time of each type of processing unit takes the following values from equations (5)-(8).
t HP ′ = 60 (s)
t CPa ′ = 40 (s)
t RESIST '= 60 (s)
t CPb = 40 (s)
この場合、各種類別処理部の実質種類別処理時間は、式(9)−(12)から、以下の各値をとり、これらのうち、最長の時間t´maxは30(s)となる。
t45´ = 20(s)
t46´ = 20(s)
t31´ = 30(s)
t47´ = 20(s)
In this case, the processing time by type of each type processing unit takes the following values from the equations (9) to (12), and the longest time t′max is 30 (s).
t 45 ′ = 20 (s)
t 46 ′ = 20 (s)
t 31 ′ = 30 (s)
t 47 ′ = 20 (s)
処理能力N、N´は、1時間当たりで計算すると、以下のようになる。
N = 3600/tc = 180(枚/時間)
N´ = 3600/t´max = 120(枚/時間)
The processing capacities N and N ′ are calculated as follows per hour.
N = 3600 / tc = 180 (sheets / hour)
N ′ = 3600 / t′max = 120 (sheets / hour)
よって、処理能力Nに対する処理能力N´の割合rは、3分の2となる。この割合rに基づいて、制御部90は、通常状態において加熱処理部45へ基板Wを3枚分搬送する間に、2枚の基板Wを搬送する頻度(ペース)で、基板Wを加熱処理部45へ搬送するように制御する。あるいは、通常状態に対する異常状態の処理能力の低下は3分の1である。この低下した分に基づいて、制御部90は、通常状態において加熱処理部45へ基板Wを搬送するペースから、3回に1回の割合で基板Wの搬送を間引くように制御する。ただし、異常状態であっても、原則として搬送サイクル時間tc間隔ごとに主搬送機構T1を動作させて基板Wの搬送を行わせる。したがって、搬送タイミングu1、u2においては基板Wを加熱処理部45に搬送させ、搬送タイミングu3においては基板Wを加熱処理部45に搬送させない(間引く)ように制御部90は制御する。
Therefore, the ratio r of the processing capability N ′ to the processing capability N is 2/3. Based on this ratio r, the
このように、実施例に係る基板処理装置によれば、異常状態の場合には、制御部90は、通常状態であれば異常処理ユニットを経由せずに搬送される予定の基板Wの搬送のみを予定通り行わせる。これにより、異常状態において処理する基板Wを全て、通常状態と同様に搬送することができる。これにより、異常状態においても、各基板Wに一連の処理を行う期間(全工程期間)を通常状態と同じとすることができる。よって、異常状態においても、基板Wの処理品質を通常状態と同様に保つことができる。
Thus, according to the substrate processing apparatus according to the embodiment, in the abnormal state, the
また、異常状態の場合には、階層K1(K3)の処理能力が通常状態に比べて低下した分だけ、通常状態よりも階層K1(K3)への基板Wの搬送の回数を間引くように制御してもよい。 In the case of an abnormal state, control is performed so that the number of times the substrate W is transported to the layer K1 (K3) is thinned out from the normal state by the amount that the processing capability of the layer K1 (K3) has decreased compared to the normal state. May be.
あるいは、異常状態の場合には、搬送サイクル時間tcごとの複数のタイミング中、通常状態における階層K1(K3)の処理能力に対する異常状態における階層K1(K3)の処理能力の割合に応じた頻度で、階層K1(K3)への基板Wの搬送動作を行わせるように制御してもよい。 Alternatively, in the case of an abnormal state, the frequency according to the ratio of the processing capability of the hierarchy K1 (K3) in the abnormal state to the processing capability of the hierarchy K1 (K3) in the normal state during a plurality of timings for each transport cycle time tc. The substrate W may be controlled to be transported to the level K1 (K3).
また、制御部90は、階層K1(K3)の処理能力に応じたペースで、ID部1から主搬送機構T1(T3)に基板Wを受け渡すことで、ID部1と階層K1(K3)との間で基板Wがたまることを防止することができる。
Further, the
また、各階層K1、K3がそれぞれ通常状態であっても異常状態であっても、基板Wに一連の処理を行う期間(全工程期間)は変わらない。よって、異なる階層K1、K2を搬送させても、基板Wの順番が入れ替わったり、追い越されたりすることがない。 In addition, even if each of the layers K1 and K3 is in a normal state or an abnormal state, the period for performing a series of processing on the substrate W (all process periods) does not change. Therefore, even if the different layers K1 and K2 are transported, the order of the substrates W is not changed or overtaken.
この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。 The present invention is not limited to the above-described embodiment, and can be modified as follows.
(1)上述した実施例では、階層K1、K3における種類別処理部を塗布処理部31、加熱処理部45、冷却処理部46、47と説明したが、これらに限られることなく、種々の処理を行う種類別処理部を備えるように構成してもよい。たとえば、反射防止膜用材料を塗布する反射防止膜用塗布処理ユニットを有する塗布処理部を種類別処理部として備えるように変更してもよい。
(1) In the above-described embodiment, the type-specific processing units in the layers K1 and K3 have been described as the
(2)上述した実施例では、加熱処理部45、冷却処理部46、塗布処理部31、冷却処理部47の順番で各基板Wを順次搬送すると説明したが、これに限られることなく、適宜に変更してもよい。
(2) In the above-described embodiment, it has been described that the substrates W are sequentially transported in the order of the
(3)上述した実施例では、各種類別処理部のユニット数、および、当該ユニットのユニット処理時間を例示したが、これに限られるものではない。 (3) In the above-described embodiment, the number of units of each type of processing unit and the unit processing time of the unit are exemplified, but the present invention is not limited to this.
(4)上述した実施例では、通常状態および異常状態の各場合における基板Wの搬送制御を、階層K1、K3を例にとって説明したが、これに限られない。たとえば、階層K2、K4においても適宜に同様の制御を行ってもよい。また、階層K1のみなど単一の階層において制御を行うように変更してもよい。 (4) In the above-described embodiment, the transport control of the substrate W in each of the normal state and the abnormal state has been described using the layers K1 and K3 as an example, but is not limited thereto. For example, the same control may be performed as appropriate in the hierarchies K2 and K4. Further, it may be changed so that the control is performed in a single layer such as only the layer K1.
(5)上述した実施例では、処理ブロックBa、Bbはそれぞれ2つの階層Kを有していたが、これに限られない。たとえば、3以上の階層を有するように変更してもよいし、単一の階層のみであってもよい。 (5) In the above-described embodiment, the processing blocks Ba and Bb each have the two hierarchies K. However, the present invention is not limited to this. For example, it may be changed so as to have three or more layers, or only a single layer may be used.
(6)上述した実施例では、基板Wにレジスト膜を形成する処理や、露光後加熱(PEB)処理、現像処理を行うものであったが、これに限られない。たとえば、洗浄処理などその他の処理を基板Wに行う装置に変更してもよい。これにより、各処理ユニットの種類、個数等は適宜に選択、設計される。 (6) In the above-described embodiment, the process of forming a resist film on the substrate W, the post-exposure heating (PEB) process, and the development process are performed. However, the present invention is not limited to this. For example, the apparatus may be changed to an apparatus that performs other processes such as a cleaning process on the substrate W. As a result, the type and number of each processing unit are appropriately selected and designed.
1 …インデクサ部(ID部)
5 …インターフェイス部(IF部)
31 …塗布処理部(種類別処理ユニット)
42 …熱処理ユニット
45 …加熱処理部
46、47 …冷却処理部
61 …第1吹出ユニット
61a …第1吹出口
62 …排出ユニット
62a …排出口
65 …第2気体供給管
66 …第2気体排出管
90 …制御部
91 …メインコントローラ
93〜99 …第1ないし第7コントローラ
K、K1、K2、K3、K4 …階層
B、Ba、Bb …処理ブロック
RESIST …レジスト膜用塗布処理ユニット
HP …加熱ユニット
CP、CPa、CPb …冷却ユニット
DEV …現像処理ユニット
EEW …エッジ露光ユニット
TID…ID用搬送機構
T1、T2、T3、T4 …主搬送機構
TIF …IF用搬送機構
TIFA …第1搬送機構
TIFB …第2搬送機構
PASS、PASS−CP …載置部
A1、A2、A3、A4 …搬送スペース
EXP …露光機
C …カセット
W …基板
n45、n46、n31、n47 …ユニット数
tHP、tCPa、tRESIST、tCPb …ユニット処理時間
t45、t31、t46、t47 …種類別処理時間
u …搬送タイミング
tc …搬送サイクル時間
tHP´、tCPa´、tRESIST´、tCPb´ …実質ユニット処理時間
t45´、t31´、t46´、t47´ …実質種類別処理時間
N、N´ …処理能力
r …通常状態における処理能力に対する異常状態における階層K1の処理能力の割合
1 ... Indexer part (ID part)
5 ... Interface part (IF part)
31 ... Application processing part (type-specific processing unit)
DESCRIPTION OF
Claims (9)
基板に行う処理の種類ごとに設けられる複数の種類別処理部と、各種類別処理部に所定の順番で基板を搬送する主搬送機構と、を有して構成される処理部と、
前記主搬送機構を制御する制御部と、
を備え、
前記複数の種類別処理部はそれぞれ、当該種類別処理部に対応する単一の種類の処理を行う任意の数の処理ユニットを有し、
前記制御部は、各種類別処理部の全ての処理ユニットに搬送可能な通常状態では、所定の搬送サイクル時間間隔で、搬送する順番が1番目の第1種類別処理部に基板を搬送させ、かつ、順番が相前後する各種類別処理部間で基板を1枚ずつ搬送させ、
少なくともいずれかの種類別処理部の一の処理ユニットが搬送不能である異常状態では、この異常状態における処理部の処理能力が通常状態に比べて低下した分だけ、通常状態よりも前記第1種類別処理部への基板の搬送の回数を間引くとともに、前記搬送サイクル時間ごとに、順番が相前後する種類別処理部間で搬送可能な基板のみを搬送させることを特徴とする基板処理装置。 In a substrate processing apparatus that performs multiple types of processing on a substrate,
A processing unit configured to include a plurality of type-specific processing units provided for each type of processing performed on the substrate, and a main transport mechanism that transports the substrate to each type-specific processing unit in a predetermined order;
A control unit for controlling the main transport mechanism;
With
Each of the plurality of type-specific processing units has an arbitrary number of processing units that perform a single type of processing corresponding to the type-specific processing unit,
In the normal state in which the control unit can transport all processing units of each type processing unit, the control unit causes the first type processing unit having the first transfer order to transfer the substrate at a predetermined transfer cycle time interval, and , Transport the substrates one by one between each type of processing unit in order,
In an abnormal state in which at least one of the processing units of each type cannot be transported, the first type is more than the normal state by an amount corresponding to a decrease in processing capacity of the processing unit in the abnormal state compared to the normal state. A substrate processing apparatus characterized by thinning out the number of times of transporting a substrate to another processing unit and transporting only a substrate that can be transported between processing units according to type, the order of which is different for each transport cycle time.
基板に行う処理の種類ごとに設けられる複数の種類別処理部と、各種類別処理部に所定の順番で基板を搬送する主搬送機構と、を有して構成される処理部と、
前記主搬送機構を制御する制御部と、
を備え、
前記複数の種類別処理部はそれぞれ、当該種類別処理部に対応する単一の種類の処理を行う任意の数の処理ユニットを有し、
前記制御部は、各種類別処理部の全ての処理ユニットに搬送可能な通常状態では、所定の搬送サイクル時間間隔で、搬送する順番が1番目の第1種類別処理部に基板を搬送させ、かつ、順番が相前後する各種類別処理部間で基板を1枚ずつ搬送させ、
少なくともいずれかの種類別処理部の一の処理ユニットが搬送不能である異常状態では、搬送サイクル時間ごとの複数のタイミング中、通常状態における処理部の処理能力に対する異常状態における処理部の処理能力の割合に応じた頻度で、前記第1種類別処理部への基板の搬送動作を行わせるとともに、前記搬送サイクル時間ごとに順番が相前後する種類別処理部間で搬送可能な基板のみを搬送させることを特徴とする基板処理装置。 In a substrate processing apparatus that performs multiple types of processing on a substrate,
A processing unit configured to include a plurality of type-specific processing units provided for each type of processing performed on the substrate, and a main transport mechanism that transports the substrate to each type-specific processing unit in a predetermined order;
A control unit for controlling the main transport mechanism;
With
Each of the plurality of type-specific processing units has an arbitrary number of processing units that perform a single type of processing corresponding to the type-specific processing unit,
In a normal state in which the controller can transport all processing units of each type-specific processing unit, the control unit causes the first type-specific processing unit to transport the substrate at a predetermined transport cycle time interval, and , Transport the substrates one by one between each type of processing unit in order,
In an abnormal state in which one processing unit of at least one type of processing unit cannot be transferred, the processing capability of the processing unit in the abnormal state is different from the processing capability of the processing unit in the normal state during a plurality of timings for each transfer cycle time. The substrate is transported to the first type-specific processing unit at a frequency according to the ratio, and only the substrates that can be transported between the type-specific processing units whose order follows each transport cycle time are transported. A substrate processing apparatus.
各種類別処理部の処理ユニットの数をそれぞれユニット数とし、
各種類別処理部の処理ユニットが基板1枚の処理に要する時間をそれぞれユニット処理時間とし、
各種類別処理部のユニット処理時間を当該種類別処理部のユニット数で割った値を、その種類別処理部の種類別処理時間として、
前記搬送サイクル時間は、各種類別処理部の種類別処理時間のうち最長の時間であることを特徴とする基板処理装置。 In the substrate processing apparatus of Claim 1 or Claim 2 ,
The number of processing units in each type of processing unit is the number of units,
The time required for processing each substrate by the processing unit for each type of processing is the unit processing time,
A value obtained by dividing the unit processing time of each type of processing unit by the number of units of the type of processing unit as the type of processing time of the type of processing unit,
The substrate processing apparatus, wherein the transfer cycle time is the longest time among the processing times by type of the processing units by type.
前記通常状態の処理部の処理能力は、前記搬送サイクル時間で単位時間を割った値であり、
各ユニット処理時間を前記搬送サイクル時間で割った値を整数に切り上げて、切り上げた値に前記搬送サイクル時間をかけた値をそれぞれ実質ユニット処理時間とし、
各種類別処理部の実質ユニット処理時間を当該種類別処理部の搬送可能なユニット数で割った値を、その種類別処理部の実質種類別処理時間とし、
前記異常状態の処理部の処理能力は、各種類別処理部の実質種類別処理時間のうち最長の時間で、単位時間を割った値であることを特徴とする基板処理装置。 The substrate processing apparatus according to claim 3 ,
The processing capacity of the processing unit in the normal state is a value obtained by dividing unit time by the transport cycle time,
A value obtained by dividing each unit processing time by the transfer cycle time is rounded up to an integer, and a value obtained by multiplying the rounded up value by the transfer cycle time is a substantial unit processing time.
The value obtained by dividing the real unit processing time of each type of processing unit by the number of units that can be transported by the type of processing unit is the processing time by type of the processing unit by type,
The processing capability of the processing unit in the abnormal state is a value obtained by dividing a unit time by the longest time among the processing times by type of each type of processing unit.
前記制御部は、前記搬送サイクル時間ごとの各タイミングにおいて、順番が相前後する種類別処理部間の全てにおいて搬送可能な基板がなく、かつ、前記第1種類別処理部へ基板を搬送するタイミングではないときは、そのタイミングにおける前記主搬送機構の動作を中止することを特徴とする基板処理装置。 In the substrate processing apparatus in any one of Claims 1-4 ,
There is no substrate that can be transported in all of the processing units classified by type whose order follows each other at each timing of the transport cycle time, and the timing of transporting the substrate to the first processing unit classified by type Otherwise, the operation of the main transport mechanism at that timing is stopped.
前記主搬送機構との間で基板を受け渡すことで前記処理部に対して基板を搬送するインデクサ部を備え、
前記制御部は、前記インデクサ部を制御して、前記インデクサ部から前記処理部への基板の搬送を、前記第1種類別処理部への基板の搬送のペースに対応させて行わせることを特徴とする基板処理装置。 In the substrate processing apparatus in any one of Claims 1-5 ,
An indexer unit that transports the substrate to the processing unit by delivering the substrate to and from the main transport mechanism;
The control unit controls the indexer unit to transfer the substrate from the indexer unit to the processing unit in accordance with the pace of substrate transfer to the first type processing unit. A substrate processing apparatus.
前記処理部を上下方向に複数備え、
前記制御部は各処理部について前記通常状態または前記異常状態に応じた制御をそれぞれ行うことを特徴とする基板処理装置。 In the substrate processing apparatus in any one of Claims 1-6 ,
A plurality of the processing units are provided in the vertical direction,
The substrate processing apparatus, wherein the control unit performs control according to the normal state or the abnormal state for each processing unit.
前記処理部は、
基板に熱処理を行う熱処理部と、
基板にレジスト膜材料を塗布するレジスト膜材料塗布処理部と、
を前記種類別処理部として備え、基板にレジスト膜を形成することを特徴とする基板処理装置。 In the substrate processing apparatus in any one of Claims 1-7 ,
The processor is
A heat treatment section for performing heat treatment on the substrate;
A resist film material application processing unit for applying a resist film material to the substrate;
As a processing section according to type, and a resist film is formed on the substrate.
前記処理部は、
基板に熱処理を行う熱処理部と、
基板に現像液を供給する現像処理部と、
を前記種類別処理部として備えていることを特徴とする基板処理装置。 In the substrate processing apparatus in any one of Claims 1-7 ,
The processor is
A heat treatment section for performing heat treatment on the substrate;
A development processing section for supplying a developer to the substrate;
As a processing unit classified by type.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007340430A JP5344734B2 (en) | 2007-12-28 | 2007-12-28 | Substrate processing equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007340430A JP5344734B2 (en) | 2007-12-28 | 2007-12-28 | Substrate processing equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009164256A JP2009164256A (en) | 2009-07-23 |
JP5344734B2 true JP5344734B2 (en) | 2013-11-20 |
Family
ID=40966555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007340430A Active JP5344734B2 (en) | 2007-12-28 | 2007-12-28 | Substrate processing equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5344734B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5006122B2 (en) | 2007-06-29 | 2012-08-22 | 株式会社Sokudo | Substrate processing equipment |
JP5128918B2 (en) | 2007-11-30 | 2013-01-23 | 株式会社Sokudo | Substrate processing equipment |
JP5001828B2 (en) | 2007-12-28 | 2012-08-15 | 株式会社Sokudo | Substrate processing equipment |
JP5179170B2 (en) | 2007-12-28 | 2013-04-10 | 株式会社Sokudo | Substrate processing equipment |
JP5237082B2 (en) * | 2008-12-24 | 2013-07-17 | 株式会社Sokudo | Substrate processing equipment |
JP5223897B2 (en) * | 2010-09-02 | 2013-06-26 | 東京エレクトロン株式会社 | Coating, developing device, coating, developing method and storage medium |
JP5904294B2 (en) * | 2010-09-06 | 2016-04-13 | 東京エレクトロン株式会社 | Substrate processing apparatus and substrate processing method |
JP2012080077A (en) * | 2010-09-06 | 2012-04-19 | Tokyo Electron Ltd | Device and method for substrate processing |
JP5566265B2 (en) * | 2010-11-09 | 2014-08-06 | 東京エレクトロン株式会社 | Substrate processing apparatus, program, computer storage medium, and substrate transfer method |
JP5928283B2 (en) * | 2012-09-28 | 2016-06-01 | 東京エレクトロン株式会社 | Substrate processing apparatus, substrate transfer method, and storage medium |
JP6224359B2 (en) | 2013-06-20 | 2017-11-01 | 株式会社Screenホールディングス | Schedule creation method and schedule creation program for substrate processing apparatus |
CN104658943B (en) * | 2013-11-18 | 2018-05-08 | 北京北方华创微电子装备有限公司 | Material processing method and device when a kind of semiconductor equipment is abnormal |
JP5830140B2 (en) * | 2014-07-25 | 2015-12-09 | 東京エレクトロン株式会社 | Substrate processing equipment |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3174409B2 (en) * | 1992-09-08 | 2001-06-11 | 株式会社日立国際電気 | Semiconductor manufacturing apparatus and substrate processing method in semiconductor manufacturing apparatus |
JP2994553B2 (en) * | 1994-04-08 | 1999-12-27 | 大日本スクリーン製造株式会社 | Substrate processing equipment |
JP4566035B2 (en) * | 2005-03-11 | 2010-10-20 | 東京エレクトロン株式会社 | Coating and developing apparatus and method thereof |
-
2007
- 2007-12-28 JP JP2007340430A patent/JP5344734B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009164256A (en) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5344734B2 (en) | Substrate processing equipment | |
JP5128918B2 (en) | Substrate processing equipment | |
JP5318403B2 (en) | Substrate processing equipment | |
JP5006122B2 (en) | Substrate processing equipment | |
JP5001828B2 (en) | Substrate processing equipment | |
JP5179170B2 (en) | Substrate processing equipment | |
JP5160204B2 (en) | Substrate processing equipment | |
JP5237082B2 (en) | Substrate processing equipment | |
JP5629675B2 (en) | Substrate processing equipment | |
JP5442890B2 (en) | Substrate processing equipment | |
JP5572666B2 (en) | Substrate processing equipment | |
JP6656305B2 (en) | Substrate processing equipment | |
JP5964654B2 (en) | Substrate processing method | |
JP5893705B2 (en) | Substrate processing equipment | |
JP5608148B2 (en) | Substrate processing equipment | |
JP6557647B2 (en) | Substrate processing equipment | |
JP6049929B2 (en) | Substrate processing method | |
JP6209554B2 (en) | Substrate processing method | |
JP5442889B2 (en) | Substrate processing equipment | |
JP5466728B2 (en) | Substrate processing equipment | |
JP2009164255A (en) | Substrate processing apparatus | |
JP2009231623A (en) | Substrate processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5344734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |