JP5339398B2 - Multilayer inductor - Google Patents
Multilayer inductor Download PDFInfo
- Publication number
- JP5339398B2 JP5339398B2 JP2006191611A JP2006191611A JP5339398B2 JP 5339398 B2 JP5339398 B2 JP 5339398B2 JP 2006191611 A JP2006191611 A JP 2006191611A JP 2006191611 A JP2006191611 A JP 2006191611A JP 5339398 B2 JP5339398 B2 JP 5339398B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- pattern
- electrically insulating
- conductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 67
- 239000000696 magnetic material Substances 0.000 claims description 13
- 238000003475 lamination Methods 0.000 claims description 5
- 238000010292 electrical insulation Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 229910000859 α-Fe Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229910018605 Ni—Zn Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- -1 and for example Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F3/00—Cores, Yokes, or armatures
- H01F3/10—Composite arrangements of magnetic circuits
- H01F3/14—Constrictions; Gaps, e.g. air-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F37/00—Fixed inductances not covered by group H01F17/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
Description
本発明は、磁性体中にコイルが埋設された構造の積層インダクタに関し、更に詳しく述べると、積層面全体にわたる電気絶縁性の非磁性層が1層以上配置されると共に、間隔をおいて重なり合う導体パターンの間で該導体パターンに近接して該導体パターン形状に対応した電気絶縁性の非磁性パターンが配置されている構造の積層インダクタに関するものである。この積層インダクタは、特に高バイアスを必要とするようなDC−DCコンバータ用のインダクタに有用である。 The present invention relates to a multilayer inductor having a structure in which a coil is embedded in a magnetic body. More specifically, the present invention relates to a conductor in which one or more electrically insulating nonmagnetic layers are disposed over the entire multilayer surface and overlap each other at intervals. The present invention relates to a multilayer inductor having a structure in which an electrically insulating nonmagnetic pattern corresponding to the shape of the conductor pattern is disposed between the patterns in proximity to the conductor pattern. This multilayer inductor is particularly useful as an inductor for a DC-DC converter that requires a high bias.
DC−DCコンバータなどの電源回路に使用されるトランスやチョークコイルなどは、かつては磁気コアにコイルを巻線する構成が一般的であったが、近年の電源回路部品の小型化、薄型化の要望に沿い、積層構造のチップ部品が開発され実用化されている。 Transformers and choke coils used in power supply circuits such as DC-DC converters were once configured to have a coil wound around a magnetic core. However, in recent years, power supply circuit components have become smaller and thinner. In accordance with demands, chip components with a laminated structure have been developed and put into practical use.
積層インダクタは、電気絶縁性の磁性層と導体パターンが交互に積層され前記導体パターンが順次接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、該コイルの両端がそれぞれ引出導体を介して積層体チップ外表面に引き出され電極端子に接続されている構造である。つまり、チップ型の磁性体中にコイルが埋設される状態である。磁性層や導体パターンは、例えばスクリーン印刷の技法などを使用して形成され積層される。 In a laminated inductor, an electrically insulating magnetic layer and a conductor pattern are alternately laminated and the conductor patterns are sequentially connected to form a coil that spirals around the magnetic material while being superimposed in the lamination direction. In this structure, both ends of the coil are drawn to the outer surface of the multilayer chip via lead conductors and connected to electrode terminals. That is, the coil is embedded in a chip-type magnetic body. The magnetic layer and the conductor pattern are formed and stacked using, for example, a screen printing technique.
このような積層インダクタは、コイルの周囲が磁性体で囲まれているため、磁気漏洩が少なく、比較的少ない巻数で必要なインダクタンスが得られる特徴があり、小型化、薄型化に適している。しかしながら、低直流バイアス電流(DCバアイアス)時に交流抵抗が高くなり、小さなコイル電流(励磁電流)であっても、磁性体の磁気飽和により急激なインダクタンスの低下が生じる(つまり、直流重畳特性が悪い)などの問題がある。特に、低直流バイアス電流時に交流抵抗が高いことは、待機電流による損失が大きいことを意味し、例えば携帯端末のような機器における待ち受け時間が短くなるなど、大きな問題となる。 Such a multilayer inductor is characterized in that since the coil is surrounded by a magnetic material, there is little magnetic leakage, and a necessary inductance can be obtained with a relatively small number of turns, which is suitable for downsizing and thinning. However, the AC resistance increases at the time of a low DC bias current (DC bias), and even with a small coil current (excitation current), a sudden inductance drop occurs due to magnetic saturation of the magnetic material (that is, the DC superposition characteristics are poor). ) And other problems. In particular, a high AC resistance at a low DC bias current means that a loss due to a standby current is large, which causes a serious problem such as a shortened standby time in a device such as a portable terminal.
そこで、一部の磁性層全体を非磁性層で置き換えることにより、積層インダクタ中に磁気的なギャップを介在させ、それによって磁気飽和レベルを高め、トランスやチョークコイルなどとして十分な定格電流が得られるようにした積層インダクタが提案された(特許文献1参照)。 Therefore, by replacing a part of the entire magnetic layer with a nonmagnetic layer, a magnetic gap is interposed in the multilayer inductor, thereby increasing the magnetic saturation level and obtaining a sufficient rated current as a transformer or choke coil. Such a multilayer inductor has been proposed (see Patent Document 1).
確かに、このような構造にすると、低直流バイアス電流時の交流抵抗上昇の抑制、及び直流重畳特性劣化の軽減に一定の効果がある。しかし、それらの効果は、必ずしも十分とは言えず、またコイル巻数が増加するに従って、その効果が減少するなど問題も認められた。
本発明が解決しようとする課題は、優れた直流重畳特性を呈し、低直流バイアス電流時の交流抵抗を抑えることができると共に、コイル電流が定格範囲内の全電流領域でインダクタンス変化が比較的緩やかな高特性が得られるようにすることである。 The problem to be solved by the present invention is that it exhibits excellent DC superposition characteristics, can suppress AC resistance at the time of low DC bias current, and the inductance change is relatively gradual in the entire current region where the coil current is within the rated range. It is to obtain a high characteristic.
本発明は、電気絶縁性の磁性層と導体パターンが積層され前記導体パターンが順次接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、該コイルの両端がそれぞれ引出導体を介して積層体チップ外表面に引き出され電極端子に接続されている積層インダクタにおいて、積層面全体にわたる電気絶縁性の磁気ギャップ層が1層以上配置されると共に、間隔をおいて重なり合う導体パターンの間には、該導体パターンに近接して該導体パターン形状に対応した形状の電気絶縁性の非磁性パターンが配置されており、前記導体パターンの外側には、該導体パターンの部分を除いた形状の磁性層が設けられていることを特徴とするDC−DCコンバータ用の積層インダクタである。
According to the present invention, an electrically insulating magnetic layer and a conductor pattern are laminated and the conductor patterns are sequentially connected to form a coil that spirals around the magnetic material while overlapping in the lamination direction. In a multilayer inductor in which both ends are led out to the outer surface of the multilayer chip through lead conductors and connected to electrode terminals, one or more electrically insulating magnetic gap layers over the entire multilayer surface are disposed and spaced apart. Between the overlapping conductor patterns, an electrically insulating nonmagnetic pattern having a shape corresponding to the conductor pattern shape is disposed in the vicinity of the conductor pattern, and outside the conductor pattern, the conductor pattern A multilayer inductor for a DC-DC converter, wherein a magnetic layer having a shape excluding a portion is provided.
ここで、電気絶縁性の非磁性パターンは、導体パターンに合致する形状でもよいが、導体パターンより一回り大きめの形状もしくは一回り小さめの形状とするのが好ましい。なかでも導体パターンより一回り大きめの形状とする方がより好ましい。また前記電気絶縁性の磁気ギャップ層及び前記電気絶縁性の非磁性パターンを積層方向の中央に対して対称的に配置するのが好ましい。電気絶縁性の磁気ギャップ層が1層の場合には、該磁気ギャップ層を積層方向のほぼ中央に配置し、前記電気絶縁性の非磁性パターンを積層方向の中央に対して対称的に2層以上配置する。前記電気絶縁性の磁気ギャップ層の厚さは、互いに重なり合う導体パターンの間隔よりも小さく設定することもできる。前記電気絶縁性の非磁性パターンは、間隔をおいて重なり合う全ての導体パターンの間に配置するのが好ましい。
Here, the electrically insulating nonmagnetic pattern may have a shape matching the conductor pattern, but is preferably a shape slightly larger than or slightly smaller than the conductor pattern. In particular, it is more preferable to make the shape slightly larger than the conductor pattern . Preferably symmetrically disposed with or the electrically insulating magnetic gap layer and the electrically insulating non-magnetic pattern to the central direction of lamination. In the case where there is one electrically insulating magnetic gap layer, the magnetic gap layer is disposed at substantially the center in the stacking direction, and the electrically insulating nonmagnetic pattern is symmetrically formed with respect to the center in the stacking direction. Arrange above. The thickness of the electrically insulating magnetic gap layer may be set smaller than the interval between the conductor patterns that overlap each other. The electrically insulating nonmagnetic pattern is preferably disposed between all overlapping conductor patterns.
本発明に係る積層インダクタは、積層面全体にわたる電気絶縁性の磁気ギャップ層が1層以上配置されるので、全体的な磁気飽和レベルが高まり、直流重畳特性を伸ばし、定格電流(所定以上のインダクタンスを保証できる電流上限値)を増大させることができる。また、本発明に係る積層インダクタは、間隔をおいて重なり合う導体パターンの間で該導体パターンに近接して該導体パターン形状に対応した電気絶縁性の非磁性パターンが配置されているので、低直流バイアス電流時におけるコイル周辺での微小磁化ループの発生を防止し、そのため導体パターン間への磁束の急激な流れ込みが生じず、インダクタンスの急激な変化を防ぎ、交流抵抗上昇を抑制することができる。 In the multilayer inductor according to the present invention, since one or more electrically insulating magnetic gap layers are disposed over the entire multilayer surface, the overall magnetic saturation level is increased, the DC superposition characteristics are increased, and the rated current (inductance above a predetermined value) is increased. Can be increased. In the multilayer inductor according to the present invention, an electrically insulating non-magnetic pattern corresponding to the conductor pattern shape is disposed between conductor patterns that overlap with each other at an interval. Generation of a minute magnetization loop around the coil at the time of bias current is prevented, so that a rapid flow of magnetic flux between the conductor patterns does not occur, a sudden change in inductance can be prevented, and an increase in AC resistance can be suppressed.
直流重畳電流の増加によるインダクタンスの低下は、直流電流の増加によりコイルから発生する磁束が増え、磁性体を飽和させることにより生じる。また低直流バイアス電流時のインダクタンスの急減、交流抵抗の上昇は、導体パターン周辺の微小磁化ループにより生じる。磁性体の磁気飽和を抑制し、インダクタンスの低下を最小限にして直流重畳特性を伸ばし、交流抵抗の上昇を抑えるためには、導体パターンに対して磁性体と非磁性体の位置及び形状をどのように配置するかが重要となる。 The decrease in inductance due to the increase in the DC superimposed current is caused by increasing the magnetic flux generated from the coil due to the increase in DC current and saturating the magnetic material. In addition, a sudden decrease in inductance and an increase in AC resistance at a low DC bias current are caused by a minute magnetization loop around the conductor pattern. In order to suppress the magnetic saturation of the magnetic material, extend the DC superposition characteristics by minimizing the decrease in inductance, and suppress the increase in AC resistance, the position and shape of the magnetic material and the non-magnetic material with respect to the conductor pattern It is important to arrange them in such a way.
そこで本発明の積層インダクタでは、積層面全体にわたる電気絶縁性の磁気ギャップ層を配置すると共に、間隔をおいて重なり合う導体パターンの間で該導体パターンに近接して該導体パターン形状にほぼ合致した電気絶縁性の非磁性パターンを配置する。典型的には、前記電気絶縁性の磁気ギャップ層が積層方向の中央に位置し、前記電気絶縁性の非磁性パターンを、間隔をおいて重なり合う全ての導体パターンの間に配置する。 Therefore, in the multilayer inductor according to the present invention, an electrically insulating magnetic gap layer is disposed over the entire multilayer surface, and between the conductor patterns that overlap with each other at an interval, the conductor pattern is close to the conductor pattern and substantially matches the conductor pattern shape. An insulating nonmagnetic pattern is disposed. Typically, the electrically insulating magnetic gap layer is located at the center in the stacking direction, and the electrically insulating nonmagnetic pattern is disposed between all the overlapping conductor patterns.
このような構造にすることにより、全体的な磁気飽和を制御し、直流重畳特性を伸ばすことができる。また、低直流バイアス電流時の導体パターン−導体パターン間への磁束の急激な流れ込みを防止でき、インダクタンスの急減を防止し、交流抵抗の上昇を抑えることができる。 By adopting such a structure, the overall magnetic saturation can be controlled and the DC superposition characteristics can be extended. In addition, it is possible to prevent a magnetic flux from abruptly flowing between the conductor pattern at the time of a low DC bias current, to prevent a sudden decrease in inductance, and to suppress an increase in AC resistance.
図1は、本発明に係る積層インダクタの一実施例を示す説明図である。図1において、Aは外観を、Bは導体パターンの上面から見た透視状態を、Cは縦断面を、Dは導体パターンと非磁性パターンの構造を、それぞれ示している。 FIG. 1 is an explanatory view showing an embodiment of the multilayer inductor according to the present invention. In FIG. 1, A is an external appearance, B is a see-through state viewed from the top surface of a conductor pattern, C is a longitudinal section, and D is a structure of a conductor pattern and a nonmagnetic pattern.
この積層インダクタ10は、ほぼ直方体状をなす表面実装用のチップ部品であり、大部分が磁性体(例えばNi−Zn系フェライト材)からなる材料中にコイルが埋設されており、そのコイル両端がチップ両端部に形成されている電極端子12に電気的に接続されている構造である(図1のA参照)。
The
内部のコイル構造は、ほぼ環状(あるいは半環状など)の導体パターン20と電気絶縁性の磁性層22などを、スクリーン印刷法などにより印刷し積層することにより形成される。導体パターン20は、磁性層22による磁性体中で、積層方向に重畳しながら螺旋状に周回するように接続されてコイルを形成する。図1のBでは、導体パターン20は、直角に屈曲しながら矩形状に巻回されているが、勿論、円形や長円形などでもよい。コイルの両端は、それぞれ引出導体24を介して積層体チップ外表面の相対向する端面に引き出され、電極端子12に接続されることになる。
The internal coil structure is formed by printing and laminating a substantially annular (or semi-annular)
ここで本発明では、図1のCに示すように、コイルの一部を形成する導体パターン20の層とそれに間隔をおいて重なり合う別の導体パターン20の層の間は、全て電気絶縁性の非磁性体(例えばZnフェライト材)で構成されている。その一部は、積層面全体にわたる電気絶縁性の磁気ギャップ層26であり、他は導体パターン形状にほぼ合致した非磁性パターン28(図1のD参照)である。例えば非磁性パターンを印刷し、その部分を除いた形の磁性層を印刷する(手順は逆でもよい)。また導体パターンを印刷し、その部分を除いた形の磁性層を印刷する(手順は逆でもよい)。このような操作を繰り返すことによって、印刷積層することができる。なお、上下の導体パターン間は、ビア穴などを利用して電気的に接続すればよい。この実施例では、導体パターン20を4層設けており、下から第2層と第3層の間は積層面全体にわたる磁気ギャップ層26とし、下から第1層と第2層の間、及び第3層と第4層の間を非磁性パターン28としている。導体パターン20を印刷する際、導体ペーストの流れ込みによる短絡発生を防ぐため、非磁性パターン28と磁性体の境界は、導体パターン20よりも全体的に一回り大きくして導体パターン20が非磁性パターンに余裕をもって載るか、あるいは一回り小さくして、磁性層に載るように設定するのが好ましい。
Here, in the present invention, as shown in FIG. 1C, the
本発明の構造の積層インダクタは、DC−DCコンバータなどの用途では、通常、比較的少ないコイル巻数で要求される仕様を満たすことができる。磁気ギャップ層及び非磁性パターンを挿入する位置は、コイル形状、巻数などに応じて適宜決定する。 The multilayer inductor having the structure of the present invention can satisfy the specifications usually required with a relatively small number of coil turns in applications such as a DC-DC converter. The positions where the magnetic gap layer and the nonmagnetic pattern are inserted are appropriately determined according to the coil shape, the number of turns, and the like.
本発明に係る積層インダクタの他の実施例を図2に示す。図2のAは、電気絶縁性の磁気ギャップ層26の厚さを、互いに重なり合う導体パターン20同士の間隔よりも小さく設定した例である。基本的な構成は、図1に示すものと同様であるため、対応する部分には同一符号を付し、詳細な説明は省略する。上下に間隔をおいて重なり合う導体パターン20の間隔は、電気絶縁性を確保するために通常15μm程度にする必要がある。反面、磁気飽和レベルを制御するためには、積層面全体にわたる磁気ギャップ層26の厚みを自由に制御できるようにすることが望ましい。そこで、磁気ギャップ層26の厚みを所望の大きさ(例えば7.5μm程度)に設定し、導体パターン20間の距離との差(ここでは7.5μm)の厚みで薄い非磁性パターンを追加配置する(この例では磁気ギャップ層の上側に設けているが、下側に設けてもよいし、上下両側に均等に設けてもよい)。これによって、導体パターン20同士の間隔は電気絶縁性を十分に確保できる大きさに設定しつつ(コイルの短絡に気遣うことなく)、磁気ギャップ層26を所望の厚さに設定することができる。
Another embodiment of the multilayer inductor according to the present invention is shown in FIG. FIG. 2A shows an example in which the thickness of the electrically insulating
図2のBは、図2のAに示す積層インダクタの変形例であり、これも基本的には図1に示すものと同様の構成であるため、対応する部分には同一符号を付し、詳細な説明は省略する。この例は、コイルの一部を形成する導体パターン20の層を6層、間隔をおいて互いに重なり合うように積層したものである。導体パターン20同士の間の領域は、全て電気絶縁性の非磁性体で構成され、その一部(ここでは2箇所)に積層面全体にわたる電気絶縁性の磁気ギャップ層26となっている。具体的には、下から第2層と第3層の間、及び第4層と第5層の間は積層面全体にわたる磁気ギャップ層26とし、下から第1層と第2層の間、第3層と第4層の間、及び第5層と第5層の間を非磁性パターン28としている。またここでも、磁気ギャップ層26の厚みを薄く(例えば7.5μm程度)設定し、導体パターン間隔との差(ここでは7.5μm)の厚みの非磁性パターンを追加配置している。
2B is a modified example of the multilayer inductor shown in FIG. 2A, and this is also basically the same configuration as that shown in FIG. Detailed description is omitted. In this example, six layers of
このように、本発明では、要求仕様に応じてコイルを形成する導体パターンの層数を増減することができ、磁気ギャップ層の数、磁気ギャップ層の厚み、非磁性パターンの層数などは適宜変更することができる。前記のように、磁性体材料としては、例えばNi−Zn系フェライトが使用でき、磁気ギャップ層や非磁性パターンを形成する非磁性材料としては、例えばZn系フェライトが使用できる。 As described above, according to the present invention, the number of conductor patterns forming a coil can be increased or decreased according to required specifications. The number of magnetic gap layers, the thickness of magnetic gap layers, the number of nonmagnetic patterns, etc. Can be changed. As described above, for example, Ni—Zn based ferrite can be used as the magnetic material, and for example, Zn based ferrite can be used as the nonmagnetic material for forming the magnetic gap layer and the nonmagnetic pattern.
測定結果の一例を図3及び図4に示す。同一材料、同一寸法で、しかも内部構造の異なる2種の積層インダクタについて、それらの直流重畳特性を測定した。本発明品としているものは、図1に示す積層インダクタと同じ構造であり、中央に積層面全体にわたる電気絶縁性の磁気ギャップ層が1層形成されていると共に、間隔をおいて重なり合う導体パターンの間全てに電気絶縁性の非磁性パターンが配置されている構造である。それに対して比較例は、中央に積層面全体にわたる電気絶縁性の磁気ギャップ層が1層形成されているだけ(電気絶縁性の非磁性パターンは無い)の構造である。いずれも導体パターンは4層で、4.5ターンのコイルが形成されている。 An example of the measurement result is shown in FIGS. The DC superposition characteristics of two types of laminated inductors of the same material, the same dimensions, and different internal structures were measured. The product of the present invention has the same structure as the multilayer inductor shown in FIG. 1, and has an electrically insulating magnetic gap layer formed at the center over the entire multilayer surface, and with a conductor pattern overlapping at intervals. This is a structure in which an electrically insulating non-magnetic pattern is disposed between all the spaces. On the other hand, the comparative example has a structure in which only one electrically insulating magnetic gap layer is formed at the center over the entire laminated surface (there is no electrically insulating nonmagnetic pattern). In any case, the conductor pattern is four layers, and a coil of 4.5 turns is formed.
図3は、直流バイアス電流特性を示している。図3のAはインダクタンスの変化を示しており、本発明品と比較例を比べると、本発明品は比較的高いインダクタンスを高い電流まで維持でき、直流電流が変化してもインダクタンスの変化が少ないことが分かる。また図3のBは交流抵抗の変化を示しており、本発明品と比較例を比べると、本発明品は特に低電流で交流抵抗が低く、直流電流が変化しても交流抵抗の変化が少ないことが分かる。これらの測定結果から、本発明のように、積層面全体にわたる電気絶縁性の磁気ギャップ層を形成すると共に、間隔をおいて重なり合う導体パターンの間に電気絶縁性の非磁性パターンを配置することで、直流重畳特性を改善でき、低直流バイアス電流時での交流抵抗を低減できることが分かる。 FIG. 3 shows the DC bias current characteristics. FIG. 3A shows a change in inductance. When the product of the present invention is compared with the comparative example, the product of the present invention can maintain a relatively high inductance up to a high current, and the change in inductance is small even if the direct current changes. I understand that. FIG. 3B shows the change in AC resistance. Compared with the product of the present invention and the comparative example, the product of the present invention has a particularly low AC resistance at a low current, and the AC resistance changes even when the DC current changes. I understand that there are few. From these measurement results, as in the present invention, an electrically insulating magnetic gap layer is formed over the entire laminated surface, and an electrically insulating nonmagnetic pattern is disposed between conductor patterns overlapping each other at intervals. It can be seen that the DC superposition characteristics can be improved and the AC resistance at the time of a low DC bias current can be reduced.
図4は周波数特性を示している。図4のAはQ値、Bはインダクタンス、Cは交流特性を、それぞれ示している。本発明品の方が、Q値が高く、交流抵抗も低い。インダクタンスが若干低いが、周波数にかかわらずほぼ一定にすることができる。現在、DC−DCコンバータの動作周波数は1〜3MHz程度であるが、将来的にはより高くなる(例えば10MHzに近づく)と予想されている。本発明品は高周波特性が良好であることから、周波数が高まるにつれて、本発明はより一層有利になるものと考えられる。 FIG. 4 shows frequency characteristics. 4A shows the Q value, B shows the inductance, and C shows the AC characteristics. The product of the present invention has a higher Q value and lower AC resistance. Although the inductance is slightly low, it can be made almost constant regardless of the frequency. At present, the operating frequency of the DC-DC converter is about 1 to 3 MHz, but it is expected to become higher in the future (for example, approaching 10 MHz). Since the product of the present invention has good high frequency characteristics, it is considered that the present invention becomes more advantageous as the frequency increases.
なお、コイル巻数は要求仕様に応じて適宜増減することができる。但し、コイル巻数が過度に多くなると、製造工程数が増えコストも高くなるので、コイル巻数は必要最少限とすることが好ましい。 The number of coil turns can be increased or decreased as appropriate according to the required specifications. However, if the number of coil turns is excessively large, the number of manufacturing steps is increased and the cost is increased. Therefore, the number of coil turns is preferably set to the minimum necessary.
10 積層インダクタ
12 電極端子
20 導体パターン
22 磁性層
24 引出導体
26 磁気ギャップ層
28 非磁性パターン
DESCRIPTION OF
Claims (5)
積層面全体にわたる電気絶縁性の磁気ギャップ層が1層以上配置されると共に、間隔をおいて重なり合う導体パターンの間には、該導体パターンに近接して該導体パターン形状に対応した形状の電気絶縁性の非磁性パターンが配置されており、前記導体パターンの外側には、該導体パターンの部分を除いた形状の磁性層が設けられていることを特徴とするDC−DCコンバータ用の積層インダクタ。 An electrically insulative magnetic layer and a conductor pattern are laminated and the conductor patterns are sequentially connected to form a coil that spirals around the magnetic material while overlapping in the lamination direction, and both ends of the coil are drawn out. In the multilayer inductor that is drawn to the outer surface of the multilayer chip through the conductor and connected to the electrode terminal,
One or more electrically insulative magnetic gap layers over the entire laminated surface are arranged, and between conductor patterns that overlap with each other at an interval, electrical insulation having a shape corresponding to the conductor pattern shape is provided close to the conductor pattern. A laminated inductor for a DC-DC converter , characterized in that a magnetic non-magnetic pattern is disposed and a magnetic layer having a shape excluding the portion of the conductor pattern is provided outside the conductor pattern.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006191611A JP5339398B2 (en) | 2006-07-12 | 2006-07-12 | Multilayer inductor |
KR1020097002211A KR101373243B1 (en) | 2006-07-12 | 2007-07-11 | Layered inductor |
PCT/JP2007/063820 WO2008007705A1 (en) | 2006-07-12 | 2007-07-11 | Layered inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006191611A JP5339398B2 (en) | 2006-07-12 | 2006-07-12 | Multilayer inductor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008021788A JP2008021788A (en) | 2008-01-31 |
JP5339398B2 true JP5339398B2 (en) | 2013-11-13 |
Family
ID=38923261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006191611A Active JP5339398B2 (en) | 2006-07-12 | 2006-07-12 | Multilayer inductor |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5339398B2 (en) |
KR (1) | KR101373243B1 (en) |
WO (1) | WO2008007705A1 (en) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067758A (en) * | 2008-09-10 | 2010-03-25 | Murata Mfg Co Ltd | Electronic part |
JP5193845B2 (en) * | 2008-12-25 | 2013-05-08 | Fdk株式会社 | Multilayer inductor |
JP5193843B2 (en) * | 2008-12-25 | 2013-05-08 | Fdk株式会社 | Multilayer inductor |
JP5193844B2 (en) * | 2008-12-25 | 2013-05-08 | Fdk株式会社 | Multilayer inductor |
JP4929483B2 (en) | 2009-07-08 | 2012-05-09 | 株式会社村田製作所 | Electronic component and manufacturing method thereof |
KR101214731B1 (en) * | 2011-07-29 | 2012-12-21 | 삼성전기주식회사 | Multilayer inductor and method of manifacturing the same |
KR101332100B1 (en) * | 2011-12-28 | 2013-11-21 | 삼성전기주식회사 | Multilayer inductor |
KR101367952B1 (en) | 2012-05-30 | 2014-02-28 | 삼성전기주식회사 | Non magnetic material for multi-layered electronic component, multi-layered electronic component manufactured by using the same and a process thereof |
JP5816145B2 (en) * | 2012-09-06 | 2015-11-18 | 東光株式会社 | Multilayer inductor |
KR101420525B1 (en) * | 2012-11-23 | 2014-07-16 | 삼성전기주식회사 | Multilayer inductor and method for preparing thereof |
KR101994731B1 (en) * | 2014-01-27 | 2019-07-01 | 삼성전기주식회사 | Chip electronic component and manufacturing method thereof |
JP6569451B2 (en) * | 2015-10-08 | 2019-09-04 | Tdk株式会社 | Multilayer coil parts |
JP6520880B2 (en) * | 2016-09-26 | 2019-05-29 | 株式会社村田製作所 | Electronic parts |
JP7077835B2 (en) * | 2018-07-17 | 2022-05-31 | 株式会社村田製作所 | Inductor parts |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3251370B2 (en) * | 1992-03-31 | 2002-01-28 | ティーディーケイ株式会社 | Nonmagnetic ferrite for composite laminated parts, composite laminated parts, and method of manufacturing the same |
JPH06224043A (en) * | 1993-01-27 | 1994-08-12 | Taiyo Yuden Co Ltd | Laminated chip transformer and manufacture thereof |
JPH1092645A (en) * | 1996-09-18 | 1998-04-10 | Tokin Corp | Layered impedance element |
JP3245835B2 (en) * | 1998-07-13 | 2002-01-15 | 株式会社村田製作所 | Manufacturing method of multilayer inductor |
JP2000216024A (en) * | 2000-01-01 | 2000-08-04 | Murata Mfg Co Ltd | Multilayer inductor |
EP1365426A4 (en) * | 2001-01-15 | 2009-02-18 | Panasonic Corp | Noise filter and electronic apparatus comprising this noise filter |
JP4304019B2 (en) * | 2003-07-24 | 2009-07-29 | Fdk株式会社 | Magnetic core type multilayer inductor |
JP2005136037A (en) * | 2003-10-29 | 2005-05-26 | Sumida Corporation | Laminated transformer |
JP2005268455A (en) * | 2004-03-17 | 2005-09-29 | Murata Mfg Co Ltd | Laminated electronic part |
-
2006
- 2006-07-12 JP JP2006191611A patent/JP5339398B2/en active Active
-
2007
- 2007-07-11 KR KR1020097002211A patent/KR101373243B1/en active IP Right Grant
- 2007-07-11 WO PCT/JP2007/063820 patent/WO2008007705A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
KR20090033378A (en) | 2009-04-02 |
JP2008021788A (en) | 2008-01-31 |
KR101373243B1 (en) | 2014-03-12 |
WO2008007705A1 (en) | 2008-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5339398B2 (en) | Multilayer inductor | |
JP4873522B2 (en) | Multilayer inductor | |
JP4304019B2 (en) | Magnetic core type multilayer inductor | |
US20180122560A1 (en) | Multilayer inductor and method for manufacturing multilayer inductor | |
JP4895193B2 (en) | Multilayer inductor | |
KR101838225B1 (en) | Double core planar transformer | |
KR101251843B1 (en) | Transformer | |
JP6551256B2 (en) | Coil component, circuit board incorporating coil component, and power supply circuit including coil component | |
JP4009142B2 (en) | Magnetic core type multilayer inductor | |
JP2007317892A (en) | Multilayered inductor | |
KR101838227B1 (en) | Common winding wire planar transformer | |
JP5193843B2 (en) | Multilayer inductor | |
JP5193845B2 (en) | Multilayer inductor | |
KR102030086B1 (en) | Stacked inductor | |
JP4827087B2 (en) | Multilayer inductor | |
KR20130019195A (en) | Multilayer power inductor | |
US9041506B2 (en) | Multilayer inductor and method of manufacturing the same | |
JP6344540B2 (en) | Power conversion module | |
KR20190014727A (en) | Dual Core Planar Transformer | |
JP6083143B2 (en) | Chip inductor built-in wiring board | |
JP5193844B2 (en) | Multilayer inductor | |
JP6313094B2 (en) | Multilayer inductor | |
KR20130031083A (en) | Multilayer inductor | |
KR20150069892A (en) | Multilayered ceramic electronic component | |
JP2011192711A (en) | Flexible printed wiring board, coil, transformer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5339398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |