JP5193843B2 - Multilayer inductor - Google Patents
Multilayer inductor Download PDFInfo
- Publication number
- JP5193843B2 JP5193843B2 JP2008330593A JP2008330593A JP5193843B2 JP 5193843 B2 JP5193843 B2 JP 5193843B2 JP 2008330593 A JP2008330593 A JP 2008330593A JP 2008330593 A JP2008330593 A JP 2008330593A JP 5193843 B2 JP5193843 B2 JP 5193843B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- pattern
- layer
- conductor pattern
- multilayer inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
本発明は、磁性体中にコイルが埋設された構造を有する磁心型の積層インダクタに関し、とくに表面実装用チップインダクタであって直流重畳されて使用されるものに適用される場合に有効であり、たとえば携帯電話機などの移動情報機器において、内蔵電池から得られる電源電圧(起電力)を所定の回路動作電圧に変換する超小形のDC−DCコンバータに好適である。 The present invention relates to a magnetic core type multilayer inductor having a structure in which a coil is embedded in a magnetic material, and is particularly effective when applied to a surface mount chip inductor that is used in a DC superimposed state, For example, in a mobile information device such as a mobile phone, it is suitable for a micro DC-DC converter that converts a power supply voltage (electromotive force) obtained from a built-in battery into a predetermined circuit operating voltage.
DC−DCコンバータなどの電源回路に使用されるトランスやチョークコイルなどは、かつては磁気コアにコイルを巻線する構成が一般的であったが、近年の電源回路部品の小型化、薄型化の要望に沿い、積層構造のチップ部品が開発され実用化されている。 Transformers and choke coils used in power supply circuits such as DC-DC converters were once configured to have a coil wound around a magnetic core. However, in recent years, power supply circuit components have become smaller and thinner. In accordance with demands, chip components with a laminated structure have been developed and put into practical use.
積層インダクタでは、電気絶縁性の磁性層と導体パターンが交互に積層されるとともに、各層の導体パターンが順次層間で接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成される。コイルの両端はそれぞれ引出導体パターン部を介して積層体チップ外表面の電極端子に接続されている。つまり、チップ型の磁性体中にコイルが埋設された状態である。磁性層や導体パターンは、たとえばスクリーン印刷の技法などにより形成され積層される。 In multilayer inductors, electrically insulating magnetic layers and conductor patterns are alternately stacked, and the conductor patterns of each layer are sequentially connected between the layers, so that they wrap around in a spiral while overlapping in the stacking direction in the magnetic material. A coil is formed. Both ends of the coil are connected to electrode terminals on the outer surface of the multilayer chip through lead conductor pattern portions, respectively. That is, the coil is embedded in a chip-type magnetic body. The magnetic layer and the conductor pattern are formed and laminated by, for example, a screen printing technique.
このような積層インダクタは、コイルの周囲が磁性体で囲まれているため、外部への磁気漏洩が少なく、比較的少ない巻数で必要なインダクタンスが得られる特徴があり、小型化、薄型化に適している。 Such a multilayer inductor is characterized by the fact that the coil is surrounded by a magnetic material, so there is little magnetic leakage to the outside, and the required inductance can be obtained with a relatively small number of turns, making it suitable for downsizing and thinning. ing.
しかしながら、小さなコイル電流(励磁電流)でも磁性体の磁気飽和が生じるため、直流重畳電流が低電流領域であってもインダクタンスの変動が大きい。つまり、直流重畳特性が悪いという問題があった。 However, since magnetic saturation of the magnetic material occurs even with a small coil current (excitation current), the variation in inductance is large even if the DC superimposed current is in a low current region. That is, there is a problem that the direct current superimposition characteristic is bad.
そこで、一部の磁性層全体を電気絶縁性の非磁性層で置き換えることにより、積層インダクタ中に磁気的なギャップを介在させ、これによって磁気飽和レベルを高めて、トランスやチョークコイルなどとして大きな定格電流が得られるようにした積層インダクタが提案されている(特許文献1)。 Therefore, by replacing a part of the entire magnetic layer with an electrically insulating non-magnetic layer, a magnetic gap is interposed in the multilayer inductor, thereby increasing the magnetic saturation level, and a large rating as a transformer, choke coil, etc. A multilayer inductor has been proposed in which a current can be obtained (Patent Document 1).
また、漏れ磁束による磁気飽和を抑制することにより、微小電流領域でのインダクタンス変動を小さくするようにした積層インダクタも提案されている(特許文献2)。
上述した技術により、積層インダクタの直流重畳特性は一応の改善はされているが、漏れ磁束等によって生じる磁気飽和のすべてを有効に抑制するものではなく、このため、微小電流領域におけるインダクタンス変動という問題は依然として残っていた。 Although the DC superposition characteristics of multilayer inductors have been improved for the time being by the above-mentioned technology, they do not effectively suppress all magnetic saturation caused by leakage magnetic flux, etc. Still remained.
たとえば、図9は本発明に先立って検討された積層インダクタの構成例を示す。同図において、20は導体パターン(または導体)、40は磁性層、40−1は全面磁気ギャップ層、41は磁性体、43は磁性パターン、45は非磁性パターン(または非磁性体)をそれぞれ示す。 For example, FIG. 9 shows a configuration example of a multilayer inductor studied prior to the present invention. In the same figure, 20 is a conductor pattern (or conductor), 40 is a magnetic layer, 40-1 is an entire magnetic gap layer, 41 is a magnetic body, 43 is a magnetic pattern, and 45 is a non-magnetic pattern (or non-magnetic body). Show.
この積層インダクタは、同図の(a)(b)に示すように、電気絶縁性の磁性層40と開放ループ状の導体パターン20が積層されるとともに、各層の導体パターン20がビア24を介して順次層間接続されることで、磁性体41中で積層方向に重畳しながら螺旋状に周回するコイルが形成されている。
In this multilayer inductor, as shown in FIGS. 4A and 4B, an electrically insulating
コイルの両端はそれぞれ引出導体パターン部22,22を介して積層チップ外表面の電極端子(図示省略)に接続されるようになっている。
Both ends of the coil are connected to electrode terminals (not shown) on the outer surface of the laminated chip via lead
さらに、同図の(a)に示すように、導体パターン20の間に配置される磁性層40には、その導体パターン20と層方向で重なる電気絶縁性の非磁性パターン45が形成され、それら中心層には層面全体が電気絶縁性の非磁性体45からなる全面磁気ギャップ層40−1が配置されている。
Furthermore, as shown in FIG. 5A, the
上記の構成では、全面磁気ギャップ層により広範囲の直流重畳電流領域でインダクタンス変動を緩和し、さらに導体パターン20と導体パターン20間での磁束飽和を抑制して、低電流直流重畳時におけるインダクタンス変動を緩和するという効果が得られる。
In the above configuration, the entire magnetic gap layer reduces inductance fluctuation in a wide range of DC superimposed current region, and further suppresses magnetic flux saturation between the
しかし、積層インダクタのインダクタンスを変動させる磁気飽和は、上記以外の個所でも発生し得ることが本発明者らにより知見されている。 However, the present inventors have found that magnetic saturation that fluctuates the inductance of the multilayer inductor can also occur at locations other than those described above.
この種の積層インダクタでは、図9の(a)(b)に示すように、コイルの周回方向に直交して積層方向に誘導される主磁束Hzがインダクタ特性を支配する主パラメータ要因となるが、その積層方向以外に誘導される漏洩磁束も存在する。この漏洩磁束が起こす磁気飽和によって微小な直流重畳領域でインダクタンスが変動する。 In this type of multilayer inductor, as shown in FIGS. 9A and 9B, the main magnetic flux Hz induced in the stacking direction orthogonal to the winding direction of the coil is a main parameter factor that governs the inductor characteristics. There are also leakage magnetic fluxes induced in directions other than the stacking direction. Due to magnetic saturation caused by the leakage magnetic flux, the inductance fluctuates in a minute DC superposition region.
この異方向の漏洩磁束は、インダクタの使用周波数領域が高くなるにしたがって誘導されやすくなる。このため、高い周波領域での使用では、その異方向への漏洩磁束が起こす磁気飽和によってインダクタが大きく変動するようになる。 The leakage flux in the different direction is easily induced as the operating frequency range of the inductor increases. For this reason, when used in a high frequency region, the inductor greatly fluctuates due to magnetic saturation caused by the leakage magnetic flux in the opposite direction.
DC−DCコンバータは直流電流を高周波パルスでスイッチングしながら電圧変換を行うが、そのスイッチング周波数は年々高くなる傾向にある。高周波化にともない、上記漏洩磁束による直流重畳特性への影響が顕著化してきた。 The DC-DC converter performs voltage conversion while switching a direct current with a high-frequency pulse, but the switching frequency tends to increase year by year. As the frequency increases, the influence of the leakage magnetic flux on the DC superimposition characteristics has become remarkable.
図9に示した積層インダクタでは、上記主磁束Hz以外に、同図の(c)に示すように、ビア24などの積層方向を向く導体部分によって層面方向の漏洩磁束Hrが誘導され、この漏洩磁束Hrによる磁気飽和が微小電流領域でのインダクタンス変動を増大させる原因となっていた。つまり、積層インダクタの直流重畳特性を悪化させていた。しかし、この問題は、層面方向の漏洩磁束Hrによって生じるため、たとえば特許文献1,2に開示されているような層間に介在させる磁気ギャップでは解決できない。
In the multilayer inductor shown in FIG. 9, in addition to the main magnetic flux Hz, as shown in FIG. 9C, the leakage flux Hr in the layer surface direction is induced by a conductor portion facing the lamination direction such as the
本発明は以上のような問題を鑑みてなされたもので、その目的は、低電流領域におけるインダクタンス変動の少ない直流重畳特性を有する積層インダクタを提供することにある。 本発明の上記以外の目的および構成については、本明細書の記述および添付図面にてあきらかにする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a multilayer inductor having a DC superposition characteristic with little inductance fluctuation in a low current region. Other objects and configurations of the present invention will be clarified in the description of the present specification and the accompanying drawings.
本発明が提供する解決手段は以下のとおりである。
(1)電気絶縁性の磁性体中に矩形ループの一部が開放する導体パターンが形成された層状の導体パターン層が積層されているとともに、電気絶縁性の磁性体中に非磁性パターンが形成された磁性層が各導体パターン層の層間に介在し、
前記導体パターンがビアを介して順次層間接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、
当該コイルの両端は、それぞれ引出導体パターン部を介して積層チップ外表面の電極端子に接続され、
前記非磁性パターンは、前記導体パターンが積層方向で重複することで形成される前記コイルのループに対応する位置に形成されたループ状のパターンと、当該ループ状のパターンの外周から層面の周縁にまで延長する直線状のパターンとが接続された形状を有し、
当該直線状のパターンは、前記ビアに流れる電流に起因する層面方向の磁路の磁気ギャップとして、一つの磁性層に1箇所以上配置されている、
ことを特徴とする積層インダクタ。
The solution provided by the present invention is as follows.
(1) A layered conductor pattern layer in which a conductor pattern in which a part of a rectangular loop is opened is laminated in an electrically insulating magnetic material, and a nonmagnetic pattern is formed in the electrically insulating magnetic material. The magnetic layer is interposed between the conductor pattern layers,
The conductor pattern is sequentially connected through the vias to form a coil that spirals around while overlapping in the stacking direction in the magnetic material,
Both ends of the coil is connected to the electrode terminals of the laminated chip outer surface respectively through the lead conductor pattern portions,
The nonmagnetic pattern includes a loop pattern formed at a position corresponding to the loop of the coil formed by overlapping the conductor pattern in the stacking direction, and an outer periphery of the loop pattern from the outer periphery of the layer surface. It has a shape connected with a linear pattern extending to
The linear pattern is arranged at one or more places in one magnetic layer as a magnetic gap of the magnetic path in the layer surface direction due to the current flowing in the via .
A multilayer inductor characterized by that.
(2)上記手段(1)において、層面全体が電気絶縁性の非磁性体からなる全面磁気ギャップ層を1層以上配置したことを特徴とする積層インダクタ。
(3)上記手段(1)または(2)において、層面のうち、いずれの層の導体パターンにも重ならない周縁部に沿うU字状部分だけに磁性体パターンを形成して残部をすべて非磁性パターンとした部分磁気ギャップ層を1層以上配置したことを特徴とする積層インダクタ。
(2) The multilayer inductor according to the above means (1), wherein one or more whole-surface magnetic gap layers made of an electrically insulating nonmagnetic material are disposed on the entire layer surface.
(3) In the above means (1) or (2), the magnetic material pattern is formed only on the U-shaped portion along the peripheral edge of the layer surface that does not overlap the conductor pattern of any layer, and all the remaining portions are non-magnetic. A multilayer inductor comprising one or more patterned partial magnetic gap layers.
上記手段によれば、層面方向の漏洩磁束Hrによる磁気飽和を効果的に抑制し、これにより、低電流領域におけるインダクタンス変動の少ない直流重畳特性を有する積層インダクタを得ることができる。
上記以外の作用/効果については、本明細書の記述および添付図面にてあきらかにする。
According to the above means, it is possible to effectively suppress the magnetic saturation due to the leakage magnetic flux Hr in the layer surface direction, thereby obtaining a multilayer inductor having a DC superposition characteristic with a small inductance variation in a low current region.
The operations / effects other than the above will be clarified in the description of the present specification and the accompanying drawings.
図1は、本発明の第1実施形態をなす積層インダクタの要部を示す図であって、(a)はその積層インダクタの縦断面図、(b)はその導体パターンの部分だけを抽出して示す斜視図、(c)は導体パターンの間に介在する磁性層の平面パターン図である。 1A and 1B are diagrams showing the main part of a multilayer inductor according to a first embodiment of the present invention. FIG. 1A is a longitudinal sectional view of the multilayer inductor, and FIG. (C) is a plane pattern diagram of a magnetic layer interposed between conductor patterns.
同図において、20は導体パターン(または導体)、40は磁性層、41は磁性体、43は磁性パターン、45は非磁性パターン(または非磁性体)、46は非磁性パターン部をそれぞれ示す。 In the figure, 20 is a conductor pattern (or conductor), 40 is a magnetic layer, 41 is a magnetic body, 43 is a magnetic pattern, 45 is a non-magnetic pattern (or non-magnetic body), and 46 is a non-magnetic pattern portion.
同図に示す積層インダクタは、まず、同図の(a)(b)に示すように、電気絶縁性の磁性層40と開放ループ状の導体パターン20が積層されるとともに、各層の導体パターン20がビア24を介して順次層間接続されることで、磁性体41中で積層方向に重畳しながら螺旋状に周回するコイルが形成されている。
In the multilayer inductor shown in the figure, first, as shown in (a) and (b) of the figure, an electrically insulating
コイルの両端はそれぞれ引出導体パターン部22,22を介して積層チップ外表面の電極端子(図示省略)に接続されるようになっている。
Both ends of the coil are connected to electrode terminals (not shown) on the outer surface of the laminated chip via lead
また、同図の(a)に示すように、導体パターン20の間に配置される磁性層40には、その導体パターン20と層方向で重なる電気絶縁性の非磁性パターン45が形成されている。この非磁性パターン45は、同図の(c)に示すように、ループ状であって、上記導体パターン20の対応位置に形成されている。
Further, as shown in FIG. 2A, the
さらに、同図の(c)に示すように、上記磁性層40では、そのループ状非磁性パターン45の外側に位置するループ状磁性パターン43を周回途中で遮断する非磁性パターン部46が2箇所に設けられている。
Furthermore, as shown in (c) of the figure, in the
この非磁性パターン部46は、上記ループ状非磁性パターン45の外周に沿って形成される層面方向の磁路(Hr)に介在する磁気ギャップ(以下、面方向磁気ギャップ)51を形成する。この磁気ギャップ51は層面上での左右対称位置にそれぞれ形成されている。
The
図2は、上記導体パターン20と磁性層40の平面パターンを示す。同図に示すように、導体パターン20としては20−1〜20−6の6種類のパターンが使用され、磁性層40としては40−3の一種類が使用され、両者が交互に積層される。なお、図示を省略するが、最上層と最下層にはそれぞれ全面磁性体の磁性層が積層される。
FIG. 2 shows a planar pattern of the
上述した積層インダクタでは、コイルの巻回方向に直交する積層方向の主磁束Hz以外に、同図の(c)に示すように、ビア24などの積層方向を向く導体部分によって層面方向の漏洩磁束Hrが誘導されるが、この漏洩磁束Hrが誘導される層面方向の磁路(Hr)では、上記面方向磁気ギャップ51の介在により磁化が抑制されるため、磁気飽和が生じにくい。
In the multilayer inductor described above, in addition to the main magnetic flux Hz in the lamination direction orthogonal to the winding direction of the coil, as shown in FIG. Although Hr is induced, in the magnetic path (Hr) in the layer surface direction in which this leakage magnetic flux Hr is induced, magnetization is suppressed by the interposition of the surface
このように、上記面方向磁気ギャップ51は漏洩磁束Hrによる磁気飽和を効果的に抑制することができる。これにより、低電流領域におけるインダクタンス変動の少ない直流重畳特性を有する積層インダクタを得ることができる。
Thus, the surface direction
図3は上述した積層インダクタの直流重畳特性を示す。同図において、実線のグラフ線は、図5に示した構成を有する積層インダクタの直流重畳電流に対するインダクタンスの変化状態を示し、波線のグラフ線は、図9に示した構成を有する積層インダクタのそれを示す。 FIG. 3 shows the DC superposition characteristics of the multilayer inductor described above. In the figure, the solid graph line indicates a change state of the inductance with respect to the DC superimposed current of the multilayer inductor having the configuration shown in FIG. 5, and the wavy line indicates that of the multilayer inductor having the configuration shown in FIG. Indicates.
同図からも明らかなように、本発明の積層インダクタでは、直流重畳電流に対するインダクタンス変動が確実に抑制されている。上記効果は、漏洩磁束Hrによる磁気飽和を抑制することにより得られるが、そのためには、少なくとも1つの磁性層40に上記面方向磁気ギャップ51を設置すればよい。
As is clear from the figure, in the multilayer inductor of the present invention, the inductance fluctuation with respect to the DC superimposed current is reliably suppressed. The above effect can be obtained by suppressing the magnetic saturation due to the leakage magnetic flux Hr. For this purpose, the planar
また、上記実施形態では、2つの磁気ギャップ51を左右対称の2位置に振り分けて設置することにより、磁気飽和の抑制効果を高めているが、その磁気ギャップ51は1箇所でもよい。
Moreover, in the said embodiment, although the two
図4は、上記面方向磁気ギャップ51の位置および平面形状に関する他の実施形態を示す。同図の(a)(b)(c)にそれぞれ示すように、磁気ギャップ51は、層面方向の漏洩磁束Hrによる磁気飽和を抑制することができれば、その位置および平面形状はとくに限定されない。
FIG. 4 shows another embodiment relating to the position and planar shape of the planar
図5は、本発明の第2実施形態をなす積層インダクタの要部を示す図であって、(a)はその積層インダクタの構成要素である導体パターンと磁性層の平面パターン図、(b)は積層状態を示す縦断面図である。 5A and 5B are diagrams showing the main part of the multilayer inductor according to the second embodiment of the present invention, in which FIG. 5A is a plan pattern diagram of a conductor pattern and a magnetic layer, which are components of the multilayer inductor, and FIG. FIG. 3 is a longitudinal sectional view showing a laminated state.
同図に示す第2実施形態の積層インダクタでは、上述した第1実施形態の構成に加えて、層面全体が電気絶縁性の非磁性体45からなる全面磁気ギャップ層40−1が配置されている。この全面磁気ギャップ層40−1は積層方向の磁路(Hz)に介在する。
In the multilayer inductor according to the second embodiment shown in the same drawing, in addition to the configuration of the first embodiment described above, the entire surface of the magnetic gap layer 40-1 composed of the electrically insulating
この第2実施形態では、全面磁気ギャップ層40−1が中心層に配置され、その上層側および下層側にはそれぞれ上記面方向磁気ギャップ51を有する磁性層40−3が同数(2層)配置されている。
In the second embodiment, the entire surface magnetic gap layer 40-1 is disposed in the central layer, and the same number (two layers) of magnetic layers 40-3 having the above-described plane direction
この第2実施形態によれば、上記漏洩磁束Hrによる磁気飽和とともに、積層方向に誘導される主磁束Hzによる磁気飽和も効果的に抑制することができ、これにより、低電流から大電流までの直流重畳電流領域における直流重畳特性をさらに改善することができる。 According to the second embodiment, the magnetic saturation due to the main magnetic flux Hz induced in the stacking direction can be effectively suppressed together with the magnetic saturation due to the leakage magnetic flux Hr. The direct current superimposition characteristics in the direct current superimposition current region can be further improved.
図6は、本発明の第3実施形態をなす積層インダクタの要部を示す図であって、(a)はその積層インダクタの構成要素である導体パターンと磁性層の平面パターン図、(b)は積層状態を示す縦断面図である。 6A and 6B are diagrams showing the main part of the multilayer inductor according to the third embodiment of the present invention, wherein FIG. 6A is a plan pattern diagram of a conductor pattern and a magnetic layer that are components of the multilayer inductor, and FIG. FIG. 3 is a longitudinal sectional view showing a laminated state.
同図に示す第3実施形態の積層インダクタでは、上述した第2実施形態の構成に対し、全面磁気ギャップ層40−1を2層配置している。2つの全面磁気ギャップ層40−1は、中心層の上方と下方に上下対称に振り分けられ配置されている。 In the multilayer inductor according to the third embodiment shown in the same drawing, two magnetic gap layers 40-1 are arranged over the entire structure of the second embodiment described above. The two full-surface magnetic gap layers 40-1 are arranged in a vertically symmetrical manner above and below the central layer.
この全面磁気ギャップ層40−1と、上記面方向磁気ギャップ51を有する磁性層40−3とが、導体パターン20−1〜20−6の間に交互に介在させられている。
The entire magnetic gap layer 40-1 and the magnetic layer 40-3 having the planar
この第3実施形態では、全面磁気ギャップ層40−1を複数層配置したことにより、上記漏洩磁束Hrと上記主磁束Hzによる磁気飽和をさらに確実に抑制することができ、これより、低電流から大電流までの直流重畳電流領域における直流重畳特性をさらに改善することができる。 In the third embodiment, magnetic saturation due to the leakage magnetic flux Hr and the main magnetic flux Hz can be further reliably suppressed by arranging a plurality of magnetic gap layers 40-1 on the entire surface. The direct current superposition characteristics in the direct current superposition current region up to a large current can be further improved.
図7は、本発明の第4実施形態をなす積層インダクタの要部を示す図であって、(a)はその積層インダクタの構成要素である導体パターンと磁性層の平面パターン図、(b)は積層状態を示す縦断面図である。 7A and 7B are diagrams showing the main part of the multilayer inductor according to the fourth embodiment of the present invention, in which FIG. 7A is a plan pattern diagram of a conductor pattern and a magnetic layer, which are components of the multilayer inductor, and FIG. FIG. 3 is a longitudinal sectional view showing a laminated state.
同図に示す第4実施形態の積層インダクタでは、上述した第2および第3の実施形態の構成に対し、積層方向の磁気ギャップ層として、部分磁気ギャップ層40−2を配置している。 In the multilayer inductor of the fourth embodiment shown in the same figure, a partial magnetic gap layer 40-2 is disposed as a magnetic gap layer in the stacking direction with respect to the configurations of the second and third embodiments described above.
この部分磁気ギャップ層40−2は、層面のうち、いずれの層の導体パターン20および22にも重ならない周縁部に沿うU字状部分だけに磁性体パターン(41)を形成して残部をすべて非磁性パターン(45)としたものであって、これが中心層に配置されている。
In this partial magnetic gap layer 40-2, the magnetic pattern (41) is formed only on the U-shaped portion along the peripheral edge that does not overlap the
この第4実施形態では、第2および第3の実施形態と同様、上記漏洩磁束Hrと上記主磁束Hzによる磁気飽和を抑制して直流重畳特性を向上させることができる。 In the fourth embodiment, similarly to the second and third embodiments, magnetic saturation due to the leakage magnetic flux Hr and the main magnetic flux Hz can be suppressed to improve the DC superposition characteristics.
さらに、積層方向に介在する部分磁気ギャップ層40−2は、U字状部分に磁性体パターン(41)を有していることにより、上記全面磁気ギャップ層40−1に比べて、積層方向の磁気抵抗を小さくすることができる。 Furthermore, the partial magnetic gap layer 40-2 interposed in the stacking direction has the magnetic pattern (41) in the U-shaped portion, so that the stacking direction of the partial magnetic gap layer 40-2 is larger than that of the entire magnetic gap layer 40-1. Magnetic resistance can be reduced.
これにより、磁気ギャップ層の介在にともなうインダクタンスの低下を少なくすることができる。つまり、インダクタンスをそれほど低下させずに直流重畳特性を改善することができる。 Thereby, the fall of the inductance accompanying the magnetic gap layer can be reduced. That is, the direct current superimposition characteristic can be improved without significantly reducing the inductance.
図8は、本発明の第5実施形態をなす積層インダクタの要部を示す図であって、(a)はその積層インダクタの構成要素である導体パターンと磁性層の平面パターン図、(b)は積層状態を示す縦断面図である。 8A and 8B are diagrams showing the main part of the multilayer inductor according to the fifth embodiment of the present invention, in which FIG. 8A is a plan pattern diagram of a conductor pattern and a magnetic layer that are components of the multilayer inductor, and FIG. FIG. 3 is a longitudinal sectional view showing a laminated state.
同図に示す第5実施形態の積層インダクタでは、上述した第4実施形態の構成に対し、部分磁気ギャップ層40−2を2層配置している。2つの部分磁気ギャップ層40−2は、中心層の上方と下方に上下対称に振り分けられ配置されている。 In the multilayer inductor of the fifth embodiment shown in the same figure, two partial magnetic gap layers 40-2 are arranged in the configuration of the fourth embodiment described above. The two partial magnetic gap layers 40-2 are arranged in a vertically symmetrical manner above and below the central layer.
この部分磁気ギャップ層40−2と、上記面方向磁気ギャップ51を有する磁性層40−3とが、導体パターン20−1〜20−6の間に交互に介在させられている。
The partial magnetic gap layer 40-2 and the magnetic layer 40-3 having the planar
この第5実施形態では、部分磁気ギャップ層40−2を複数層配置したことにより、インダクタンスの低下を少なくしつつ、上記漏洩磁束Hrと上記主磁束Hzによる磁気飽和をさらに確実に抑制することができる。これより、インダクタンスをそれほど低下させずに低電流から大電流までの直流重畳電流領域における直流重畳特性をさらに大幅に改善することができる。 In the fifth embodiment, by arranging a plurality of partial magnetic gap layers 40-2, it is possible to more reliably suppress magnetic saturation due to the leakage magnetic flux Hr and the main magnetic flux Hz while reducing the decrease in inductance. it can. As a result, the direct current superimposition characteristics in the direct current superimposition current region from a low current to a large current can be further greatly improved without significantly reducing the inductance.
以上、本発明をその代表的な実施例に基づいて説明したが、本発明は上述した以外にも種々の態様が可能である。たとえば、面方向磁気ギャップ51を形成する非磁性パターンの形状、位置、および配置数などは、上述した以外にも種々の態様が可能である。
As mentioned above, although this invention was demonstrated based on the typical Example, this invention can have various aspects other than having mentioned above. For example, various aspects other than those described above are possible for the shape, position, number of arrangements, and the like of the nonmagnetic pattern forming the planar
漏洩磁束Hrによる磁気飽和を効果的に抑制し、これにより、低電流領域におけるインダクタンス変動の少ない直流重畳特性を有する積層インダクタを得ることができる。 Magnetic saturation due to the leakage magnetic flux Hr can be effectively suppressed, whereby a multilayer inductor having a DC superposition characteristic with little inductance fluctuation in a low current region can be obtained.
20 導体パターン(または導体)
20−1〜20−6 導体パターン
22 引出導体パターン部
24 ビア
40 磁性層
40−1 全面磁気ギャップ層
40−2 部分磁気ギャップ層
40−3 磁性層
41 磁性体
43 磁性パターン
45 非磁性パターン(または非磁性体)
46 非磁性パターン部
51 面方向磁気ギャップ
Hz 主磁束(磁路)
Hr 漏洩磁束(磁路)
20 Conductor pattern (or conductor)
20-1 to 20-6
46
Hr Leakage magnetic flux (magnetic path)
Claims (3)
前記導体パターンがビアを介して順次層間接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、
当該コイルの両端は、それぞれ引出導体パターン部を介して積層チップ外表面の電極端子に接続され、
前記非磁性パターンは、前記導体パターンが積層方向で重複することで形成される前記コイルのループに対応する位置に形成されたループ状のパターンと、当該ループ状のパターンの外周から層面の周縁にまで延長する直線状のパターンとが接続された形状を有し、
当該直線状のパターンは、前記ビアに流れる電流に起因する層面方向の磁路の磁気ギャップとして、一つの磁性層に1箇所以上配置されている、
ことを特徴とする積層インダクタ。 A layered conductor pattern layer in which a conductor pattern in which a part of a rectangular loop is opened is laminated in an electrically insulating magnetic material, and a magnetic material in which a nonmagnetic pattern is formed in an electrically insulating magnetic material. Layers are interposed between the layers of each conductor pattern layer,
The conductor pattern is sequentially connected through the vias to form a coil that spirals around while overlapping in the stacking direction in the magnetic material,
Both ends of the coil is connected to the electrode terminals of the laminated chip outer surface respectively through the lead conductor pattern portions,
The nonmagnetic pattern includes a loop pattern formed at a position corresponding to the loop of the coil formed by overlapping the conductor pattern in the stacking direction, and an outer periphery of the loop pattern from the outer periphery of the layer surface. It has a shape connected with a linear pattern extending to
The linear pattern is arranged at one or more places in one magnetic layer as a magnetic gap of the magnetic path in the layer surface direction due to the current flowing in the via .
A multilayer inductor characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008330593A JP5193843B2 (en) | 2008-12-25 | 2008-12-25 | Multilayer inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008330593A JP5193843B2 (en) | 2008-12-25 | 2008-12-25 | Multilayer inductor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010153616A JP2010153616A (en) | 2010-07-08 |
JP5193843B2 true JP5193843B2 (en) | 2013-05-08 |
Family
ID=42572389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008330593A Expired - Fee Related JP5193843B2 (en) | 2008-12-25 | 2008-12-25 | Multilayer inductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5193843B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150033342A (en) * | 2013-09-24 | 2015-04-01 | 삼성전기주식회사 | Laminated Inductor And Manufacturing Method Thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012160506A (en) * | 2011-01-31 | 2012-08-23 | Toko Inc | Laminated type inductor |
KR101214749B1 (en) | 2011-04-25 | 2012-12-21 | 삼성전기주식회사 | Multi-layered power inductor |
CN103035380B (en) * | 2012-12-21 | 2017-03-29 | 田村(中国)企业管理有限公司 | Reduce the inductor package assembly of leakage magnetic flux |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005175159A (en) * | 2003-12-10 | 2005-06-30 | Sumida Corporation | Inductor |
JP4870913B2 (en) * | 2004-03-31 | 2012-02-08 | スミダコーポレーション株式会社 | Inductance element |
JP4882281B2 (en) * | 2005-06-03 | 2012-02-22 | 日立金属株式会社 | Multilayer inductor and circuit board |
JP5339398B2 (en) * | 2006-07-12 | 2013-11-13 | Fdk株式会社 | Multilayer inductor |
JP4539630B2 (en) * | 2006-09-19 | 2010-09-08 | Tdk株式会社 | Multilayer inductor |
-
2008
- 2008-12-25 JP JP2008330593A patent/JP5193843B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150033342A (en) * | 2013-09-24 | 2015-04-01 | 삼성전기주식회사 | Laminated Inductor And Manufacturing Method Thereof |
KR101983149B1 (en) * | 2013-09-24 | 2019-05-28 | 삼성전기주식회사 | Laminated Inductor And Manufacturing Method Thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2010153616A (en) | 2010-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4873522B2 (en) | Multilayer inductor | |
JP4304019B2 (en) | Magnetic core type multilayer inductor | |
JP5339398B2 (en) | Multilayer inductor | |
JP4895193B2 (en) | Multilayer inductor | |
JP5333461B2 (en) | Multilayer inductor | |
JP6097921B2 (en) | Multilayer inductor | |
JP5193843B2 (en) | Multilayer inductor | |
JP2012160506A (en) | Laminated type inductor | |
KR101565705B1 (en) | Inductor | |
JP5193845B2 (en) | Multilayer inductor | |
JP4009142B2 (en) | Magnetic core type multilayer inductor | |
JP2006238310A (en) | Lc composite component and noise suppressing circuit using the same | |
KR101853129B1 (en) | Multilayer power inductor | |
JP2004047731A (en) | Coil component and its manufacturing method, and power supply device | |
JP2007317892A (en) | Multilayered inductor | |
JP6060368B2 (en) | Multilayer inductor | |
JP5193844B2 (en) | Multilayer inductor | |
JP6295403B2 (en) | Multilayer inductor | |
JP4735098B2 (en) | Trance | |
JP4827087B2 (en) | Multilayer inductor | |
JP5816145B2 (en) | Multilayer inductor | |
KR20190014727A (en) | Dual Core Planar Transformer | |
JP2001285005A (en) | Noise filter | |
JP2006148035A (en) | Laminated type coil component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5193843 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |