JP5319628B2 - Nitride semiconductor element and semiconductor optical device - Google Patents

Nitride semiconductor element and semiconductor optical device Download PDF

Info

Publication number
JP5319628B2
JP5319628B2 JP2010190136A JP2010190136A JP5319628B2 JP 5319628 B2 JP5319628 B2 JP 5319628B2 JP 2010190136 A JP2010190136 A JP 2010190136A JP 2010190136 A JP2010190136 A JP 2010190136A JP 5319628 B2 JP5319628 B2 JP 5319628B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
substrate
axis direction
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010190136A
Other languages
Japanese (ja)
Other versions
JP2012049337A (en
Inventor
征孝 太田
剛 神川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010190136A priority Critical patent/JP5319628B2/en
Priority to US13/211,966 priority patent/US20120049156A1/en
Publication of JP2012049337A publication Critical patent/JP2012049337A/en
Application granted granted Critical
Publication of JP5319628B2 publication Critical patent/JP5319628B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02516Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

A nitride semiconductor device which improves the light emission efficiency is provided. The nitride semiconductor light emitting device includes the nitride semiconductor layer having a growth surface and the nitride semiconductor layer (layered structure) which is formed on the growth surface of the semiconductor layer, and includes an active layer that has a quantum well structure. The active layer includes a quantum well layer including the nitride semiconductor containing Al. Further, the growth surface of the semiconductor layer includes a plane having an off angle at least in an a axis direction with respect to an m-plane, and the off angle in the a axis direction is larger than an off angle in a c axis direction.

Description

本発明は、窒化物半導体素子、および、窒化物半導体素子を搭載した半導体光学装置に関する。   The present invention relates to a nitride semiconductor element and a semiconductor optical device on which the nitride semiconductor element is mounted.

GaN、AlN、InNおよびそれらの混晶に代表される窒化物半導体は、AlGaInAs系半導体やAlGaInP系半導体に比べてバンドギャップEgが大きく、かつ直接遷移型の半導体材料であるという特徴を有している。このため、これらの窒化物半導体は、紫外線から緑色に及ぶ波長領域における発光が可能な半導体レーザ素子や、紫外線から赤色までの広い発光波長範囲をカバーできる発光ダイオード素子などの半導体発光素子を構成する材料として注目されており、プロジェクターやフルカラーディスプレー、さらには環境・医療分野など、広く応用が考えられている。   Nitride semiconductors typified by GaN, AlN, InN, and mixed crystals thereof have characteristics that they have a large band gap Eg and are direct transition type semiconductor materials compared to AlGaInAs semiconductors and AlGaInP semiconductors. Yes. For this reason, these nitride semiconductors constitute semiconductor light emitting devices such as a semiconductor laser device capable of emitting light in a wavelength range from ultraviolet to green and a light emitting diode device capable of covering a wide light emission wavelength range from ultraviolet to red. It is attracting attention as a material, and is widely considered for applications such as projectors, full-color displays, and environmental and medical fields.

また、近年、窒化物半導体を用いた半導体発光素子において、その発光波長を短波長化することにより、殺菌・浄水、各種医療分野、公害物質の高速分解処理などの非常に幅広い分野での応用が期待される、紫外領域で発光する半導体発光素子の研究開発が各研究機関で精力的に行われている。   In recent years, semiconductor light emitting devices using nitride semiconductors can be applied in a very wide range of fields such as sterilization / water purification, various medical fields, and high-speed decomposition treatment of pollutants by shortening the emission wavelength. The research and development of semiconductor light-emitting elements that emit light in the ultraviolet region are being actively conducted by each research institution.

窒化物半導体を用いた半導体発光素子では、一般的に、基板として、サファイア基板が用いられている。また、その成長面には、極性面であるc面((0001)面)が利用されている。そして、このc面上に活性層を含む窒化物半導体層が積層されることによって窒化物半導体発光素子が形成されている。   In a semiconductor light emitting device using a nitride semiconductor, a sapphire substrate is generally used as a substrate. In addition, a c-plane ((0001) plane) that is a polar plane is used as the growth plane. A nitride semiconductor light emitting device is formed by laminating a nitride semiconductor layer including an active layer on the c-plane.

しかしながら、上記のような半導体発光素子においては、これまでのところ、AlNやAlGaN、AlInGaN結晶の高品質化を図るのが困難であるという不都合があった。このため、発光素子の発光効率を向上させることが困難であるという問題があった。この原因の一つとして、Al原子の表面マイグレーションが不十分であることが示唆されている。そして、その対策として、原料供給手法の工夫(たとえば、非特許文献1参照)および高温度成長の有効性(たとえば、非特許文献2参照)などが提唱されている。   However, in the semiconductor light emitting device as described above, there has been an inconvenience so far that it is difficult to improve the quality of AlN, AlGaN, and AlInGaN crystals. Therefore, there is a problem that it is difficult to improve the light emission efficiency of the light emitting element. As one of the causes, it is suggested that the surface migration of Al atoms is insufficient. And as countermeasures, proposals for a raw material supply method (for example, see Non-Patent Document 1) and the effectiveness of high-temperature growth (for example, see Non-Patent Document 2) have been proposed.

具体的には、上記非特許文献1では、AlN層や高Al組成比のAlGaN層を形成する際に、III族原子の原料とV族原子の原料とを同時に供給するのではなく、これらの原料を交互に供給する手法を用いている。また、上記非特許文献2では、c面サファイア基板上にAlN層を成長させる際に、1400℃の高温で成長させることにより、AlN層の結晶品質が改善されることを開示している。   Specifically, in Non-Patent Document 1 described above, when forming an AlN layer or an AlGaN layer having a high Al composition ratio, a group III atom source and a group V atom source are not supplied at the same time. A method of alternately supplying raw materials is used. Non-Patent Document 2 discloses that the crystal quality of the AlN layer is improved by growing the AlN layer on the c-plane sapphire substrate at a high temperature of 1400 ° C.

また、極性面であるc面を主面とする基板を用いた場合、主面の法線方向(c軸方向)に極性を有するため、このc面上に、活性層を含む窒化物半導体層を積層すると、活性層内に自発分極が生じる。このため、c面を主面とする基板を用いた場合には、自発分極によって、発光効率が低下するという問題もある。そのため、c面を主面とする基板に代えて、非極性面であるm面を主面とする基板を用いた窒化物半導体レーザ素子も提唱されている(たとえば、特許文献1および2参照)。   In addition, when a substrate whose main surface is the c-plane that is a polar surface is used, the nitride semiconductor layer includes an active layer on the c-plane because the substrate has polarity in the normal direction (c-axis direction) of the main surface. When is laminated, spontaneous polarization occurs in the active layer. For this reason, when a substrate having a c-plane as a main surface is used, there is also a problem that the light emission efficiency is lowered due to spontaneous polarization. For this reason, a nitride semiconductor laser element using a substrate having a non-polar plane m-plane as the main plane instead of the plane having the c-plane as the main plane has also been proposed (see, for example, Patent Documents 1 and 2). .

特開2009−158955号公報JP 2009-158955 A 特開2009−123969号公報JP 2009-123969 A

M.Hiroki and N.Kobayashi,"Flat Surfaces and Interfaces in AlN/GaN Heterostructures and Superlattices Grown by Flow−Rate Modulation Epitaxy",Jpn.J.Appl.Phys.42(2003)2305.M.M. Hiroki and N.K. Kobayashi, “Flat Surfaces and Interfaces in AlN / GaN Heterostructures and Superstratics Growth by Flow-Rate Modulation Epitaxy”, Jpn. J. et al. Appl. Phys. 42 (2003) 2305. M.Imura,K.Nakano,N.Fujimoto,N.Okada,K.Balakrishnan,M.Iwaya,S.Kamiyama,H.Amano,I.Akasaki,T.Noro,T.Takagi,and A.Bando,"Dislocations in AlN Epilayers Grown on Sapphire Substrate by High−Temperature Metal−Organic Vapor Phase Epitaxy",Jpn.J.Appl.Phys.46(2007)1458.M.M. Imura, K .; Nakano, N .; Fujimoto, N .; Okada, K .; Balakrishnan, M .; Iwaya, S .; Kamiyama, H .; Amano, I .; Akasaki, T .; Noro, T .; Takagi, and A.A. Bando, “Dislocations in AlN Epilayers Growth on Sapphire Substrate by High-Temperature Metal-Organic Vapor Phase Epitaxy”, Jpn. J. et al. Appl. Phys. 46 (2007) 1458.

しかしながら、非特許文献1および2で提唱されているような手法を用いた場合でも、その発光効率は十分高いとはいえず、依然として、発光効率改善の余地が残されている。また、非特許文献2で提唱されているような高温度での結晶成長は、成長炉への温度負荷が大きいという問題点もある。   However, even when the methods proposed in Non-Patent Documents 1 and 2 are used, the light emission efficiency is not sufficiently high, and there is still room for improvement of the light emission efficiency. In addition, crystal growth at a high temperature as proposed in Non-Patent Document 2 has a problem that the temperature load on the growth furnace is large.

また、特許文献1および2においても、その発光効率は十分高いとはいえず、発光効率のさらなる向上が要求される。   Also in Patent Documents 1 and 2, the luminous efficiency is not sufficiently high, and further improvement in luminous efficiency is required.

この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、発光効率を向上させることが可能な窒化物半導体素子、および、その窒化物半導体素子を備えた半導体光学装置を提供することである。   The present invention has been made to solve the above-described problems, and one object of the present invention is to provide a nitride semiconductor device capable of improving luminous efficiency, and the nitride semiconductor device. A semiconductor optical device is provided.

この発明のもう1つの目的は、平坦性の良好な窒化物半導体層が形成された窒化物半導体素子、および、その窒化物半導体素子を備えた半導体光学装置を提供することである。   Another object of the present invention is to provide a nitride semiconductor element in which a nitride semiconductor layer with good flatness is formed, and a semiconductor optical device including the nitride semiconductor element.

本願発明者らが、上記の問題に着目して種々の実験を行うとともに、鋭意検討した結果、m面に対してオフ角度を有する面を成長面とする半導体層上に窒化物半導体層を形成することにより、結晶品質を向上させることが可能となることを見出した。   The inventors of the present application conducted various experiments paying attention to the above problems and, as a result of intensive studies, formed a nitride semiconductor layer on a semiconductor layer whose growth surface is a surface having an off angle with respect to the m-plane. As a result, it has been found that the crystal quality can be improved.

すなわち、この発明の第1の局面による窒化物半導体素子は、成長面を有し、窒化物半導体からなる半導体層と、半導体層の成長面上に形成され、量子井戸構造を有する活性層を含む窒化物半導体層とを備えている。上記活性層は、Alを含む窒化物半導体からなる量子井戸層を含んでいる。また、上記半導体層の成長面は、m面に対して、少なくともa軸方向にオフ角度を有する面から構成されている。そして、a軸方向のオフ角度が、c軸方向のオフ角度より大きくなるように構成されている。   That is, the nitride semiconductor device according to the first aspect of the present invention includes a growth surface, a semiconductor layer made of a nitride semiconductor, and an active layer formed on the growth surface of the semiconductor layer and having a quantum well structure. And a nitride semiconductor layer. The active layer includes a quantum well layer made of a nitride semiconductor containing Al. The growth surface of the semiconductor layer is composed of a surface having an off angle at least in the a-axis direction with respect to the m-plane. The a-axis direction off-angle is configured to be larger than the c-axis direction off-angle.

この第1の局面による窒化物半導体素子では、上記のように、m面に対して少なくともa軸方向にオフ角度を有する面を半導体層の成長面とすることによって、その成長面上に形成される窒化物半導体層の結晶品質を向上させることができる。このため、窒化物半導体層に含まれる量子井戸層においても、その結晶品質を向上させることができる。これにより、発光効率を向上させることができる。   In the nitride semiconductor device according to the first aspect, as described above, a surface having an off angle at least in the a-axis direction with respect to the m-plane is formed on the growth surface of the semiconductor layer. The crystal quality of the nitride semiconductor layer can be improved. For this reason, also in the quantum well layer included in the nitride semiconductor layer, the crystal quality can be improved. Thereby, luminous efficiency can be improved.

また、第1の局面では、成長面におけるa軸方向のオフ角度を、c軸方向のオフ角度よりも大きくすることによって、成長面上に形成される窒化物半導体層の平坦性を向上させることができる。このため、これによっても、発光効率を向上させることができる。また、窒化物半導体層の平坦性を向上させることによって、面内層厚分布を均一化することができるので、面内層厚分布が不均一になることに起因する、クラックの発生、素子抵抗のバラツキ、電流注入の不均一などを抑制することもできる。   In the first aspect, the planarity of the nitride semiconductor layer formed on the growth surface is improved by making the off-angle in the a-axis direction on the growth surface larger than the off-angle in the c-axis direction. Can do. For this reason, the luminous efficiency can be improved also by this. In addition, since the in-plane layer thickness distribution can be made uniform by improving the flatness of the nitride semiconductor layer, the occurrence of cracks and variations in element resistance due to the non-uniform in-plane layer thickness distribution. In addition, uneven current injection can be suppressed.

さらに、第1の局面では、上記のように構成することによって、窒化物半導体層を高温度で成長させることなく、窒化物半導体層の結晶品質および平坦性を向上させることができる。このため、成長炉への温度負荷を低減することもできる。   Furthermore, in the first aspect, by configuring as described above, the crystal quality and flatness of the nitride semiconductor layer can be improved without growing the nitride semiconductor layer at a high temperature. For this reason, the temperature load to the growth furnace can also be reduced.

なお、第1の局面では、半導体層の成長面をm面に対して少なくともa軸方向にオフ角度を有する面から構成することによって、c面を成長面とした場合とは異なり、活性層内に自発分極が生じるのを抑制することができる。このため、自発分極に起因する発光効率の低下を抑制することもできる。   In the first aspect, the growth surface of the semiconductor layer is composed of a surface having an off angle at least in the a-axis direction with respect to the m-plane. Can suppress the occurrence of spontaneous polarization. For this reason, the fall of the luminous efficiency resulting from spontaneous polarization can also be suppressed.

上記第1の局面による窒化物半導体素子において、好ましくは、a軸方向のオフ角度、および、c軸方向のオフ角度は、それぞれ、0.1度より大きい。このように構成すれば、容易に、窒化物半導体層の結晶品質を向上させることができるとともに、容易に、平坦性を向上させることができる。   In the nitride semiconductor device according to the first aspect, preferably, the off angle in the a-axis direction and the off angle in the c-axis direction are each greater than 0.1 degree. If comprised in this way, while being able to improve the crystal quality of a nitride semiconductor layer easily, flatness can be improved easily.

上記第1の局面による窒化物半導体素子において、a軸方向のオフ角度が、0.1度より大きく、かつ、10度以下であればより好ましい。a軸方向のオフ角度をこのような範囲内の角度とすることにより、効果的に、結晶品質の向上効果および平坦性の向上効果を得ることができる。   In the nitride semiconductor device according to the first aspect, it is more preferable that the off angle in the a-axis direction is larger than 0.1 degree and not larger than 10 degrees. By setting the off angle in the a-axis direction to an angle within such a range, an effect of improving the crystal quality and an effect of improving the flatness can be effectively obtained.

上記第1の局面による窒化物半導体素子において、a軸方向のオフ角度が、1度より大きく、かつ、10度以下であればさらに好ましい。このように、a軸方向のオフ角度を1度より大きい角度とすることにより、より効果的に、結晶品質の向上効果および平坦性の向上効果を得ることができる。   In the nitride semiconductor device according to the first aspect, it is further preferable that the off angle in the a-axis direction is greater than 1 degree and less than or equal to 10 degrees. Thus, by setting the off angle in the a-axis direction to an angle larger than 1 degree, it is possible to more effectively obtain the effect of improving the crystal quality and the effect of improving the flatness.

上記第1の局面による窒化物半導体素子において、上記量子井戸層は、Alx1Iny1Ga1−x1−y1N(0<x1≦1、0≦y1≦1)の組成式で表される半導体から構成されているのが好ましい。 In the nitride semiconductor device according to the first aspect, the quantum well layer is a semiconductor represented by a composition formula of Al x1 In y1 Ga 1-x1-y1 N (0 <x1 ≦ 1, 0 ≦ y1 ≦ 1). It is preferable that it is comprised from these.

この場合において、量子井戸層のAl組成比X1は、0.15≦x1≦0.90の範囲にあるのが好ましい。量子井戸層のAl組成比X1をこのような範囲とすれば、発光効率をより効果的に向上させることができる。なお、量子井戸層のAl組成比X1は、0.3以上であればより好ましく、0.5以上であればさらに好ましい。このように、量子井戸層のAl組成比X1を、0.15以上とすることにより、m面に対して、少なくともa軸方向にオフ角度を有し、そのa軸方向のオフ角度が、c軸方向のオフ角度より大きくなるように構成されている成長面を用いると、上記の面以外の他の面(たとえば、c面)を用いたものと比較した場合、他の面(たとえば、c面)に対する発光効率の向上効果を大きくすることができる。また、量子井戸層のAl組成比X1を、0.3以上とすれば、他の面(たとえば、c面)に対する発光効率の向上効果をより大きくすることができ、0.5以上とすれば、他の面(たとえば、c面)に対する発光効率の向上効果をさらに大きくすることができる。また、量子井戸層のAl組成比X1を、0.9以下とすることにより、キャリア閉じ込めを可能とすることができる。   In this case, the Al composition ratio X1 of the quantum well layer is preferably in the range of 0.15 ≦ x1 ≦ 0.90. If the Al composition ratio X1 of the quantum well layer is in such a range, the light emission efficiency can be more effectively improved. The Al composition ratio X1 of the quantum well layer is preferably 0.3 or more, and more preferably 0.5 or more. Thus, by setting the Al composition ratio X1 of the quantum well layer to 0.15 or more, the m-plane has an off angle at least in the a-axis direction, and the off-angle in the a-axis direction is c When a growth surface configured to be larger than the off-angle in the axial direction is used, when compared with a surface using another surface other than the above surface (for example, c-plane), other surface (for example, c The effect of improving the luminous efficiency with respect to the surface) can be increased. Further, if the Al composition ratio X1 of the quantum well layer is 0.3 or more, the effect of improving the light emission efficiency with respect to other surfaces (for example, c-plane) can be further increased, and if the Al composition ratio X1 is 0.5 or more. The effect of improving the light emission efficiency with respect to other surfaces (for example, c-plane) can be further increased. Further, carrier confinement can be made possible by setting the Al composition ratio X1 of the quantum well layer to 0.9 or less.

また、上記量子井戸層がAlx1Iny1Ga1−x1−y1Nの組成式で表される半導体から構成される場合、量子井戸層のIn組成比y1は、0.00≦y1≦0.12の範囲にあるのが好ましい。すなわち、上記量子井戸層は、Inを含むように構成されていてもよく、Inを含まないように構成されていてもよい。上記量子井戸層がInを含む場合、比較的低温で、平坦性に優れた量子井戸層を成長させることが可能となる。このため、成長炉(結晶成長装置)への温度負荷を有効に低減することができる。加えて、素子構造を形成する際に、歪みを制御するパラメータが増えるため、素子の設計自由度を高めることもできる。また、In組成比y1を0.12以下とすることにより、平坦性に優れた結晶を容易に実現することができる。一方、上記量子井戸層がInを含まない場合、このような量子井戸層を、a軸方向にオフ角度を有する面を成長面とする半導体層上に形成することによって、結晶品質の向上効果および平坦性の向上効果を、顕著に得ることができる。 In the case where the quantum well layer is composed of a semiconductor represented by the composition formula of Al x1 In y1 Ga 1-x1 -y1 N, the In composition ratio y1 of the quantum well layer is 0.00 ≦ y1 ≦ 0. It is preferably in the range of 12. That is, the quantum well layer may be configured to include In or may be configured not to include In. When the quantum well layer contains In, it is possible to grow a quantum well layer excellent in flatness at a relatively low temperature. For this reason, the temperature load to the growth furnace (crystal growth apparatus) can be reduced effectively. In addition, since the number of parameters for controlling strain increases when forming the element structure, the degree of freedom in designing the element can be increased. In addition, when the In composition ratio y1 is 0.12 or less, a crystal having excellent flatness can be easily realized. On the other hand, when the quantum well layer does not contain In, such a quantum well layer is formed on a semiconductor layer whose growth surface is a surface having an off-angle in the a-axis direction, thereby improving the crystal quality and The improvement effect of flatness can be remarkably obtained.

上記第1の局面による窒化物半導体素子において、成長面を有する半導体層は、Alを含む窒化物半導体から構成されているのが好ましい。この場合、この半導体層のAl組成比は、量子井戸層のAl組成比よりも大きく、かつ、そのAl組成比が、0.20以上1.00以下であるのが好ましい。このように構成すれば、窒化物半導体層の結晶品質を向上させることができるとともに、活性層からの光がこの半導体層で吸収されるのを抑制することができる。なお、上記半導体層のAl組成比は、0.3以上であればより好ましく、0.5以上であればさらに好ましい。   In the nitride semiconductor device according to the first aspect, the semiconductor layer having a growth surface is preferably composed of a nitride semiconductor containing Al. In this case, the Al composition ratio of the semiconductor layer is preferably larger than the Al composition ratio of the quantum well layer, and the Al composition ratio is preferably 0.20 or more and 1.00 or less. If comprised in this way, while being able to improve the crystal quality of a nitride semiconductor layer, it can suppress that the light from an active layer is absorbed by this semiconductor layer. The Al composition ratio of the semiconductor layer is more preferably 0.3 or more, and further preferably 0.5 or more.

上記第1の局面による窒化物半導体素子において、好ましくは、上記活性層は、Alx2Iny2Ga1−x2−y2N(0<x2≦1、0≦y2≦1)の組成式で表される半導体からなる障壁層を含み、この障壁層のAl組成比x2が、量子井戸層のAl組成比よりも大きい。このように構成すれば、障壁層のバンドギャップが、量子井戸層のバンドギャップよりも大きくなる。 In the nitride semiconductor device according to the first aspect, preferably, the active layer is represented by a composition formula of Al x2 In y2 Ga 1-x2-y2 N (0 <x2 ≦ 1, 0 ≦ y2 ≦ 1). The Al composition ratio x2 of the barrier layer is larger than the Al composition ratio of the quantum well layer. If comprised in this way, the band gap of a barrier layer will become larger than the band gap of a quantum well layer.

この場合において、上記障壁層のAl組成比x2は、0.20≦x2≦1.00の範囲にあるのが好ましい。このように構成すれば、障壁層のバンドギャップが、量子井戸層のバンドギャップよりも大きくなり、効果的にキャリアを量子井戸に閉じ込めることができるとともに、活性層で発せられた光の吸収を抑制することができる。なお、上記障壁層のAl組成比x2は、0.3以上であればより好ましく、0.5以上であればさらに好ましい。   In this case, the Al composition ratio x2 of the barrier layer is preferably in the range of 0.20 ≦ x2 ≦ 1.00. With this configuration, the band gap of the barrier layer is larger than the band gap of the quantum well layer, so that carriers can be effectively confined in the quantum well and absorption of light emitted from the active layer is suppressed. can do. The Al composition ratio x2 of the barrier layer is more preferably 0.3 or more, and further preferably 0.5 or more.

また、上記障壁層がAlx2Iny2Ga1−x2−y2Nの組成式で表される半導体から構成され、上記量子井戸層が、Alx1Iny1Ga1−x1−y1N(0≦x1≦1、0≦y1≦1)の組成式で表される半導体から構成される場合、上記障壁層のIn組成比y2は、量子井戸層のIn組成比y1よりも小さく、かつ、0.00≦y2≦0.08の範囲にあるのが好ましい。すなわち、上記障壁層は、Inを含むように構成されていてもよいし、Inを含まないように構成されていてもよい。いずれの場合も、上記障壁層のバンドギャップが上記量子井戸層のバンドギャップよりも大きくなるように構成されていると良い。上記障壁層がInを含む場合、比較的低温で、平坦性に優れた障壁層を成長させることが可能となる。このため、成長炉(結晶成長装置)への温度負荷を有効に低減することができる。加えて、素子構造を形成する際に、歪みを制御するパラメータが増えるため、設計自由度を高めることもできる。また、In組成比y1を0.08以下とすることにより、平坦性に優れた結晶を容易に実現することができる。さらに、障壁層のIn組成比y2を、量子井戸層のIn組成比y1より小さくすることによって、上記障壁層のバンドギャップが上記量子井戸層のバンドギャップよりも大きくなるように構成される。このため、活性層における光吸収の影響を抑制することができる。一方、上記障壁層がInを含まない場合、このような量子井戸層を、a軸方向にオフ角度を有する面を成長面とする半導体層上に形成することによって、結晶品質の向上効果および平坦性の向上効果を、顕著に得ることができる。 The barrier layer is made of a semiconductor expressed by a composition formula of Al x2 In y2 Ga 1-x2-y2 N, and the quantum well layer is made of Al x1 In y1 Ga 1-x1-y1 N (0 ≦ x1). ≦ 1, 0 ≦ y1 ≦ 1), the In composition ratio y2 of the barrier layer is smaller than the In composition ratio y1 of the quantum well layer, and 0.00 It is preferable to be in the range of ≦ y2 ≦ 0.08. That is, the barrier layer may be configured to include In or may not be configured to include In. In either case, the band gap of the barrier layer is preferably configured to be larger than the band gap of the quantum well layer. When the barrier layer contains In, it is possible to grow a barrier layer excellent in flatness at a relatively low temperature. For this reason, the temperature load to the growth furnace (crystal growth apparatus) can be reduced effectively. In addition, when the element structure is formed, the number of parameters for controlling the distortion increases, so that the degree of freedom in design can be increased. In addition, by setting the In composition ratio y1 to 0.08 or less, a crystal having excellent flatness can be easily realized. Furthermore, the In composition ratio y2 of the barrier layer is made smaller than the In composition ratio y1 of the quantum well layer so that the band gap of the barrier layer becomes larger than the band gap of the quantum well layer. For this reason, the influence of the light absorption in an active layer can be suppressed. On the other hand, when the barrier layer does not contain In, such a quantum well layer is formed on the semiconductor layer whose growth surface is a surface having an off-angle in the a-axis direction, thereby improving the crystal quality and improving the flatness. The effect of improving the property can be obtained remarkably.

上記活性層が障壁層を含む構成において、上記障壁層は、AlGaNまたはAlInGaNから構成されているのが好ましい。   In the configuration in which the active layer includes a barrier layer, the barrier layer is preferably made of AlGaN or AlInGaN.

また、上記第1の局面による窒化物半導体素子において、上記量子井戸層は、AlGaNまたはAlInGaNから構成されているのが好ましい。   In the nitride semiconductor device according to the first aspect, the quantum well layer is preferably made of AlGaN or AlInGaN.

上記第1の局面による窒化物半導体素子において、半導体層の成長面上に、この成長面と接するように、AlN層が形成されていてもよい。このように、半導体層の成長面と接するようにAlN層を形成することにより、結晶性および平坦性に優れたAlN層を形成することができる。このため、このAlN層上に半導体層を積層することにより、AlN層上に積層される半導体層の結晶性および平坦性を向上させることができる。   In the nitride semiconductor device according to the first aspect, an AlN layer may be formed on the growth surface of the semiconductor layer so as to be in contact with the growth surface. Thus, by forming the AlN layer so as to be in contact with the growth surface of the semiconductor layer, an AlN layer having excellent crystallinity and flatness can be formed. For this reason, by laminating a semiconductor layer on the AlN layer, the crystallinity and flatness of the semiconductor layer laminated on the AlN layer can be improved.

上記第1の局面による窒化物半導体素子において、好ましくは、半導体層の成長面上に形成される窒化物半導体層は、活性層に対して半導体層側に形成されるn側窒化物半導体層と、活性層に対してn側窒化物半導体層とは反対側に形成されるp側窒化物半導体層とをさらに備え、n側窒化物半導体層が、GaN層を含まない構成とされている。このように構成すれば、良好な表面モフォロジーを得ることができる。   In the nitride semiconductor device according to the first aspect, preferably, the nitride semiconductor layer formed on the growth surface of the semiconductor layer includes an n-side nitride semiconductor layer formed on the semiconductor layer side with respect to the active layer. The active layer further includes a p-side nitride semiconductor layer formed on the opposite side of the n-side nitride semiconductor layer, and the n-side nitride semiconductor layer does not include a GaN layer. If comprised in this way, a favorable surface morphology can be obtained.

上記第1の局面による窒化物半導体素子において、活性層から放出される光の波長が、240nm以上360nm以下であるのが好ましい。このように構成すれば、紫外領域の光を発する、発光効率の高い発光素子を得ることができる。   In the nitride semiconductor device according to the first aspect, the wavelength of light emitted from the active layer is preferably 240 nm or more and 360 nm or less. If comprised in this way, the light emitting element which emits the light of an ultraviolet region and has high luminous efficiency can be obtained.

この場合において、活性層から放出される光の波長が260nm以上300nm以下であればより好ましい。   In this case, it is more preferable that the wavelength of light emitted from the active layer is 260 nm or more and 300 nm or less.

上記第1の局面による窒化物半導体素子において、成長面を有する半導体層は、AlGaN、AlInGaNおよびAlNのいずれかから構成されているのが好ましい。   In the nitride semiconductor device according to the first aspect, the semiconductor layer having a growth surface is preferably composed of any one of AlGaN, AlInGaN, and AlN.

また、上記第1の局面による窒化物半導体素子において、成長面を有する半導体層を構成する基板を備えていてもよい。この場合、上記基板は、AlGaN基板、AlInGaN基板およびAlN基板のいずれかから構成されているのが好ましい。このように構成すれば、基板上に形成される窒化物半導体層の結晶品質を向上させることができるとともに、窒化物半導体層の平坦性を向上させることができる。   The nitride semiconductor device according to the first aspect may further include a substrate constituting a semiconductor layer having a growth surface. In this case, the substrate is preferably composed of any one of an AlGaN substrate, an AlInGaN substrate, and an AlN substrate. If comprised in this way, while being able to improve the crystal quality of the nitride semiconductor layer formed on a board | substrate, the flatness of a nitride semiconductor layer can be improved.

上記第1の局面による窒化物半導体素子において、成長面を有する半導体層を構成する基板が、GaN基板から構成されていてもよい。このように、基板にGaN基板を用いれば、サファイア基板などとは異なり、基板が導電性を有するので、素子の設計自由度を高めることができる。また、基板にGaN基板を用いれば、サファイア基板を用いる場合に比べて、基板上に形成される窒化物半導体層との熱膨張係数差や格子定数差を小さくすることができる。   In the nitride semiconductor device according to the first aspect, the substrate constituting the semiconductor layer having the growth surface may be composed of a GaN substrate. As described above, when a GaN substrate is used as the substrate, unlike the sapphire substrate, the substrate has conductivity, so that the degree of freedom in designing the element can be increased. In addition, if a GaN substrate is used as the substrate, a difference in thermal expansion coefficient and a difference in lattice constant from the nitride semiconductor layer formed on the substrate can be reduced as compared with the case where a sapphire substrate is used.

上記第1の局面による窒化物半導体素子において、下地基板上に上記半導体層が形成されたテンプレート基板を備え、上記テンプレート基板上に、活性層を含む窒化物半導体層が形成された構成とすることもできる。   The nitride semiconductor device according to the first aspect includes a template substrate in which the semiconductor layer is formed on a base substrate, and a nitride semiconductor layer including an active layer is formed on the template substrate. You can also.

この発明の第2の局面による半導体光学装置は、上記第1の局面による窒化物半導体素子が搭載された半導体光学装置である。   A semiconductor optical device according to a second aspect of the present invention is a semiconductor optical device on which the nitride semiconductor element according to the first aspect is mounted.

以上のように、本発明によれば、発光効率を向上させることが可能な窒化物半導体素子、および、その窒化物半導体素子を備えた半導体光学装置を容易に得ることができる。   As described above, according to the present invention, it is possible to easily obtain a nitride semiconductor element capable of improving the light emission efficiency and a semiconductor optical device including the nitride semiconductor element.

また、本発明によれば、平坦性の良好な窒化物半導体層が形成された窒化物半導体素子、および、その窒化物半導体素子を備えた半導体光学装置を容易に得ることができる。   Furthermore, according to the present invention, a nitride semiconductor element in which a nitride semiconductor layer with good flatness is formed, and a semiconductor optical device including the nitride semiconductor element can be easily obtained.

窒化物半導体の結晶構造を説明するための模式図(ユニットセルを表した図)である。It is a schematic diagram (a figure showing a unit cell) for explaining a crystal structure of a nitride semiconductor. 窒化物半導体層の成長面のオフ角度を説明するための模式図である。It is a schematic diagram for demonstrating the off angle of the growth surface of a nitride semiconductor layer. 本発明の第1実施形態による窒化物半導体発光素子を示した断面図である。1 is a cross-sectional view illustrating a nitride semiconductor light emitting device according to a first embodiment of the present invention. 本発明の第1実施形態による窒化物半導体発光素子に用いられるテンプレート基板の断面図である。1 is a cross-sectional view of a template substrate used in a nitride semiconductor light emitting device according to a first embodiment of the present invention. 本発明の第1実施形態による窒化物半導体発光素子の活性層の構成を示した断面図である。FIG. 3 is a cross-sectional view illustrating a configuration of an active layer of the nitride semiconductor light emitting device according to the first embodiment of the present invention. 本発明の第1実施形態による半導体光学装置を模式的に示した断面図である。1 is a cross-sectional view schematically showing a semiconductor optical device according to a first embodiment of the present invention. 本発明の第2実施形態による窒化物半導体発光素子を示した断面図である。FIG. 6 is a cross-sectional view illustrating a nitride semiconductor light emitting device according to a second embodiment of the present invention. 本発明の第3実施形態による窒化物半導体発光素子の層構造を示した断面図である。It is sectional drawing which showed the layer structure of the nitride semiconductor light-emitting device by 3rd Embodiment of this invention. 本発明の第4実施形態による窒化物半導体発光素子を示した断面図である。FIG. 6 is a cross-sectional view illustrating a nitride semiconductor light emitting device according to a fourth embodiment of the present invention. 本発明の第4実施形態による窒化物半導体発光素子に用いられるテンプレート基板の断面図である。It is sectional drawing of the template board | substrate used for the nitride semiconductor light-emitting device by 4th Embodiment of this invention. 本発明の第5実施形態による窒化物半導体発光素子を示した断面図である。FIG. 7 is a cross-sectional view illustrating a nitride semiconductor light emitting device according to a fifth embodiment of the present invention. 本発明の第6実施形態による窒化物半導体発光素子を示した断面図である。FIG. 7 is a cross-sectional view showing a nitride semiconductor light emitting device according to a sixth embodiment of the present invention. 第6実施形態の変形例による窒化物半導体発光素子を示した断面図である。It is sectional drawing which showed the nitride semiconductor light-emitting device by the modification of 6th Embodiment. 実施例1による窒化物半導体発光素子を示した断面図である。1 is a cross-sectional view showing a nitride semiconductor light emitting device according to Example 1. FIG. 実施例1による窒化物半導体発光素子の活性層の構成を示した断面図である。3 is a cross-sectional view showing a configuration of an active layer of a nitride semiconductor light emitting device according to Example 1. FIG. 実施例2による窒化物半導体発光素子を示した断面図である。6 is a cross-sectional view showing a nitride semiconductor light emitting device according to Example 2. FIG. 実施例2による窒化物半導体発光素子の活性層の構成を示した断面図である。6 is a cross-sectional view showing a configuration of an active layer of a nitride semiconductor light emitting device according to Example 2. FIG. 実施例2による窒化物半導体発光素子の発光効率向上効果を確認するために用いた評価構造の断面図である。FIG. 6 is a cross-sectional view of an evaluation structure used for confirming the effect of improving the light emission efficiency of the nitride semiconductor light emitting device according to Example 2. 本発明の第7実施形態による半導体基板を示した断面図である。It is sectional drawing which showed the semiconductor substrate by 7th Embodiment of this invention.

本発明の具体的な実施形態を説明する前に、本願発明者らが種々検討を行うことによって得た知見について説明する。   Prior to describing specific embodiments of the present invention, knowledge obtained by various studies by the inventors will be described.

本願発明者らは、m面を成長面とする窒化物半導体層上に、Alを含む窒化物半導体層を成長させたところ、c面を成長面とする窒化物半導体上に、Alを含む窒化物半導体層を成長させた場合に比べて、結晶品質が向上することを見出した。これは、m面を成長面とする窒化物半導体層上の方が、c面を成長面とする窒化物半導体層上に比べて、結晶表面に到達するIII族原子のマイグレーションが延びたためであると推測される。   The inventors of the present application have grown a nitride semiconductor layer containing Al on a nitride semiconductor layer whose growth surface is m-plane, and then nitrided Al containing it on the nitride semiconductor whose growth surface is c-plane. It has been found that the crystal quality is improved as compared with the case where the physical semiconductor layer is grown. This is because the migration of group III atoms reaching the crystal surface is longer on the nitride semiconductor layer with the m-plane as the growth surface than on the nitride semiconductor layer with the c-plane as the growth surface. It is guessed.

この際、成長面上に成長される窒化物半導体層のAl組成比が大きいほど、m面に対して、少なくともa軸方向にオフ角度を有し、そのa軸方向のオフ角度が、c軸方向のオフ角度より大きくなるように構成されている成長面を用いると、上記の面以外の他の面(たとえば、c面)を用いたものと比較した場合、その結晶品質の向上効果が大きくなる傾向が見られた。具体的には、Alを含む窒化物半導体層のAl組成比が15%以上で、他の面(たとえば、c面)に対する結晶品質の向上効果が大きく、30%以上で非常に顕著となった。Al組成比が大きくなると、他の面(たとえば、c面)に対する結晶品質の向上効果が大きくなる理由としては、Alの拡散定数がGaの拡散定数に比べて小さいため、Al組成比を大きくすると、Al原子の影響が大きくなり、マイグレーションを延ばす効果が大きく現れるためであると推測される。   At this time, as the Al composition ratio of the nitride semiconductor layer grown on the growth surface is larger, the m-plane has an off angle in at least the a-axis direction, and the off-angle in the a-axis direction is c-axis. When a growth surface configured to be larger than the off-angle of the direction is used, the effect of improving the crystal quality is large when compared with a surface using a surface other than the above surface (for example, c-plane). The tendency to become was seen. Specifically, the Al composition ratio of the nitride semiconductor layer containing Al is 15% or more, and the effect of improving the crystal quality with respect to the other surface (for example, c-plane) is large. . As the Al composition ratio increases, the effect of improving the crystal quality with respect to other planes (for example, c-plane) is increased because the Al diffusion constant is smaller than the Ga diffusion constant. This is presumably because the influence of Al atoms is increased, and the effect of prolonging the migration appears greatly.

しかしながら、m面を成長面とする窒化物半導体層上に、Alを含む窒化物半導体層を成長させると、その成長表面に、ピラミッド状の凸部が発生するという不都合が生じる。このピラミッド状の凸部は、成長面上に成長される窒化物半導体層のAl組成比が大きいほど、顕著になる傾向にあった。具体的には、Al組成比が15%(0.15)より大きくなると、ピラミッド状の凸部が顕著にあらわれはじめ、成長表面の平坦性が悪化する。Al組成比が30%(0.30)以上になると、成長表面の平坦性がさらに悪化する。   However, when a nitride semiconductor layer containing Al is grown on a nitride semiconductor layer having an m-plane as a growth surface, there is a disadvantage that pyramidal protrusions are generated on the growth surface. The pyramidal protrusions tended to become more prominent as the Al composition ratio of the nitride semiconductor layer grown on the growth surface was larger. Specifically, when the Al composition ratio is greater than 15% (0.15), pyramidal protrusions begin to appear prominently, and the flatness of the growth surface deteriorates. When the Al composition ratio is 30% (0.30) or more, the flatness of the growth surface is further deteriorated.

このため、ピラミッド状の凸部によって、成長表面の凹凸が大きくなる。成長表面の凹凸が大きくなると、層厚のバラツキが大きくなるため、クラックの発生が誘発されるおそれがある。また、面内の層厚分布が悪化するため、層方向の素子抵抗がばらついたり、面内方向で電流注入が不均一になったりするなどの問題も生じる。このため、発光効率の低下、および、素子抵抗の増大などの問題が生じる。   For this reason, the unevenness of the growth surface is increased by the pyramidal protrusions. If the unevenness of the growth surface becomes large, the variation in the layer thickness becomes large, which may induce the generation of cracks. In addition, since the in-plane layer thickness distribution deteriorates, there are problems such as variations in element resistance in the layer direction and nonuniform current injection in the in-plane direction. For this reason, problems such as a decrease in luminous efficiency and an increase in element resistance occur.

このように、m面を成長面とする窒化物半導体層上に、Alを含む窒化物半導体層を成長させた場合、そのAl組成比を大きくすると、結晶品質は向上するものの、ピラミッド状の凸部の発生により、平坦性が低下するという問題が生じることを見出した。   As described above, when a nitride semiconductor layer containing Al is grown on a nitride semiconductor layer having an m-plane as a growth surface, increasing the Al composition ratio improves the crystal quality, but increases the pyramid shape. It has been found that there is a problem that the flatness is lowered due to the generation of the portion.

そこで、本願発明者らが、鋭意検討したところ、m面に対して少なくともa軸方向にオフ角度を有する面を成長面とすることにより、上記問題点を解決できることを見出した。すなわち、m面に対して少なくともa軸方向にオフ角度を有する面を成長面とする窒化物半導体層上に、Alを含む窒化物半導体層を成長させることにより、ピラミッド状の凸部を発生させることなく、結晶品質を向上させることが可能となることを見出した。この場合、a軸方向のオフ角度を、c軸方向のオフ角度より大きくすることにより、ピラミッド状の凸部の発生を効果的に抑制することが可能となる。   Thus, the inventors of the present application have made extensive studies and found that the above-mentioned problems can be solved by making a growth surface a surface having an off angle at least in the a-axis direction with respect to the m-plane. That is, a pyramid-shaped convex portion is generated by growing a nitride semiconductor layer containing Al on a nitride semiconductor layer whose growth surface is a surface having an off angle at least in the a-axis direction with respect to the m-plane. It has been found that the crystal quality can be improved without any problems. In this case, by making the off angle in the a-axis direction larger than the off angle in the c-axis direction, it is possible to effectively suppress the generation of pyramid-shaped convex portions.

また、窒化物半導体層の成長面を上記のように構成すれば、その成長面上に形成される窒化物半導体層のAl組成比を大きくすることにより、成長表面の良好な平坦性を維持しながら、結晶品質を向上させることが可能となることを見出した。そのため、このような成長面を有する窒化物半導体層は、Al組成比の高い窒化物半導体層を必要とする、紫外領域で発光する窒化物半導体発光素子に好適である。   Also, if the growth surface of the nitride semiconductor layer is configured as described above, it is possible to maintain good flatness of the growth surface by increasing the Al composition ratio of the nitride semiconductor layer formed on the growth surface. However, it has been found that the crystal quality can be improved. Therefore, the nitride semiconductor layer having such a growth surface is suitable for a nitride semiconductor light emitting element that emits light in the ultraviolet region, which requires a nitride semiconductor layer having a high Al composition ratio.

なお、結晶品質の向上効果が得られる理由としては、上記と同様、Alのマイグレーションが延びるためであると推測される。また、平坦性の向上効果が得られる理由としては、一つには、窒化物半導体層の成長面がm面に対して少なくともa軸方向にオフ角度を持つことで、III族原子のマイグレーションの方向が変化するためであると推測される。   The reason why the crystal quality improvement effect can be obtained is presumed to be because the migration of Al is extended as described above. One of the reasons why the flatness improvement effect can be obtained is that the growth surface of the nitride semiconductor layer has an off-angle at least in the a-axis direction with respect to the m-plane, thereby causing the migration of group III atoms. It is presumed that the direction changes.

したがって、上記のように構成することにより、結晶品質および平坦性を向上させることが可能となるため、発光効率を向上させることが可能となる。加えて、クラックの発生の抑制および素子抵抗の低減を実現可能となることが分かった。   Therefore, by configuring as described above, the crystal quality and flatness can be improved, and thus the light emission efficiency can be improved. In addition, it has been found that suppression of crack generation and reduction of element resistance can be realized.

さらに、本願発明者らが検討を進めた結果、m面に対して少なくともa軸方向にオフ角度を有する面を成長面とする窒化物半導体層を用いて、その成長面上に素子構造を形成する場合、p型窒化物半導体層の成長温度を低温化できることを見出した。   Furthermore, as a result of investigations by the inventors of the present application, an element structure is formed on the growth surface using a nitride semiconductor layer having a growth surface that has an off angle at least in the a-axis direction with respect to the m-plane. In this case, it has been found that the growth temperature of the p-type nitride semiconductor layer can be lowered.

具体的には、本願発明者らが、900℃より低い温度でp型窒化物半導体層を成長させて比較を行ったところ、極性面であるc面を成長面とする窒化物半導体層(たとえば、c面GaN基板)を用いた場合では、p型窒化物半導体層の表面に貫通転位などによる欠陥が多数発生することが確認された。この場合、表面に発生する欠陥の大きさも大きくなることが確認された。表面に発生する欠陥を観察する場合、通常は走査型電子顕微鏡(SEM)などを用いないと観察が困難となる。しかしながら、c面を成長面とするGaN基板を用いた場合には、200倍〜800倍程度の光学顕微鏡を用いた場合でも観察することが可能なほど大きな欠陥が発生する。これは、成長温度が低いために、原子のマイグレーションが抑制されて、結晶性が悪化するためであると考えられる。また、窒化物半導体は、n型伝導を示しやすい一方、p型伝導を示しにくい傾向がある。このため、窒化物半導体層を低温で成長させると、結晶性の悪化から、p型伝導を示さなくなる。特に、Alを含むAlGaN型窒化物半導体層などは、Alを含まないGaN型窒化物半導体層などと比べて高温の成長温度が要求される。加えて、Al組成比が高い場合には、結晶品質向上のために、1200℃程度の高温成長が要求される。   Specifically, when the inventors of the present invention have grown a p-type nitride semiconductor layer at a temperature lower than 900 ° C. and made a comparison, a nitride semiconductor layer having a c-plane which is a polar plane as a growth plane (for example, In the case of using a c-plane GaN substrate), it was confirmed that many defects due to threading dislocations occurred on the surface of the p-type nitride semiconductor layer. In this case, it was confirmed that the size of defects generated on the surface also increased. When observing defects generated on the surface, observation is usually difficult unless a scanning electron microscope (SEM) or the like is used. However, when a GaN substrate having a c-plane as a growth surface is used, a defect that is large enough to be observed even when an optical microscope with a magnification of about 200 to 800 times is used occurs. This is considered to be because the crystallinity deteriorates because the migration of atoms is suppressed because the growth temperature is low. Nitride semiconductors tend to exhibit n-type conduction, but tend to exhibit p-type conduction. For this reason, when the nitride semiconductor layer is grown at a low temperature, p-type conduction is not exhibited due to deterioration of crystallinity. In particular, an AlGaN type nitride semiconductor layer containing Al is required to have a higher growth temperature than a GaN type nitride semiconductor layer containing no Al. In addition, when the Al composition ratio is high, high-temperature growth at about 1200 ° C. is required to improve crystal quality.

これに対し、m面に対して少なくともa軸方向にオフ角度を有する面を成長面とする窒化物半導体層(たとえば、m面GaN基板など)を用いた場合、c面を成長面とする窒化物半導体層を用いた場合に比べて、平坦で、良好な結晶表面が観察された。また、電気特性を測定したところ、良好なp型伝導を示した。   On the other hand, when a nitride semiconductor layer (for example, an m-plane GaN substrate) having a plane having an off angle at least in the a-axis direction with respect to the m-plane as a growth plane is used, nitridation using the c-plane as a growth plane Compared with the case where the physical semiconductor layer was used, a flat and good crystal surface was observed. Moreover, when the electrical characteristics were measured, it showed good p-type conduction.

なお、このような効果が得られた理由としては、成長温度を低く設定した場合でも原子のマイグレーションが充分確保されたためであると考えられる。   The reason why such an effect is obtained is considered to be that migration of atoms is sufficiently ensured even when the growth temperature is set low.

以下、本発明を具体化した実施形態を図面に基づいて詳細に説明する。なお、以下の実施形態では、窒化物半導体素子の一例である窒化物半導体発光素子(発光ダイオード素子)に本発明を適用した例について説明する。また、以下の実施形態において、「窒化物半導体」とは、AlGaInN(0≦x≦1;0≦y≦1;0≦z≦1;x+y+z=1)からなる半導体を意味する。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments embodying the present invention will be described in detail with reference to the drawings. In the following embodiments, an example in which the present invention is applied to a nitride semiconductor light emitting element (light emitting diode element) which is an example of a nitride semiconductor element will be described. In the following embodiments, a “nitride semiconductor” refers to a semiconductor made of Al x Ga y In z N (0 ≦ x ≦ 1; 0 ≦ y ≦ 1; 0 ≦ z ≦ 1; x + y + z = 1). means.

(第1実施形態)
図1は、窒化物半導体の結晶構造を説明するための模式図である。図2は、窒化物半導体層の成長面のオフ角度を説明するための模式図である。図3は、本発明の第1実施形態による窒化物半導体発光素子を示した断面図である。図4〜図6は、本発明の第1実施形態による窒化物半導体発光素子を説明するための図である。まず、図1〜図6を参照して、本発明の第1実施形態による窒化物半導体発光素子500の構成について説明する。
(First embodiment)
FIG. 1 is a schematic diagram for explaining a crystal structure of a nitride semiconductor. FIG. 2 is a schematic diagram for explaining the off-angle of the growth surface of the nitride semiconductor layer. FIG. 3 is a cross-sectional view illustrating the nitride semiconductor light emitting device according to the first embodiment of the present invention. 4 to 6 are views for explaining the nitride semiconductor light emitting device according to the first embodiment of the present invention. First, the configuration of the nitride semiconductor light emitting device 500 according to the first embodiment of the present invention will be described with reference to FIGS.

第1実施形態による窒化物半導体発光素子500を構成する窒化物半導体は、図1に示すように、六方晶系の結晶構造を有している。この結晶構造において、六角柱とみなせる六方晶のc軸[0001]を法線とする面(六角柱の上面)をc面(0001)と呼び、六角柱の側壁面の各々をm面{1−100}と呼ぶ。窒化物半導体では、c軸方向に対称面が存在しないため、分極方向がc軸方向に沿っている。このため、c面は、+c軸側と−c軸側とで異なる性質を示す。すなわち、+c面((0001)面)と−c面((000−1)面)とは等価な面ではなく、化学的な性質も異なる。一方、m面は、c面に対して直角な結晶面であるため、m面の法線は、分極方向に対して直交している。このため、m面は、極性のない無極性面である。なお、上述のように、六角柱の側壁面の各々がm面となるため、m面は、6種類の面方位((1−100)、(10−10)、(01−10)、(−1100)、(−1010)、(0−110))で示されるが、これらの面方位は、結晶幾何学的に等価な面方位であるため、これらを総称して{1−100}と示す。   The nitride semiconductor constituting the nitride semiconductor light emitting device 500 according to the first embodiment has a hexagonal crystal structure as shown in FIG. In this crystal structure, a plane (upper surface of the hexagonal column) whose normal is the c-axis [0001] of the hexagonal crystal that can be regarded as a hexagonal column is called a c-plane (0001), and each side wall surface of the hexagonal column is an m-plane {1 -100}. In the nitride semiconductor, since there is no symmetry plane in the c-axis direction, the polarization direction is along the c-axis direction. For this reason, the c-plane exhibits different properties on the + c axis side and the −c axis side. That is, the + c plane ((0001) plane) and the −c plane ((000-1) plane) are not equivalent planes, and have different chemical properties. On the other hand, since the m-plane is a crystal plane perpendicular to the c-plane, the normal of the m-plane is orthogonal to the polarization direction. For this reason, the m-plane is a nonpolar plane with no polarity. As described above, since each of the side wall surfaces of the hexagonal column is an m-plane, the m-plane has six types of plane orientations ((1-100), (10-10), (01-10), ( −1100), (−1010), and (0−110)), these plane orientations are plane orientations equivalent to crystal geometry, and hence are collectively referred to as {1-100}. Show.

また、第1実施形態による窒化物半導体発光素子500は、図3および図4に示すように、成長面20aを有する窒化物半導体層20を有している。この窒化物半導体層20の成長面20aは、m面に対してa軸方向([11−20]方向)およびc軸方向(c軸[0001]方向)にオフ角度を有する面からなる。また、成長面20aにおけるa軸方向のオフ角度は、c軸方向のオフ角度よりも大きい角度に構成されている。なお、窒化物半導体層20は、本発明の「成長面を有する半導体層」の一例である。   In addition, the nitride semiconductor light emitting device 500 according to the first embodiment includes the nitride semiconductor layer 20 having the growth surface 20a, as shown in FIGS. The growth surface 20a of the nitride semiconductor layer 20 is a surface having off angles in the a-axis direction ([11-20] direction) and the c-axis direction (c-axis [0001] direction) with respect to the m-plane. Further, the off angle in the a-axis direction on the growth surface 20a is configured to be larger than the off-angle in the c-axis direction. The nitride semiconductor layer 20 is an example of the “semiconductor layer having a growth surface” in the present invention.

ここで、図2を参照して、成長面20aを有する窒化物半導体層20の一例としてGaN層を例にとり、a軸方向およびc軸方向のオフ角度についてより詳細に説明する。まず、m面に対して、a軸[11−20]方向およびc軸[0001]方向の2つの結晶軸方向を定義する。これらa軸およびc軸は、互いに垂直な関係となっているとともに、m軸に対しても互いに垂直な関係となっている。また、GaN層5の結晶軸ベクトルが層表面(成長面5a)の法線ベクトルと一致する場合(全ての方向に対してオフ角度が0になった場合)に、a軸方向、c軸方向、m軸方向と平行となる方向をそれぞれX方向、Y方向、Z方向とする。次に、Y方向の法線を持つ第1面、および、X方向の法線を持つ第2面を考える。そして、結晶軸ベクトルを第1面および第2面に投影したときに現れる結晶軸ベクトルを、それぞれ、第1投影ベクトルおよび第2投影ベクトルとする。このときの第1投影ベクトルと法線ベクトルとのなす角θaがa軸方向のオフ角度であり、第2投影ベクトルと法線ベクトルとのなす角θcがc軸方向のオフ角度である。なお、a軸方向のオフ角度は、+方向と−方向とで、結晶的にみて同じ表面状態になるため、+方向と−方向とで同じ特性を有する。このため、絶対値で記載することができる。一方、c軸方向は、+方向と−方向とで、Ga極性面が強くなる場合と、N極性面が強くなる場合とがあり、方向により特性が異なるため、+方向と−方向とを区別して記載する。   Here, with reference to FIG. 2, a GaN layer is taken as an example of the nitride semiconductor layer 20 having the growth surface 20a, and the off angles in the a-axis direction and the c-axis direction will be described in more detail. First, two crystal axis directions of an a-axis [11-20] direction and a c-axis [0001] direction are defined with respect to the m-plane. These a-axis and c-axis are perpendicular to each other, and are also perpendicular to the m-axis. Further, when the crystal axis vector of the GaN layer 5 matches the normal vector of the layer surface (growth surface 5a) (when the off-angle becomes 0 with respect to all directions), the a-axis direction and the c-axis direction The directions parallel to the m-axis direction are defined as an X direction, a Y direction, and a Z direction, respectively. Next, consider a first surface having a normal in the Y direction and a second surface having a normal in the X direction. The crystal axis vectors that appear when the crystal axis vector is projected onto the first surface and the second surface are defined as a first projection vector and a second projection vector, respectively. At this time, an angle θa formed by the first projection vector and the normal vector is an off angle in the a-axis direction, and an angle θc formed by the second projection vector and the normal vector is an off-angle in the c-axis direction. The off-angle in the a-axis direction has the same characteristics in the + direction and the − direction because the + direction and the − direction have the same surface state in terms of crystal. For this reason, it can describe with an absolute value. On the other hand, the c-axis direction is a + direction and a − direction, and there are cases where the Ga polar surface becomes stronger and the N polarity surface becomes stronger, and the characteristics differ depending on the direction. Separately described.

また、第1実施形態では、図4に示すように、上記窒化物半導体層20は、下地基板としての窒化物半導体基板10上に形成されている。この窒化物半導体基板10の成長面10aは、窒化物半導体層20の成長面20aと同様、m面に対してa軸方向およびc軸方向にオフ角度を有する面からなる。また、成長面10aにおけるa軸方向のオフ角度は、c軸方向のオフ角度より大きい角度に構成されている。そして、窒化物半導体層20と窒化物半導体基板10とにより、テンプレート基板30が構成される。   In the first embodiment, as shown in FIG. 4, the nitride semiconductor layer 20 is formed on a nitride semiconductor substrate 10 as a base substrate. Similar to the growth surface 20a of the nitride semiconductor layer 20, the growth surface 10a of the nitride semiconductor substrate 10 is a surface having off-angles in the a-axis direction and the c-axis direction with respect to the m-plane. Further, the off angle in the a-axis direction on the growth surface 10a is configured to be larger than the off-angle in the c-axis direction. A template substrate 30 is configured by the nitride semiconductor layer 20 and the nitride semiconductor substrate 10.

窒化物半導体基板10としては、たとえば、GaN基板、AlGaN基板、AlInGaN基板、AlN基板などを用いることができる。また、成長面20aを有する窒化物半導体層20は、Alを含む窒化物半導体(たとえば、AlGaN、AlInGaN、AlN)を用いて構成される。この場合、窒化物半導体層20のAl組成比は、後述する量子井戸層120a(図5参照)のAl組成比よりも大きく、かつ、0.20以上1.00以下の範囲にあるのが好ましい。また、窒化物半導体層20のAl組成比は、0.30以上であればより好ましく、0.50以上であればさらに好ましい。   As the nitride semiconductor substrate 10, for example, a GaN substrate, an AlGaN substrate, an AlInGaN substrate, an AlN substrate, or the like can be used. The nitride semiconductor layer 20 having the growth surface 20a is configured using a nitride semiconductor containing Al (for example, AlGaN, AlInGaN, AlN). In this case, the Al composition ratio of the nitride semiconductor layer 20 is preferably larger than the Al composition ratio of a quantum well layer 120a (see FIG. 5) described later and in the range of 0.20 or more and 1.00 or less. . The Al composition ratio of the nitride semiconductor layer 20 is more preferably 0.30 or more, and further preferably 0.50 or more.

窒化物半導体基板10にGaN基板を用いると、GaN基板は、サファイア基板などとは異なり、導電性を有するため、デバイス設計の自由度が高まる。また、サファイア基板などの異種基板を用いた場合と比べ、AlInGaN材料との熱膨張係数差や格子定数差が小さいため、AlInGaN層の形成に適する。ただし、GaN基板は、紫外光を吸収するため、光吸収を考慮した設計を必要とする。   When a GaN substrate is used as the nitride semiconductor substrate 10, the GaN substrate has conductivity unlike a sapphire substrate, so that the degree of freedom in device design is increased. In addition, compared to the case of using a different substrate such as a sapphire substrate, the difference in thermal expansion coefficient and lattice constant from the AlInGaN material is small, so that it is suitable for forming an AlInGaN layer. However, since the GaN substrate absorbs ultraviolet light, it needs to be designed in consideration of light absorption.

窒化物半導体基板10にAlGaN基板を用いると、AlGaN基板のAl組成比が、量子井戸層120a(図5参照)のAl組成比よりも高く設定されることで、光吸収の影響が抑制される。このため、GaN基板を用いる場合とは異なり、光吸収を考慮した設計が不要となり、素子構造の設計自由度が高くなる。さらに、発光素子を構成するAlInGaN材料と格子定数が近くなるように、AlGaN基板のAl組成比を調整すると、クラック抑制効果も期待できる。この場合、素子構造を構成する多層膜(窒化物半導体各層)のうち、最も層厚の大きい層の格子定数に近くするとよい。   When an AlGaN substrate is used as the nitride semiconductor substrate 10, the Al composition ratio of the AlGaN substrate is set higher than the Al composition ratio of the quantum well layer 120a (see FIG. 5), thereby suppressing the influence of light absorption. . For this reason, unlike the case of using a GaN substrate, the design in consideration of light absorption becomes unnecessary, and the design freedom of the element structure is increased. Furthermore, if the Al composition ratio of the AlGaN substrate is adjusted so that the lattice constant is close to that of the AlInGaN material constituting the light emitting element, a crack suppressing effect can also be expected. In this case, it is preferable that the multilayer constant (each nitride semiconductor layer) constituting the element structure be close to the lattice constant of the thickest layer.

また、窒化物半導体基板10にAlGaN基板を用いると、基板の格子定数の自由度が高まるため、発光素子を構成する窒化物半導体の設計自由度が高まる。   In addition, when an AlGaN substrate is used as the nitride semiconductor substrate 10, the degree of freedom of the lattice constant of the substrate is increased, so that the degree of freedom of design of the nitride semiconductor constituting the light emitting element is increased.

さらに、窒化物半導体基板10にAlN基板を用いると、AlGaN基板と同様の効果に加え、放熱性が向上するため、発光特性改善が期待できる。   Further, when an AlN substrate is used for the nitride semiconductor substrate 10, in addition to the same effect as that of the AlGaN substrate, the heat dissipation is improved, so that the light emission characteristics can be improved.

ここで、上記窒化物半導体層20の成長面20aにおいては、a軸方向のオフ角度およびc軸方向のオフ角度は、それぞれ、0.1度より大きい角度に構成されている。また、a軸方向のオフ角度は、0.1度より大きく、10度以下の角度に構成されていればより好ましい。1.0度より大きく、10度以下の角度に構成されていればさらに好ましい。また、窒化物半導体基板10の成長面10aにおいても、上記と同様に構成されていると好ましい。   Here, in the growth surface 20a of the nitride semiconductor layer 20, the off angle in the a-axis direction and the off angle in the c-axis direction are each configured to be larger than 0.1 degrees. Further, it is more preferable that the off-angle in the a-axis direction is configured to be greater than 0.1 degree and 10 degrees or less. More preferably, the angle is greater than 1.0 degree and 10 degrees or less. In addition, the growth surface 10a of the nitride semiconductor substrate 10 is preferably configured in the same manner as described above.

また、窒化物半導体層20の成長面20a上には、活性層120を含む窒化物半導体層200(層構造200)が形成されている。この窒化物半導体層200は、複数の半導体層が積層されることによって構成されており、n側窒化物半導体層210およびp側窒化物半導体層220を含んでいる。n側窒化物半導体層210およびp側窒化物半導体層220は、上記活性層120を挟むように形成されている。また、第1実施形態では、n側窒化物半導体層210にGaN層を含まない構成となっている。   A nitride semiconductor layer 200 (layer structure 200) including the active layer 120 is formed on the growth surface 20a of the nitride semiconductor layer 20. The nitride semiconductor layer 200 is configured by stacking a plurality of semiconductor layers, and includes an n-side nitride semiconductor layer 210 and a p-side nitride semiconductor layer 220. The n-side nitride semiconductor layer 210 and the p-side nitride semiconductor layer 220 are formed so as to sandwich the active layer 120. In the first embodiment, the n-side nitride semiconductor layer 210 does not include a GaN layer.

具体的には、図3に示すように、窒化物半導体層20の成長面20a上には、たとえば、約1.5μm〜約2.0μmの厚みを有するn型AlInGaN層110が形成されている。n型AlInGaN層110上には、上記活性層120が形成されている。活性層120上には、たとえば、約15nmの厚みを有するp型AlInGaNからなるキャリアブロック層130が形成されている。キャリアブロック層130上には、たとえば、約10nmの厚みを有するp型AlInGaN層140が形成されている。p型AlInGaN層140上には、たとえば、約50nmの厚みを有するp型AlInGaNからなるp型コンタクト層150が形成されている。なお、p型コンタクト層150は、AlGaNまたはGaNから構成されていてもよい。   Specifically, as shown in FIG. 3, an n-type AlInGaN layer 110 having a thickness of about 1.5 μm to about 2.0 μm is formed on the growth surface 20a of the nitride semiconductor layer 20, for example. . The active layer 120 is formed on the n-type AlInGaN layer 110. On the active layer 120, for example, a carrier block layer 130 made of p-type AlInGaN having a thickness of about 15 nm is formed. On the carrier block layer 130, for example, a p-type AlInGaN layer 140 having a thickness of about 10 nm is formed. On the p-type AlInGaN layer 140, for example, a p-type contact layer 150 made of p-type AlInGaN having a thickness of about 50 nm is formed. The p-type contact layer 150 may be made of AlGaN or GaN.

上記活性層120は、図5に示すように、障壁層120bと量子井戸層120aとが交互に積層された量子井戸構造を有している。活性層120を構成する量子井戸層120aは、Alx1Iny1Ga1−x1−y1N(0<x1≦1、0≦y1≦1)の組成式で表される半導体層から構成されている。また、障壁層120bは、Alx2Iny2Ga1−x2−y2N(0<x2≦1、0≦y2≦1)の組成式で表される半導体層から構成されており、そのAl組成比x2は、量子井戸層120aのAl組成比x1よりも大きい。 As shown in FIG. 5, the active layer 120 has a quantum well structure in which barrier layers 120b and quantum well layers 120a are alternately stacked. The quantum well layer 120a constituting the active layer 120 is composed of a semiconductor layer represented by a composition formula of Al x1 In y1 Ga 1-x1-y1 N (0 <x1 ≦ 1, 0 ≦ y1 ≦ 1). . The barrier layer 120b is composed of a semiconductor layer represented by a composition formula of Al x2 In y2 Ga 1-x2-y2 N (0 <x2 ≦ 1, 0 ≦ y2 ≦ 1), and the Al composition ratio x2 is larger than the Al composition ratio x1 of the quantum well layer 120a.

上記量子井戸層120aのAl組成比x1は、0.15≦x1≦0.90の範囲にあるのが好ましく、0.30≦x1≦1.00の範囲にあればより好ましい。0.50≦x1≦1.00の範囲にあればさらに好ましい。また、In組成比y1は、0.00≦y1≦0.12の範囲にあるのが好ましい。   The Al composition ratio x1 of the quantum well layer 120a is preferably in the range of 0.15 ≦ x1 ≦ 0.90, and more preferably in the range of 0.30 ≦ x1 ≦ 1.00. More preferably, it is in the range of 0.50 ≦ x1 ≦ 1.00. The In composition ratio y1 is preferably in the range of 0.00 ≦ y1 ≦ 0.12.

障壁層120bのAl組成比x2は、0.20≦x2≦1.00の範囲にあるのが好ましい。また、障壁層120bのAl組成比x2は、0.30≦x2≦1.00の範囲にあればより好ましい。0.50≦x2≦1.00の範囲にあればさらに好ましい。In組成比y2は、0.00≦y2≦0.08の範囲にあるのが好ましい。   The Al composition ratio x2 of the barrier layer 120b is preferably in the range of 0.20 ≦ x2 ≦ 1.00. The Al composition ratio x2 of the barrier layer 120b is more preferably in the range of 0.30 ≦ x2 ≦ 1.00. More preferably, it is in the range of 0.50 ≦ x2 ≦ 1.00. The In composition ratio y2 is preferably in the range of 0.00 ≦ y2 ≦ 0.08.

また、量子井戸層120aは、Inを含むAlInGaNから構成されていてもよいし、Inを含まないAlGaNから構成されていてもよい。同様に、障壁層120bも、Inを含むAlInGaNから構成されていてもよいし、Inを含まないAlGaNから構成されていてもよい。障壁層120bがInを含む場合、そのIn組成比y2は、量子井戸層120aのIn組成比y1より小さくなるように構成されているのが好ましい。   The quantum well layer 120a may be made of AlInGaN containing In or may be made of AlGaN not containing In. Similarly, the barrier layer 120b may be made of AlInGaN containing In or may be made of AlGaN not containing In. When the barrier layer 120b contains In, the In composition ratio y2 is preferably configured to be smaller than the In composition ratio y1 of the quantum well layer 120a.

なお、n型AlInGaN層110のAl組成比およびIn組成比は、障壁層120bと同じに設定されていてもよい。n型AlInGaN層110と障壁層120bとの組成比は異なっていてもよいが、上記のように同じに設定されていると、界面での格子不整合差がなくなるため好ましい。また、組成が異なる場合は、n型AlInGaN層110のバンドギャップが障壁層120bのバンドギャップよりも大きくなるように構成されているとよい。このように構成されていると、キャリアを活性層120に効果的に閉じ込めることが可能となる。   Note that the Al composition ratio and the In composition ratio of the n-type AlInGaN layer 110 may be set to be the same as those of the barrier layer 120b. Although the composition ratio of the n-type AlInGaN layer 110 and the barrier layer 120b may be different, it is preferable to set the same as described above because the lattice mismatch difference at the interface is eliminated. When the compositions are different, the band gap of the n-type AlInGaN layer 110 is preferably configured to be larger than the band gap of the barrier layer 120b. With such a configuration, carriers can be effectively confined in the active layer 120.

また、p型AlInGaN層140のAl組成比およびIn組成比は、n型AlInGaN層110と同様、障壁層120bと同じに設定されていてもよい。p型AlInGaN層140と障壁層120bとの組成比は異なっていてもよい。   Further, the Al composition ratio and the In composition ratio of the p-type AlInGaN layer 140 may be set to be the same as those of the barrier layer 120b, similarly to the n-type AlInGaN layer 110. The composition ratio of the p-type AlInGaN layer 140 and the barrier layer 120b may be different.

また、第1実施形態では、図3に示すように、窒化物半導体発光素子500が、いわゆる横型構造の発光ダイオード素子に構成されている。このため、テンプレート基板30上に形成された窒化物半導体層200(層構造200)の一部が、ドライエッチングなどによって、p型コンタクト層150からn型AlInGaN層110の途中の深さまで掘り込まれている。そして、掘り込まれた部分の底面(n型AlInGaN層110)に、n側電極170が形成されている。このn側電極170は、たとえば、Al電極、または、基板側からAg層、Cu層が順次積層された多層構造のAg/Cu電極からなる。一方、p型コンタクト層150上には、p側電極160が形成されている。このp側電極160は、たとえば、p型コンタクト層150側からNi層(図示せず)およびAu層(図示せず)が順に積層された多層構造のNi/Au電極からなる。これにより、第1実施形態では、テンプレート基板30(窒化物半導体層20)の上面側(成長面20a側)に、p側電極160とn側電極170とが形成された状態となっている。なお、電極に用いられた金属は、一例にすぎず、上記の例に限定されない。   In the first embodiment, as shown in FIG. 3, the nitride semiconductor light emitting element 500 is configured as a light emitting diode element having a so-called lateral structure. For this reason, a part of the nitride semiconductor layer 200 (layer structure 200) formed on the template substrate 30 is dug up to a depth in the middle of the n-type AlInGaN layer 110 from the p-type contact layer 150 by dry etching or the like. ing. An n-side electrode 170 is formed on the bottom surface of the dug portion (n-type AlInGaN layer 110). The n-side electrode 170 is made of, for example, an Al electrode or an Ag / Cu electrode having a multilayer structure in which an Ag layer and a Cu layer are sequentially stacked from the substrate side. On the other hand, a p-side electrode 160 is formed on the p-type contact layer 150. The p-side electrode 160 is composed of, for example, a Ni / Au electrode having a multilayer structure in which an Ni layer (not shown) and an Au layer (not shown) are sequentially laminated from the p-type contact layer 150 side. Thus, in the first embodiment, the p-side electrode 160 and the n-side electrode 170 are formed on the upper surface side (growth surface 20a side) of the template substrate 30 (nitride semiconductor layer 20). In addition, the metal used for the electrode is only an example, and is not limited to the above example.

このように、第1実施形態による窒化物半導体発光素子500では、量子井戸層120aを、Alを含む窒化物半導体から構成することによって、紫外光(深紫外光)を発光する発光ダイオード素子に構成されている。なお、活性層120から放出される光の波長は、240nm以上360nm以下であるのが好ましく、250nm以上320nm以下であればより好ましい。また、260nm以上300nm以下であればさらに好ましい。活性層120から放出される光の波長が240nm以上では量子井戸層120aや障壁層120bなどのヘテロ界面のエネルギー差がある程度大きく、キャリアの閉じ込め効果が大きくなる。また、光の波長が360nm以下では、活性層120の材料をAlInGaNから構成されるため好ましい。また、光の波長が250nm以上では、活性層120とp型コンタクト層150との間に設けられるキャリアブロック層130の障壁を、量子井戸層120aに対して比較的高く設定できるため、キャリア閉じ込め効果が大きくなる。また、光の波長が320nm以下では、量子井戸層120aや障壁層120bのAl組成比が30%程度より高くなり、他の面(たとえば、c面)に対する結晶品質の向上効果が大きくなる。活性層120から発せられる光の波長が、260nm以上300nm以下の範囲にあれば、キャリア閉じ込め効果などがより効果的に得られる。   As described above, in the nitride semiconductor light emitting device 500 according to the first embodiment, the quantum well layer 120a is formed of a nitride semiconductor containing Al, thereby forming a light emitting diode device that emits ultraviolet light (deep ultraviolet light). Has been. The wavelength of light emitted from the active layer 120 is preferably 240 nm or more and 360 nm or less, and more preferably 250 nm or more and 320 nm or less. Moreover, it is more preferable if it is 260 nm or more and 300 nm or less. When the wavelength of light emitted from the active layer 120 is 240 nm or more, the energy difference between the heterointerfaces such as the quantum well layer 120a and the barrier layer 120b is large to some extent, and the carrier confinement effect is increased. Moreover, it is preferable that the wavelength of light is 360 nm or less because the material of the active layer 120 is made of AlInGaN. In addition, when the wavelength of light is 250 nm or more, the barrier of the carrier block layer 130 provided between the active layer 120 and the p-type contact layer 150 can be set relatively high with respect to the quantum well layer 120a. Becomes larger. In addition, when the wavelength of light is 320 nm or less, the Al composition ratio of the quantum well layer 120a and the barrier layer 120b becomes higher than about 30%, and the effect of improving the crystal quality with respect to other surfaces (for example, c-plane) becomes large. When the wavelength of light emitted from the active layer 120 is in the range of 260 nm to 300 nm, the carrier confinement effect and the like can be obtained more effectively.

また、上記のように構成された窒化物半導体発光素子500は、図6に示すように、キャンタイプのパッケージ1000aに搭載されて、半導体光学装置1000に構成される。   Further, the nitride semiconductor light emitting device 500 configured as described above is mounted on a can-type package 1000a and configured in the semiconductor optical device 1000 as shown in FIG.

第1実施形態では、上記のように、窒化物半導体層20の成長面20aを、m面に対して、a軸方向およびc軸方向にオフ角度を有する面から構成し、かつ、a軸方向のオフ角度をc軸方向のオフ角度より大きくすることによって、成長面20a上に形成される窒化物半導体各層110〜150の結晶品質を向上させることができる。このため、窒化物半導体発光素子500の発光効率を向上させることができる。また、上記のように構成すれば、m面を成長面とする窒化物半導体層上にAlを含む窒化物半導体層を形成した際に観察された、ピラミッド状の凸部の発生を効果的に抑制することができる。このため、良好な表面モフォロジーを得ることができ、窒化物半導体各層110〜150の平坦性を向上させることができる。これにより、面内層厚分布を均一化することができるので、面内層厚分布が不均一になることに起因する、クラックの発生、素子抵抗のバラツキ、電流注入の不均一などを抑制することもできる。   In the first embodiment, as described above, the growth surface 20a of the nitride semiconductor layer 20 is configured from a surface having off-angles in the a-axis direction and the c-axis direction with respect to the m-plane, and in the a-axis direction. By making the off angle larger than the off angle in the c-axis direction, the crystal quality of each of the nitride semiconductor layers 110 to 150 formed on the growth surface 20a can be improved. Therefore, the light emission efficiency of the nitride semiconductor light emitting device 500 can be improved. Further, if configured as described above, it is possible to effectively generate the pyramidal protrusions observed when the nitride semiconductor layer containing Al is formed on the nitride semiconductor layer whose growth surface is the m-plane. Can be suppressed. Therefore, a good surface morphology can be obtained, and the flatness of each nitride semiconductor layer 110-150 can be improved. As a result, the in-plane layer thickness distribution can be made uniform, so that the generation of cracks, variation in element resistance, non-uniformity in current injection, etc., caused by the non-uniform in-plane layer thickness distribution can be suppressed. it can.

なお、上記成長面20aを有する窒化物半導体層20を用いることにより、その成長面20a上に形成されるAlを含む窒化物半導体各層110〜150の平坦性および結晶性を向上させることができるので、活性層120のみならず、n型AlInGaN層110、キャリアブロック層130、p型AlInGaN層140およびp型コンタクト層150においても、平坦性および結晶性を向上させることができる。   Note that by using the nitride semiconductor layer 20 having the growth surface 20a, the flatness and crystallinity of each of the nitride semiconductor layers 110 to 150 containing Al formed on the growth surface 20a can be improved. Further, not only the active layer 120 but also the n-type AlInGaN layer 110, the carrier block layer 130, the p-type AlInGaN layer 140, and the p-type contact layer 150 can improve flatness and crystallinity.

また、n型AlInGaN層110、キャリアブロック層130、p型AlInGaN層140およびp型コンタクト層150は、そのAl組成比が、0.20以上1.00以下であるのが好ましい。キャリアブロック層130においては、そのAl組成比は、障壁層120bのAl組成比x2よりも大きく、かつ、0.50以上1.00以下の範囲にあるのが好ましい。また、キャリアブロック層130のAl組成比は、0.70以上1.00以下の範囲にあればより好ましい。キャリアブロック層130をこのように構成すれば、効果的に、キャリアを活性層120に閉じ込めることができる。   The n-type AlInGaN layer 110, the carrier block layer 130, the p-type AlInGaN layer 140, and the p-type contact layer 150 preferably have an Al composition ratio of 0.20 to 1.00. In the carrier block layer 130, the Al composition ratio is preferably larger than the Al composition ratio x2 of the barrier layer 120b and in the range of 0.50 to 1.00. The Al composition ratio of the carrier block layer 130 is more preferably in the range of 0.70 or more and 1.00 or less. If the carrier block layer 130 is configured in this manner, carriers can be effectively confined in the active layer 120.

また、第1実施形態では、窒化物半導体層20の成長面20aにおいて、a軸方向のオフ角度を0.1度より大きい角度とすることによって、結晶品質および平坦性を容易に向上させることができる。また、a軸方向のオフ角度を0.1度より大きい角度とすることにより、結晶品質および平坦性をより向上させることができる。なお、a軸方向のオフ角度が大きくなるにしたがい、Inの取り込み量が減少する傾向があるため、成長面20a上にInを含む窒化物半導体層(たとえば、AlInGaN層)を形成する場合には、原料効率などの観点から、a軸方向のオフ角度の絶対値は、上記のように、10度以下であるのが好ましい。このように、成長面20aにおけるa軸方向のオフ角度を、0.1度より大きく10度以下の範囲とすることによって、AlInGaN層から構成される窒化物半導体各層110〜150の表面モフォロジーを良好にすることができる。すなわち、表面モフォロジーの改善効果が得られる。また、窒化物半導体発光素子500の動作電圧を低減することもできる。   In the first embodiment, the crystal quality and flatness can be easily improved by setting the off-angle in the a-axis direction to an angle larger than 0.1 degree on the growth surface 20a of the nitride semiconductor layer 20. it can. Moreover, crystal quality and flatness can be further improved by setting the off angle in the a-axis direction to an angle larger than 0.1 degree. As the off angle in the a-axis direction increases, the amount of In taken in tends to decrease. Therefore, when a nitride semiconductor layer containing In (for example, an AlInGaN layer) is formed on the growth surface 20a. From the viewpoint of raw material efficiency, the absolute value of the off angle in the a-axis direction is preferably 10 degrees or less as described above. As described above, by setting the off angle in the a-axis direction on the growth surface 20a to be in the range of greater than 0.1 degrees and less than or equal to 10 degrees, the surface morphology of each of the nitride semiconductor layers 110 to 150 composed of the AlInGaN layer is improved. Can be. That is, the effect of improving the surface morphology is obtained. In addition, the operating voltage of the nitride semiconductor light emitting device 500 can be reduced.

また、本願発明者らの検討によれば、上記構成を有する窒化物半導体層20の成長面20a上に、Alを含む窒化物半導体各層を形成する場合、そのAl組成比が大きいほど、m面に対して、少なくともa軸方向にオフ角度を有し、そのa軸方向のオフ角度が、c軸方向のオフ角度より大きくなるように構成されている成長面を用いると、上記の面以外の他の面(たとえば、c面)を用いたものに対する、その結晶品質の向上効果が大きくなる。また、上記m面の規定外のオフ角を有する面(たとえば、a軸方向にオフ角度を有さない面や、c軸方向のオフ角度がa軸方向のオフ角度よりも大きい面など)を用いたものに対する、平坦性の向上効果が大きくなる。具体的には、Al組成比が15%(0.15)以上で、オフ角度の影響がより現れる。これにより、上記m面の規定外のオフ角を有する面(たとえば、a軸方向にオフ角度を有さない面や、c軸方向のオフ角度がa軸方向のオフ角度よりも大きい面など)を用いたものに対する、表面改善効果が大きくなり、発光効率が向上する効果が大きくなる。また、Al組成比が30%(0.30)以上で、オフ角度の影響とともに、マイグレーションの影響が大きくなる。このため、他の面(たとえば、c面)に対する結晶品質の向上効果が大きくなる。また、上記m面の規定外のオフ角を有する面(たとえば、a軸方向にオフ角度を有さない面や、c軸方向のオフ角度がa軸方向のオフ角度よりも大きい面など)を用いたものに対する表面改善効果がより大きくなり、発光効率が向上する効果が顕著になる。さらに、Al組成比が50%(0.50)以上で、他の面(たとえば、c面)に対する結晶品質の向上効果が大きくなる。さらに、上記m面の規定外のオフ角を有する面(たとえば、a軸方向にオフ角度を有さない面や、c軸方向のオフ角度がa軸方向のオフ角度よりも大きい面など)を用いたものに対する表面改善効果がさらに大きくなる。   Further, according to the study by the inventors of the present application, when each nitride semiconductor layer containing Al is formed on the growth surface 20a of the nitride semiconductor layer 20 having the above configuration, the larger the Al composition ratio, the larger the m plane. On the other hand, when a growth surface that has an off angle in at least the a-axis direction and is configured so that the off-angle in the a-axis direction is larger than the off-angle in the c-axis direction is used. The effect of improving the crystal quality with respect to those using other surfaces (for example, c-plane) is increased. In addition, a surface having an off-angle outside the specified range of the m-plane (for example, a surface having no off-angle in the a-axis direction or a surface having an off-angle in the c-axis direction larger than the off-angle in the a-axis direction). The improvement effect of the flatness with respect to what was used becomes large. Specifically, when the Al composition ratio is 15% (0.15) or more, the influence of the off angle appears more. As a result, a surface having an off-angle outside the specified m-plane (for example, a surface having no off-angle in the a-axis direction, a surface having an off-angle in the c-axis direction larger than the off-angle in the a-axis direction, etc.) The effect of improving the surface with respect to the material using is increased, and the effect of improving the light emission efficiency is increased. In addition, when the Al composition ratio is 30% (0.30) or more, the influence of migration increases along with the influence of the off angle. For this reason, the improvement effect of the crystal quality with respect to another surface (for example, c surface) becomes large. In addition, a surface having an off-angle outside the specified range of the m-plane (for example, a surface having no off-angle in the a-axis direction or a surface having an off-angle in the c-axis direction larger than the off-angle in the a-axis direction). The effect of improving the surface with respect to the used one becomes larger, and the effect of improving the luminous efficiency becomes remarkable. Further, when the Al composition ratio is 50% (0.50) or more, the effect of improving the crystal quality with respect to other surfaces (for example, c-plane) becomes large. Furthermore, a surface having an off-angle outside the specified m-plane (for example, a surface having no off-angle in the a-axis direction or a surface having an off-angle in the c-axis direction larger than the off-angle in the a-axis direction). The surface improvement effect on the used one is further increased.

このため、量子井戸層120aのAl組成比x1を、0.15(15%)以上とすることにより、量子井戸層120aの結晶品質および平坦性の向上効果を大きくすることができる。また、量子井戸層120aのAl組成比x1を、0.30(30%)以上とすれば、量子井戸層120aの結晶品質および平坦性の向上効果をより大きくすることができ、Al組成比x1を、0.50(50%)以上とすれば、量子井戸層120aの結晶品質および平坦性向上効果をさらに大きくすることができる。   Therefore, the effect of improving the crystal quality and flatness of the quantum well layer 120a can be increased by setting the Al composition ratio x1 of the quantum well layer 120a to 0.15 (15%) or more. If the Al composition ratio x1 of the quantum well layer 120a is 0.30 (30%) or more, the crystal quality and flatness improvement effect of the quantum well layer 120a can be further increased, and the Al composition ratio x1 Is 0.50 (50%) or more, the crystal quality and flatness improvement effect of the quantum well layer 120a can be further increased.

また、量子井戸層120aのAl組成比x1を、0.90(90%)以下とすることにより、量子井戸層120aと障壁層120bとのエネルギー差や、キャリアブロック層130とのエネルギー差をある程度確保することができる。これにより、キャリア閉じ込めが可能となる。   In addition, by setting the Al composition ratio x1 of the quantum well layer 120a to 0.90 (90%) or less, the energy difference between the quantum well layer 120a and the barrier layer 120b and the energy difference between the carrier block layer 130 to some extent. Can be secured. Thereby, carrier confinement becomes possible.

また、障壁層120bのAl組成比x2を、量子井戸層120aのAl組成比x1よりも大きく、かつ、0.20(20%)以上1.00(100%)以下とすることにより、上記障壁層120bのバンドギャップが上記量子井戸層120aのバンドギャップよりも大きくなるように構成されるために、効果的にキャリアを量子井戸に閉じ込めることができる。加えて、活性層120からの光の吸収を抑制することができる。また、障壁層120bのAl組成比x2を、0.30(30%)以上とすれば、障壁層120bの結晶品質および平坦性をより向上させることができ、Al組成比x1を、0.50(50%)以上とすれば、障壁層120bの結晶品質および平坦性をさらに向上させることができる。   The barrier layer 120b has an Al composition ratio x2 that is greater than the Al composition ratio x1 of the quantum well layer 120a and is 0.20 (20%) or more and 1.00 (100%) or less. Since the band gap of the layer 120b is configured to be larger than the band gap of the quantum well layer 120a, carriers can be effectively confined in the quantum well. In addition, absorption of light from the active layer 120 can be suppressed. If the Al composition ratio x2 of the barrier layer 120b is 0.30 (30%) or more, the crystal quality and flatness of the barrier layer 120b can be further improved, and the Al composition ratio x1 is 0.50. If it is (50%) or more, the crystal quality and flatness of the barrier layer 120b can be further improved.

なお、障壁層120bのAl組成比x2およびIn組成比y2は、障壁層120bと窒化物半導体層20との間に形成されたn側窒化物半導体層210のうち、障壁層120bと隣接する層の組成と同じ組成とするとより好ましい。このように構成すれば、界面での格子不整合差を低減することができる。   The Al composition ratio x2 and the In composition ratio y2 of the barrier layer 120b are the layers adjacent to the barrier layer 120b in the n-side nitride semiconductor layer 210 formed between the barrier layer 120b and the nitride semiconductor layer 20. It is more preferable that the composition is the same as the composition. With this configuration, the lattice mismatch difference at the interface can be reduced.

また、窒化物半導体発光素子500を構成する層構造200(窒化物半導体各層、素子構造)は、有機金属化学気相成長法(MOCVD法)や分子ビーム成長法(MBE法)などのエピタキシャル成長法(結晶成長法)を用いて形成することができる。   The layer structure 200 (nitride semiconductor layers, element structure) constituting the nitride semiconductor light emitting device 500 is formed by an epitaxial growth method such as metal organic chemical vapor deposition (MOCVD method) or molecular beam growth method (MBE method). Crystal growth method).

ここで、Al組成比が高いAlGaN層やAlN層を形成する場合、III族原子のマイグレーションを延ばして結晶品質を向上させるために、MOCVD法を用いた場合、成長温度を1200℃以上の高い温度に設定することが多い。しかしながら、1200℃を超える温度領域では、結晶成長装置(MOCVD装置)の温度負荷が大きくなる。   Here, when an AlGaN layer or an AlN layer having a high Al composition ratio is formed, a growth temperature of 1200 ° C. or higher is used when the MOCVD method is used in order to improve the crystal quality by extending the migration of group III atoms. Often set to. However, in the temperature region exceeding 1200 ° C., the temperature load of the crystal growth apparatus (MOCVD apparatus) becomes large.

これに対し、第1実施形態では、窒化物半導体層20の成長面20aを上記のように構成することによって、従来用いられている温度領域でも結晶品質を向上させることができる。また、従来用いられている温度領域より低温度領域でも、適切なマイグレーションが制御できるため、低温度化が可能となる。このため、結晶成長装置(MOCVD装置)に加わる温度負荷を低減することができる。また、Gaの蒸発を抑制できる温度領域での成長も可能となる。加えて、従来用いられている成長温度よりも低い温度(たとえば、約1000度)で成長を行った場合でも、平坦性の劣化を抑制することができる。   In contrast, in the first embodiment, by configuring the growth surface 20a of the nitride semiconductor layer 20 as described above, the crystal quality can be improved even in a conventionally used temperature region. In addition, since appropriate migration can be controlled even in a temperature range lower than the conventionally used temperature range, the temperature can be lowered. For this reason, the temperature load applied to the crystal growth apparatus (MOCVD apparatus) can be reduced. In addition, growth in a temperature range where Ga evaporation can be suppressed is also possible. In addition, even when the growth is performed at a temperature lower than the conventionally used growth temperature (for example, about 1000 degrees), it is possible to suppress the deterioration of flatness.

また、上記量子井戸層120aを、Inを含む窒化物半導体層(たとえば、AlInGaN層)から構成すれば、より低温で平坦性に優れた層を形成することが可能となる。このため、結晶成長装置への温度負荷を考慮すると、上記量子井戸層120aは、AlとInとを含む窒化物半導体層(たとえば、AlInGaN層)とするのが好ましい。また、このように、量子井戸層120aを、AlとInとを含む窒化物半導体層(たとえば、AlInGaN層)から構成することにより、歪みを制御するパラメータが1つ増えるため、設計自由度を高めることもできる。また、In組成比yを12%(0.12)以下とすることで、平坦性に優れた結晶を実現することができる。   Further, if the quantum well layer 120a is composed of a nitride semiconductor layer containing In (for example, an AlInGaN layer), a layer having excellent flatness can be formed at a lower temperature. Therefore, considering the temperature load on the crystal growth apparatus, the quantum well layer 120a is preferably a nitride semiconductor layer containing Al and In (for example, an AlInGaN layer). In addition, since the quantum well layer 120a is composed of a nitride semiconductor layer containing Al and In (for example, an AlInGaN layer) as described above, one parameter for controlling strain is increased, thereby increasing the degree of freedom in design. You can also In addition, when the In composition ratio y is 12% (0.12) or less, a crystal having excellent flatness can be realized.

一方、上記量子井戸層120aは、Inを含まない窒化物半導体層(たとえば、AlGaN層)から構成することもできる。このように構成すれば、結晶品質の向上効果および平坦性の向上効果をより大きくすることができる。すなわち、上記成長面20aを有する窒化物半導体層20を用いた場合、その成長面20a上に、Inを含まない窒化物半導体層(たとえば、AlGaN層)を成長させることによって、結晶品質の向上効果および平坦性の向上効果をより顕著に得ることができる。また、量子井戸層120aをAlGaN層から構成することで、発光素子の動作電圧低減効果も得られるため好ましい。加えて、Inの使用量を減らすこともできるため、生産コストの観点からも好ましい。   On the other hand, the quantum well layer 120a may be formed of a nitride semiconductor layer (for example, an AlGaN layer) that does not contain In. If comprised in this way, the improvement effect of crystal quality and the improvement effect of flatness can be enlarged more. That is, when the nitride semiconductor layer 20 having the growth surface 20a is used, the effect of improving the crystal quality is obtained by growing a nitride semiconductor layer (for example, an AlGaN layer) not containing In on the growth surface 20a. In addition, the flatness improvement effect can be obtained more remarkably. In addition, it is preferable to configure the quantum well layer 120a from an AlGaN layer because an effect of reducing the operating voltage of the light emitting element can be obtained. In addition, the amount of In used can be reduced, which is preferable from the viewpoint of production cost.

また、障壁層120bを、Inを含む窒化物半導体層(たとえば、AlInGaN層)から構成すれば、量子井戸層120aと同様、より低温で平坦性に優れた層を形成することが可能となる。このため、結晶成長装置への温度負荷を考慮すると、上記障壁層120bは、AlとInとを含む窒化物半導体層(たとえば、AlInGaN層)とするのが好ましい。
また、このように、障壁層120bを、AlとInとを含む窒化物半導体層(たとえば、AlInGaN層)から構成することにより、歪みを制御するパラメータが1つ増えるため、設計自由度を高めることもできる。なお、In組成比yを8%(0.80)以下とすることで、平坦性に優れた結晶を実現することができる。
Further, if the barrier layer 120b is composed of a nitride semiconductor layer containing In (for example, an AlInGaN layer), it is possible to form a layer having excellent flatness at a lower temperature like the quantum well layer 120a. Therefore, considering the temperature load on the crystal growth apparatus, the barrier layer 120b is preferably a nitride semiconductor layer containing Al and In (for example, an AlInGaN layer).
In addition, since the barrier layer 120b is composed of a nitride semiconductor layer containing Al and In (for example, an AlInGaN layer), the number of parameters for controlling strain is increased, thereby increasing the degree of freedom in design. You can also. In addition, the crystal | crystallization excellent in flatness is realizable by making In composition ratio y into 8% (0.80) or less.

また、上記障壁層120bは、Inを含まない窒化物半導体層(たとえば、AlGaN層)から構成することもできる。このように構成すれば、上記量子井戸層120aと同様、結晶品質の向上効果および平坦性の向上効果をより大きくすることができる。また、量子井戸層120aとともに、障壁層120bもAlGaN層から構成すれば、発光素子の動作電圧低減効果を効果的に得ることができるので好ましい。   Further, the barrier layer 120b can be formed of a nitride semiconductor layer (for example, an AlGaN layer) that does not contain In. If comprised in this way, the improvement effect of crystal quality and the improvement effect of flatness can be enlarged more like the said quantum well layer 120a. Further, it is preferable that the barrier layer 120b as well as the quantum well layer 120a is made of an AlGaN layer because an effect of reducing the operating voltage of the light emitting element can be effectively obtained.

また、第1実施形態では、n側窒化物半導体層210にGaN層を含まないように構成することによって、平坦性の低下を抑制することができる。すなわち、m面に対して、a軸方向およびc軸方向にオフ角度を有し、かつ、a軸方向のオフ角度がc軸方向のオフ角度より大きい面を成長面20aとする窒化物半導体層20上に、故意に不純物をドーピングしないGaN層、もしくは、n型不純物(たとえばSi)をドーピングしたn型GaN層を、1.0μm程度の厚みで形成すると、結晶表面が非常に荒れる現象が観察される。一方、故意にp型不純物(たとえばMg)をドーピングしたp型GaN層では、平坦な表面を実現できる。この現象は、上記構成を有する成長面特有の現象である。このため、n型GaN層またはi型GaN層を形成しないように構成することによって、結晶表面の荒れを抑制することができるため、これによっても、平坦性を向上させることができる。また、GaN層は、紫外領域の光を吸収するため、GaN層を設けないように構成することによって、活性層120で発せられた光の吸収を抑制することができる。   Moreover, in 1st Embodiment, the fall of flatness can be suppressed by comprising so that the n side nitride semiconductor layer 210 may not contain a GaN layer. That is, a nitride semiconductor layer having a growth surface 20a having an off-angle in the a-axis direction and the c-axis direction with respect to the m-plane and the off-angle in the a-axis direction being larger than the off-angle in the c-axis direction When a GaN layer that is not intentionally doped with impurities or an n-type GaN layer doped with n-type impurities (for example, Si) is formed with a thickness of about 1.0 μm on 20, a phenomenon that the crystal surface becomes very rough is observed. Is done. On the other hand, in a p-type GaN layer intentionally doped with a p-type impurity (for example, Mg), a flat surface can be realized. This phenomenon is a phenomenon peculiar to the growth surface having the above configuration. For this reason, since the n-type GaN layer or the i-type GaN layer is configured not to be formed, it is possible to suppress the roughness of the crystal surface, and this can also improve the flatness. In addition, since the GaN layer absorbs light in the ultraviolet region, absorption of light emitted from the active layer 120 can be suppressed by configuring the GaN layer so as not to be provided.

なお、窒化物半導体基板10にGaN基板を用いた場合、GaN基板は紫外光を吸収するため、一般的な基板の剥離技術を用いて、GaN基板を剥離(除去)するのが好ましい。   In addition, when a GaN substrate is used for the nitride semiconductor substrate 10, the GaN substrate absorbs ultraviolet light. Therefore, it is preferable to peel (remove) the GaN substrate using a general substrate peeling technique.

(第2実施形態)
図7は、本発明の第2実施形態による窒化物半導体発光素子を示した断面図である。次に、図5および図7を参照して、本発明の第2実施形態による窒化物半導体発光素子600について説明する。なお、図7において、対応する構成要素には同一の符号を付すことにより、重複する説明は適宜省略する。
(Second Embodiment)
FIG. 7 is a cross-sectional view illustrating a nitride semiconductor light emitting device according to a second embodiment of the present invention. A nitride semiconductor light emitting device 600 according to the second embodiment of the present invention is now described with reference to FIGS. In FIG. 7, corresponding components are denoted by the same reference numerals, and redundant description is omitted as appropriate.

この第2実施形態の窒化物半導体発光素子600は、図7に示すように、いわゆる縦型構造の発光ダイオード素子に構成されている。具体的には、窒化物半導体基板10の裏面上に、n側電極170が形成されおり、p型コンタクト層150上に、p側電極160が形成されている。   As shown in FIG. 7, the nitride semiconductor light emitting device 600 of the second embodiment is configured as a so-called vertical structure light emitting diode device. Specifically, the n-side electrode 170 is formed on the back surface of the nitride semiconductor substrate 10, and the p-side electrode 160 is formed on the p-type contact layer 150.

縦型構造の場合、テンプレート基板30は導電性基板から構成されるため、テンプレート基板30を構成する窒化物半導体基板10には、たとえば、GaN基板、AlGaN基板、AlInGaN基板などの導電性基板を用いるのが好ましい。   In the case of the vertical structure, since the template substrate 30 is composed of a conductive substrate, a conductive substrate such as a GaN substrate, an AlGaN substrate, or an AlInGaN substrate is used as the nitride semiconductor substrate 10 constituting the template substrate 30. Is preferred.

窒化物半導体基板10にGaN基板を用いると、GaN基板は、サファイア基板などとは異なり、導電性を有するため、デバイス設計の自由度が高まる。また、サファイア基板などの異種基板を用いた場合と比べ、AlInGaN材料との熱膨張係数差や格子定数差が小さいため、AlInGaN層の形成に適する。ただし、GaN基板は、紫外光を吸収するため、光吸収を考慮した設計を必要とする。   When a GaN substrate is used as the nitride semiconductor substrate 10, the GaN substrate has conductivity unlike a sapphire substrate, so that the degree of freedom in device design is increased. In addition, compared to the case of using a different substrate such as a sapphire substrate, the difference in thermal expansion coefficient and lattice constant from the AlInGaN material is small, so that it is suitable for forming an AlInGaN layer. However, since the GaN substrate absorbs ultraviolet light, it needs to be designed in consideration of light absorption.

窒化物半導体基板10にAlGaN基板を用いると、AlGaN基板のAl組成比が、量子井戸層120a(図5参照)のAl組成比よりも高く設定されることで、光吸収の影響が抑制されて、GaN基板を用いる場合とは異なり、光吸収を考慮した設計が不要となる。このため、素子構造の設計自由度が高くなる。さらに、発光素子を構成するAlInGaN材料と格子定数が近くなるように、AlGaN基板のAl組成比を調整すると、クラック抑制効果も期待できる。この場合、素子構造を構成する多層膜(窒化物半導体各層)のうち、最も層厚の大きい層の格子定数に近くするとよい。   When an AlGaN substrate is used as the nitride semiconductor substrate 10, the Al composition ratio of the AlGaN substrate is set higher than the Al composition ratio of the quantum well layer 120a (see FIG. 5), thereby suppressing the influence of light absorption. Unlike the case of using a GaN substrate, the design considering light absorption becomes unnecessary. For this reason, the design freedom of the element structure is increased. Furthermore, if the Al composition ratio of the AlGaN substrate is adjusted so that the lattice constant is close to that of the AlInGaN material constituting the light emitting element, a crack suppressing effect can also be expected. In this case, it is preferable that the multilayer constant (each nitride semiconductor layer) constituting the element structure be close to the lattice constant of the thickest layer.

また、窒化物半導体基板10にAlGaN基板を用いると、基板の格子定数の自由度が高まるため、発光素子を構成する窒化物半導体の設計自由度が高まる。   In addition, when an AlGaN substrate is used as the nitride semiconductor substrate 10, the degree of freedom of the lattice constant of the substrate is increased, so that the degree of freedom of design of the nitride semiconductor constituting the light emitting element is increased.

なお、窒化物半導体基板10が導電性を示す場合、窒化物半導体基板10の成長面10a上に形成される窒化物半導体層20(テンプレート基板30を構成する窒化物半導体層20)は、導電性の観点から、AlGaNもしくはAlInGaNから構成されているとよい。AlGaNやAlInGaNは、AlNに比べて、比較的良好な導電性を示すため、窒化物半導体層200(層構造200(素子構造))の上下に電極を形成して、縦型構造の窒化物半導体発光素子600を実現することが可能となる。   When nitride semiconductor substrate 10 exhibits conductivity, nitride semiconductor layer 20 (nitride semiconductor layer 20 constituting template substrate 30) formed on growth surface 10a of nitride semiconductor substrate 10 is conductive. From this point of view, it may be made of AlGaN or AlInGaN. Since AlGaN and AlInGaN exhibit relatively good conductivity compared to AlN, electrodes are formed above and below the nitride semiconductor layer 200 (layer structure 200 (element structure)) to form a nitride semiconductor having a vertical structure. The light emitting element 600 can be realized.

また、テンプレート基板30上に形成される層構造200(窒化物半導体各層110〜150(窒化物半導体層200))は、上記第1実施形態と同様、AlInGaNから構成されていてもよいし、上記第1実施形態とは異なり、AlGaNから構成されていてもよい。また、AlInGaNとAlGaNとが混在された構成であってもよい。たとえば、活性層120をAlGaN層から構成する場合、活性層120を挟む、n側窒化物半導体層210およびp側窒化物半導体層220も、AlGaN層から構成されていると好ましい。   The layer structure 200 (nitride semiconductor layers 110 to 150 (nitride semiconductor layer 200)) formed on the template substrate 30 may be made of AlInGaN as in the first embodiment. Unlike the first embodiment, it may be made of AlGaN. Further, a configuration in which AlInGaN and AlGaN are mixed may be used. For example, when the active layer 120 is composed of an AlGaN layer, it is preferable that the n-side nitride semiconductor layer 210 and the p-side nitride semiconductor layer 220 sandwiching the active layer 120 are also composed of an AlGaN layer.

なお、窒化物半導体基板10にAlN基板を用いることや、窒化物半導体層20をAlN層から構成することも可能である。その場合、AlN基板やAlN層を剥離(除去)すれば、縦型構造の窒化物半導体発光素子を作製することが可能となる。   It is also possible to use an AlN substrate for the nitride semiconductor substrate 10 or to configure the nitride semiconductor layer 20 from an AlN layer. In that case, if the AlN substrate or the AlN layer is peeled (removed), a nitride semiconductor light emitting element having a vertical structure can be manufactured.

第2実施形態のその他の構成および効果は、上記第1実施形態と同様である。   Other configurations and effects of the second embodiment are the same as those of the first embodiment.

(第3実施形態)
図8は、本発明の第3実施形態による窒化物半導体発光素子の層構造を示した断面図である。次に、図8を参照して、本発明の第3実施形態による窒化物半導体発光素子について説明する。
(Third embodiment)
FIG. 8 is a sectional view showing a layer structure of a nitride semiconductor light emitting device according to the third embodiment of the present invention. Next, a nitride semiconductor light emitting device according to a third embodiment of the present invention will be described with reference to FIG.

この第3実施形態による窒化物半導体発光素子は、図8に示すように、テンプレート基板30を構成する窒化物半導体層20が、GaN層21から構成されている。また、第3実施形態では、上記GaN層21(窒化物半導体層20)の厚みが、0.7μm以下の厚みに形成されている。なお、上記GaN層21(窒化物半導体層20)の厚みは、0.5μm以下であるのがより好ましく、0.2μm以下であればさらに好ましい。   In the nitride semiconductor light emitting device according to the third embodiment, the nitride semiconductor layer 20 constituting the template substrate 30 is composed of a GaN layer 21 as shown in FIG. In the third embodiment, the GaN layer 21 (nitride semiconductor layer 20) has a thickness of 0.7 μm or less. The thickness of the GaN layer 21 (nitride semiconductor layer 20) is more preferably 0.5 μm or less, and even more preferably 0.2 μm or less.

上述したように、m面に対して、a軸方向およびc軸方向にオフ角度を有し、かつ、a軸方向のオフ角度がc軸方向のオフ角度より大きい面を成長面とする窒化物半導体層(窒化物半導体基板)上に、故意に不純物をドーピングしないGaN層、もしくは、n型不純物(たとえばSi)をドーピングしたn型GaN層を、1.0μm程度の厚みで形成すると、結晶表面が非常に荒れる現象が観察される。一方、故意にp型不純物(たとえばMg)をドーピングしたp型GaN層では、平坦な表面を実現できる。この現象は、上記構成を有する成長面特有の現象である。そのため、窒化物半導体基板10の成長面10a上に、窒化物半導体層20として、1.0μm程度のGaN層を形成した場合、結晶表面に荒れが発生するおそれがある。   As described above, with respect to the m-plane, a nitride having an off-angle in the a-axis direction and the c-axis direction, and a growth surface having a plane in which the off-angle in the a-axis direction is larger than the off-angle in the c-axis direction When a GaN layer not intentionally doped with impurities or an n-type GaN layer doped with n-type impurities (for example, Si) is formed on a semiconductor layer (nitride semiconductor substrate) to a thickness of about 1.0 μm, the crystal surface A very rough phenomenon is observed. On the other hand, in a p-type GaN layer intentionally doped with a p-type impurity (for example, Mg), a flat surface can be realized. This phenomenon is a phenomenon peculiar to the growth surface having the above configuration. Therefore, when a GaN layer having a thickness of about 1.0 μm is formed as the nitride semiconductor layer 20 on the growth surface 10 a of the nitride semiconductor substrate 10, the crystal surface may be roughened.

一方、窒化物半導体基板10の成長面10a上に、窒化物半導体層20として、GaN層を形成する場合でも、その厚みを小さくすることによって、オフ角度による影響(表面荒れ)を小さくすることが可能となる。この場合、上記GaN層21(窒化物半導体層20)の厚みを0.5μm以下とすれば、その影響をより小さくすることができる。また、上記GaN層21(窒化物半導体層20)の厚みを0.2μm以下とすれば、その影響をさらに小さくすることができる。   On the other hand, even when a GaN layer is formed as the nitride semiconductor layer 20 on the growth surface 10a of the nitride semiconductor substrate 10, the influence (surface roughness) due to the off angle can be reduced by reducing the thickness. It becomes possible. In this case, if the thickness of the GaN layer 21 (nitride semiconductor layer 20) is 0.5 μm or less, the influence can be further reduced. If the thickness of the GaN layer 21 (nitride semiconductor layer 20) is 0.2 μm or less, the influence can be further reduced.

なお、テンプレート基板30の成長面20a上に形成される素子構造(窒化物半導体各層110〜150(窒化物半導体層200))は、上記第1および第2実施形態と同様である。また、第3実施形態による窒化物半導体発光素子は、縦型構造および横型構造のいずれであってもよい。その際、n側電極およびp側電極は、上記第1および第2実施形態で示した電極と同様の構成とすることができる。   The element structure (nitride semiconductor layers 110 to 150 (nitride semiconductor layer 200)) formed on the growth surface 20a of the template substrate 30 is the same as in the first and second embodiments. In addition, the nitride semiconductor light emitting device according to the third embodiment may have either a vertical structure or a horizontal structure. At that time, the n-side electrode and the p-side electrode can have the same configuration as the electrodes shown in the first and second embodiments.

また、第3実施形態の効果は、上記第1および第2実施形態と同様である。   The effects of the third embodiment are the same as those of the first and second embodiments.

(第4実施形態)
図9は、本発明の第4実施形態による窒化物半導体発光素子を示した断面図である。図10は、本発明の第4実施形態による窒化物半導体発光素子に用いられるテンプレート基板の断面図である。次に、図9および図10を参照して、本発明の第4実施形態による窒化物半導体発光素子700について説明する。なお、各図において、対応する構成要素には同一の符号を付すことにより、重複する説明は適宜省略する。
(Fourth embodiment)
FIG. 9 is a cross-sectional view illustrating a nitride semiconductor light emitting device according to a fourth embodiment of the present invention. FIG. 10 is a cross-sectional view of a template substrate used in the nitride semiconductor light emitting device according to the fourth embodiment of the present invention. Next, a nitride semiconductor light emitting device 700 according to a fourth embodiment of the present invention will be described with reference to FIGS. In addition, in each figure, the same code | symbol is attached | subjected to a corresponding component, and the overlapping description is abbreviate | omitted suitably.

この第4実施形態では、図9および図10に示すように、テンプレート基板30を構成する下地基板710が、窒化物半導体基板以外の基板から構成されている。具体的には、第4実施形態では、下地基板710が、たとえば、サファイア基板、SiC基板、Si基板などから構成されている。   In the fourth embodiment, as shown in FIGS. 9 and 10, the base substrate 710 constituting the template substrate 30 is composed of a substrate other than the nitride semiconductor substrate. Specifically, in the fourth embodiment, the base substrate 710 is composed of, for example, a sapphire substrate, a SiC substrate, a Si substrate, or the like.

下地基板710の成長面710a上には、第1窒化物半導体層720が形成されている。この第1窒化物半導体層720は、たとえば、AlN層、AlGaN層またはAlInGaN層などから構成されている。この第1窒化物半導体層720は、AlN層から構成されているとより好ましい。また、第1窒化物半導体層720の成長面720aは、上記第1〜第3実施形態と同様、m面に対してa軸方向およびc軸方向にオフ角度を有し、かつ、a軸方向のオフ角度がc軸方向のオフ角度より大きい面からなる。なお、a軸方向のオフ角度は、0.1度より大きく、10度以下の角度に構成されていればより好ましい。1.0度より大きく、10度以下の角度に構成されていればさらに好ましい。   A first nitride semiconductor layer 720 is formed on the growth surface 710 a of the base substrate 710. The first nitride semiconductor layer 720 is composed of, for example, an AlN layer, an AlGaN layer, an AlInGaN layer, or the like. The first nitride semiconductor layer 720 is more preferably composed of an AlN layer. Further, the growth surface 720a of the first nitride semiconductor layer 720 has off-angles in the a-axis direction and the c-axis direction with respect to the m-plane, as in the first to third embodiments, and the a-axis direction. Is formed of a surface whose off angle is larger than the off angle in the c-axis direction. In addition, it is more preferable if the off angle in the a-axis direction is configured to be greater than 0.1 degrees and 10 degrees or less. More preferably, the angle is greater than 1.0 degree and 10 degrees or less.

また、第4実施形態では、第1窒化物半導体層720の成長面720a上に、第2窒化物半導体層730がさらに形成されている。この第2窒化物半導体層730は、たとえば、AlN層、AlGaN層またはAlInGaN層などから構成されている。なお、第1窒化物半導体層720および第2窒化物半導体層730は、それぞれ、本発明の「成長面を有する半導体層」の一例である。   In the fourth embodiment, the second nitride semiconductor layer 730 is further formed on the growth surface 720 a of the first nitride semiconductor layer 720. The second nitride semiconductor layer 730 is composed of, for example, an AlN layer, an AlGaN layer, an AlInGaN layer, or the like. Each of the first nitride semiconductor layer 720 and the second nitride semiconductor layer 730 is an example of the “semiconductor layer having a growth surface” in the present invention.

m面に対してa軸方向およびc軸方向にオフ角度を有し、かつ、a軸方向のオフ角度がc軸方向のオフ角度より大きい面からなる成長面720a上に形成される窒化物半導体層(第2窒化物半導体層730)は、そのAl組成比が大きいほど、他の面に対する結晶性および平坦性の向上効果を大きくすることができる。このため、第2窒化物半導体層730をAlN層とすることにより、結晶品質および平坦性の向上効果が大きくなる。   Nitride semiconductor formed on growth surface 720a having an off-angle in the a-axis direction and the c-axis direction with respect to the m-plane and having an off-angle in the a-axis direction larger than the off-angle in the c-axis direction The higher the Al composition ratio of the layer (second nitride semiconductor layer 730), the greater the effect of improving crystallinity and flatness with respect to other surfaces. For this reason, the improvement effect of crystal quality and flatness becomes large by making the 2nd nitride semiconductor layer 730 into an AlN layer.

また、第1窒化物半導体層720の成長面720a上に形成された第2窒化物半導体層730の成長面730aも、成長面720aと同様、m面に対してa軸方向およびc軸方向にオフ角度を有し、かつ、a軸方向のオフ角度がc軸方向のオフ角度より大きい面からなる。   Further, the growth surface 730a of the second nitride semiconductor layer 730 formed on the growth surface 720a of the first nitride semiconductor layer 720 is also in the a-axis direction and the c-axis direction with respect to the m-plane, like the growth surface 720a. The surface has an off angle and the off angle in the a-axis direction is larger than the off angle in the c-axis direction.

また、テンプレート基板30の成長面730a上には、上記第1〜第3実施形態と同様の素子構造(窒化物半導体各層110〜150(窒化物半導体層200))が形成されている。なお、窒化物半導体各層110〜150は、AlInGaNから構成されていてもよいし、AlGaNから構成されていてもよい。   Further, on the growth surface 730 a of the template substrate 30, the same element structure (nitride semiconductor layers 110 to 150 (nitride semiconductor layer 200)) as in the first to third embodiments is formed. Each of the nitride semiconductor layers 110 to 150 may be made of AlInGaN or AlGaN.

第4実施形態では、上記のように、サファイア基板やSiC基板、Si基板などの下地基板710上に形成された窒化物半導体テンプレートの成長面730aを、m面に対してa軸方向およびc軸方向にオフ角度を有し、かつ、a軸方向のオフ角度がc軸方向のオフ角度より大きい面とすることによって、この成長面730a上に形成される窒化物半導体各層110〜150の結晶品質および平坦性を向上させることができる。このため、窒化物半導体発光素子を作製した際に、その発光効率を向上させることができる。   In the fourth embodiment, as described above, the growth surface 730a of the nitride semiconductor template formed on the base substrate 710 such as the sapphire substrate, the SiC substrate, or the Si substrate is set to the a-axis direction and the c-axis with respect to the m-plane. The crystal quality of each of the nitride semiconductor layers 110 to 150 formed on the growth surface 730a is such that the off-angle in the direction and the off-angle in the a-axis direction are larger than the off-angle in the c-axis direction. Further, the flatness can be improved. For this reason, when the nitride semiconductor light emitting device is manufactured, the light emission efficiency can be improved.

なお、第4実施形態におけるテンプレート基板30は、第2窒化物半導体層730を有さない構成とすることもできる。   Note that the template substrate 30 in the fourth embodiment may be configured without the second nitride semiconductor layer 730.

また、下地基板710にサファイア基板を用いる場合、図9に示すように、窒化物半導体発光素子700を横型構造とすることができる。また、第1窒化物半導体層720および第2窒化物半導体層730の少なくとも一方をAlN層から構成した場合、AlN層は、AlGaN層やAlInGaN層などに比べて、導電性が劣るため、図9に示すように、窒化物半導体発光素子700を横型構造にするとよい。   Further, when a sapphire substrate is used as the base substrate 710, the nitride semiconductor light emitting device 700 can have a lateral structure as shown in FIG. Further, when at least one of the first nitride semiconductor layer 720 and the second nitride semiconductor layer 730 is composed of an AlN layer, the AlN layer is inferior in conductivity as compared to an AlGaN layer, an AlInGaN layer, or the like. As shown in FIG. 4, the nitride semiconductor light emitting device 700 is preferably a lateral structure.

一方、テンプレート基板30が導電性を有する場合、窒化物半導体発光素子700を縦型構造にすることもできる。   On the other hand, when the template substrate 30 has conductivity, the nitride semiconductor light emitting device 700 can have a vertical structure.

第4実施形態のその他の構成および効果は、上記第1および第2実施形態と同様である。   Other configurations and effects of the fourth embodiment are the same as those of the first and second embodiments.

(第5実施形態)
図11は、本発明の第5実施形態による窒化物半導体発光素子を示した断面図である。次に、図11を参照して、本発明の第5実施形態による窒化物半導体発光素子800について説明する。なお、図11において、対応する構成要素には同一の符号を付すことにより、重複する説明は適宜省略する。
(Fifth embodiment)
FIG. 11 is a cross-sectional view illustrating a nitride semiconductor light emitting device according to a fifth embodiment of the present invention. Next, a nitride semiconductor light emitting device 800 according to a fifth embodiment of the present invention will be described with reference to FIG. Note that, in FIG. 11, corresponding components are denoted by the same reference numerals, and redundant description is omitted as appropriate.

この第5実施形態では、図11に示すように、窒化物半導体基板10の成長面10a上に、直接、層構造200(窒化物半導体各層110〜150)が形成されている。この窒化物半導体基板10は、たとえば、GaN基板、AlGaN基板、AlInGaN基板、AlN基板などから構成されている。また、その成長面10aは、上記第1〜第4実施形態と同様、m面に対してa軸方向およびc軸方向にオフ角度を有し、かつ、a軸方向のオフ角度がc軸方向のオフ角度より大きい面からなる。a軸方向のオフ角度は、0.1度より大きく、10度以下の角度に構成されていればより好ましい。1.0度より大きく、10度以下の角度に構成されていればさらに好ましい。なお、第5実施形態における窒化物半導体基板10は、本発明の「成長面を有する半導体層」の一例である。   In the fifth embodiment, as shown in FIG. 11, the layer structure 200 (the nitride semiconductor layers 110 to 150) is formed directly on the growth surface 10 a of the nitride semiconductor substrate 10. The nitride semiconductor substrate 10 is composed of, for example, a GaN substrate, an AlGaN substrate, an AlInGaN substrate, an AlN substrate, or the like. The growth surface 10a has off-angles in the a-axis direction and the c-axis direction with respect to the m-plane, and the off-angle in the a-axis direction is the c-axis direction, as in the first to fourth embodiments. The surface is larger than the off angle. It is more preferable that the off angle in the a-axis direction is configured to be greater than 0.1 degree and 10 degrees or less. More preferably, the angle is greater than 1.0 degree and 10 degrees or less. The nitride semiconductor substrate 10 in the fifth embodiment is an example of the “semiconductor layer having a growth surface” in the present invention.

また、窒化物半導体基板10の成長面10a上には、上記第1〜第4実施形態と同様の素子構造(窒化物半導体各層110〜150)が形成されている。なお、窒化物半導体基板10が導電性基板から構成されている場合、図11に示したように、窒化物半導体発光素子800を縦型構造とすることができる。また、窒化物半導体基板10がAlN基板から構成されている場合、AlN基板は、GaN基板やAlGaN基板、AlInGaN基板などと比べて、導電性に劣るため、窒化物半導体発光素子を横型構造にするとよい。   Further, on the growth surface 10 a of the nitride semiconductor substrate 10, the same element structure (nitride semiconductor layers 110 to 150) as in the first to fourth embodiments is formed. When nitride semiconductor substrate 10 is made of a conductive substrate, nitride semiconductor light emitting element 800 can have a vertical structure as shown in FIG. Further, when the nitride semiconductor substrate 10 is composed of an AlN substrate, the AlN substrate is inferior in conductivity compared to a GaN substrate, an AlGaN substrate, an AlInGaN substrate, etc. Good.

第5実施形態では、上記のように、窒化物半導体基板10の成長面10aを、m面に対してa軸方向およびc軸方向にオフ角度を有し、かつ、a軸方向のオフ角度がc軸方向のオフ角度より大きい面とすることによって、この成長面10a上に形成される窒化物半導体各層110〜150の結晶品質および平坦性を向上させることができる。このため、窒化物半導体発光素子800を作製した際に、その発光効率を向上させることができる。   In the fifth embodiment, as described above, the growth surface 10a of the nitride semiconductor substrate 10 has off-angles in the a-axis direction and the c-axis direction with respect to the m-plane, and the off-angle in the a-axis direction is By making the surface larger than the off-angle in the c-axis direction, the crystal quality and flatness of the nitride semiconductor layers 110 to 150 formed on the growth surface 10a can be improved. For this reason, when the nitride semiconductor light emitting device 800 is manufactured, the light emission efficiency can be improved.

第5実施形態のその他の構成および効果は、上記第1および第2実施形態と同様である。   Other configurations and effects of the fifth embodiment are the same as those of the first and second embodiments.

(第6実施形態)
図12は、本発明の第6実施形態による窒化物半導体発光素子を示した断面図である。次に、図12を参照して、本発明の第6実施形態による窒化物半導体発光素子900(900A)について説明する。なお、図12において、対応する構成要素には同一の符号を付すことにより、重複する説明は適宜省略する。
(Sixth embodiment)
FIG. 12 is a cross-sectional view illustrating a nitride semiconductor light emitting device according to a sixth embodiment of the present invention. Next, a nitride semiconductor light emitting device 900 (900A) according to the sixth embodiment of the present invention will be described with reference to FIG. In FIG. 12, corresponding components are denoted by the same reference numerals, and redundant description will be omitted as appropriate.

この第6実施形態では、上記第5実施形態の構成において、窒化物半導体基板10の成長面10a上に、この成長面10aと接するように、AlN層910が形成されている。すなわち、第6実施形態では、第5実施形態の構成において、窒化物半導体基板10と素子構造(窒化物半導体層200)との間に、AlN層910が形成された構成となっている。   In the sixth embodiment, in the configuration of the fifth embodiment, an AlN layer 910 is formed on the growth surface 10a of the nitride semiconductor substrate 10 so as to be in contact with the growth surface 10a. That is, in the sixth embodiment, in the configuration of the fifth embodiment, an AlN layer 910 is formed between the nitride semiconductor substrate 10 and the element structure (nitride semiconductor layer 200).

このように、窒化物半導体基板10の成長面10a上に、AlN層910を形成することで、他の面(たとえば、c面)に形成したAlN層に比べ結晶性が非常に向上する。また、上記m面の規定外のオフ角を有する面(たとえば、a軸方向にオフ角度を有さない面や、c軸方向のオフ角度がa軸方向のオフ角度よりも大きい面など)に形成したAlN層に比べ、平坦性が非常に向上する。そのため、このAlN層910上に、素子構造(層構造200(窒化物半導体各層110〜150))を形成することで、素子構造(層構造200(窒化物半導体各層110〜150))の結成品質および平坦性をより向上させることができる。   Thus, by forming the AlN layer 910 on the growth surface 10a of the nitride semiconductor substrate 10, the crystallinity is greatly improved compared to the AlN layer formed on the other surface (for example, the c-plane). In addition, on a surface having an off-angle outside the specification of the m-plane (for example, a surface having no off-angle in the a-axis direction or a surface having an off-angle in the c-axis direction larger than the off-angle in the a-axis direction). Compared with the formed AlN layer, the flatness is greatly improved. Therefore, by forming an element structure (layer structure 200 (nitride semiconductor layers 110 to 150)) on this AlN layer 910, the formation quality of the element structure (layer structure 200 (nitride semiconductor layers 110 to 150)) is formed. In addition, the flatness can be further improved.

したがって、このように構成することにより、発光効率がより向上された窒化物半導体発光素子900(900A)を得ることができる。   Therefore, with this configuration, nitride semiconductor light emitting device 900 (900A) with improved luminous efficiency can be obtained.

なお、AlN層910は、AlGaN層やAlInGaN層、GaN層などに比べて、導電性に劣るため、図12に示したように、窒化物半導体発光素子を横型構造にするとよい。また、基板とともに、AlN層910をも剥離(除去)すれば、縦型構造の窒化物半導体発光素子を実現することも可能である。その場合、素子構造を構成するn側窒化物半導体層210が、本発明の「成長面を有する半導体素子」の一例となる。   Since the AlN layer 910 is inferior in conductivity as compared with an AlGaN layer, an AlInGaN layer, a GaN layer, or the like, the nitride semiconductor light-emitting element may have a lateral structure as shown in FIG. Further, if the AlN layer 910 is also peeled off (removed) together with the substrate, it is possible to realize a nitride semiconductor light emitting element having a vertical structure. In that case, the n-side nitride semiconductor layer 210 constituting the element structure is an example of the “semiconductor element having a growth surface” in the present invention.

第6実施形態のその他の構成および効果は、上記第5実施形態と同様である。   Other configurations and effects of the sixth embodiment are the same as those of the fifth embodiment.

(第6実施形態の変形例)
図13は、第6実施形態の変形例による窒化物半導体発光素子を示した断面図である。図13を参照して、第6実施形態の変形例による窒化物半導体発光素子900(900B)は、上記第1〜第4実施形態で示したテンプレート基板30の成長面上に、AlN層910が形成された構成となっている。すなわち、上記第6実施形態では、窒化物半導体基板10の成長面10a上に、直接、AlN層910が形成された構成を示したが、この第6実施形態の変形例では、テンプレート基板30の成長面上に、直接、AlN層910が形成された構成となっている。
(Modification of the sixth embodiment)
FIG. 13 is a cross-sectional view showing a nitride semiconductor light emitting device according to a modification of the sixth embodiment. Referring to FIG. 13, in a nitride semiconductor light emitting device 900 (900B) according to a modification of the sixth embodiment, an AlN layer 910 is formed on the growth surface of the template substrate 30 shown in the first to fourth embodiments. It has a formed configuration. That is, in the sixth embodiment, the configuration in which the AlN layer 910 is formed directly on the growth surface 10a of the nitride semiconductor substrate 10 is shown. However, in the modification of the sixth embodiment, the template substrate 30 An AlN layer 910 is directly formed on the growth surface.

第6実施形態の変形例におけるその他の構成は、上記第6実施形態と同様である。   Other configurations in the modified example of the sixth embodiment are the same as those in the sixth embodiment.

図14は、実施例1による窒化物半導体発光素子を示した断面図である。図15は、実施例1による窒化物半導体発光素子の活性層の構成を示した断面図である。図14および図15を参照して、実施例1による窒化物半導体発光素子850について説明する。   FIG. 14 is a cross-sectional view showing the nitride semiconductor light emitting device according to Example 1. FIG. 15 is a cross-sectional view showing the configuration of the active layer of the nitride semiconductor light emitting device according to Example 1. A nitride semiconductor light emitting device 850 according to Example 1 will be described with reference to FIGS.

この実施例1では、図14に示すように、窒化物半導体基板10の成長面10a上に、約0.1μmの厚みを有するn型Al0.45Ga0.55N層110を形成した。また、n型Al0.45Ga0.55N層100上には、活性層120を形成した。活性層120上には、約15nmの厚みを有するp型Al0.75Ga0.25Nからなるキャリアブロック層130、約20nmの厚みを有するp型Al0.60Ga0.40N層140、約50nmの厚みを有するp型GaN層150を順次形成した。 In Example 1, as shown in FIG. 14, an n-type Al 0.45 Ga 0.55 N layer 110 having a thickness of about 0.1 μm was formed on the growth surface 10 a of the nitride semiconductor substrate 10. An active layer 120 was formed on the n-type Al 0.45 Ga 0.55 N layer 100. On the active layer 120, a carrier block layer 130 made of p-type Al 0.75 Ga 0.25 N having a thickness of about 15 nm, and a p-type Al 0.60 Ga 0.40 N layer 140 having a thickness of about 20 nm. A p-type GaN layer 150 having a thickness of about 50 nm was sequentially formed.

また、活性層120は、図15に示すように、障壁層120bと量子井戸層120aとを交互に積層することによって、量子井戸構造に構成した。量子井戸層120aの層数は2層とした。なお、実施例2では、量子井戸層120aをAl0.36Ga0.64Nとし、障壁層120bをAl0.45Ga0.55Nとした。また、実施例1では、窒化物半導体基板10にGaN基板を用いた。 Further, as shown in FIG. 15, the active layer 120 is configured in a quantum well structure by alternately stacking barrier layers 120 b and quantum well layers 120 a. The number of quantum well layers 120a was two. In Example 2, the quantum well layer 120a was Al 0.36 Ga 0.64 N, and the barrier layer 120b was Al 0.45 Ga 0.55 N. In Example 1, a GaN substrate was used as the nitride semiconductor substrate 10.

また、実施例1では、窒化物半導体基板10の上面側に2つの電極(p側電極160、n側電極170)を形成することにより、窒化物半導体発光素子850を横型構造に構成した。p側電極160およびn側電極170は、上記した実施形態と同様である。ただし、実施例1では、窒化物半導体基板10の上面側および下面側に電極を形成することにより、窒化物半導体発光素子850を縦型構造に構成することも可能である。   In Example 1, the nitride semiconductor light emitting device 850 was configured in a lateral structure by forming two electrodes (p-side electrode 160 and n-side electrode 170) on the upper surface side of the nitride semiconductor substrate 10. The p-side electrode 160 and the n-side electrode 170 are the same as in the above embodiment. However, in Example 1, the nitride semiconductor light emitting device 850 can be configured in a vertical structure by forming electrodes on the upper surface side and the lower surface side of the nitride semiconductor substrate 10.

次に、a軸方向のオフ角度が1度以下であるGaN基板(基板1)と、1度より大きいGaN基板(基板2)とを用いて、上記実施例1と同様の窒化物半導体発光素子を作製した。基板1の具体的なオフ角度は、a軸方向のオフ角度が0.8度、c軸方向のオフ角度が−0.5度であり、基板2の具体的なオフ角度は、a軸方向のオフ角度が1.85度、c軸方向のオフ角度が−0.2度であった。そして、これらの素子を用いて、動作電圧および電流注入による発光強度の比較を行った。   Next, using a GaN substrate (substrate 1) having an off angle in the a-axis direction of 1 degree or less and a GaN substrate (substrate 2) greater than 1 degree, the same nitride semiconductor light-emitting element as in Example 1 above Was made. The specific off-angle of the substrate 1 is 0.8 degrees in the a-axis direction and the off-angle in the c-axis direction is −0.5 degrees, and the specific off-angle of the substrate 2 is in the a-axis direction. The off angle was 1.85 degrees, and the off angle in the c-axis direction was −0.2 degrees. Then, using these elements, the light emission intensity by operating voltage and current injection was compared.

その結果、a軸方向のオフ角度が1度より大きいGaN基板(基板2)を用いた素子で、a軸方向のオフ角度が1度以下であるGaN基板(基板1)を用いた素子よりも、動作電圧が約0.8V低減された。また、電流注入による発光強度を比較したところ、基板2を用いた素子の発光強度は、基板1を用いた素子の発光強度に比べて、3倍程度強い発光を得ることができた。これは、a軸方向のオフ角度を1度より大きくすることによって、平坦性がより向上したためであると考えられる。平坦性がより向上されることで、層厚揺らぎにより生じる所定の発光波長以外での発光が抑制される効果や、電流注入の均一化などの効果により、発光強度が高くなったものと考えられる。   As a result, an element using a GaN substrate (substrate 2) having an off angle in the a-axis direction larger than 1 degree, and an element using a GaN substrate (substrate 1) having an off angle in the a-axis direction of 1 degree or less. The operating voltage was reduced by about 0.8V. Further, when the light emission intensity by current injection was compared, the light emission intensity of the element using the substrate 2 was able to obtain light emission about three times stronger than the light emission intensity of the element using the substrate 1. This is considered to be because the flatness was further improved by setting the off angle in the a-axis direction to be larger than 1 degree. It is considered that the light emission intensity is increased due to the effect of suppressing the light emission other than the predetermined light emission wavelength caused by the fluctuation of the layer thickness and the effect of uniform current injection, etc. by improving the flatness. .

図16は、実施例2による窒化物半導体発光素子を示した断面図である。図17は、実施例2による窒化物半導体発光素子の活性層の構成を示した断面図である。図16および図17を参照して、実施例2による窒化物半導体発光素子860について説明する。   FIG. 16 is a cross-sectional view showing a nitride semiconductor light emitting device according to Example 2. FIG. 17 is a cross-sectional view showing the configuration of the active layer of the nitride semiconductor light emitting device according to Example 2. A nitride semiconductor light emitting device 860 according to Example 2 will be described with reference to FIGS. 16 and 17.

この実施例2では、図16に示すように、窒化物半導体基板10の成長面10a上に、約0.1μmの厚みを有するn型Al0.50Ga0.50N層110を形成した。また、n型Al0.50Ga0.50N層110上には、活性層120、約15nmの厚みを有するp型Al0.80Ga0.20Nからなるキャリアブロック層130、約10nmの厚みを有するp型Al0.50Ga0.50N層140、約50nmの厚みを有するp型Al0.10Ga0.90Nからなるp型コンタクト層150を順次形成した。 In Example 2, an n-type Al 0.50 Ga 0.50 N layer 110 having a thickness of about 0.1 μm was formed on the growth surface 10a of the nitride semiconductor substrate 10 as shown in FIG. On the n-type Al 0.50 Ga 0.50 N layer 110, the active layer 120, a carrier block layer 130 made of p-type Al 0.80 Ga 0.20 N having a thickness of about 15 nm, A p-type contact layer 150 made of p-type Al 0.50 Ga 0.50 N layer 140 having a thickness and p-type Al 0.10 Ga 0.90 N having a thickness of about 50 nm was sequentially formed.

また、活性層120は、図17に示すように、障壁層120bと量子井戸層120aとを交互に積層することによって、量子井戸構造に構成した。量子井戸層120aの層数は5層とした。なお、実施例2では、量子井戸層120aをAl0.4Ga0.6Nとし、障壁層120bをAl0.50Ga0.50Nとした。また、実施例2では、窒化物半導体基板10にGaN基板を用いた。 Further, as shown in FIG. 17, the active layer 120 is configured in a quantum well structure by alternately stacking barrier layers 120 b and quantum well layers 120 a. The number of quantum well layers 120a was five. In Example 2, the quantum well layer 120a was Al 0.4 Ga 0.6 N, and the barrier layer 120b was Al 0.50 Ga 0.50 N. In Example 2, a GaN substrate was used as the nitride semiconductor substrate 10.

また、実施例2では、実施例1と同様、窒化物半導体基板10の上面側に2つの電極(p側電極160、n側電極170)を形成することにより、窒化物半導体発光素子860を横型構造に構成した。p側電極160およびn側電極170は、上記した実施形態と同様である。ただし、実施例2でも、窒化物半導体基板10の上面側および下面側に電極を形成することにより、窒化物半導体発光素子860を縦型構造に構成することが可能である。   In the second embodiment, as in the first embodiment, two electrodes (p-side electrode 160 and n-side electrode 170) are formed on the upper surface side of the nitride semiconductor substrate 10, so that the nitride semiconductor light-emitting element 860 is formed in a horizontal type. Configured to structure. The p-side electrode 160 and the n-side electrode 170 are the same as in the above embodiment. However, also in Example 2, the nitride semiconductor light emitting device 860 can be configured in a vertical structure by forming electrodes on the upper surface side and the lower surface side of the nitride semiconductor substrate 10.

図18は、実施例2による窒化物半導体発光素子の発光効率向上効果を確認するために用いた評価構造の断面図である。   18 is a cross-sectional view of an evaluation structure used for confirming the effect of improving the light emission efficiency of the nitride semiconductor light emitting device according to Example 2. FIG.

図18に示すように、この評価構造(実施例2)は、窒化物半導体基板10、n型Al0.50Ga0.50N層110、および、活性層120までは、図16に示した実施例2の構成と同じであり、活性層120上に形成された半導体層が実施例2の構成と異なる。具体的には、この評価構造では、キャリアブロック層130、p型Al0.50Ga0.50N層140、p型コンタクト層150に代えて、活性層120上に、約20nmの厚みを有するAlNキャップ層810を形成した。なお、窒化物半導体基板(GaN基板)10のオフ角度は、a軸方向のオフ角度が2.05度、c軸方向のオフ角度が−0.15度である。また、この評価構造は、n側電極およびp側電極が形成されておらず、半導体の層構造のみからなる。そして、この評価構造を用いて、PL(フォトルミネッセンス)強度の測定を行った。 As shown in FIG. 18, this evaluation structure (Example 2) is shown in FIG. 16 up to the nitride semiconductor substrate 10, the n-type Al 0.50 Ga 0.50 N layer 110, and the active layer 120. The semiconductor layer formed on the active layer 120 is the same as the configuration of the second embodiment, and is different from the configuration of the second embodiment. Specifically, in this evaluation structure, instead of the carrier block layer 130, the p-type Al 0.50 Ga 0.50 N layer 140, and the p-type contact layer 150, the active layer 120 has a thickness of about 20 nm. An AlN cap layer 810 was formed. The off-angle of the nitride semiconductor substrate (GaN substrate) 10 is 2.05 degrees in the a-axis direction and −0.15 degrees in the c-axis direction. In addition, this evaluation structure is composed only of a semiconductor layer structure, with no n-side electrode and p-side electrode formed. Then, PL (photoluminescence) intensity was measured using this evaluation structure.

なお、比較用の評価構造として、c面を成長面とするGaN基板上に同様の層構造を形成した試料(比較例1)と、a軸方向のオフ角度よりc軸方向のオフ角度が大きい面を成長面とするGaN基板上に同様の層構造を形成した試料(比較例2)とを作製した。比較例2の具体的なオフ角度は、a軸方向のオフ角度が0.08度、c軸方向のオフ角度が−1.2度である。そして、これらの試料(比較例1、比較例2)についても、同様にPL強度を測定し、実施例2との比較を行った。   As a comparative evaluation structure, the off-angle in the c-axis direction is larger than the off-angle in the a-axis direction with the sample (Comparative Example 1) in which the same layer structure is formed on the GaN substrate having the c-plane as the growth surface. A sample (Comparative Example 2) in which a similar layer structure was formed on a GaN substrate having a surface as a growth surface was produced. The specific off-angle of Comparative Example 2 is 0.08 degrees in the a-axis direction and -1.2 degrees in the c-axis direction. And about these samples (comparative example 1, comparative example 2), PL intensity | strength was measured similarly and the comparison with Example 2 was performed.

その結果、m面に対してオフ角度を有する面を成長面とするGaN基板を用いた評価構造(実施例2、比較例2)は、c面を成長面とするGaN基板上に同様の層構造を形成した評価構造(比較例2)に比べて、PL強度が3倍以上強くなることが確認された。これは、III族原子のマイグレーションが延び、それによって、結晶品質が向上したためであると推測される。また、自発分極の影響を抑制する効果によることも理由の一つと考えられる。   As a result, the evaluation structure (Example 2 and Comparative Example 2) using the GaN substrate whose growth surface is a surface having an off angle with respect to the m-plane is the same layer on the GaN substrate whose growth surface is the c-plane. It was confirmed that the PL intensity was three times or more stronger than the evaluation structure (Comparative Example 2) in which the structure was formed. This is presumed to be due to the fact that the group III atom migration has been extended, thereby improving the crystal quality. Another reason is considered to be the effect of suppressing the influence of spontaneous polarization.

m面に対してオフ角度を有する面を成長面とするGaN基板を用いた評価構造(実施例2、比較例2)同士を比較すると、実施例2の評価構造では、比較例2の評価構造に比べて、PL強度が2倍程度強い結果となった。これは、実施例2の評価構造では、平坦性が改善されることで、層厚揺らぎにより生じる所定の発光波長以外での発光が抑制されるために、発光強度が高くなったものと考えられる。   When the evaluation structures (Example 2 and Comparative Example 2) using GaN substrates having a growth surface with an off-angle with respect to the m-plane are compared, the evaluation structure of Example 2 is the evaluation structure of Comparative Example 2. As a result, the PL intensity was about twice as strong. In the evaluation structure of Example 2, it is considered that the light emission intensity is increased because the flatness is improved and the light emission other than the predetermined light emission wavelength caused by the layer thickness fluctuation is suppressed. .

また、上記の結果より、a軸方向のオフ角度をc軸方向のオフ角度より大きくすることによって、結晶品質および平坦性を向上させる効果が大きくなることが確認された。   From the above results, it was confirmed that the effect of improving the crystal quality and flatness is increased by making the off angle in the a-axis direction larger than the off-angle in the c-axis direction.

(第7実施形態)
図19は、本発明の第7実施形態による半導体基板を示した断面図である。次に、図19を参照して、この第7実施形態では、窒化物半導体発光素子に用いられる半導体基板について説明する。
(Seventh embodiment)
FIG. 19 is a cross-sectional view illustrating a semiconductor substrate according to a seventh embodiment of the present invention. Next, with reference to FIG. 19, in the seventh embodiment, a semiconductor substrate used for a nitride semiconductor light emitting device will be described.

第7実施形態による半導体基板300は、図19に示すように、下地基板310と、この下地基板310の成長面310a上に形成された窒化物半導体層320とを備えている。半導体基板300を構成する窒化物半導体層320は、m面に対してa軸方向およびc軸方向にオフ角度を有する面からなる成長面320aを有している。この成長面320aは、a軸方向のオフ角度の方が、c軸方向のオフ角よりも大きい。また、a軸方向のオフ角度は、0.1度より大きく、10度以下に設定されている。なお、a軸方向のオフ角度は、1度より大きく、10度以下であればより好ましい。また、窒化物半導体層320は、本発明の「成長面を有する半導体層」の一例である。   As shown in FIG. 19, the semiconductor substrate 300 according to the seventh embodiment includes a base substrate 310 and a nitride semiconductor layer 320 formed on the growth surface 310 a of the base substrate 310. The nitride semiconductor layer 320 constituting the semiconductor substrate 300 has a growth surface 320a composed of surfaces having off-angles in the a-axis direction and the c-axis direction with respect to the m-plane. In the growth surface 320a, the off angle in the a-axis direction is larger than the off angle in the c-axis direction. Further, the off angle in the a-axis direction is set to be greater than 0.1 degree and 10 degrees or less. The off angle in the a-axis direction is more preferably greater than 1 degree and less than 10 degrees. The nitride semiconductor layer 320 is an example of the “semiconductor layer having a growth surface” in the present invention.

また、半導体基板300(窒化物半導体層320)の成長面320a上には、たとえば、Alを含む窒化物半導体層400が形成される。具体的には、この第7実施形態では、窒化物半導体層320の成長面320a上に、約1.0μmの厚みを有する、AlInGa1−x−yNからなる窒化物半導体層400が形成されている。 Also, for example, a nitride semiconductor layer 400 containing Al is formed on the growth surface 320a of the semiconductor substrate 300 (nitride semiconductor layer 320). Specifically, in the seventh embodiment, a nitride semiconductor layer made of Al x In y Ga 1-xy N having a thickness of about 1.0 μm on the growth surface 320 a of the nitride semiconductor layer 320. 400 is formed.

なお、上記下地基板310には、たとえば、GaN基板、AlGaN基板、AlInGaN基板、AlN基板、サファイア基板、SiC基板、Si基板などを用いることができる。また、上記窒化物半導体層320には、たとえば、GaN層、AlGaN層、AlInGaN層、AlN層などを用いることができる。   As the base substrate 310, for example, a GaN substrate, AlGaN substrate, AlInGaN substrate, AlN substrate, sapphire substrate, SiC substrate, Si substrate, or the like can be used. For the nitride semiconductor layer 320, for example, a GaN layer, an AlGaN layer, an AlInGaN layer, an AlN layer, or the like can be used.

また、上述したように、上記成長面320aを有する窒化物半導体層320上に、Alを含む窒化物半導体層400を形成する場合、そのAl組成比が大きいほど、m面に対して、少なくともa軸方向にオフ角度を有し、そのa軸方向のオフ角度が、c軸方向のオフ角度より大きくなるように構成されている成長面を用いると、上記の面以外の他の面(たとえば、c面)を用いたものに対する、その結晶品質の向上効果が大きくなる。また、上記m面の規定外のオフ角を有する面(たとえば、a軸方向にオフ角度を有さない面や、c軸方向のオフ角度がa軸方向のオフ角度よりも大きい面など)を用いたものに対する、平坦性の向上効果が大きくなる。なお、具体的な窒化物半導体発光素子を形成する場合、成長面320a上に形成される窒化物半導体層400のAl組成比xは、0.15≦x≦1.00の範囲にあるのが好ましく、0.30≦x≦1.00の範囲にあればより好ましい。また、In組成比yは、0.00≦y≦0.12の範囲にあるのが好ましい。   Further, as described above, when the nitride semiconductor layer 400 containing Al is formed on the nitride semiconductor layer 320 having the growth surface 320a, as the Al composition ratio increases, at least a with respect to the m-plane. When a growth surface having an off angle in the axial direction and having an off angle in the a-axis direction larger than the off-angle in the c-axis direction is used, a surface other than the above surfaces (for example, The effect of improving the crystal quality of the material using the c-plane) is increased. In addition, a surface having an off-angle outside the specified range of the m-plane (for example, a surface having no off-angle in the a-axis direction or a surface having an off-angle in the c-axis direction larger than the off-angle in the a-axis direction). The improvement effect of the flatness with respect to what was used becomes large. When a specific nitride semiconductor light emitting device is formed, the Al composition ratio x of the nitride semiconductor layer 400 formed on the growth surface 320a is in the range of 0.15 ≦ x ≦ 1.00. Preferably, it is more preferable if it is in the range of 0.30 ≦ x ≦ 1.00. The In composition ratio y is preferably in the range of 0.00 ≦ y ≦ 0.12.

Al組成比xを15%(0.15)以上とすることで、オフ角度の影響がより現れるため、上記m面の規定外のオフ角を有する面(たとえば、a軸方向にオフ角度を有さない面や、c軸方向のオフ角度がa軸方向のオフ角度よりも大きい面など)を用いたものに対する、表面改善効果がより大きくなる。また、Al組成比xを30%(0.30)以上とすることで、オフ角度の影響とともに、マイグレーションの影響が大きくなるため、その効果が大きくなり、他の面(たとえば、c面)に対する結晶品質向上効果がさらに大きくなる。加えて、上記m面の規定外のオフ角を有する面(たとえば、a軸方向にオフ角度を有さない面や、c軸方向のオフ角度がa軸方向のオフ角度よりも大きい面など)を用いたものに対する平坦性も向上する。Al組成比xを50%(0.50)以上とすると、さらに他の面(たとえば、c面)に対する向上効果が大きくなるため好ましい。   When the Al composition ratio x is set to 15% (0.15) or more, the influence of the off angle appears more. Therefore, a surface having an off angle outside the specified range of the m plane (for example, having an off angle in the a-axis direction). Surface improvement effect for a surface using a non-moving surface or a surface using an off-angle in the c-axis direction larger than the off-angle in the a-axis direction. In addition, by setting the Al composition ratio x to be 30% (0.30) or more, the influence of migration is increased along with the influence of the off angle, so that the effect is increased, and the other surface (for example, c-plane) is affected. The crystal quality improvement effect is further increased. In addition, a surface having an off-angle outside the specified range of the m-plane (for example, a surface having no off-angle in the a-axis direction, a surface having an off-angle in the c-axis direction larger than the off-angle in the a-axis direction, etc.) The flatness with respect to the material using is improved. It is preferable that the Al composition ratio x is 50% (0.50) or more because the effect of improving other surfaces (for example, the c-plane) is increased.

そして、このように構成された半導体基板300を用いることにより、その成長面320a上に形成されるAlを含む窒化物半導体層の結晶品質および平坦性を向上させることが可能となる。このことは、PL(フォトルミネッセンス)特性の測定結果からも確認される。具体的には、第7実施形態による窒化物半導体層320(たとえば、AlGaN層)の成長面320a上に、上記窒化物半導体層400を形成した試料と、c面を成長面とする窒化物半導体層(たとえば、AlGaN層)上に、上記窒化物半導体層400と同様の半導体層を形成した試料とを作製し、PL特性の比較を行ったところ、第7実施形態による窒化物半導体層320(半導体基板300)を用いた試料で、発光効率が向上する結果が得られた。これより、第7実施形態による窒化物半導体層320(半導体基板300)を用いることで、発光効率を向上させることが可能となる。これは、基板表面(窒化物半導体層320の成長面320a)に到達したIII族原子の表面マイグレーションが延びたためであると考えられる。   Then, by using the semiconductor substrate 300 configured in this way, it is possible to improve the crystal quality and flatness of the nitride semiconductor layer containing Al formed on the growth surface 320a. This is also confirmed from the measurement result of PL (photoluminescence) characteristics. Specifically, a sample in which the nitride semiconductor layer 400 is formed on the growth surface 320a of the nitride semiconductor layer 320 (for example, an AlGaN layer) according to the seventh embodiment, and a nitride semiconductor having the c-plane as the growth surface. A sample in which a semiconductor layer similar to the nitride semiconductor layer 400 was formed on a layer (for example, an AlGaN layer) and PL characteristics were compared. As a result, the nitride semiconductor layer 320 according to the seventh embodiment ( With the sample using the semiconductor substrate 300), the result that the luminous efficiency was improved was obtained. Thus, the light emission efficiency can be improved by using the nitride semiconductor layer 320 (semiconductor substrate 300) according to the seventh embodiment. This is presumably because the surface migration of group III atoms reaching the substrate surface (growth surface 320a of the nitride semiconductor layer 320) has been extended.

また、第7実施形態では、このような半導体基板300を用いることによって、成長面320a上に窒化物半導体層400を形成する際に、その成長温度を、結晶成長装置(MOCVD装置)にとって温度負荷が大きい高温度(たとえば、1200度以上)に設定しなくても、結晶品質を向上させることが可能となる。このため、このような半導体基板300を用いることにより、結晶成長装置(MOCVD装置)に加わる温度負荷を低減することができる。加えて、従来用いられている成長温度よりも低い温度(たとえば、約1000度)で成長を行った場合でも、平坦性の劣化を抑制することができる。   In the seventh embodiment, by using such a semiconductor substrate 300, when the nitride semiconductor layer 400 is formed on the growth surface 320a, the growth temperature is set to a temperature load for the crystal growth apparatus (MOCVD apparatus). Even if the temperature is not set to a high temperature (for example, 1200 ° C. or higher), the crystal quality can be improved. For this reason, by using such a semiconductor substrate 300, the temperature load applied to the crystal growth apparatus (MOCVD apparatus) can be reduced. In addition, even when the growth is performed at a temperature lower than the conventionally used growth temperature (for example, about 1000 degrees), it is possible to suppress the deterioration of flatness.

さらに、成長面320a上に形成される窒化物半導体層400を、Inを含む窒化物半導体層(たとえば、AlInGaN層)とすることにより、より低温で平坦性に優れた層を形成することが可能となる。このため、結晶成長装置への温度負荷を考慮すると、成長面320a上に形成される窒化物半導体層400は、AlとInとを含む窒化物半導体層とするのが好ましい。また、このように、窒化物半導体層400を、AlとInとを含む窒化物半導体層(たとえば、AlInGaN層)から構成することにより、成長面320a上に、素子構造を形成する際に、歪みを制御するパラメータが1つ増えるため、設計自由度を高めることもできる。なお、In組成比yを12%(0.12)以下とすることで、平坦性に優れた結晶を実現することができる。   Furthermore, by using the nitride semiconductor layer 400 formed on the growth surface 320a as a nitride semiconductor layer containing In (for example, an AlInGaN layer), a layer having excellent flatness can be formed at a lower temperature. It becomes. Therefore, considering the temperature load on the crystal growth apparatus, the nitride semiconductor layer 400 formed on the growth surface 320a is preferably a nitride semiconductor layer containing Al and In. Further, as described above, when the nitride semiconductor layer 400 is composed of a nitride semiconductor layer containing Al and In (for example, an AlInGaN layer), strain is formed when an element structure is formed on the growth surface 320a. Since the number of parameters for controlling is increased by one, the degree of freedom in design can be increased. In addition, the crystal | crystallization excellent in flatness is realizable by making In composition ratio y into 12% (0.12) or less.

一方、成長面320a上に形成される窒化物半導体層400を、Inを含まない窒化物半導体層(たとえば、AlGaN層)とすることもできる。このように構成すれば、結晶品質の向上効果および平坦性の向上効果をより大きくすることができる。すなわち、上記成長面320aを有する窒化物半導体層400を用いた場合、その成長面320a上に、Inを含まない窒化物半導体層(たとえば、AlGaN層)を成長させることによって、結晶品質の向上効果および平坦性の向上効果をより顕著に得ることができる。   On the other hand, the nitride semiconductor layer 400 formed on the growth surface 320a may be a nitride semiconductor layer that does not contain In (for example, an AlGaN layer). If comprised in this way, the improvement effect of crystal quality and the improvement effect of flatness can be enlarged more. That is, when the nitride semiconductor layer 400 having the growth surface 320a is used, an effect of improving crystal quality can be obtained by growing a nitride semiconductor layer (for example, an AlGaN layer) not containing In on the growth surface 320a. In addition, the flatness improvement effect can be obtained more remarkably.

また、成長面320aにおけるa軸方向のオフ角度を、0.1度より大きく、10度以下に設定することによって、ピラミッド状の凸部の発生を抑制することができるので、平坦性を向上させることができる。また、良好な表面モフォロジーが得られるために、層厚のバラツキを抑制することができる。これにより、クラックの発生を抑制することができるとともに、発光効率の向上および素子抵抗の低減を実現することができる。また、a軸方向のオフ角度を、1度より大きく、10度以下に設定することによって、より大きな上記効果を得ることができる。   In addition, by setting the off angle in the a-axis direction on the growth surface 320a to be greater than 0.1 degree and 10 degrees or less, generation of pyramid-shaped convex portions can be suppressed, so that flatness is improved. be able to. Moreover, since a favorable surface morphology can be obtained, variations in layer thickness can be suppressed. Thereby, generation | occurrence | production of a crack can be suppressed, and the improvement of luminous efficiency and reduction of element resistance can be implement | achieved. Further, by setting the off angle in the a-axis direction to be greater than 1 degree and 10 degrees or less, a greater effect can be obtained.

なお、成長面320a上に形成される窒化物半導体層400は、AlN層とすることもできる。   The nitride semiconductor layer 400 formed on the growth surface 320a can also be an AlN layer.

このように、第7実施形態による半導体基板300は、その成長面320a上に形成される、Alを含む窒化物半導体層400の結晶性および平坦性を向上させることができる。そのため、このような半導体基板300を用いて、具体的な素子構造を形成すれば、発光効率の高い窒化物半導体発光素子を形成することができる。   Thus, the semiconductor substrate 300 according to the seventh embodiment can improve the crystallinity and flatness of the nitride semiconductor layer 400 containing Al formed on the growth surface 320a. Therefore, if a specific element structure is formed using such a semiconductor substrate 300, a nitride semiconductor light emitting element with high luminous efficiency can be formed.

また、このような半導体基板300は、窒化物半導体基板を形成するための種基板として非常に有用である。たとえば、半導体基板300の窒化物半導体層320を種層として、その成長面320a上にAlを含む窒化物半導体層400を自立できる程度の厚み(たとえば、350μm程度)に形成することにより、AlGaN基板、AlInGaN基板、AlN基板などの窒化物半導体基板を得ることができる。この場合、種層となる窒化物半導体層320と、その成長面320a上に形成される窒化物半導体層400とは、同じ組成であるのが好ましい。また、その際、半導体基板300部分は、研磨、エッチング、レーザリフトオフ法などを用いて剥離してもよいし、剥離をせずに残しておいてもよい。また、半導体基板300の下地基板310のみを剥離してもよい。   Such a semiconductor substrate 300 is very useful as a seed substrate for forming a nitride semiconductor substrate. For example, by using the nitride semiconductor layer 320 of the semiconductor substrate 300 as a seed layer, the nitride semiconductor layer 400 containing Al is formed on the growth surface 320a so as to have a thickness (for example, about 350 μm) that allows the AlGaN substrate to stand by itself. A nitride semiconductor substrate such as an AlInGaN substrate or an AlN substrate can be obtained. In this case, it is preferable that the nitride semiconductor layer 320 to be a seed layer and the nitride semiconductor layer 400 formed on the growth surface 320a have the same composition. At that time, the semiconductor substrate 300 may be peeled off by polishing, etching, laser lift-off, or the like, or may be left without being peeled off. Further, only the base substrate 310 of the semiconductor substrate 300 may be peeled off.

さらに、窒化物半導体層400が形成された状態の半導体基板300を、基板として用いることもできる。たとえば、半導体基板300における窒化物半導体層320の成長面320a上に、AlN層を形成し、そのAlN層の主面上に、素子構造を形成することもできる。成長面320a上に形成されたAlN層の主面も、成長面320aと同様、m面に対してa軸方向およびc軸方向にオフ角度を有し、かつ、a軸方向のオフ角度がc軸方向のオフ角度より大きい面に構成される。このため、AlN層の主面上に形成される、Alを含む窒化物半導体層においても、結晶品質および平坦性を向上させることができる。このため、このような基板を用いて発光素子を形成した場合に、その発光効率を向上させることができるとともに、動作電圧を低減することができる。   Furthermore, the semiconductor substrate 300 in which the nitride semiconductor layer 400 is formed can be used as the substrate. For example, an AlN layer can be formed on the growth surface 320a of the nitride semiconductor layer 320 in the semiconductor substrate 300, and an element structure can be formed on the main surface of the AlN layer. Similarly to the growth surface 320a, the main surface of the AlN layer formed on the growth surface 320a also has off-angles in the a-axis direction and the c-axis direction with respect to the m-plane, and the off-angle in the a-axis direction is c The surface is configured to be larger than the axial off-angle. For this reason, also in the nitride semiconductor layer containing Al formed on the main surface of the AlN layer, crystal quality and flatness can be improved. Therefore, when a light emitting element is formed using such a substrate, the light emission efficiency can be improved and the operating voltage can be reduced.

また、上記半導体基板300は、その成長面が、窒化物半導体層320の成長面320aと同様の構成を有する窒化物半導体基板(たとえば、GaN基板、AlGaN基板、AlInGaN基板、AlN基板)のみから構成されていてもよい。   Further, the semiconductor substrate 300 is composed only of a nitride semiconductor substrate (for example, a GaN substrate, an AlGaN substrate, an AlInGaN substrate, an AlN substrate) having a growth surface similar to the growth surface 320a of the nitride semiconductor layer 320. May be.

なお、半導体基板300の下地基板310をGaN基板とした場合、サファイア基板などとは異なり、導電性を有するため、デバイスの設計自由度を高めることができる。また、サファイア基板などの異種基板を用いた場合と比べ、AlInGaNとの熱膨張係数差や格子定数差が小さいため、結晶性の良好なAlInGaN層を形成することができる。   Note that when the base substrate 310 of the semiconductor substrate 300 is a GaN substrate, it has conductivity, unlike a sapphire substrate, so that the degree of freedom in device design can be increased. In addition, since a difference in thermal expansion coefficient and a difference in lattice constant from AlInGaN is small compared to the case of using a dissimilar substrate such as a sapphire substrate, an AlInGaN layer with good crystallinity can be formed.

また、半導体基板300の下地基板310をAlGaN基板とした場合、紫外光に対する光の吸収を抑制することができる。また、半導体基板300の下地基板310をAlInGaN基板とした場合、格子定数の自由度が増えるため、デバイスを構成する層構造の設計自由度を高めることができる。さらに、半導体基板300の下地基板310をAlN基板とした場合、AlGaN基板と同様の効果に加えて、放熱性を向上させることができる。   In addition, when the base substrate 310 of the semiconductor substrate 300 is an AlGaN substrate, absorption of light with respect to ultraviolet light can be suppressed. Further, when the base substrate 310 of the semiconductor substrate 300 is an AlInGaN substrate, the degree of freedom of the lattice constant is increased, so that the degree of freedom in designing the layer structure constituting the device can be increased. Further, when the base substrate 310 of the semiconductor substrate 300 is an AlN substrate, in addition to the same effect as the AlGaN substrate, heat dissipation can be improved.

また、半導体基板300の下地基板310には、サファイア基板、SiC基板、Si基板などの窒化物半導体基板以外の基板を用いることもできる。この場合でも、下地基板310上に形成される窒化物半導体層320の成長面320aを上記のように構成することによって、結晶品質の向上効果および平坦性の向上効果を得ることができる。この場合、上記第4実施形態で示したように、下地基板310上に、複数の窒化物半導体層を積層した構成としてもよい。   Further, the base substrate 310 of the semiconductor substrate 300 may be a substrate other than a nitride semiconductor substrate such as a sapphire substrate, a SiC substrate, or a Si substrate. Even in this case, by configuring the growth surface 320a of the nitride semiconductor layer 320 formed on the base substrate 310 as described above, an effect of improving the crystal quality and an effect of improving the flatness can be obtained. In this case, as shown in the fourth embodiment, a plurality of nitride semiconductor layers may be stacked on the base substrate 310.

実施例3では、半導体基板の一例として、GaN基板を用い、その成長面上に、約0.1μmの厚みを有するAlGaN層を形成した。成長面のオフ角度は、a軸方向のオフ角度が−1.99度、c軸方向のオフ角度が−0.20度であった。また、AlGaN層のAl組成比を、5%、10%、18%、35%とした試料を作製し、PL強度の測定を行った。   In Example 3, a GaN substrate was used as an example of a semiconductor substrate, and an AlGaN layer having a thickness of about 0.1 μm was formed on the growth surface. As for the off-angle of the growth surface, the off-angle in the a-axis direction was -1.99 degrees, and the off-angle in the c-axis direction was -0.20 degrees. Further, samples having Al composition ratios of the AlGaN layer of 5%, 10%, 18%, and 35% were prepared, and the PL intensity was measured.

なお、比較用試料1として、c面を成長面とするGaN基板上に同様のAlGaN層を形成した試料を作製した。また、比較用試料2として、a軸方向のオフ角度よりc軸方向のオフ角度が大きい面を成長面とするGaN基板上に同様のAlGaN層を形成した試料を作製した。具体的なオフ角度は、a軸方向のオフ角度が−0.07度、c軸方向のオフ角度が−0.35度である。これらの試料についても、同様にPL強度を測定し、実施例3との比較を行った。   As a comparative sample 1, a sample in which a similar AlGaN layer was formed on a GaN substrate having a c-plane as a growth surface was prepared. Further, as a comparative sample 2, a sample in which a similar AlGaN layer was formed on a GaN substrate having a growth surface with a surface having a larger off angle in the c-axis direction than the off angle in the a-axis direction was produced. Specifically, the off angle in the a-axis direction is −0.07 degrees, and the off angle in the c-axis direction is −0.35 degrees. For these samples, the PL intensity was similarly measured and compared with Example 3.

m面に対してオフ角度を有する面を成長面とするGaN基板を用いた試料(実施例3、比較用試料2)は、AlGaN層のAl組成比が5%から10%では、c面を成長面とするGaN基板を用いた試料(比較用試料1)とほぼ同等のPL強度を示したが、Al組成比が18%から35%では、比較用試料1に比べてPL強度が増加した。また、比較用試料1に対するPL強度の増加の割合は、Al組成比が18%の場合に対して、35%の場合で2倍程度大きかった。これより、Al組成比が高いほど、Alのマイグレーションの影響が大きくなり、また、m面に対してオフ角度を有する面を成長面とするGaN基板で、マイグレーションを延ばす効果がより現れるものと推測される。   A sample using a GaN substrate having a growth surface with an off-angle with respect to the m-plane (Example 3, comparative sample 2) has a c-plane when the Al composition ratio of the AlGaN layer is 5% to 10%. Although the PL intensity was almost the same as that of the sample using the GaN substrate as the growth surface (Comparative Sample 1), the PL intensity was increased as compared with Comparative Sample 1 when the Al composition ratio was 18% to 35%. . Further, the rate of increase in PL intensity with respect to the comparative sample 1 was about twice as large in the case of 35% as compared with the case where the Al composition ratio was 18%. From this, it is speculated that the higher the Al composition ratio, the greater the influence of Al migration, and the more effective the effect of extending the migration in a GaN substrate whose growth surface is a surface having an off angle with respect to the m-plane. Is done.

また、m面に対してオフ角度を有する面を成長面とするGaN基板を用いた試料(実施例3、比較用試料2)同士を比較すると、AlGaN層のAl組成比が5%から10%では、ほぼ同等のPL強度が得られたのに対し、Al組成比が18%、35%では、比較用試料2に比べて、実施例3で、PL強度が1.5倍程度強くなった。また、実施例3では、比較用試料2に比べて、層表面の平坦性が良好であった。また、その影響は、Al組成比が高い、18%、35%で顕著であった。そして、この平坦性の改善により、層厚揺らぎにより生じる所定の発光波長以外での発光が抑制されるために、発光強度が高くなったものと考えられる。   When samples using GaN substrates (Example 3, Comparative Sample 2) having a growth surface with an off-angle with respect to the m-plane are compared, the Al composition ratio of the AlGaN layer is 5% to 10%. Then, almost the same PL strength was obtained, but when the Al composition ratio was 18% and 35%, the PL strength was about 1.5 times stronger in Example 3 than in Comparative Sample 2. . Further, in Example 3, the flatness of the layer surface was better than that of Comparative Sample 2. Moreover, the influence was remarkable at 18% and 35% with high Al composition ratio. And, it is considered that the emission intensity is increased because the improvement in flatness suppresses the light emission other than the predetermined light emission wavelength caused by the layer thickness fluctuation.

また、上記の結果より、a軸方向のオフ角度をc軸方向のオフ角度より大きくすることによって、結晶品質および平坦性を向上させる効果が大きくなることが確認された。   From the above results, it was confirmed that the effect of improving the crystal quality and flatness is increased by making the off angle in the a-axis direction larger than the off-angle in the c-axis direction.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記第1〜第7実施形態では、MOCVD法を用いて、窒化物半導体各層を基板上に結晶成長させた例を示したが、本発明はこれに限らず、MOCVD法以外の他の結晶成長法を用いて、窒化物半導体各層を基板上に結晶成長させてもよい。たとえば、MBE法(Molecular Beam Epitaxy;分子線エピタキシ法)や、HDVPE法(Hydride Vapor Phase Epitaxy;ハイドライドVPE法)などを用いて、窒化物半導体各層を結晶成長させてもよい。   For example, in the first to seventh embodiments, the example in which each nitride semiconductor layer is crystal-grown on the substrate by using the MOCVD method has been shown. However, the present invention is not limited to this, but other than the MOCVD method. A crystal growth method may be used to grow each nitride semiconductor layer on a substrate. For example, each nitride semiconductor layer may be crystal-grown using an MBE method (Molecular Beam Epitaxy), an HDVPE method (Hydride Vapor Phase Epitaxy), or the like.

また、上記第1〜第7実施形態では、窒化物半導体層(窒化物半導体基板)の成長面を、m面に対してa軸方向およびc軸方向の両方向にオフ角度を有する面から構成した例を示したが、本発明はこれに限らず、窒化物半導体層(窒化物半導体基板)の成長面は、m面に対して少なくともa軸方向にオフ角度を有する面から構成されていればよい。すなわち、c軸方向のオフ角度は、0度であってもよい。   Moreover, in the said 1st-7th embodiment, the growth surface of the nitride semiconductor layer (nitride semiconductor substrate) was comprised from the surface which has an off angle in both a-axis direction and c-axis direction with respect to m surface. However, the present invention is not limited to this, and the growth surface of the nitride semiconductor layer (nitride semiconductor substrate) may be formed from a surface having an off angle at least in the a-axis direction with respect to the m-plane. Good. That is, the off angle in the c-axis direction may be 0 degrees.

また、上記第1〜第6実施形態では、窒化物半導体素子の一例である発光ダイオード素子に本発明を適用した例を示したが、本発明はこれに限らず、発光ダイオード素子以外の窒化物半導体発光素子に本発明を適用することもできる。たとえば、窒化物半導体発光素子の一例である窒化物半導体レーザ素子に本発明を適用することもできる。なお、基板にGaN基板を用いる場合、GaN基板は紫外光を吸収するため、基板への光の漏れを低減するために、たとえば、多層膜反射鏡などを基板と活性層との間に形成するのが好ましい。また、発光ダイオード素子に応用する際に、基板側での光取り出しを行う場合、GaN基板の剥離を行ったり、GaN基板における光取り出し箇所をエッチングなどで除去したりするのが好ましい。このようにすれば、基板側での光取り出しを容易にすることができる。また、活性層に対して基板と反対側から光を取り出す場合、コンタクト層として、GaN層(p型GaN層)を形成すると、GaN層で光吸収が生じるため、p型GaN層における光取り出し箇所をエッチングなどで除去する構成とするのが好ましい。   Moreover, although the example which applied this invention to the light emitting diode element which is an example of the nitride semiconductor element was shown in the said 1st-6th embodiment, this invention is not limited to this, Nitride other than a light emitting diode element The present invention can also be applied to semiconductor light emitting devices. For example, the present invention can be applied to a nitride semiconductor laser element which is an example of a nitride semiconductor light emitting element. When a GaN substrate is used as the substrate, the GaN substrate absorbs ultraviolet light, so that, for example, a multilayer reflector is formed between the substrate and the active layer in order to reduce light leakage to the substrate. Is preferred. Further, when light extraction on the substrate side is performed in application to a light emitting diode element, it is preferable to peel off the GaN substrate or to remove the light extraction portion on the GaN substrate by etching or the like. In this way, light extraction on the substrate side can be facilitated. Further, when light is extracted from the side opposite to the substrate with respect to the active layer, if a GaN layer (p-type GaN layer) is formed as a contact layer, light absorption occurs in the GaN layer. It is preferable to adopt a configuration in which the is removed by etching or the like.

また、本発明は、発光ダイオード素子や半導体レーザ素子などの窒化物半導体発光素子に限らず、電子デバイスなどの窒化物半導体を用いたデバイス(たとえば、パワートランジスタやIC(Integrated Circuit)、LSI(Large Scale Integration)など)全般に適用することができる。   The present invention is not limited to nitride semiconductor light emitting elements such as light emitting diode elements and semiconductor laser elements, but also devices using nitride semiconductors such as electronic devices (for example, power transistors, integrated circuits (ICs), LSIs (Large). Scale integration), etc.).

なお、上記実施形態において、成長面を有する窒化物半導体層は、基板上に成長させることによって形成されるが、ここでいう「基板上に成長させる」とは、基板の成長面上に直接成長させる場合や、基板上に、成長面を有する窒化物半導体を形成し、その上に、窒化物半導体層を形成する場合を含む。また、窒化物半導体層の成長面は、主面に限らず、マスクなどを利用して横方向成長などをさせた際に生じるファセットを成長面とすることもできる。すなわち、上記「基板上に成長させる」とは、このような成長面上に窒化物半導体層を成長させる場合をも含む。   In the above embodiment, the nitride semiconductor layer having the growth surface is formed by growing on the substrate. Here, “growing on the substrate” means directly growing on the growth surface of the substrate. And a case where a nitride semiconductor having a growth surface is formed on a substrate and a nitride semiconductor layer is formed thereon. The growth surface of the nitride semiconductor layer is not limited to the main surface, and a facet generated when lateral growth is performed using a mask or the like can be used as the growth surface. That is, the above “grow on the substrate” includes the case where the nitride semiconductor layer is grown on such a growth surface.

また、上記実施形態において、窒化物半導体層の成長面上に形成される素子構造(窒化物半導体各層)については、その厚みや組成等は、所望の特性に合うものに適宜組み合わせたり、変更したりすることが可能である。たとえば、半導体層を追加または削除したり、半導体層の順序を一部入れ替えたりしてもよい。また、たとえば、図3における窒化物半導体層20とn型窒化物半導体層110(たとえば、n型AlInGaN層、n型AlGaN層)との間に超格子構造からなる半導体層が形成されていてもよい。この場合、窒化物半導体層の成長面上に超格子構造を形成することで、平坦性に優れた超格子構造を形成することが出来るので好ましい。さらに、導電型を一部の半導体層について変更してもよい。すなわち、窒化物半導体素子(窒化物半導体レーザ素子および発光ダイオード素子を含む)としての基本特性が得られる限り自由に変更可能である。   In the above-described embodiment, the element structure (nitride semiconductor layers) formed on the growth surface of the nitride semiconductor layer is appropriately combined or changed in thickness, composition, etc., to suit the desired characteristics. It is possible to For example, the semiconductor layers may be added or deleted, or the order of the semiconductor layers may be partially changed. Further, for example, even if a semiconductor layer having a superlattice structure is formed between the nitride semiconductor layer 20 and the n-type nitride semiconductor layer 110 (for example, an n-type AlInGaN layer or an n-type AlGaN layer) in FIG. Good. In this case, it is preferable to form a superlattice structure on the growth surface of the nitride semiconductor layer because a superlattice structure having excellent flatness can be formed. Furthermore, the conductivity type may be changed for some semiconductor layers. That is, it can be freely changed as long as basic characteristics as a nitride semiconductor element (including a nitride semiconductor laser element and a light emitting diode element) are obtained.

また、基板上に積層される窒化物半導体層の格子定数と、基板の格子定数との差が大きな場合、積層される窒化物半導体層にクラックが発生する場合がある。この場合、基板に溝(凹部)を形成することで、クラックの発生を抑制することが可能となる。   In addition, when the difference between the lattice constant of the nitride semiconductor layer stacked on the substrate and the lattice constant of the substrate is large, a crack may occur in the stacked nitride semiconductor layer. In this case, it is possible to suppress the occurrence of cracks by forming grooves (concave portions) in the substrate.

また、上記第1〜第6実施形態では、発光ダイオード素子の一例として、紫外波長領域(深紫外波長領域)で発光する発光ダイオード素子について説明したが、本発明はこれに限らず、紫外(深紫外)以外の波長領域で発光する発光素子とすることもできる。   Moreover, although the said 1st-6th embodiment demonstrated the light emitting diode element light-emitted in an ultraviolet wavelength range (deep ultraviolet wavelength range) as an example of a light emitting diode element, this invention is not limited to this, but ultraviolet (depth A light emitting element that emits light in a wavelength region other than (ultraviolet) can also be used.

また、上記第1実施形態では、キャンタイプのパッケージに窒化物半導体発光素子を搭載した例を示したが、本発明はこれに限らず、上記実施形態で示したパッケージ以外のパッケージに窒化物半導体発光素子を搭載することもできる。また、第2〜第6実施形態で示した窒化物半導体発光素子においても、第1実施形態と同様、パッケージに搭載することで、半導体光学装置に構成することができる。   In the first embodiment, an example in which a nitride semiconductor light emitting element is mounted on a can-type package has been described. However, the present invention is not limited to this, and a nitride semiconductor may be used in a package other than the package described in the above embodiment. A light emitting element can also be mounted. Also, the nitride semiconductor light emitting elements shown in the second to sixth embodiments can be configured in a semiconductor optical device by being mounted on a package, as in the first embodiment.

また、上記実施形態では、基板上に、1層または2層の窒化物半導体層が形成されたテンプレート基板について説明したが、本発明はこれに限らず、基板上に、3層以上の複数の窒化物半導体層を形成することでテンプレート基板を構成することもできる。この際、基板上に形成される各窒化物半導体層は、互いに異なる組成であってもよいし、同じ組成であってもよい。   Moreover, in the said embodiment, although the template board | substrate with which the 1 layer or 2 layer nitride semiconductor layer was formed on the board | substrate was demonstrated, this invention is not restricted to this, A several layer more than 3 layers on a board | substrate is demonstrated. The template substrate can also be configured by forming a nitride semiconductor layer. At this time, the nitride semiconductor layers formed on the substrate may have different compositions or the same composition.

なお、上記で開示された技術(構成)を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   Embodiments obtained by appropriately combining the techniques (configurations) disclosed above are also included in the technical scope of the present invention.

10 窒化物半導体基板(成長面を有する半導体層)
10a、20a、310a、320a、710a、
720a、730a 成長面
20 窒化物半導体層(成長面を有する半導体層)
21 GaN層(成長面を有する半導体層)
30 テンプレート基板
110 n型AlInGaN層、n型AlGaN層
120 活性層
120a 量子井戸層
120b 障壁層
130 キャリアブロック層
140 p型AlInGaN層、p型AlGaN層
150 p型コンタクト層
160 p側電極
170 n側電極
200 窒化物半導体層、層構造
210 n側窒化物半導体層
220 p側窒化物半導体層
300 半導体基板
310 下地基板(成長面を有する半導体層)
320 窒化物半導体層(成長面を有する半導体層)
400 窒化物半導体層(成長面を有する半導体層)
500、600、700、800、
850、860、900 窒化物半導体発光素子
710 下地基板
720 第1窒化物半導体層(成長面を有する半導体層)
730 第2窒化物半導体層(成長面を有する半導体層)
910 AlN層
1000 半導体光学装置
10 Nitride semiconductor substrate (semiconductor layer having a growth surface)
10a, 20a, 310a, 320a, 710a,
720a, 730a Growth surface 20 Nitride semiconductor layer (semiconductor layer having a growth surface)
21 GaN layer (semiconductor layer having a growth surface)
30 Template substrate 110 n-type AlInGaN layer, n-type AlGaN layer 120 active layer 120a quantum well layer 120b barrier layer 130 carrier block layer 140 p-type AlInGaN layer, p-type AlGaN layer 150 p-type contact layer 160 p-side electrode 170 n-side electrode 200 Nitride semiconductor layer, layer structure 210 n-side nitride semiconductor layer 220 p-side nitride semiconductor layer 300 semiconductor substrate 310 base substrate (semiconductor layer having a growth surface)
320 Nitride semiconductor layer (semiconductor layer having a growth surface)
400 Nitride semiconductor layer (semiconductor layer having a growth surface)
500, 600, 700, 800,
850, 860, 900 Nitride semiconductor light emitting device 710 Underlying substrate 720 First nitride semiconductor layer (semiconductor layer having a growth surface)
730 Second nitride semiconductor layer (semiconductor layer having a growth surface)
910 AlN layer 1000 Semiconductor optical device

Claims (22)

成長面を有し、窒化物半導体からなる半導体層と、
前記半導体層の成長面上に形成され、量子井戸構造を有する活性層を含む窒化物半導体層とを備え、
前記活性層は、Alを含む窒化物半導体からなる量子井戸層を含み、
前記半導体層の成長面が、m面に対して、a軸方向とc軸方向にオフ角度を有する面から構成されているとともに、前記a軸方向のオフ角度が、c軸方向のオフ角度より大きいことを特徴とする、窒化物半導体素子。
A semiconductor layer having a growth surface and made of a nitride semiconductor;
A nitride semiconductor layer including an active layer formed on a growth surface of the semiconductor layer and having a quantum well structure;
The active layer includes a quantum well layer made of a nitride semiconductor containing Al,
The growth surface of the semiconductor layer is composed of a plane having off-angles in the a- axis direction and the c- axis direction with respect to the m-plane , and the off-angle in the a-axis direction is greater than the off-angle in the c-axis direction. A nitride semiconductor device characterized by being large.
前記a軸方向のオフ角度、および、前記c軸方向のオフ角度が、それぞれ、0.1度より大きいことを特徴とする、請求項1に記載の窒化物半導体素子。   2. The nitride semiconductor device according to claim 1, wherein an off angle in the a-axis direction and an off angle in the c-axis direction are each greater than 0.1 degree. 前記a軸方向のオフ角度が、0.1度より大きく、かつ、10度以下であることを特徴とする、請求項1または2に記載の窒化物半導体素子。   3. The nitride semiconductor device according to claim 1, wherein an off angle in the a-axis direction is greater than 0.1 degree and equal to or less than 10 degrees. 前記a軸方向のオフ角度が、1度より大きく、かつ、10度以下であることを特徴とする、請求項1〜3のいずれか1項に記載の窒化物半導体素子。   4. The nitride semiconductor device according to claim 1, wherein an off angle in the a-axis direction is greater than 1 degree and 10 degrees or less. 5. 前記量子井戸層が、Alx1Iny1Ga1-x1-y1N(0<x1≦1、0≦y1≦1)の組成式で表される半導体から構成されることを特徴とする、請求項1〜4のいずれか1項に記載の窒化物半導体素子。 The quantum well layer is made of a semiconductor represented by a composition formula of Al x1 In y1 Ga 1 -x1-y1 N (0 <x1 ≦ 1, 0 ≦ y1 ≦ 1). The nitride semiconductor device according to any one of 1 to 4. 前記量子井戸層のAl組成比X1が、0.15≦x1≦0.90の範囲にあることを特徴とする、請求項5に記載の窒化物半導体素子。   6. The nitride semiconductor device according to claim 5, wherein an Al composition ratio X1 of the quantum well layer is in a range of 0.15 ≦ x1 ≦ 0.90. 前記量子井戸層のIn組成比y1が、0.00≦y1≦0.12の範囲にあることを特徴とする、請求項5または6に記載の窒化物半導体素子。   7. The nitride semiconductor device according to claim 5, wherein an In composition ratio y1 of the quantum well layer is in a range of 0.00 ≦ y1 ≦ 0.12. 前記半導体層が、Alを含む窒化物半導体からなり、
前記半導体層のAl組成比が、前記量子井戸層のAl組成比よりも大きく、かつ、そのAl組成比が、0.20以上1.00以下であることを特徴とする、請求項1〜7のいずれか1項に記載の窒化物半導体素子。
The semiconductor layer is made of a nitride semiconductor containing Al,
The Al composition ratio of the semiconductor layer is larger than the Al composition ratio of the quantum well layer, and the Al composition ratio is 0.20 or more and 1.00 or less. The nitride semiconductor device according to any one of the above.
前記活性層は、Alx2Iny2Ga1-x2-y2N(0<x2≦1、0≦y2≦1)の組成式で表される半導体からなる障壁層を含み、
前記障壁層のAl組成比x2が、前記量子井戸層のAl組成比よりも大きいことを特徴とする、請求項1〜8のいずれか1項に記載の窒化物半導体素子。
The active layer includes a barrier layer made of a semiconductor represented by a composition formula of Al x2 In y2 Ga 1-x2-y2 N (0 <x2 ≦ 1, 0 ≦ y2 ≦ 1),
The nitride semiconductor device according to claim 1, wherein an Al composition ratio x2 of the barrier layer is larger than an Al composition ratio of the quantum well layer.
前記障壁層のAl組成比x2が、0.20≦x2≦1.00の範囲にあることを特徴とする、請求項9に記載の窒化物半導体素子。   10. The nitride semiconductor device according to claim 9, wherein an Al composition ratio x2 of the barrier layer is in a range of 0.20 ≦ x2 ≦ 1.00. 前記量子井戸層が、Alx1Iny1Ga1-x1-y1N(0<x1≦1、0≦y1≦1)の組成式で表される半導体から構成される場合において、
前記障壁層のIn組成比y2が、前記量子井戸層のIn組成比y1よりも小さく、かつ、0.00≦y2≦0.08の範囲にあることを特徴とする、請求項9または10に記載の窒化物半導体素子。
In the case where the quantum well layer is composed of a semiconductor represented by a composition formula of Al x1 In y1 Ga 1 -x1-y1 N (0 <x1 ≦ 1, 0 ≦ y1 ≦ 1),
The In composition ratio y2 of the barrier layer is smaller than the In composition ratio y1 of the quantum well layer and is in the range of 0.00 ≦ y2 ≦ 0.08. The nitride semiconductor device described.
前記障壁層が、AlGaNまたはAlInGaNからなることを特徴とする、請求項9〜11のいずれか1項に記載の窒化物半導体素子。   The nitride semiconductor device according to any one of claims 9 to 11, wherein the barrier layer is made of AlGaN or AlInGaN. 前記量子井戸層が、AlGaNまたはAlInGaNからなることを特徴とする、請求項1〜12のいずれか1項に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 1, wherein the quantum well layer is made of AlGaN or AlInGaN. 前記半導体層の成長面上に、前記成長面と接するように、AlN層が形成されていることを特徴とする、請求項1〜13のいずれか1項に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 1, wherein an AlN layer is formed on the growth surface of the semiconductor layer so as to be in contact with the growth surface. 前記半導体層の成長面上に形成される前記窒化物半導体層は、前記活性層に対して前記半導体層側に形成されるn側窒化物半導体層と、前記活性層に対して前記n側窒化物半導体層とは反対側に形成されるp側窒化物半導体層とをさらに備え、
前記n側窒化物半導体層が、GaN層を含まない構成とされていることを特徴とする、請求項1〜14のいずれか1項に記載の窒化物半導体素子。
The nitride semiconductor layer formed on the growth surface of the semiconductor layer includes an n-side nitride semiconductor layer formed on the semiconductor layer side with respect to the active layer, and the n-side nitridation with respect to the active layer. A p-side nitride semiconductor layer formed on the opposite side of the oxide semiconductor layer,
The nitride semiconductor device according to claim 1, wherein the n-side nitride semiconductor layer does not include a GaN layer.
前記活性層から放出される光の波長が、240nm以上360nm以下であることを特徴とする、請求項1〜15のいずれか1項に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 1, wherein a wavelength of light emitted from the active layer is 240 nm or more and 360 nm or less. 前記活性層から放出される光の波長が、260nm以上300nm以下であることを特徴とする、請求項16に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 16, wherein the wavelength of light emitted from the active layer is 260 nm or more and 300 nm or less. 前記成長面を有する前記半導体層が、AlGaN、AlInGaNおよびAlNのいずれかから構成されていることを特徴とする、請求項1〜17のいずれか1項に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 1, wherein the semiconductor layer having the growth surface is made of any one of AlGaN, AlInGaN, and AlN. 前記成長面を有する前記半導体層を構成する基板を備え、
前記基板が、AlGaN基板、AlInGaN基板およびAlN基板のいずれかから構成されていることを特徴とする、請求項1〜18のいずれか1項に記載の窒化物半導体素子。
Comprising a substrate constituting the semiconductor layer having the growth surface;
The nitride semiconductor device according to any one of claims 1 to 18, wherein the substrate is composed of any one of an AlGaN substrate, an AlInGaN substrate, and an AlN substrate.
前記成長面を有する前記半導体層を構成する基板を備え、
前記基板が、GaN基板から構成されていることを特徴とする、請求項1〜7のいずれか1項に記載の窒化物半導体素子。
Comprising a substrate constituting the semiconductor layer having the growth surface;
The nitride semiconductor device according to claim 1, wherein the substrate is made of a GaN substrate.
下地基板上に前記半導体層が形成されたテンプレート基板を備え、
前記テンプレート基板上に、前記活性層を含む前記窒化物半導体層が形成されていることを特徴とする、請求項1〜17のいずれか1項に記載の窒化物半導体素子。
A template substrate having the semiconductor layer formed on a base substrate;
The nitride semiconductor device according to claim 1, wherein the nitride semiconductor layer including the active layer is formed on the template substrate.
請求項1〜21のいずれか1項に記載の窒化物半導体素子を備えることを特徴とする、半導体光学装置。   A semiconductor optical device comprising the nitride semiconductor element according to claim 1.
JP2010190136A 2010-08-26 2010-08-26 Nitride semiconductor element and semiconductor optical device Expired - Fee Related JP5319628B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010190136A JP5319628B2 (en) 2010-08-26 2010-08-26 Nitride semiconductor element and semiconductor optical device
US13/211,966 US20120049156A1 (en) 2010-08-26 2011-08-17 Nitride semiconductor device and semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010190136A JP5319628B2 (en) 2010-08-26 2010-08-26 Nitride semiconductor element and semiconductor optical device

Publications (2)

Publication Number Publication Date
JP2012049337A JP2012049337A (en) 2012-03-08
JP5319628B2 true JP5319628B2 (en) 2013-10-16

Family

ID=45695918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010190136A Expired - Fee Related JP5319628B2 (en) 2010-08-26 2010-08-26 Nitride semiconductor element and semiconductor optical device

Country Status (2)

Country Link
US (1) US20120049156A1 (en)
JP (1) JP5319628B2 (en)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5769483B2 (en) * 2011-04-21 2015-08-26 キヤノン株式会社 Surface emitting laser and image forming apparatus
KR101859355B1 (en) * 2011-08-09 2018-05-18 소코 가가쿠 가부시키가이샤 Nitride semiconductor ultraviolet light emitting element
CN102723358B (en) * 2012-05-30 2015-01-07 苏州能讯高能半导体有限公司 Isolated gate field effect transistor and manufacture method thereof
KR20140002910A (en) * 2012-06-28 2014-01-09 서울바이오시스 주식회사 Near uv light emitting device
JP2014167948A (en) * 2013-01-30 2014-09-11 Mitsubishi Chemicals Corp Light-emitting diode element, process of manufacturing the same, and light-emitting apparatus
CN105103309B (en) 2013-04-12 2018-09-07 首尔伟傲世有限公司 ultraviolet light emitting device
WO2015190171A1 (en) * 2014-06-10 2015-12-17 ソニー株式会社 Optical semiconductor device, manufacturing method therefor, and optical-semiconductor-device assembly
JP6330604B2 (en) * 2014-09-24 2018-05-30 日亜化学工業株式会社 Semiconductor light emitting device
JP2016171141A (en) * 2015-03-11 2016-09-23 旭化成株式会社 Nitride light emitting element and nitride light emitting element manufacturing method
US9673352B2 (en) * 2015-04-30 2017-06-06 National Chiao Tung University Semiconductor light emitting device
US9966501B2 (en) * 2015-09-07 2018-05-08 Seoul Viosys Co., Ltd. Light emitting device with high efficiency
JP2017126637A (en) * 2016-01-13 2017-07-20 シャープ株式会社 Nitride semiconductor element, and quantum cascade laser using the same
EP3425684B1 (en) * 2016-03-01 2023-11-22 Stanley Electric Co., Ltd. Vertical-type ultraviolet light-emitting diode
JP6908422B2 (en) * 2016-04-20 2021-07-28 Dowaエレクトロニクス株式会社 Group III nitride semiconductor light emitting device and its manufacturing method
CN114093995A (en) 2016-06-20 2022-02-25 苏州乐琻半导体有限公司 Semiconductor device with a plurality of transistors
US10340415B2 (en) * 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
EP3511990B1 (en) 2016-09-10 2023-12-13 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
EP3514840A4 (en) 2016-09-13 2019-08-21 LG Innotek Co., Ltd. Semiconductor device and semiconductor device package including same
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
KR102390828B1 (en) 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device
JP7244745B2 (en) * 2019-02-15 2023-03-23 日亜化学工業株式会社 Light-emitting device and optical device
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
US11175447B1 (en) 2019-08-13 2021-11-16 Facebook Technologies, Llc Waveguide in-coupling using polarized light emitting diodes

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0732754B1 (en) * 1995-03-17 2007-10-31 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JP2002026381A (en) * 2000-07-12 2002-01-25 Kyocera Corp Semiconductor light emitting element and led array
ATE418420T1 (en) * 2001-11-20 2009-01-15 Rensselaer Polytech Inst METHOD FOR POLISHING THE SURFACE OF A SUBSTRATE
JP2004055719A (en) * 2002-07-18 2004-02-19 Shiro Sakai Gallium nitride compound semiconductor device
US7846757B2 (en) * 2005-06-01 2010-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,A1,In,B)N thin films, heterostructures, and devices
JP2007123731A (en) * 2005-10-31 2007-05-17 Toshiba Corp Semiconductor light-emitting element and device thereof
JP5730484B2 (en) * 2007-01-26 2015-06-10 クリスタル アイエス インコーポレイテッド Thick pseudo-lattice matched nitride epitaxial layer
JP4924185B2 (en) * 2007-04-27 2012-04-25 住友電気工業株式会社 Nitride semiconductor light emitting device
JP4952547B2 (en) * 2007-06-14 2012-06-13 住友電気工業株式会社 GaN substrate, substrate with epitaxial layer, semiconductor device, and method of manufacturing GaN substrate
EP2221856B1 (en) * 2007-11-21 2020-09-09 Mitsubishi Chemical Corporation Nitride semiconductor, nitride semiconductor crystal growth method, and nitride semiconductor light emitting element
JP4996448B2 (en) * 2007-12-25 2012-08-08 パナソニック株式会社 Method for creating a semiconductor substrate
JP5003527B2 (en) * 2008-02-22 2012-08-15 住友電気工業株式会社 Group III nitride light emitting device and method for fabricating group III nitride semiconductor light emitting device
JP4924498B2 (en) * 2008-03-18 2012-04-25 住友電気工業株式会社 Nitride-based semiconductor light-emitting device, epitaxial wafer, and method for manufacturing nitride-based semiconductor light-emitting device
JP2009238772A (en) * 2008-03-25 2009-10-15 Sumitomo Electric Ind Ltd Epitaxial substrate, and manufacturing method of epitaxial substrate
JP5279006B2 (en) * 2008-03-26 2013-09-04 パナソニック株式会社 Nitride semiconductor light emitting device
JP4900336B2 (en) * 2008-07-10 2012-03-21 住友電気工業株式会社 Method for manufacturing group III nitride light emitting device, and group III nitride light emitting device
JP2010087038A (en) * 2008-09-29 2010-04-15 Kyocera Corp Light emitting element and lighting system
JP5120350B2 (en) * 2009-08-24 2013-01-16 住友電気工業株式会社 Group III nitride semiconductor device and epitaxial wafer
US8699537B2 (en) * 2009-10-29 2014-04-15 Tarun Kumar Sharma Application-oriented nitride substrates for epitaxial growth of electronic and optoelectronic device structures

Also Published As

Publication number Publication date
US20120049156A1 (en) 2012-03-01
JP2012049337A (en) 2012-03-08

Similar Documents

Publication Publication Date Title
JP5319628B2 (en) Nitride semiconductor element and semiconductor optical device
JP4475358B1 (en) GaN-based semiconductor optical device, method for manufacturing GaN-based semiconductor optical device, and epitaxial wafer
JP4696285B2 (en) R-plane sapphire substrate, epitaxial substrate and semiconductor device using the same, and manufacturing method thereof
US9472720B2 (en) Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
US20120145991A1 (en) High-quality non-polar/semi-polar semiconductor element on tilt substrate and fabrication method thereof
KR20120080559A (en) Semiconductor light emitting device
JP2012146847A (en) Nitride semiconductor light-emitting element and semiconductor optical device
JP2010192865A (en) Nitride-semiconductor light emitting element, epitaxial substrate, and nitride-semiconductor light emitting element manufacturing method
US20140103292A1 (en) Gallium nitride-based compound semiconductor light-emitting device and light source apparatus using the device
JP5861947B2 (en) Semiconductor light emitting device and manufacturing method thereof
WO2011087127A1 (en) Gan semiconductor light emitting element and method for manufacturing same
JP5891390B2 (en) Nitride semiconductor structure, laminated structure, and nitride semiconductor light emitting device
JP2017154964A (en) Crystal substrate, ultraviolet emission element, and manufacturing method thereof
Jang et al. Improvement of crystal quality and optical property in (11− 22) semipolar InGaN/GaN LEDs grown on patterned m-plane sapphire substrate
JP2008288532A (en) Nitride semiconductor device
JP4936653B2 (en) Sapphire substrate and light emitting device using the same
JP4960621B2 (en) Nitride semiconductor growth substrate and manufacturing method thereof
KR101391960B1 (en) Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device
JP5182407B2 (en) GaN-based semiconductor optical device, method for manufacturing GaN-based semiconductor optical device, epitaxial wafer, and method for growing GaN-based semiconductor film
JP2009231609A (en) Production method of semiconductor light-emitting element
JP2009027022A (en) Nitride semiconductor light-emitting element
JP2005277254A (en) Substrate and manufacturing method thereof
KR20110022451A (en) High quality non-polar/semi-polar semiconductor device and manufacturing method thereof
JP5375392B2 (en) Gallium nitride based semiconductor optical device and method for fabricating gallium nitride based semiconductor optical device
JP2009266963A (en) Nitride-based light emitting device, and method of manufacturing semiconductor light emitting device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130711

R150 Certificate of patent or registration of utility model

Ref document number: 5319628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

LAPS Cancellation because of no payment of annual fees