JP5311803B2 - 書き込み装置および回路 - Google Patents
書き込み装置および回路 Download PDFInfo
- Publication number
- JP5311803B2 JP5311803B2 JP2007298882A JP2007298882A JP5311803B2 JP 5311803 B2 JP5311803 B2 JP 5311803B2 JP 2007298882 A JP2007298882 A JP 2007298882A JP 2007298882 A JP2007298882 A JP 2007298882A JP 5311803 B2 JP5311803 B2 JP 5311803B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- circuit
- electromagnetic wave
- unit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
また、本発明に係る回路の一態様は、受信した電磁波から得られる電力を蓄電部に蓄えることによって動作可能に構成された受信装置を備える書き込みシステムにおいて使用される、受信装置に電磁波を送信可能に構成された回路であって、受信装置に電磁波を出力する第1アンテナ部と、受信装置に送信される電磁波をモニターするモニター装置と、を備え、モニター装置は、電磁波を受信する第2アンテナ部と、第2アンテナ部で受信した電磁波から電力を取得する電力取得部と、電力取得部から取得された電力を、受信装置における負荷に対応する負荷を備えた等負荷回路と、等負荷回路で消費される電力の値を検出する検出部と、検出部から出力される電力の値に基づき電力調整処理を実施し、第1アンテナ部からの電磁波の出力を制御するCPUと、CPUから出力される制御信号に対応する送信電力で第1アンテナ部に符号化信号を出力する符号化回路と、を含み、CPUが等負荷回路で消費される電力の値と所定値とを比較し、電力の値が所定値より小さいと判断した場合、符号化回路に送信電力の振幅を増加させる制御信号を出力するものであることを特徴とする。
また、本発明に係る回路の他の態様は、受信した電磁波から得られる電力を蓄電部に蓄えることによって動作可能に構成された受信装置を備える書き込みシステムにおいて使用される、受信装置に電磁波を送信可能に構成された回路であって、受信装置に電磁波を出力する第1アンテナ部と、受信装置に送信される電磁波をモニターするモニター装置と、を備え、モニター装置は、電磁波を受信する第2アンテナ部と、第2アンテナ部で受信した電磁波から電力を取得する電力取得部と、電力取得部から取得された電力を、受信装置における負荷に対応する負荷を備えた等負荷回路と、等負荷回路で消費される電力の値を検出する検出部と、検出部から出力される電力の値に基づき電力調整処理を実施し、第1アンテナ部からの電磁波の出力を制御するCPUと、CPUから出力される制御信号に対応する送信電力で第1アンテナ部に符号化信号を出力する符号化回路と、を含み、CPUが等負荷回路で消費される電力の値と所定値とを比較し、電力の値が所定値より大きいと判断した場合、符号化回路に送信電力の振幅を減少させる制御信号を出力するものであることを特徴とする。
また、上記書き込み装置において、前記電力取得部は、前記整流回路が整流した信号を直流化する平滑回路を含むことが好ましい。
また、上記書き込み装置において、前記電力取得部は、前記平滑回路が直流化した信号を蓄積する蓄電部を含むことが好ましい。
また、上記書き込み装置において、前記電力取得部は、前記蓄電部が蓄積した電力を電圧変換して前記等負荷回路に出力する電源回路を含むことが好ましい。
上記書き込み装置において、さらに、前記電源回路から出力された電圧を消費する等負荷回路を含む、ことが好ましい。
また、上記書き込み装置において、前記CPUから出力される制御信号に対応する送信電力で前記第1アンテナ部に符号化信号を出力する符号化回路を含むことが好ましい。
また、上記書き込み装置において、前記CPUが前記等負荷回路で消費される前記電力の値と所定値とを比較し、前記電力の値が前記所定値より小さいと判断した場合、前記符号化回路に送信電力の振幅を増加させる制御信号を出力するものであることが好ましい。
また、上記書き込み装置において、前記CPUが前記等負荷回路で消費される前記電力の値と所定値とを比較し、前記電力の値が前記所定値より大きいと判断した場合、前記符号化回路に送信電力の振幅を減少させる制御信号を出力するものであることが好ましい。
また、上記書き込み装置または回路において、前記CPUが非同期CPUであることが好ましい。
図1に、本実施形態1における電子ペーパシステムの概略斜視図を示す。本実施形態1の電子ペーパ表示装置は、受信した電磁波から得られる電力によって動作可能に構成されていることを特徴とする。
図1に示すように、当該電子ペーパシステムは、画像情報を含んだ電磁波を送信する電子ペーパ書き込み装置2と、この電子ペーパ書き込み装置2から送信された電磁波を受信して画像情報に対応する画像を不揮発性表示部14に表示する電子ペーパ表示装置1とを備える。電子ペーパ表示装置1は、基板100上に、上記電磁波を受信するためのアンテナ部11、アンテナ部11で受信された信号を処理する制御部10、当該制御部10から出力される画像情報に基づいた画像を表示する上記不揮発性表示部14、この不揮発性表示部14を駆動する行(走査)方向のドライバ回路12、及び列(データ)方向のドライバ回路13が形成されて構成されている。電子ペーパ書き込み装置2は、本体22の一部表面にアンテナ部21が設けられており、制御部20が内蔵されて構成されている。
本発明の実施形態2は、自らが送信する電磁波を受信し、送信出力の調整を行う、電子ペーパ書き込み装置に関する。
図6に、本実施形態2における電子ペーパ書き込み装置2bの概略斜視図を示す。本実施形態2の電子ペーパ書き込み装置2bは、本体22に制御部20とアンテナ部21を備える点は実施形態1と同じであるが、さらに等負荷受信部23とモニタ用アンテナ部24とを備えることを特徴とする。
以上の処理により、送信電力のゲインが適正範囲に入るので、CPU201は画像送信処理を続行する(S6)。
本発明の実施形態3は、画像情報の情報源の変形例に関する。
図9に、本実施形態3における電子ペーパ書き込み装置2cの概略ブロック図を示す。図9に示すように、この電子ペーパ書き込み装置2cは、外部のコンピュータ装置を、ケーブルを介して接続するコネクタ223、ケーブルを介した所定の規格における通信によりコンピュータ装置からの画像情報を送受信する通信回路222、外部コンピュータ装置とこの制御部20cとの通信速度の違いを補完するためのバッファ回路221、バッファ回路221に蓄積された画像情報を順次内部バス200に転送するインターフェース回路220を備える。その他の構成については、実施形態1と同様である。外部コンピュータ装置からのデータ通信は公知の通信規格、RS−232CやRS−422、セントロニクス、USBを利用可能である。またコネクタ223に無線通信アダプタを接続することによって、無線による無線LANやBluetooth規格によって接続されていてもよい。
外部コンピュータ装置から見ればプリンタによって紙媒体に印刷するような位置づけで、電子ペーパ表示装置1に描画させることが可能である。CPU201は、実施形態1のように入力装置209からの操作信号に基づく表示、及び、外部コンピュータ装置からの画像情報による表示のいずれかを任意に、例えば入力装置209の操作、または、外部コンピュータ装置からの印刷制御によって切り替えるように動作する。
本発明の実施形態4は、電子ペーパ表示装置の製造方法に関する。
図10A〜図10Fに、本実施形態における電子ペーパ表示装置の製造工程断面図を示す。これらの図面の製造工程断面図は、二つの画素部分の断面を拡大した模式図である。
図10Aに示すように、基板300上に不揮発性表示部14の一方の電極である個別電極320を形成する。基板300(100)としては、電子ペーパとしての携帯性に優れる材料を利用する。例えば可撓性があり軽量な材料としてPET(polyethylene terephthalate)等を用いることが好ましい。PET基板を利用する場合、真空中または減圧中でOSTの蒸気に晒すことが好ましい。またガラス基板を用いてもよい。ガラス基板を用いる場合にはホウ素ケイ酸ガラスなどを用いる。
Claims (12)
- 受信した電磁波から得られる電力を蓄電部に蓄えることによって動作可能に構成された受信装置を備える書き込みシステムにおいて使用される、前記受信装置に前記電磁波を送信可能に構成された書き込み装置であって、
前記受信装置に前記電磁波を出力する第1アンテナ部と、
前記受信装置に送信される前記電磁波をモニターするモニター装置と、を備え、
前記モニター装置は、
前記電磁波を受信する第2アンテナ部と、
前記第2アンテナ部で受信した前記電磁波から電力を取得する電力取得部と、
前記電力取得部から取得された電力を、前記受信装置における負荷に対応する負荷を備えた等負荷回路と、
前記等負荷回路で消費される前記電力の値を検出する検出部と、
前記検出部から出力される前記電力の値に基づき電力調整処理を実施し、前記第1アンテナ部からの電磁波の出力を制御するCPUと、を含む、
ことを特徴とする書き込み装置。 - 請求項1に記載の書き込み装置において、
前記電力取得部は、
前記第2アンテナ部で受信した電磁波から得られる信号を整流する整流回路を含む、
ことを特徴とする書き込み装置。 - 請求項2に記載の書き込み装置において、
前記電力取得部は、
前記整流回路が整流した信号を直流化する平滑回路を含む、
ことを特徴とする書き込み装置。 - 請求項3に記載の書き込み装置において、
前記電力取得部は、
前記平滑回路が直流化した電力を蓄積する蓄電部を含む、
ことを特徴とする書き込み装置。 - 請求項4に記載の書き込み装置において、
前記電力取得部は、
前記蓄電部が蓄積した電力を電圧変換して前記等負荷回路に出力する電源回路を含む、
ことを特徴とする書き込み装置。 - 請求項5に記載の書き込み装置において、
前記CPUから出力される制御信号に対応する送信電力で前記第1アンテナ部に符号化信号を出力する符号化回路を含む、
ことを特徴とする書き込み装置。 - 請求項6に記載の書き込み装置において、
前記CPUが前記等負荷回路で消費される前記電力の値と所定値とを比較し、前記電力の値が前記所定値より小さいと判断した場合、前記符号化回路に送信電力の振幅を増加させる制御信号を出力するものである、
ことを特徴とする書き込み装置。 - 請求項6に記載の書き込み装置において、
前記CPUが前記等負荷回路で消費される前記電力の値と所定値とを比較し、前記電力の値が前記所定値より大きいと判断した場合、前記符号化回路に送信電力の振幅を減少させる制御信号を出力するものである、
ことを特徴とする書き込み装置。 - 請求項1ないし8のいずれか一項に記載の書き込み装置において、
前記CPUが非同期CPUである、
ことを特徴とする書き込み装置。 - 受信した電磁波から得られる電力を蓄電部に蓄えることによって動作可能に構成された受信装置を備える書き込みシステムにおいて使用される、前記受信装置に前記電磁波を送信可能に構成された回路であって、
前記受信装置に電磁波を出力する第1アンテナ部と、
前記受信装置に送信される前記電磁波をモニターするモニター装置と、を備え、
前記モニター装置は、
前記電磁波を受信する第2アンテナ部と、
前記第2アンテナ部で受信した前記電磁波から電力を取得する電力取得部と、
前記電力取得部から取得された電力を、前記受信装置における負荷に対応する負荷を備えた等負荷回路と、
前記等負荷回路で消費される前記電力の値を検出する検出部と、
前記検出部から出力される前記電力の値に基づき電力調整処理を実施し、前記第1アンテナ部からの電磁波の出力を制御するCPUと、
前記CPUから出力される制御信号に対応する送信電力で前記第1アンテナ部に符号化信号を出力する符号化回路と、を含み、
前記CPUが前記等負荷回路で消費される前記電力の値と所定値とを比較し、前記電力の値が前記所定値より小さいと判断した場合、前記符号化回路に送信電力の振幅を増加させる制御信号を出力するものである、
ことを特徴とする回路。 - 受信した電磁波から得られる電力を蓄電部に蓄えることによって動作可能に構成された受信装置を備える書き込みシステムにおいて使用される、前記受信装置に前記電磁波を送信可能に構成された回路であって、
前記受信装置に電磁波を出力する第1アンテナ部と、
前記受信装置に送信される前記電磁波をモニターするモニター装置と、を備え、
前記モニター装置は、
前記電磁波を受信する第2アンテナ部と、
前記第2アンテナ部で受信した前記電磁波から電力を取得する電力取得部と、
前記電力取得部から取得された電力を、前記受信装置における負荷に対応する負荷を備えた等負荷回路と、
前記等負荷回路で消費される前記電力の値を検出する検出部と、
前記検出部から出力される前記電力の値に基づき電力調整処理を実施し、前記第1アンテナ部からの電磁波の出力を制御するCPUと、
前記CPUから出力される制御信号に対応する送信電力で前記第1アンテナ部に符号化信号を出力する符号化回路と、を含み、
前記CPUが前記等負荷回路で消費される前記電力の値と所定値とを比較し、前記電力の値が前記所定値より大きいと判断した場合、前記符号化回路に送信電力の振幅を減少させる制御信号を出力するものである、
ことを特徴とする回路。 - 請求項10または11に記載の回路において、
前記CPUが非同期CPUである、
ことを特徴とする回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007298882A JP5311803B2 (ja) | 2007-11-19 | 2007-11-19 | 書き込み装置および回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007298882A JP5311803B2 (ja) | 2007-11-19 | 2007-11-19 | 書き込み装置および回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004228316A Division JP4096315B2 (ja) | 2004-08-04 | 2004-08-04 | 表示システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008116972A JP2008116972A (ja) | 2008-05-22 |
JP5311803B2 true JP5311803B2 (ja) | 2013-10-09 |
Family
ID=39502858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007298882A Expired - Fee Related JP5311803B2 (ja) | 2007-11-19 | 2007-11-19 | 書き込み装置および回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5311803B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1056377A (ja) * | 1996-08-08 | 1998-02-24 | Hitachi Ltd | 2線2相式非同期論理ファンクションジェネレータ、およびそれを用いた半導体集積回路装置 |
JPH117427A (ja) * | 1997-06-13 | 1999-01-12 | Takashi Minamitani | 非同期式ディジタルシステム及び非同期式データパス回路及び非同期式ディジタル信号処理回路及び非同期式ディジタル信号処理方法 |
JPH11146580A (ja) * | 1997-11-06 | 1999-05-28 | Kokusai Electric Co Ltd | リーダライタ |
JP4233697B2 (ja) * | 1999-08-06 | 2009-03-04 | 吉川アールエフシステム株式会社 | データキャリア用質問機 |
JP3835123B2 (ja) * | 2000-05-30 | 2006-10-18 | セイコーエプソン株式会社 | 携帯型電子機器 |
JP4062430B2 (ja) * | 2002-09-11 | 2008-03-19 | 富士ゼロックス株式会社 | 電子メディア |
-
2007
- 2007-11-19 JP JP2007298882A patent/JP5311803B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008116972A (ja) | 2008-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4096315B2 (ja) | 表示システム | |
US20080061152A1 (en) | Information medium having displaying function | |
JP2003216111A (ja) | 表示装置および表示システム | |
US20090033488A1 (en) | Information processing apparatus and method, and non-contact ic card device | |
JP2006323683A (ja) | カード装置及びその制御方法 | |
JP5311803B2 (ja) | 書き込み装置および回路 | |
JP2008203842A (ja) | 表示装置および回路 | |
US20100064152A1 (en) | Ic chip, information processing device, information processing system, and programs | |
JP2005071143A (ja) | 書換可能な表示機能付電子タグ | |
EP2911405B1 (en) | Electronic device, charge control method for electronic device, remaining battery amount display method for electronic device, source device and sink device | |
JP2011081750A (ja) | 携帯型電子装置 | |
WO2011086748A1 (ja) | 表示装置 | |
TWI842230B (zh) | 採集能量與資訊傳輸的多天線系統 | |
CN108343884A (zh) | 背光板、显示屏组件及电子装置 | |
JP2009042866A (ja) | 信号処理装置および方法、並びに、非接触icカードデバイス | |
JP2004258559A (ja) | 平面表示装置及びその製品情報管理方法 | |
JP2010108394A (ja) | 信号授受装置、情報処理装置及び表示装置 | |
KR20230166275A (ko) | 공유된 무선 아날로그 회로와 공유된 메모리 장치를 포함하는 듀얼밴드 태그 ic와 이를 포함하는 시스템 | |
JP2005338922A (ja) | 表示装置、通信システムおよび通信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120323 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120402 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120921 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130702 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |