JP5311309B2 - 共有キャッシュメモリとそのキャッシュ間のデータ転送方法 - Google Patents

共有キャッシュメモリとそのキャッシュ間のデータ転送方法 Download PDF

Info

Publication number
JP5311309B2
JP5311309B2 JP2009082997A JP2009082997A JP5311309B2 JP 5311309 B2 JP5311309 B2 JP 5311309B2 JP 2009082997 A JP2009082997 A JP 2009082997A JP 2009082997 A JP2009082997 A JP 2009082997A JP 5311309 B2 JP5311309 B2 JP 5311309B2
Authority
JP
Japan
Prior art keywords
memory cell
line
mode control
memory cells
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009082997A
Other languages
English (en)
Other versions
JP2010237820A (ja
Inventor
雅彦 吉本
博 川口
俊介 奥村
英弘 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe University NUC
Original Assignee
Kobe University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe University NUC filed Critical Kobe University NUC
Priority to JP2009082997A priority Critical patent/JP5311309B2/ja
Publication of JP2010237820A publication Critical patent/JP2010237820A/ja
Application granted granted Critical
Publication of JP5311309B2 publication Critical patent/JP5311309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Static Random-Access Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

本発明は、Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成の新規な共有キャッシュ構成とそのキャッシュ間のサイクルタイムの短いデータ転送方法に関する技術である。
１チップ上に複数のプロセッサコアを集積したチップマルチプロセッサ(ＣＭＰ：Ｃｈｉｐ Ｍｕｌｔｉ Ｐｒｏｃｅｓｓｏｒ) におけるキャッシュの構成に、ＮＵＭＡ（Ｎｏｎ−Ｕｎｉｆｏｒｍ
Ｍｅｍｏｒｙ Ａｒｃｈｉｔｅｃｔｕｒｅ）がある。ＮＵＭＡは、複数のプロセッサコアからのメモリ共有を可能にするコンピュータアーキテクチャである。
図１は、このＮＵＭＡの代表的な構成の１つであるＮｏｎ−Ｕｎｉｆｏｒｍ
Ｓｈａｒｅｄ構成のキャッシュの物理構成の一例を示している。Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成では、自身のＬ２キャッシュにおいて、キャッシュ・ミスが発生した場合、他のプロセッサコアのＬ２キャッシュに対して相互結合網（Ｎｅｔｗｏｒｋ）を介してアクセスを行い、ラインをフェッチすることが可能である。これにより、Ｌ２キャッシュは仮想的に各プロセッサコアによって共有され、外部メモリへのアクセス頻度を低減することが可能である。
また、新たにラインを主メモリからフェッチする際に、自身のＬ２容量が不足した場合、他のプロセッサコアのＬ２キャッシュに一時的に不要なラインをリプレースすることによって容量効率を向上させている。
Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のＣＭＰにおいて、ラインフェッチやラインリプレース動作時のＬ２キャッシュ間のデータコピーに伴うサイクルタイムが、ＣＭＰにおける処理時間を決定する上で重要な要素となっている。
一方、近年のＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のメモリは、ＳｏＣに搭載されるＣＭＯＳプロセス技術が進展し、集積回路の加工寸法（スケーリングサイズ）が縮小され、より高いチップ密度と低いチップコストが実現され、メモリ容量が増大している。このようなスケーリングサイズの縮小は、ＳＲＡＭ等のメモリセルを構成するトランジスタのしきい値電圧のばらつきを拡大し、メモリセルにおける読み出しや書き込みのノイズマージンを低下させ、メモリセル動作を不安定性化し、ビット誤り率（ＢＥＲ；Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ)を増大させている。
上記状況に鑑みて、本発明者らは、アプリケーションやメモリ状況に応じてメモリセルのビット信頼性（ＱｏＢ：Ｑｕａｌｉｔｙ ｏｆ Ｂｉｔ）を動的に変化させることができ、動作の安定性を確保して低消費電力化および高信頼性化を実現できるメモリを提供することを目的として、１ビットが１個のメモリセルで構成されるモードと、１ビットが２個のメモリセルを連結して構成されるモードとを動的に切り替えることができ、モードを切り替えることにより、１ビットの動作安定性の増大および読出し動作のセル電流の増大（読出し動作の高速化）を行い、またビットエラーの自己修復が行えるといった新規な半導体メモリを既に提案している（特許文献１を参照）。
かかる提案の半導体メモリの一実施例は、図２−１に示すように、各々の出力がメモリセルの列に対応して配置される一対のビットラインの各々に至る経路に接続されるクロスカップル接続された一対のインバータと、ビットラインとインバータの出力との間に設けられた一対のスイッチ部と、スイッチ部の導通が制御し得る１本のワードラインとから構成されるメモリセルにおいて、隣接する２つのメモリセルのデータ保持ノード間に、１対のＰ型ＭＯＳトランジスタ（Ｍ２０，Ｍ２１）と、該Ｐ型ＭＯＳトランジスタが導通するように制御し得る１本のモード制御ラインを追加した構成とされる。
また、図２−２は、隣接する２つのメモリセルのデータ保持ノード間に、１対のＮ型ＭＯＳトランジスタ（Ｍ２０，Ｍ２１）と、該Ｎ型ＭＯＳトランジスタが導通するように制御し得る１本のモード制御ラインを追加した構成を示している。
ここで、図２−１のメモリセルの回路動作を簡単に説明する。図２−１に示すメモリセル（ＭＣ０１）は、電源電位ＶＶＤＤＡおよび接地電位ＶＧＮＤＡの間に直列に接続されるＰ型ＭＯＳトランジスタ（Ｍ００）およびＮ型ＭＯＳトランジスタ（Ｍ０２）と、電源電位ＶＶＤＤＡおよび接地電位ＶＧＮＤＡの間に直列に接続されるＰ型ＭＯＳトランジスタ（Ｍ０１）およびＮ型ＭＯＳトランジスタ（Ｍ０３）とからなるラッチ回路を構成している。メモリセル（ＭＣ０１）自体は、一般的な６トランジスタの構成のメモリセルである。
メモリセル（ＭＣ１０）も同様に、電源電位ＶＶＤＤＢおよび接地電位ＶＧＮＤＢの間に直列に接続されるＰ型ＭＯＳトランジスタ（Ｍ１０）およびＮ型ＭＯＳトランジスタ（Ｍ１２）と、電源電位ＶＶＤＤＢおよび接地電位ＶＧＮＤＢの間に直列に接続されるＰ型ＭＯＳトランジスタ（Ｍ１１）およびＮ型ＭＯＳトランジスタ（Ｍ１３）とからなるラッチ回路を構成している。メモリセル（ＭＣ１０）自体も、一般的な６トランジスタの構成のメモリセルである。
メモリセル（ＭＣ０１）では、Ｐ型ＭＯＳトランジスタ（Ｍ００）およびＮ型ＭＯＳトランジスタ（Ｍ０２）のゲート端子は、共にＰ型ＭＯＳトランジスタ（Ｍ０１）およびＮ型ＭＯＳトランジスタ（Ｍ０３）のノード（Ｎ０１）に接続されている。また、Ｐ型ＭＯＳトランジスタ（Ｍ０１）およびＮ型ＭＯＳトランジスタ（Ｍ０３）のゲート端子は、共にＰ型ＭＯＳトランジスタ（Ｍ００）およびＮ型ＭＯＳトランジスタ（Ｍ０２）のノード（Ｎ００）に接続されている。このようにＭ００〜Ｍ０３のトランジスタはクロスカップル接続されているため、Ｐ型ＭＯＳトランジスタ（Ｍ００，Ｍ０１）は負荷トランジスタとして動作し、Ｎ型ＭＯＳトランジスタ（Ｍ０２，Ｍ０３）は駆動トランジスタとして動作する。メモリセル（ＭＣ１０）も同様である。
またメモリセル（ＭＣ０１）は、相補なビットライン（ＢＬ，／ＢＬ）と、ノード（Ｎ００，Ｎ０１）との間にそれぞれ接続されたＮ型ＭＯＳトランジスタ（Ｍ０４、Ｍ０５）のスイッチ部を備える。Ｎ型ＭＯＳトランジスタ（Ｍ０４，Ｍ０５）のゲート端子は、共に共通のワードライン（ＷＬＡ）に接続されており、Ｎ型ＭＯＳトランジスタ（Ｍ０４，Ｍ０５）のゲート電位はワードライン（ＷＬＡ）により制御される。すわなち、メモリセル（ＭＣ０１）においては、Ｐ型ＭＯＳトランジスタ（Ｍ００，Ｍ０１）を負荷トランジスタとし、Ｎ型ＭＯＳトランジスタ（Ｍ０２，Ｍ０３）を駆動トランジスタし、Ｎ型ＭＯＳトランジスタ（Ｍ０４，Ｍ０５）をスイッチ部として動作するのである。
また、メモリセル（ＭＣ１０）も、相補なビットライン（ＢＬ，／ＢＬ）と、ノード（Ｎ１０，Ｎ１１）との間にそれぞれ接続されたＮ型ＭＯＳトランジスタ（Ｍ１４、Ｍ１５）のスイッチ部を備える。Ｎ型ＭＯＳトランジスタ（Ｍ１４，Ｍ１５）のゲート端子は、共に共通のワードライン（ＷＬＡ）に接続されており、Ｎ型ＭＯＳトランジスタ（Ｍ１４，Ｍ１５）のゲート電位はワードライン（ＷＬＡ）により制御される。
そして、メモリセル（ＭＣ０１，ＭＣ１０）のデータ保持ノード間（Ｎ００とＮ１０の間、Ｎ０１とＮ１１の間）に、モード制御スイッチ部となる１対のＰ型ＭＯＳトランジスタ（Ｍ２０、Ｍ２１）が設けられ、このＰ型ＭＯＳトランジスタ（Ｍ２０、Ｍ２１）の導通を制御する１本のモード制御ライン（／ＣＴＲＬ）が設けられている。
以上のような回路構成のメモリセルでは、１ビットのデータをメモリセル（ＭＣ０１）に記憶する場合と、１ビットのデータをメモリセル（ＭＣ０１）とメモリセル（ＭＣ１０）の２つのメモリセルに記憶する場合とを、モード制御ライン（／ＣＴＲＬ）を用いて、使い分けることが可能である。上記回路構成のメモリセルは、１ビットが１個のメモリセルで構成されるモードと、１ビットが２個のメモリセルを連結して構成されるモードの２つの状態を有し、アプリケーションやメモリ状況に応じてメモリセルのビット信頼性を動的に変化させることができ、動作の安定性を確保して低消費電力化および高信頼性化を実現する。
この１ビットが１個のメモリセルで構成されるモードと、１ビットが２個のメモリセルを連結して構成されるモードの切り替えは、メモリセルブロック毎に動的に変化させることが可能である。
本発明は、１ビットが１個のメモリセルで構成されるモードと、１ビットが２個のメモリセルを連結して構成されるモードの２つの状態を有し、アプリケーションやメモリ状況に応じてメモリセルのビット信頼性を動的に変化させることができ、動作の安定性を確保して低消費電力化および高信頼性化を実現できるメモリセルを、ＣＭＰ上のキャッシュ間のデータコピーに応用するものである。
ＰＣＴ／ＪＰ２００９／５００８６
上述したように、Ｎｏｎ−Ｕｎｉｆｏｒｍ
Ｓｈａｒｅｄ構成のＣＭＰにおいて、ラインフェッチやラインリプレース動作時のＬ２キャッシュ間のデータコピーに伴うサイクルタイムが、ＣＭＰにおける処理時間を決定する上で重要な要素となっている。
本発明は、Ｎｏｎ−Ｕｎｉｆｏｒｍ
Ｓｈａｒｅｄ構成のＣＭＰにおいて、キャッシュ間のデータコピーに伴うサイクルタイムを短くでき、高速、低電圧動作が可能な共有キャッシュメモリとそのキャッシュ間のデータ転送方法を提供することを目的とする。
上記目的を達成するため、本発明の第１の観点の共有キャッシュメモリは、
１チップ上にｎ（ｎは２以上）個のプロセッサコアを集積したチップマルチプロセッサにおけるＮｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のキャッシュメモリであって、
（１）各プロセッサコアに接続されるメモリセル群は、
各々の出力がメモリセルの列に対応して配置される一対のビットラインの各々に至る経路に接続されるクロスカップル接続された一対のインバータと、ビットラインとインバータの出力との間に設けられた一対のスイッチ部と、スイッチ部の導通を制御する１本のワードラインと、から構成される１ビットのメモリセルが、ビットラインを共通にして連結されたものであり、
（２）共通のビットラインで隣接するメモリセルのデータ保持ノード間にモード制御スイッチ部と、該モード制御スイッチ部の導通を制御する１本のモード制御ラインと、を備え、
（３）共通のビットラインで隣接するメモリセルは、それぞれ異なるプロセッサコアに接続されている、構成とされる。
かかる構成によれば、Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のＣＭＰにおいて、キャッシュ間のデータコピーに伴うサイクルタイムを短くでき、高速コピー、低電圧動作が可能である。
また、本発明の第２の観点の共有キャッシュメモリは、
１チップ上に２個のプロセッサコアを集積したチップマルチプロセッサにおけるＮｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のキャッシュメモリであって、
（１）各プロセッサコアに接続されるメモリセル群は、
各々の出力がメモリセルの列に対応して配置される一対のビットラインの各々に至る経路に接続されるクロスカップル接続された一対のインバータと、ビットラインとインバータの出力との間に設けられた一対のスイッチ部と、スイッチ部の導通を制御する１本のワードラインと、から構成される１ビットのメモリセルが、ビットラインを共通にして連結されたものであり、
（２）共通のビットラインで上下に隣接するメモリセルのデータ保持ノード間にモード制御スイッチ部と、該モード制御スイッチ部の導通を制御する１本のモード制御ラインと、を備え、
（３）共通のビットラインで上下に隣接するメモリセルは、それぞれ異なるプロセッサコアに接続されている、構成とされる。
かかる構成によれば、Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のＣＭＰにおいて、キャッシュ間のデータコピーに伴うサイクルタイムを短くでき、高速コピー、低電圧動作が可能である。
また、本発明の第３の観点の共有キャッシュメモリは、
各々の出力がメモリセルの列に対応して配置される一対のビットラインの各々に至る経路に接続されるクロスカップル接続された一対のインバータと、ビットラインとインバータの出力との間に設けられた一対のスイッチ部と、スイッチ部の導通を制御する１本のワードラインと、から構成される１ビットのメモリセルと、
ビットラインを共通にして上下に隣接するメモリセルのデータ保持ノード間にモード制御スイッチ部と、該モード制御スイッチ部の導通を制御する１本のモード制御ラインと、を備え、
１ビットが１個のメモリセルで構成されるモード（１ビット／１セルモード）と、１ビットが共通のビットラインで上下２個のメモリセルを連結して構成されるモード（１ビット／２セルモード）とを、モード制御ラインを用いて、動的に切り替えできる半導体メモリにおいて、
前記半導体メモリを、１チップ上に２個のプロセッサコアを集積したチップマルチプロセッサにおけるＮｏｎ−Ｕｎｉｆｏｒｍ
Ｓｈａｒｅｄ構成のキャッシュメモリに用い、
共通のビットラインで上下に隣接するメモリセルは、それぞれ異なるプロセッサコアに接続されている、構成とされる。
かかる構成によれば、１ビットが１個のメモリセルで構成されるモードと、１ビットが２個のメモリセルを連結して構成されるモードの２つの状態を有し、アプリケーションやメモリ状況に応じてメモリセルのビット信頼性を動的に変化させることができ、動作の安定性を確保して低消費電力化および高信頼性化を実現できるメモリセルを、ＣＭＰ上のＮｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のキャッシュメモリに応用して、キャッシュ間のデータコピーに伴うサイクルタイムを短くでき、高速コピー、低電圧動作が可能である。
また、本発明の第１の観点のキャッシュ間のデータ転送方法は、上記の第１〜第３の観点の共有キャッシュメモリにおいて、隣接するメモリセル間のデータ転送方法であって、コピー元のメモリセル（コピー元セル）からコピー先のメモリセル（コピー先セル）へ保持データを転送する手順が、
１−１）一対のビットラインの状態をハイレベルに、かつ、コピー先セルのワードラインの状態をハイレベルに、かつ、コピー先セルのグランドラインを電源電位にするステップと、
１−２）コピー先セルのワードラインの状態をローレベルにするステップと、
１−３）モード制御ラインを制御して、モード制御スイッチ部を導通させるステップと、
１−４）コピー先セルのグランドラインをグランド電位に戻すステップと、
を備える構成とされる。
かかる構成によれば、上記１−１）〜１−４）のステップを用いて、キャッシュメモリ間のデータ転送処理を、短いサイクルで高速に行え、かつ低電圧動作で行える。
また、本発明の第２の観点のキャッシュ間のデータ転送方法は、上記の第１〜第３の観点の共有キャッシュメモリにおいて、隣接するメモリセル間のデータ転送方法であって、コピー元のメモリセル（コピー元セル）からコピー先のメモリセル（コピー先セル）へ保持データを転送する手順が、
２−１）一対のビットラインの状態をローレベルに、かつ、コピー先セルのワードラインの状態をハイレベルに、かつ、コピー先セルの電源ラインをグランド電位にするステップと、
２−２）コピー先セルのワードラインの状態をローレベルにするステップと、
２−３）モード制御ラインを制御して、モード制御スイッチ部を導通させるステップと、
２−４）コピー先セルの電源ラインを電源電圧に戻すステップと、
を備える構成とされる。
かかる構成によれば、上記２−１）〜２−４）のステップを用いて、キャッシュメモリ間のデータ転送処理を、短いサイクルで高速に行え、かつ低電圧動作で行える。また、第２の観点のキャッシュ間のデータ転送方法は、第１の観点のキャッシュ間のデータ転送方法と比べて、上記２−３）のステップのモード制御スイッチ部が導通する直前まで、コピー先セルの内部状態がより不安定となり、すなわち、コピー先セルの保持データが全てローレベルとなることから、データコピーのビット誤り率（ＢＥＲ)を低減できる。
ここで、上記のキャッシュ間のデータ転送方法において、モード制御スイッチ部は、隣接するメモリセルのデータ保持ノード間に、１対のＰ型ＭＯＳトランジスタを配設した構成であり、モード制御ラインは、該Ｐ型ＭＯＳトランジスタのゲートを制御することが好ましい態様である。
モード制御スイッチ部がＰ型ＭＯＳトランジスタで構成される場合、コピー先セルのグランドラインを制御する第１の観点のキャッシュ間のデータ転送方法よりも、コピー先セルの電源ラインを制御する第２の観点のキャッシュ間のデータ転送方法の方が、データコピーのビット誤り率（ＢＥＲ)をより低減でき、また、より低い動作電圧で動作できるからである。
また、上記のキャッシュ間のデータ転送方法において、モード制御スイッチ部は、隣接するメモリセルのデータ保持ノード間に、１対のＮ型ＭＯＳトランジスタを配設した構成であり、モード制御ラインは、該Ｎ型ＭＯＳトランジスタのゲートを制御することが好ましい態様である。
モード制御スイッチ部がＮ型ＭＯＳトランジスタで構成される場合は、コピー先セルのグランドラインを制御する第１の観点のキャッシュ間のデータ転送方法、コピー先セルの電源ラインを制御する第２の観点のキャッシュ間のデータ転送方法、共に、データコピーのビット誤り率（ＢＥＲ)をより低減でき、また、より低い動作電圧で動作できるからである。
本発明の共有キャッシュメモリは、Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のＣＭＰにおいて、キャッシュ間のデータコピーに伴うサイクルタイムを短くでき、高速、低電圧動作が可能であるといった効果を有する。
また、本発明の共有キャッシュメモリにおけるキャッシュ間のデータ転送方法は、ビット誤り率（ＢＥＲ）を低減でき、低電圧動作が可能であるといった効果を有する。
Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のキャッシュの物理構成の一例を示す。 メモリセルのビット信頼性ＱｏＢを動的に変化させ得る提案中の半導体メモリのメモリセルの回路構成図（モード制御スイッチ部はＰ型ＭＯＳトランジスタ）を示す。 メモリセルのビット信頼性ＱｏＢを動的に変化させ得る提案中の半導体メモリのメモリセルの回路構成図（モード制御スイッチ部はＮ型ＭＯＳトランジスタ）を示す。 本発明のＮｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のキャッシュの物理構成を示す。 実施例１のデータコピー方法におけるステップ毎の回路状態の説明図（第１ステップ） 実施例１のデータコピー方法におけるステップ毎の回路状態の説明図（第２ステップ） 実施例１のデータコピー方法におけるステップ毎の回路状態の説明図（第３ステップ） 実施例１のデータコピー方法におけるステップ毎の回路状態の説明図（第４ステップ） 実施例１の第１〜第４ステップにおけるメモリセルの保持データの波形図 実施例２のデータコピー方法におけるステップ毎の回路状態の説明図（第１ステップ） 実施例２のデータコピー方法におけるステップ毎の回路状態の説明図（第２ステップ） 実施例２のデータコピー方法におけるステップ毎の回路状態の説明図（第３ステップ） 実施例２のデータコピー方法におけるステップ毎の回路状態の説明図（第４ステップ） 実施例２の第１〜第４ステップにおけるメモリセルの保持データの波形図 実施例３のデータコピー方法におけるステップ毎の回路状態の説明図（第１ステップ） 実施例３のデータコピー方法におけるステップ毎の回路状態の説明図（第２ステップ） 実施例３のデータコピー方法におけるステップ毎の回路状態の説明図（第３ステップ） 実施例３のデータコピー方法におけるステップ毎の回路状態の説明図（第４ステップ） 実施例３の第１〜第４ステップにおけるメモリセルの保持データの波形図 実施例４のデータコピー方法におけるステップ毎の回路状態の説明図（第１ステップ） 実施例４のデータコピー方法におけるステップ毎の回路状態の説明図（第２ステップ） 実施例４のデータコピー方法におけるステップ毎の回路状態の説明図（第３ステップ） 実施例４のデータコピー方法におけるステップ毎の回路状態の説明図（第４ステップ） 実施例４の第１〜第４ステップにおけるメモリセルの保持データの波形図 実施例１〜４のデータコピー時の動作電圧とビット誤り率のグラフ
以下、本発明の実施形態について、図面を参照しながら詳細に説明していく。なお、本発明の範囲は、以下の実施例や図示例に限定されるものではなく、幾多の変更及び変形が可能である。
図３は、１チップ上に２個のプロセッサコアを集積したチップマルチプロセッサ（ＣＭＰ）における本発明のＮｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のキャッシュの物理構成を示している。
２個のプロセッサコア（μＰ０，μＰ１）に接続されるメモリセル群は、１ビットのメモリセル（ＭＣ）がワードライン方向に連結されたものである。
点線で囲まれ、斜めのハッチングで示したメモリセル（ＭＣ）ペア回路は、各々の出力がメモリセルの列に対応して配置される一対のビットラインの各々に至る経路に接続されるクロスカップル接続された一対のインバータと、ビットラインとインバータの出力との間に設けられた一対のスイッチ部と、スイッチ部の導通を制御する１本のワードラインと、から構成される１ビットのメモリセルのペアに、ビットライン方向に上下に隣接するメモリセルのデータ保持ノード間にモード制御スイッチ部と、該モード制御スイッチ部の導通を制御する１本のモード制御ラインと、を更に加えた構成となる。
この上下に隣接するメモリセルは、それぞれ異なるプロセッサコア（μＰ０，μＰ１）に接続されている。具体的に図３の場合で説明する。図３の場合では、４行×４列の計１６個のＭＣが示されている。それぞれのメモリセル（ＭＣ）の位置を（ｍ，ｎ）で示すことにする（ｍ：０〜３，ｎ：０〜３）。例えば、ＭＣ（０，０）は１行目の１列目、すなわち、図３において左側の上に位置するメモリセルとなる。
図３では、１行目と２行目の上下に隣接するメモリセル（ＭＣ）のデータ保持ノード間にモード制御スイッチ部と、該モード制御スイッチ部の導通を制御する１本のモード制御ラインが加えられている。また、３行目と４行目の上下に隣接するメモリセル（ＭＣ）のデータ保持ノード間にモード制御スイッチ部と、該モード制御スイッチ部の導通を制御する１本のモード制御ラインが加えられている。例えば、上下に隣接するＭＣ（０，０）とＭＣ（１，０），ＭＣ（２，３）とＭＣ（３，３）のデータ保持ノード間にモード制御スイッチ部と、該モード制御スイッチ部の導通を制御する１本のモード制御ラインが加えられている。
後述の実施例１〜４で説明する共有キャッシュ間のデータ転送方法を用いることにより、上下に隣接するメモリセル間でのデータ転送を短サイクルタイムで高速に行うことが可能となる。すなわち、図３に示すようなＮｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のデュアルコアプロセッサ（μＰ０，μＰ１）のＬ２キャッシュ間のラインフェッチ、又は、リプレースのサイクルタイムの短縮が可能となる。
また、一方のプロセッサのみで処理を行う場合は、使用していないプロセッサ側のキャッシュにデータをコピーし、メモリセル（ＭＣ）ペア回路を１ビットのメモリセルとして使用することで、アプリケーションやメモリ状況に応じてメモリセルのビット信頼性を高くでき、動作の安定性を確保して低消費電力化および高信頼性化の動作が可能となる。
実施例１では、図２−１で示される６トランジスタで構成される１ビットのメモリセルのペア（ＭＣ０１，ＭＣ１０）のデータ保持ノード間に、モード制御スイッチ部として１対のＰ型ＭＯＳトランジスタ（Ｍ２０，Ｍ２１）と、このＰ型ＭＯＳトランジスタの導通を制御する１本のモード制御ライン（／ＣＴＲＬ）とを設けた構成について、共有キャッシュ間のデータ転送方法を以下に説明する。
第１のプロセッサは、メモリセル（ＭＣ０１）に接続されるとする。例えば、メモリセル（ＭＣ０１）のビット情報は、ノードｍ０が“Ｈ”で、ノードｍ１が“Ｌ”とする。また、第２のプロセッサは、メモリセル（ＭＣ１０）に接続されるとする。メモリセル（ＭＣ０１）とメモリセル（ＭＣ１０）は上下に隣接している。第１のプロセッサと第２のプロセッサは、このメモリセル（ＭＣ０１）とメモリセル（ＭＣ１０）を利用して、データを共有する。そのためには、メモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データとメモリセル（ＭＣ１０）のノード（ｎ０，ｎ１）の保持データを同一にすべく、メモリセル（ＭＣ０１）の保持データをメモリセル（ＭＣ１０）へデータ転送する必要がある。
以下に、図４−１〜図４−４を参照して、共有キャッシュ間のデータ転送方法について説明する。図４−１〜図４−４は、本実施例１の共有キャッシュ間のデータ転送方法におけるステップ毎の回路状態の説明図である。図４−１〜図４−４において、メモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データをメモリセル（ＭＣ１０）へデータコピーして、メモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データとメモリセル（ＭＣ１０）のノード（ｎ０，ｎ１）の保持データを同一にするものとする。
データコピーの方法としては、コピー先のメモリセル（ＭＣ１０）のグランドライン（ＶＶＧＤＢ）と電源ライン（ＶＶＤＤＢ）を制御する２通りの方法がある。本実施例１では、グランドライン（ＶＧＮＤＢ）を制御する方法について、データコピーの手順を説明する。
先ず、図４−１に示すように、一対のビットライン（ＢＬ，／ＢＬ）の状態をハイレベル（“Ｈ”）に、かつ、コピー先のメモリセル（ＭＣ１０）のワードライン（ＷＬＢ）の状態をハイレベル（“Ｈ”）に、かつ、コピー先のメモリセル（ＭＣ１０）のグランドライン（ＶＧＮＤＢ）を電源電位（“ＶＤＤ”）にする（第１ステップ）。
次に、図４−２に示すように、コピー先のメモリセル（ＭＣ１０）のワードライン（ＷＬＢ）の状態をローレベル（“Ｌ”）にする（第２ステップ）。
次に、図４−３に示すように、コピー元のメモリセル（ＭＣ０１）とコピー先のメモリセル（ＭＣ１０）との間を接続しているＰ型ＭＯＳトランジスタ（Ｍ２０，Ｍ２１）の導通制御するモード制御ライン（／ＣＴＲＬ）をローレベル（“Ｌ”）にして、Ｐ型ＭＯＳトランジスタ（Ｍ２０，Ｍ２１）を導通させ、コピー元のメモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データをコピー先のメモリセル（ＭＣ１０）へデータ転送する（第３ステップ）。
最後に、図４−４に示すように、コピー先のメモリセル（ＭＣ１０）のグランドライン（ＶＧＮＤＢ）を再びグランド電位（“ＧＮＤ”）の状態に戻す（第４ステップ）。
これにより、メモリセル（ＭＣ０１）の保持データをメモリセル（ＭＣ１０）へデータコピーする処理が完了する。
図５は、本実施例１の上記第１ステップから第４ステップにおけるメモリセルの保持データの波形を示したものである。上段の波形は、ワードライン（ＷＬＢ），モード制御ライン（ＣＴＲＬ），コピー先メモリセルのグランドライン（ＶＧＮＤＢ）の信号波形を示している。また、中段の波形は、コピー元のメモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データの信号波形を示している。また、下段の波形は、コピーによってデータを書き換えられる側のコピー先のメモリセル（ＭＣ１０）のノード（ｎ０，ｎ１）の保持データの信号波形を示している。
図５に示されるように、上記第３ステップで、モード制御ライン（ＣＴＲＬ）がローレベル（“Ｌ”）になるタイミングで、コピー先のメモリセル（ＭＣ１０）のノード（ｎ０，ｎ１）の保持データが書き換えられている。
本実施例１の共有キャッシュ間のデータ転送方法を用いることによって、グランドライン（ＶＧＮＤ）を共有するメモリセルの全データを数サイクルでコピーすることが可能となる。従って、Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のデュアルコアプロセッサ（μＰ０，μＰ１）のＬ２キャッシュ間のラインフェッチ、又は、リプレースのサイクルタイムの短縮が可能となるのである。
また、後述するように、本実施例１の共有キャッシュ間のデータ転送方法におけるコピー動作時のビット誤り率（ＢＥＲ）は、０．５（Ｖ）以下であり、従来の６トランジスタ構成のメモリセルのコピー動作と比較して動作下限電圧が更に向上できている。
次に、実施例２では、実施例１と同様に、図２−１で示される６トランジスタで構成される１ビットのメモリセルのペア（ＭＣ０１，ＭＣ１０）のデータ保持ノード間に、モード制御スイッチ部として１対のＰ型ＭＯＳトランジスタ（Ｍ２０，Ｍ２１）と、このＰ型ＭＯＳトランジスタの導通を制御する１本のモード制御ライン（／ＣＴＲＬ）とを設けた構成について、共有キャッシュ間のデータ転送方法を以下に説明する。
実施例１はグランドライン（ＶＧＮＤＢ）を制御する方法であったのに対して、実施例２では電源ライン（ＶＶＤＤＢ）を制御する方法でデータコピーを行う。
先ず、図６−１に示すように、一対のビットライン（ＢＬ，／ＢＬ）の状態をローレベル（“Ｌ”）に、かつ、コピー先のメモリセル（ＭＣ１０）のワードライン（ＷＬＢ）の状態をハイレベル（“Ｈ”）に、かつ、コピー先のメモリセル（ＭＣ１０）の電源ライン（ＶＶＤＤＢ）をグランド電位（“ＧＮＤ”）にする（第１ステップ）。
次に、図６−２に示すように、コピー先のメモリセル（ＭＣ１０）のワードライン（ＷＬＢ）の状態をローレベル（“Ｌ”）にする（第２ステップ）。
次に、図６−３に示すように、コピー元のメモリセル（ＭＣ０１）とコピー先のメモリセル（ＭＣ１０）との間を接続しているＰ型ＭＯＳトランジスタ（Ｍ２０，Ｍ２１）の導通制御するモード制御ライン（／ＣＴＲＬ）をローレベル（“Ｌ”）にして、Ｐ型ＭＯＳトランジスタ（Ｍ２０，Ｍ２１）を導通させ、コピー元のメモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データをコピー先のメモリセル（ＭＣ１０）へデータ転送する（第３ステップ）。
最後に、図６−４に示すように、コピー先のメモリセル（ＭＣ１０）の電源ライン（ＶＶＤＤＢ）を再び電源電位（“ＶＤＤ”）の状態に戻す（第４ステップ）。
これにより、メモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データをメモリセル（ＭＣ１０）へデータコピーする処理が完了する。
図７は、本実施例２の上記第１ステップから第４ステップにおけるメモリセルの保持データの波形を示したものである。上段の波形は、ワードライン（ＷＬＢ），モード制御ライン（ＣＴＲＬ），コピー先メモリセルの電源ライン（ＶＶＤＤＢ）の信号波形を示している。また、中段の波形は、コピー元のメモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データの信号波形を示している。また、下段の波形は、コピーによってデータを書き換えられる側のコピー先のメモリセル（ＭＣ１０）のノード（ｎ０，ｎ１）の保持データの信号波形を示している。
図７に示されるように、上記第３ステップで、モード制御ライン（ＣＴＲＬ）がローレベル（“Ｌ”）になるタイミングで、コピー先のメモリセル（ＭＣ１０）のノード（ｎ０，ｎ１）の保持データが書き換えられている。
また、図７に示されるように、モード制御ライン（ＣＴＲＬ）がローレベル（“Ｌ”）になるタイミング直前まで、コピー先のメモリセルの内部状態がより不安定となり、すなわち、コピー先のメモリセルの保持データが全てローレベルとなることから、データコピーのビット誤り率（ＢＥＲ)を低減できる。
本実施例２の共有キャッシュ間のデータ転送方法を用いることによって、電源ライン（ＶＶＤＤ）を共有するメモリセルの全データを数サイクルでコピーすることが可能となる。従って、Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のデュアルコアプロセッサ（μＰ０，μＰ１）のＬ２キャッシュ間のラインフェッチ、又は、リプレースのサイクルタイムの短縮が可能となるのである。
また、後述するように、本実施例２の共有キャッシュ間のデータ転送方法におけるコピー動作時のビット誤り率（ＢＥＲ）は、０．５（Ｖ）以下であり、従来の６トランジスタ構成のメモリセルのコピー動作と比較して動作下限電圧が更に向上できている。
実施例３では、図２−２で示される６トランジスタで構成される１ビットのメモリセルのペア（ＭＣ０１，ＭＣ１０）のデータ保持ノード間に、モード制御スイッチ部として１対のＮ型ＭＯＳトランジスタ（Ｍ２０,Ｍ２１)と、このＮ型ＭＯＳトランジスタの導通を制御する１本のモード制御ラインとを設けた構成について、共有キャッシュ間のデータ転送方法を以下に説明する。
第１のプロセッサは、メモリセル（ＭＣ０１）に接続されるとする。例えば、メモリセル（ＭＣ０１）のビット情報は、ノードｍ０が“Ｈ”で、ノードｍ１が“Ｌ”とする。また、第２のプロセッサは、メモリセル（ＭＣ１０）に接続されるとする。メモリセル（ＭＣ０１）とメモリセル（ＭＣ１０）は上下に隣接している。第１のプロセッサと第２のプロセッサは、このメモリセル（ＭＣ１０）とメモリセル（ＭＣ１０）を利用して、データを共有する。そのためには、メモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データとメモリセル（ＭＣ１０）のノード（ｎ０，ｎ１）の保持データを同一にすべく、メモリセル（ＭＣ０１）の保持データをメモリセル（ＭＣ１０）へデータ転送する必要がある。
以下に、図８−１〜図８−４を参照して、共有キャッシュ間のデータ転送方法について説明する。 図８−１〜図８−４は、本実施例３の共有キャッシュ間のデータ転送方法におけるステップ毎の回路状態の説明図である。図８−１〜図８−４において、メモリセル（ＭＣ０１）ノード（ｍ０，ｍ１）の保持データをメモリセル（ＭＣ１０）へデータコピーして、メモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データとメモリセル（ＭＣ１０）のノード（ｎ０，ｎ１）の保持データを同一にするものとする。
データコピーの方法としては、コピー先のメモリセル（ＭＣ１０）のグランドライン（ＶＶＧＤＢ）と電源ライン（ＶＶＤＤＢ）を制御する２通りの方法がある。本実施例３では、グランドライン（ＶＶＧＤＢ）を制御する方法について、データコピーの手順を説明する。
先ず、図８−１に示すように、一対のビットライン（ＢＬ，／ＢＬ）の状態をハイレベル（“Ｈ”）に、かつ、コピー先のメモリセル（ＭＣ１０）のワードライン（ＷＬＢ）の状態をハイレベル（“Ｈ”）に、かつ、コピー先のメモリセル（ＭＣ１０）のグランドライン（ＶＧＮＤＢ）を電源電位（“ＶＤＤ”）にする（第１ステップ）。
次に、図８−２に示すように、コピー先のメモリセル（ＭＣ１０）のワードライン（ＷＬＢ）の状態をローレベル（“Ｌ”）にする（第２ステップ）。
次に、図８−３に示すように、コピー元のメモリセル（ＭＣ０１）とコピー先のメモリセル（ＭＣ１０）との間を接続しているＮ型ＭＯＳトランジスタ（Ｍ２０，Ｍ２１）の導通制御するモード制御ライン（ＣＴＲＬ）をハイレベル（“Ｈ”）にして、Ｎ型ＭＯＳトランジスタ（Ｍ２０，Ｍ２１）を導通させ、コピー元のメモリセル（ＭＣ０１）の保持データ（ｍ０，ｍ１）をコピー先のメモリセル（ＭＣ１０）へデータ転送する（第３ステップ）。
最後に、図８−４に示すように、コピー先のメモリセル（ＭＣ１０）のグランドライン（ＶＧＮＤＢ）を再びグランド電位（“ＧＮＤ”）の状態に戻す（第４ステップ）。
これにより、メモリセル（ＭＣ０１）の保持データ（ｍ０，ｍ１）をメモリセル（ＭＣ１０）へデータコピーする処理が完了する。
図９は、本実施例３の上記第１ステップから第４ステップにおけるメモリセルの保持データの波形を示したものである。上段の波形は、ワードライン（ＷＬＢ），モード制御ライン（ＣＴＲＬ），コピー先メモリセルのグランドライン（ＶＧＮＤＢ）の信号波形を示している。また、中段の波形は、コピー元のメモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データの信号波形を示している。また、下段の波形は、コピーによってデータを書き換えられる側のコピー先のメモリセル（ＭＣ１０）のノード（ｎ０，ｎ１）の保持データの信号波形を示している。
図９に示されるように、上記第３ステップで、モード制御ライン（ＣＴＲＬ）がハイレベル（“Ｈ”）になるタイミングで、コピー先のメモリセル（ＭＣ１０）のノード（ｎ０，ｎ１）の保持データが書き換えられている。
本実施例３の共有キャッシュ間のデータ転送方法を用いることによって、グランドライン（ＶＧＮＤ）を共有するメモリセルの全データを数サイクルでコピーすることが可能となる。従って、Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のデュアルコアプロセッサ（μＰ０，μＰ１）のＬ２キャッシュ間のラインフェッチ、又は、リプレースのサイクルタイムの短縮が可能となるのである。
また、後述するように、本実施例３の共有キャッシュ間のデータ転送方法におけるコピー動作時のビット誤り率（ＢＥＲ）は、０．５（Ｖ）以下であり、従来の６トランジスタ構成のメモリセルのコピー動作と比較して動作下限電圧が更に向上できている。
次に、実施例４では、実施例３と同様に、図２−２で示される６トランジスタで構成される１ビットのメモリセルのペア（ＭＣ０１，ＭＣ１０）のデータ保持ノード間に、モード制御スイッチ部として１対のＮ型ＭＯＳトランジスタ（Ｍ２０，Ｍ２１）と、このＮ型ＭＯＳトランジスタの導通を制御する１本のモード制御ライン（ＣＴＲＬ）とを設けた構成について、共有キャッシュ間のデータ転送方法を以下に説明する。
実施例３はグランドライン（ＶＧＮＤＢ）を制御する方法であったのに対して、実施例４では電源ライン（ＶＶＤＤＢ）を制御する方法でデータコピーを行う。
先ず、図１０−１に示すように、一対のビットライン（ＢＬ，／ＢＬ）の状態をローレベル（“Ｌ”）に、かつ、コピー先のメモリセル（ＭＣ１０）のワードライン（ＷＬＢ）の状態をハイレベル（“Ｈ”）に、かつ、コピー先のメモリセル（ＭＣ１０）の電源ライン（ＶＶＤＤＢ）をグランド電位（“ＧＮＤ”）にする（第１ステップ）。
次に、図１０−２に示すように、コピー先のメモリセル（ＭＣ１０）のワードライン（ＷＬＢ）の状態をローレベル（“Ｌ”）にする（第２ステップ）。
次に、図１０−３に示すように、コピー元のメモリセル（ＭＣ０１）とコピー先のメモリセル（ＭＣ１０）との間を接続しているＮ型ＭＯＳトランジスタ（Ｍ２０，Ｍ２１）の導通制御するモード制御ライン（ＣＴＲＬ）をハイレベル（“Ｈ”）にして、Ｎ型ＭＯＳトランジスタ（Ｍ２０，Ｍ２１）を導通させ、コピー元のメモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データをコピー先のメモリセル（ＭＣ１０）へデータ転送する（第３ステップ）。
最後に、図１０−４に示すように、コピー先のメモリセル（ＭＣ１０）の電源ライン（ＶＶＤＤＢ）を再び電源電位（“ＶＤＤ”）の状態に戻す（第４ステップ）。
これにより、メモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データをメモリセル（ＭＣ１０）へデータコピーする処理が完了する。
図１１は、本実施例４の上記第１ステップから第４ステップにおけるメモリセルの保持データの波形を示したものである。上段の波形は、ワードライン（ＷＬＢ），モード制御ライン（ＣＴＲＬ），コピー先メモリセルの電源ライン（ＶＶＤＤＢ）の信号波形を示している。また、中段の波形は、コピー元のメモリセル（ＭＣ０１）のノード（ｍ０，ｍ１）の保持データの信号波形を示している。また、下段の波形は、コピーによってデータを書き換えられる側のコピー先のメモリセル（ＭＣ１０）のノード（ｎ０，ｎ１）の保持データの信号波形を示している。
図１１に示されるように、上記第３ステップで、モード制御ライン（ＣＴＲＬ）がハイレベル（“Ｈ”）になるタイミングで、コピー先のメモリセル（ＭＣ１０）のノード（ｎ０，ｎ１）の保持データが書き換えられている。
また、図１１に示されるように、モード制御ライン（ＣＴＲＬ）がハイレベル（“Ｈ”）になるタイミング直前まで、コピー先のメモリセルの内部状態がより不安定となり、すなわち、コピー先のメモリセルの保持データが全てローレベルとなることから、データコピーのビット誤り率（ＢＥＲ)を低減できる。
本実施例４の共有キャッシュ間のデータ転送方法を用いることによって、電源ライン（ＶＶＤＤ）を共有するメモリセルの全データを数サイクルでコピーすることが可能となる。従って、Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のデュアルコアプロセッサ（μＰ０，μＰ１）のＬ２キャッシュ間のラインフェッチ、又は、リプレースのサイクルタイムの短縮が可能となるのである。
また、後述するように、本実施例４の共有キャッシュ間のデータ転送方法におけるコピー動作時のビット誤り率（ＢＥＲ）は０．５（Ｖ）以下であり、従来の６トランジスタ構成のメモリセルのコピー動作と比較して動作下限電圧が更に向上できている。
図１２は、実施例１〜４のデータコピー時の動作電圧とビット誤り率のグラフを示している。横軸は動作電圧であり、縦軸はビット誤り率（ＢＥＲ）である。実施例１〜４のメモリセル間のデータコピー方法におけるコピー動作時のビット誤り率（ＢＥＲ）は、０．５（Ｖ）以下であり、従来の６トランジスタ構成のメモリセルのコピー動作と比較して動作下限電圧が更に向上できている。
より詳細には、従来の６トランジスタ構成のメモリセルの場合、図１２に示されるように、データコピー動作のビット誤り率（ＢＥＲ）が１．Ｅ−４の時の動作下限電圧は０．６１（Ｖ）である。これに対して、実施例１〜４のデータコピー動作のビット誤り率（ＢＥＲ）は、いずれも０．５（Ｖ）以下である。
特に、モード制御スイッチ部がＰ型ＭＯＳトランジスタで構成される場合、コピー先のメモリセルのグランドラインを制御する実施例１のデータコピー方法よりも、コピー先のメモリセルの電源ラインを制御する実施例２のデータコピー方法の方が、ビット誤り率（ＢＥＲ）が低く、動作下限電圧が小さいことがわかる。
また、モード制御スイッチ部がＮ型ＭＯＳトランジスタで構成される実施例３および実施例４のデータコピー方法の場合、モード制御スイッチ部がＰ型ＭＯＳトランジスタで構成される実施例１および実施例２のデータコピー方法よりも、ビット誤り率（ＢＥＲ）が低く、動作下限電圧が小さいことがわかる。
本発明は、コンピュータのキャッシュメモリ等に使用されるＳＲＡＭに有用である。
ＭＣ０１，ＭＣ１０ メモリセル
μＰ０，μＰ１ マイクロプロセッサ
Ｌ１ １次キャッシュ
Ｌ２ ２次キャッシュ

Claims (7)

  1. １チップ上にｎ（ｎは２以上）個のプロセッサコアを集積したチップマルチプロセッサにおけるＮｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のキャッシュメモリであって、
    各プロセッサコアに接続されるメモリセル群は、
    各々の出力がメモリセルの列に対応して配置される一対のビットラインの各々に至る経路に接続されるクロスカップル接続された一対のインバータと、ビットラインとインバータの出力との間に設けられた一対のスイッチ部と、スイッチ部の導通を制御する１本のワードラインと、から構成される１ビットのメモリセルが、ビットラインを共通にして連結されたものであり、
    共通のビットラインで隣接するメモリセルのデータ保持ノード間にモード制御スイッチ部と、該モード制御スイッチ部の導通を制御する１本のモード制御ラインと、を備え、
    共通のビットラインで隣接するメモリセルは、それぞれ異なるプロセッサコアに接続されている、ことを特徴とする共有キャッシュメモリ。
  2. １チップ上に２個のプロセッサコアを集積したチップマルチプロセッサにおけるＮｏｎ−Ｕｎｉｆｏｒｍ Ｓｈａｒｅｄ構成のキャッシュメモリであって、
    各プロセッサコアに接続されるメモリセル群は、
    各々の出力がメモリセルの列に対応して配置される一対のビットラインの各々に至る経路に接続されるクロスカップル接続された一対のインバータと、ビットラインとインバータの出力との間に設けられた一対のスイッチ部と、スイッチ部の導通を制御する１本のワードラインと、から構成される１ビットのメモリセルが、ビットラインを共通にして連結されたものであり、
    共通のビットラインで上下に隣接するメモリセルのデータ保持ノード間にモード制御スイッチ部と、該モード制御スイッチ部の導通を制御する１本のモード制御ラインと、を備え、
    共通のビットラインで上下に隣接するメモリセルは、それぞれ異なるプロセッサコアに接続されている、ことを特徴とする共有キャッシュメモリ。
  3. 各々の出力がメモリセルの列に対応して配置される一対のビットラインの各々に至る経路に接続されるクロスカップル接続された一対のインバータと、ビットラインとインバータの出力との間に設けられた一対のスイッチ部と、スイッチ部の導通を制御する１本のワードラインと、から構成される１ビットのメモリセルと、
    ビットラインを共通にして上下に隣接するメモリセルのデータ保持ノード間にモード制御スイッチ部と、該モード制御スイッチ部の導通を制御する１本のモード制御ラインと、を備え、
    １ビットが１個のメモリセルで構成されるモード（１ビット／１セルモード）と、１ビットが共通のビットラインで上下２個のメモリセルを連結して構成されるモード（１ビット／２セルモード）とを、モード制御ラインを用いて、動的に切り替えできる半導体メモリにおいて、
    前記半導体メモリを、
    １チップ上に２個のプロセッサコアを集積したチップマルチプロセッサにおけるＮｏｎ−Ｕｎｉｆｏｒｍ
    Ｓｈａｒｅｄ構成のキャッシュメモリに用い、
    共通のビットラインで上下に隣接するメモリセルは、それぞれ異なるプロセッサコアに接続されている、ことを特徴とする共有キャッシュメモリ。
  4. 請求項１〜３のいずれかの共有キャッシュメモリにおいて、隣接するメモリセル間のデータ転送方法であって、
    コピー元のメモリセル（コピー元セル）からコピー先のメモリセル（コピー先セル）へ保持データを転送する手順が、
    １−１）一対のビットラインの状態をハイレベルに、かつ、コピー先セルのワードラインの状態をハイレベルに、かつ、コピー先セルのグランドラインを電源電位にするステップと、
    １−２）コピー先セルのワードラインの状態をローレベルにするステップと、
    １−３）モード制御ラインを制御して、モード制御スイッチ部を導通させるステップと、
    １−４）コピー先セルのグランドラインをグランド電位に戻すステップと、
    を備えたことを特徴とするキャッシュ間のデータ転送方法。
  5. 請求項１〜３のいずれかの共有キャッシュメモリにおいて、隣接するメモリセル間のデータ転送方法であって、
    コピー元のメモリセル（コピー元セル）からコピー先のメモリセル（コピー先セル）へ保持データを転送する手順が、
    ２−１）一対のビットラインの状態をローレベルに、かつ、コピー先セルのワードラインの状態をハイレベルに、かつ、コピー先セルの電源ラインをグランド電位にするステップと、
    ２−２）コピー先セルのワードラインの状態をローレベルにするステップと、
    ２−３）モード制御ラインを制御して、モード制御スイッチ部を導通させるステップと、
    ２−４）コピー先セルの電源ラインを電源電圧に戻すステップと、
    を備えたことを特徴とするキャッシュ間のデータ転送方法。
  6. 前記モード制御スイッチ部は、隣接するメモリセルのデータ保持ノード間に、１対のＰ型ＭＯＳトランジスタを配設した構成であり、前記モード制御ラインは、該Ｐ型ＭＯＳトランジスタのゲートを制御することを特徴とする請求項４又は５に記載のキャッシュ間のデータ転送方法。
  7. 前記モード制御スイッチ部は、隣接するメモリセルのデータ保持ノード間に、１対のＮ型ＭＯＳトランジスタを配設した構成であり、前記モード制御ラインは、該Ｎ型ＭＯＳトランジスタのゲートを制御することを特徴とする請求項４又は５に記載のキャッシュ間のデータ転送方法。
JP2009082997A 2009-03-30 2009-03-30 共有キャッシュメモリとそのキャッシュ間のデータ転送方法 Expired - Fee Related JP5311309B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009082997A JP5311309B2 (ja) 2009-03-30 2009-03-30 共有キャッシュメモリとそのキャッシュ間のデータ転送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009082997A JP5311309B2 (ja) 2009-03-30 2009-03-30 共有キャッシュメモリとそのキャッシュ間のデータ転送方法

Publications (2)

Publication Number Publication Date
JP2010237820A JP2010237820A (ja) 2010-10-21
JP5311309B2 true JP5311309B2 (ja) 2013-10-09

Family

ID=43092094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009082997A Expired - Fee Related JP5311309B2 (ja) 2009-03-30 2009-03-30 共有キャッシュメモリとそのキャッシュ間のデータ転送方法

Country Status (1)

Country Link
JP (1) JP5311309B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031146A (en) * 1988-12-22 1991-07-09 Digital Equipment Corporation Memory apparatus for multiple processor systems
US5053996A (en) * 1991-02-26 1991-10-01 Sgs-Thomson Microelectronics, Inc. Dual state memory storage cell with improved data transfer circuitry
JP2004030736A (ja) * 2002-06-24 2004-01-29 Sony Corp メモリ回路、メモリ装置およびそれを用いたマルチプロセッサシステム
US7826282B2 (en) * 2006-02-21 2010-11-02 Mentor Graphics Corporation Random access memory for use in an emulation environment
US7450413B2 (en) * 2006-08-11 2008-11-11 International Business Machines Corporation Configurable SRAM system and method

Also Published As

Publication number Publication date
JP2010237820A (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
JP5598876B2 (ja) 低電圧で読出／書込動作を行うメモリを有する集積回路
US7948787B2 (en) Semiconductor memory device
JP4873182B2 (ja) 半導体記憶装置及びその駆動方法
US8665637B2 (en) Semiconductor memory
US20110103137A1 (en) Source controlled sram
JP5441272B2 (ja) 半導体記憶装置
JP2009505315A (ja) 独立の読み書き回路を有するｓｒａｍセル
JP2007323801A (ja) Ｓｒａｍセル、ｓｒａｍアレイ、ｓｒａｍの制御方法
US7532536B2 (en) Semiconductor memory device
WO2010137198A1 (ja) 半導体記憶装置
Rooseleer et al. A 65 nm, 850 MHz, 256 kbit, 4.3 pJ/access, ultra low leakage power memory using dynamic cell stability and a dual swing data link
US20230267994A1 (en) Fast, energy efficient cmos 2p1r1w register file array using harvested data
Lin et al. A 1-V 128-kb four-way set-associative CMOS cache memory using wordline-oriented tag-compare (WLOTC) structure with the content-addressable-memory (CAM) 10-transistor tag cell
US7746722B2 (en) Metal programmable self-timed memories
JP2011040423A (ja) 半導体装置
JP5311309B2 (ja) 共有キャッシュメモリとそのキャッシュ間のデータ転送方法
Shafaei et al. Energy-efficient cache memories using a dual-vt 4t sram cell with read-assist techniques
JP5298373B2 (ja) 半導体メモリのハーフセレクト防止セル配置
JPH10289585A (ja) 半導体記憶装置
WO2011161798A1 (ja) 半導体記憶装置及び半導体記憶装置の制御方法
JP4757607B2 (ja) 半導体メモリ
US9030887B2 (en) Semiconductor memory device and information processing apparatus
JP5397843B2 (ja) キャッシュメモリとそのモード切替方法
JP5256534B2 (ja) 半導体メモリのメモリセル間のデータコピー方法
JPH11224499A (ja) 半導体装置、その製造方法およびそのアドレス検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees