JP5305755B2

JP5305755B2 - 液晶表示装置

Info

Publication number: JP5305755B2
Application number: JP2008168229A
Authority: JP
Inventors: 政幸横溝
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-06-27
Filing date: 2008-06-27
Publication date: 2013-10-02
Anticipated expiration: 2028-06-27
Also published as: JP2010008737A

Description

本発明は液晶表示装置の画素構造に関するものであり、特に、点欠陥の修復技術に関するものである。

ＴＦＴ液晶表示装置（ＴＦＴ−ＬＣＤ：Thin Film Transistor-Liquid Crystal Display）の製造過程においては、完成した液晶パネルに対して表示検査が行われる。そこでは、液晶パネルの線欠陥、点欠陥、表示ムラの有無など、表示品位に関する検査が行われる。そして救済可能な欠陥に関しては、その修復（リペア）が行われる。

ＴＦＴ液晶表示装置における輝点欠陥のリペア方法としては、従来から幾つか知られたものがある。例えば、輝点欠陥の原因がその画素を駆動するＴＦＴの故障である場合、ＴＦＴのゲートとドレインのオーバーラップ領域をレーザー照射して、そのゲート−ドレイン間をショートさせるリペア方法（以下「第１のリペア方法」）が適用可能である（例えば下記の特許文献１）。第１のリペア方法によれば、ＴＦＴのショートしたゲート・ドレインを通して画素電極にゲート配線電位が印加されることとなり、輝点欠陥が黒点欠陥に変化するため、その視認性を低下させることができる。

また、輝点欠陥の原因が、導電性の異物による画素電極と対向電極（共通電極）との間のショート（対向電極間ショート）である場合には、異物およびその周辺部をレーザー照射して、対向電極間ショートを解消させるリペア方法（以下、「第２のリペア方法」）が適用可能である。第２のリペア方法によれば、輝点欠陥である画素を、正常画素へと復帰させることができる。

さらに別のリペア方法としては、輝点欠陥である画素の表面をくまなくレーザー照射して、当該画素における配向膜のラビングの効果を解消し、液晶の配向を乱れさせるリペア方法（以下「第３のリペア方法」）がある。第３のリペア方法は、第１のリペア方法と同様に、輝点欠陥を黒点欠陥に変化させ、その視認性を低下させることができる。

上記の各リペア方法の成功率は必ずしも１００％ではない。第１〜第３のリペア方法の実際の成功確率をそれぞれＳＲ（１）〜ＳＲ（３）とすると、一般的に、ＳＲ（１）＞ＳＲ（２）＞＞ＳＲ（３）の関係となる。

表示検査後のリペア工程では、まず輝点欠陥である画素に対し顕微鏡による異物の有無のチェックが行われる。このとき異物が見つからなかった場合には、第１あるいは第３のリペア方法を適用可能であるが、より成功率の高い第１のリペア方法が行われる。つまり当該画素のＴＦＴのゲート−ドレイン間をショートする。

また画素内に異物が見つかった場合には、第２または第３のリペア方法が行われる。この場合、第１のリペア方法は採用されない。その理由は、異物による対向電極間ショートが発生している画素に対して第１のリペア方法を行うと、対向電極がゲート配線とショートするため、ゲート配線方向の線欠陥が生じるからである。

特開平５−２１０１１１号公報

ＴＦＴおよび画素電極が形成されるＴＦＴアレイ基板（ＴＦＴ基板）においては、ゲート配線およびソース配線が発生する電界の影響により生じる液晶のドメイン領域を極力少なくするために、画素電極はゲート配線およびソース配線の極めて近い位置まで延在していることが好ましい。一方、ＴＦＴ基板に対向するカラーフィルタ基板（ＣＦ基板）には、赤、緑、青（Ｒ，Ｇ，Ｂ）各画素間の光の漏れによるコントラストの低下を防止するために、各画素間の光を遮断する仕切り壁であるブラックマトリクス（ＢＭ）が設けられる。その結果、ＴＦＴ基板とＣＦ基板とを張り合わせて液晶パネルを形成したとき、ＴＦＴ基板の画素電極の一部（外周部）がブラックマトリクスと重なることとなる。

そのため異物による対向電極間ショートは、画素を囲むブラックマトリクス下の領域でも生じる可能性がある。その場合、その画素は輝点欠陥となるが、ブラックマトリクス下の領域の異物は顕微鏡によって視認できないため、表示検査後のリペア工程では異物は発見されず、第１のリペア方法が施される。

しかし上記のように、対向電極間ショートが発生している画素に第１のリペア方法を施すと、対向電極とゲート配線とがショートしてゲート配線方向の線欠陥を生じさせる結果となる。つまり従来の画素構造では、輝点欠陥の原因がブラックマトリクス下の異物である場合、リペア工程でその異物を見つけ出すことができずに第１のリペア方法が施され、輝点欠陥が修復されるどころか線欠陥へと拡大される蓋然性がある。このことは、表示装置製造における歩留まりの低下を招く要因となっていた。

リペア工程後の点灯検査においてそのような線欠陥が観察されればまだ良いが、場合によっては、点灯検査の際に異物による対向電極間ショートが一時的に解消され、正常にリペアされたが如く黒点欠陥として観察されることもある。その場合、点灯検査では正常にリペアが行われたと判断され、その液晶パネルを組み込んだ表示装置は製品として出荷される。しかしその後の運送による振動などの外的ストレスによって、対向電極間ショートが再現することもある。その結果、線欠陥を有する不良品が市場に出回ることとなり問題となる。

本発明は以上のような課題を解決するためになされたものであり、ブラックマトリクス下の異物に起因する輝点欠陥および線欠陥の発生を防止することが可能な液晶表示装置を提供することを目的とする。

本発明に係る液晶表示装置は、複数のゲート配線と、複数のソース配線と、前記ゲート配線と前記ソース配線との各交差部に対応して配設された複数の画素と、前記複数の画素間の境界に配設されたブラックマトリクスとを含む液晶パネルを備える液晶表示装置であって、前記画素の各々は、前記ブラックマトリクスの開口部内に位置する第１の画素電極と、全体が前記ブラックマトリクスと重なって前記ブラックマトリクスの下に位置する第２の画素電極と、前記第１の画素電極に接続した第１の薄膜トランジスタと、前記第２の画素電極に接続した第２の薄膜トランジスタと、液晶を介して前記第１および第２の画素電極に対向して配置される対向電極とを備え、前記第２の画素電極は、前記複数の画素間の境界に配設された前記ブラックマトリクスと対向して形成され、前記ブラックマトリクスの開口部に配置された前記第１の画素電極を囲むように形成されるものである。

本発明によれば、ブラックマトリクスの下に異物が混入し、それを通して第２の画素電極が対向電極とショートしても、画素のその部分はブラックマトリクスの下に位置するため輝点欠陥として視認されず、リペアの必要がない。従って、ブラックマトリクス下の異物に起因して輝点欠陥となった画素に対し、その異物に気付かずにゲート配線と画素電極とをショートさせるリペア方法を施すことによって線欠陥が引き起こされるという問題を回避できる。また、第２の画素電極がブラックマトリクスの下、すなわちゲート配線およびソース配線の近傍に配設されるため、液晶のドメイン領域を小さくする効果も得られる。

＜実施の形態１＞
図１および図２は、本発明の実施の形態１に係る液晶表示装置の構成を示す図であり、図１は液晶パネルの１画素分の平面図、図２は図１に示すＡ−Ａ線に沿った画素の断面図である。また図３は当該液晶パネルの１画素分の等価回路図である。図１、図２において、互いに対応する要素には同一符号を付してある。また図３の回路図でも、図１、図２で示したものに対応する要素およびノードには、同一符号を付してある。

液晶パネルの画素は、図２の如く所定の間隔を空けて貼り合わせられたＴＦＴ基板１００とＣＦ基板２０の間に液晶材料（不図示）が注入されて成る。図１には、そのうちのＴＦＴ基板１００の１画素分の構成を示している。ＴＦＴ基板１００上のガラス基板１（透明絶縁基板）上には、互いに直行するゲート配線３およびソース配線４がそれぞれ複数本配設されており、画素はそれらの交点それぞれの近傍に形成される。またＣＦ基板２０には、対向電極２１およびブラックマトリクス２２が形成される。ブラックマトリクス２２は画素間の境界に配設されており、図１、図２の参照符号２３は、ブラックマトリクス２２の開口部を示している。

従来のＴＦＴ基板側には、１つの画素ごとにＴＦＴと画素電極とが１つずつ設けられていたが、本実施の形態では１つの画素がＴＦＴと画素電極とを２つずつ有する。即ち、本実施の形態の画素は、画素電極として、ＣＦ基板２０のブラックマトリクス２２の開口部２３内の領域に形成された画素電極２Ａと、ブラックマトリクス２２の下方に形成された画素電極２Ｂとに分割されている。ブラックマトリクス２２は、各画素間の境界に配設されるので、画素電極２Ｂは画素の外周部に、画素電極２Ａを囲むように配設される。以下、画素電極２Ｂを「ＢＭ下画素電極」と称する。

そして当該画素は、画素電極２Ａとの間に接続するＴＦＴ１０Ａと、ＢＭ下画素電極２Ｂとの間に接続するＴＦＴ１０Ｂとを有している。ＴＦＴ１０Ａ，１０Ｂは共に、そのゲート電極が同じゲート配線３に接続し、ソース電極が同じソース配線４に接続している。つまりＴＦＴ１０Ａ，１０Ｂは、ゲート電極およびソース電極を共通にしている（図３の回路図参照）。ＴＦＴ１０Ａのドレイン電極１１Ａは、コンタクトホール１２Ａを通して画素電極２Ａに接続し、ＴＦＴ１０Ｂのドレイン電極１１Ｂは、コンタクトホール１２Ｂを通してＢＭ下画素電極２Ｂに接続する。

ＣＦ基板２０の対向電極２１は、画素電極２ＡおよびＢＭ下画素電極２Ｂに対向するように設けられており、実使用時には所定のコモン電位（Ｖcom）が供給される。本実施の形態の画素は、画素電極が、画素電極２ＡとＢＭ下画素電極２Ｂとに分割されているので、ＴＦＴ基板１００とＣＦ基板２０との間の液晶で構成される液晶素子も、ブラックマトリクス２２の開口部２３内に位置する液晶素子部３０Ａと、ブラックマトリクス２２の下に位置する液晶素子部３０Ｂとに分割して考えることができる（図３）。但し、上記のようにＴＦＴ１０Ａ，１０Ｂは、ゲート電極およびソース電極が互いに共通であり、原則として画素電極２ＡとＢＭ下画素電極２Ｂには同じ画像信号が供給されるため、画素全体としての動作は、分割されていない単一の画素と実質的に同じである。

なお図１には、液晶パネルに保持容量配線５が設けられている例を示している。この保持容量配線５は、ＴＦＴ基板１００上にゲート配線３と同じ層を用いて形成され、画素電極２ＡおよびＢＭ下画素電極２Ｂとそれとの間でそれぞれ保持容量３１Ａ，３１Ｂを形成する（図３）。図１の保持容量配線５には、保持容量３１Ａ，３１Ｂの容量値を稼ぐために、画素の外周部にソース配線４の長さ方向に延びる突出部５１が設けられている。

図１に示したＴＦＴ基板１００の各要素は、ガラス基板１上にメタル膜、半導体膜、絶縁膜などを写真製版技術を用いて選択的に形成することにより、作り上げられる。そのＴＦＴ基板１００上に、カラーフィルタ（不図示）、対向電極２１およびブラックマトリクス２２を備えるＣＦ基板２０を所要のギャップを保たせつつ張り合わせ、そのギャップに液晶注入することで液晶パネルが完成する。

完成した液晶パネルに対しては、従来と同様に表示検査が行われ、そこでは線欠陥、点欠陥、表示ムラの有無などの表示品位に関する検査が行われる。輝点欠陥が存在した場合は、その液晶パネルをレーザーリペア装置へと搬送し、当該リペア装置に付属の顕微鏡を用いて、輝点欠陥である画素内の異物チェックが行われる。そしてその後のリペア工程で、異物の有無に応じたリペア方法が施される。

本実施の形態の画素は、ブラックマトリクス２２の開口部２３内の液晶素子部３０Ａ（画素電極２Ａ上の部分）と、ブラックマトリクス２２下の液晶素子部３０Ｂ（ＢＭ下画素電極２Ｂ上の部分）とに分けて考えることができる。例えばブラックマトリクス２２下の液晶素子部３０Ｂにおいて対向電極間ショートが発生しても、当該液晶素子部３０Ｂを通過する光はブラックマトリクス２２により遮られるため、見かけ上、輝点欠陥として現れない。そのため本実施の形態では、その画素に対してのリペアは行われない。

一方、ブラックマトリクス２２の開口部２３内の画素電極２Ａが輝点欠陥となった場合は、従来どおりにリペアを行う。そのリペア工程のフローは、基本的に従来と同じでよい。即ち、輝点欠陥である画素（つまり画素電極２Ａ）内に異物が見つからなかった場合には、第１のリペア方法が行われる（ＴＦＴ１０Ａのゲート−ドレイン間をショートする）。

また画素内に異物が見つかった場合には、第２または第３のリペア方法が行われる。この場合、第１のリペア方法は採用されない。例えば、異物の一部がブラックマトリクス２２や配線等に重なっていなければ第２のリペア方法を行い、重なっていれば異物へのレーザー照射が困難であるので第３のリペア方法を行う。

以上のように本実施の形態においては、ブラックマトリクス２２下の液晶素子部３０Ｂは、それ自体が視認されないため輝点欠陥と同じ状態の故障が生じても、それに対するリペアを行う必要がない。そのため輝点欠陥の原因がブラックマトリクス２２下の異物を通して対向電極間ショートである場合に、第１のリペア方法によって線欠陥が引き起こされるという問題は生じない。従って表示装置製造の歩留まり向上に寄与できる。

なお、ブラックマトリクス２２下の液晶素子部３０Ｂ（正確にはその透過光）は、表示画面上に現れないが、ＢＭ下画素電極２Ｂがゲート配線３およびソース配線４の近くに配設されることで、当該ゲート配線３およびソース配線４が発生する電界の影響により生じる液晶のドメイン領域を極力少なくするように機能している。従って、本実施の形態の液晶パネルにおいても、従来と同程度の表示品質を維持することができる。

＜実施の形態２＞
実施の形態１においては、ブラックマトリクス２２の開口部２３内の画素電極２Ａと、ブラックマトリクス２２下のＢＭ下画素電極２Ｂとを１つずつ有する構成を示したが、本実施の形態ではＢＭ下画素電極２Ｂを複数個備える構成とする。

図４は、本発明の実施の形態２に係る液晶表示装置の構成を示す図であり、液晶パネルの１画素分の平面図である。同図の如く、本実施の形態では、ブラックマトリクス２２下に配設されるＢＭ下画素電極２Ｂを、画素の左半分に位置するＢＭ下画素電極２Ｂ₁と、右半分に位置するＢＭ下画素電極２Ｂ₂とにさらに分割したものである。

ＢＭ下画素電極２Ｂ₁，２Ｂ₂には、それぞれＴＦＴ１０Ｂ₁，１０Ｂ₂が接続される。ＴＦＴ１０Ｂ₁，１０Ｂ₂は共に、そのゲート電極が同じゲート配線３に接続し、ソース電極が同じソース配線４に接続している。つまりＴＦＴ１０Ｂ₁，１０Ｂ₂は共に、ＴＦＴ１０Ａとゲート電極およびソース電極を共通にしている。ＴＦＴ１０Ｂ₁のドレイン電極１１Ｂ₁は、コンタクトホール１２Ｂ₁を通してＢＭ下画素電極２Ｂ₁に接続し、ＴＦＴ１０Ｂ₂のドレイン電極１１Ｂ₂は、コンタクトホール１２Ｂ₂を通してＢ₂Ｍ下画素電極２Ｂ₂に接続する。

本実施の形態によれば、例えばＢＭ下画素電極２Ｂ₁で異物による故障が生じた場合でも、ＢＭ下画素電極２Ｂ₂には影響しないので、その故障により当該画素におけるドメイン領域を少なくする効果が低下する度合いを小さくできる。実施の形態１で説明したように、本発明においてはＢＭ下画素電極に対するリペアを行わないため有効である。また、実施の形態１と同様の効果も得られることは明らかである。

本実施の形態においては、画素が、ＢＭ下画素電極およびそれに接続するＴＦＴを２組有する構成を示したが、３つ以上有する構成としてもよい。

＜実施の形態３＞
図１の例では、画素の外周部に画素電極２ＡとＢＭ下画素電極２Ｂとの間に直線的な形状の隙間がある。そのため、ＴＦＴ基板１００とＣＦ基板２０との位置合わせずれにより、画素に対してブラックマトリクス２２の位置がずれると、各画素の見た目上の輝度にそれが大きく影響することが考えられる。

図５は、本発明の実施の形態２に係る液晶表示装置の構成を示す図であり、液晶パネルの１画素分の平面図である。同図の如く、本実施の形態では、画素電極２ＡとＢＭ下画素電極２Ｂとの間の隙間が、ジグザグ形状になるようにしている。つまり、画素電極２Ａの外周（ＢＭ下画素電極２Ｂに対向する辺（輪郭線））と、ＢＭ下画素電極２Ｂにおける画素電極２Ａに対向する辺（輪郭線）に、互いに相補的な形状となる凹凸を設けている。言い換えれば、画素電極２Ａの凸部に面するＢＭ下画素電極２Ｂの部分には、その凸部が入り込むように凹部が配設され、画素電極２Ａの凹部に面するＢＭ下画素電極２Ｂの部分には、その凹部に入り込むように凸部が配設される。

本実施の形態によれば、実施の形態１の効果に加え、画素の位置に対してブラックマトリクス２２の位置がずれても、各画素の見た目上の輝度への影響が小さくなるという効果が得られる。なお、図５においては、ＢＭ下画素電極２Ｂを１つのみ有する構成を示したが、図４のようにＢＭ下画素電極２Ｂが更に複数に分割された構成の画素に対しても適用可能である。

実施の形態１に液晶パネルの画素の平面図である。実施の形態１に液晶パネルの画素の断面図である。実施の形態１に液晶パネルの画素の等価回路である。実施の形態２に液晶パネルの画素の平面図である。実施の形態３に液晶パネルの画素の平面図である。

符号の説明

１ガラス基板、２Ａ画素電極、２ＢＢＭ下画素電極、３ゲート配線、４ソース配線、５保持容量配線、１０Ａ，１０ＢＴＦＴ、１１Ａ，１１Ｂドレイン電極、１２Ａ，１２Ｂコンタクトホール、１００ＴＦＴ基板、２０ＣＦ基板、２２ブラックマトリクス、２３ブラックマトリクスの開口部、２１対向電極。

Claims

複数のゲート配線と、
複数のソース配線と、
前記ゲート配線と前記ソース配線との各交差部に対応して配設された複数の画素と、
前記複数の画素間の境界に配設されたブラックマトリクスと
を含む液晶パネルを備える液晶表示装置であって、
前記画素の各々は、
前記ブラックマトリクスの開口部内に位置する第１の画素電極と、
全体が前記ブラックマトリクスと重なって前記ブラックマトリクスの下に位置する第２の画素電極と、
前記第１の画素電極に接続した第１の薄膜トランジスタと、
前記第２の画素電極に接続した第２の薄膜トランジスタと、
液晶を介して前記第１および第２の画素電極に対向して配置される対向電極とを備え、
前記第２の画素電極は、
前記複数の画素間の境界に配設された前記ブラックマトリクスと対向して形成され、前記ブラックマトリクスの開口部に配置された前記第１の画素電極を囲むように形成される、
ことを特徴とする液晶表示装置。
前記画素の各々において、
前記第１および第２の薄膜トランジスタは、共に同じゲート線およびソース線に接続している
ことを特徴とする液晶表示装置。
前記画素の各々が、
前記第２の画素電極および前記第２の薄膜トランジスタを複数組備える、
請求項１または請求項２記載の液晶表示装置。
前記画素の各々において、
前記第１の画素電極と前記第２の画素電極との境界における当該第１および第２の画素電極の辺に、互いに相補的な凹凸が設けられている、
請求項１から請求項３のいずれか記載の液晶表示装置。