JP5303927B2

JP5303927B2 - Switching power supply circuit

Info

Publication number: JP5303927B2
Application number: JP2007330220A
Authority: JP
Inventors: 正鈴木; 明隆村田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2007-12-21
Filing date: 2007-12-21
Publication date: 2013-10-02
Anticipated expiration: 2027-12-21
Also published as: JP2009153325A

Description

本発明は、電源入力端子に与えられる入力電圧を降圧して電源出力端子から出力する降圧型のスイッチング電源回路に関する。 The present invention relates to a step-down switching power supply circuit that steps down an input voltage applied to a power supply input terminal and outputs the voltage from a power supply output terminal.

マイクロコンピュータなどを含む制御回路の多くは、クロック信号の供給を停止させて消費電流を低減させるスタンバイ状態に設定可能となっている。このとき、電源電圧が通常通りに供給されたままでは暗電流が流れてしまい十分に消費電流を低減できないため、マイクロコンピュータへの電源供給を行う電源回路の動作もスタンバイ状態に移行させるようになっている（例えば特許文献１参照）。 Many control circuits including a microcomputer can be set in a standby state in which supply of a clock signal is stopped to reduce current consumption. At this time, since the dark current flows if the power supply voltage is supplied as usual and the current consumption cannot be sufficiently reduced, the operation of the power supply circuit for supplying power to the microcomputer is also shifted to the standby state. (For example, refer to Patent Document 1).

図３は、上記電源回路の構成の一例を示している。図３に示す電源回路１は、Ｎチャネル型のＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ１を駆動する駆動回路２と、駆動回路２を制御する電圧制御回路３と、還流用のダイオードＤ１と、平滑用のリアクトルＬ１およびコンデンサＣ１とを備えている。電源回路１は、電源入力端子４に与えられる電圧Ｖｉを降圧した電圧Ｖｏを電源出力端子５からマイクロコンピュータ（図示せず）に出力する降圧型のスイッチング電源回路である。 FIG. 3 shows an example of the configuration of the power supply circuit. The power supply circuit 1 shown in FIG. 3 includes an N-channel MOS transistor M1, a drive circuit 2 that drives the MOS transistor M1, a voltage control circuit 3 that controls the drive circuit 2, a freewheeling diode D1, and a smoothing circuit. Reactor L1 and capacitor C1. The power supply circuit 1 is a step-down switching power supply circuit that outputs a voltage Vo obtained by stepping down a voltage Vi applied to a power input terminal 4 from a power output terminal 5 to a microcomputer (not shown).

電圧制御回路３は、マイクロコンピュータからスタンバイ状態への移行を指令するスタンバイ信号Ｓｂが与えられると、駆動回路２を制御してＭＯＳトランジスタＭ１をオフさせる。これにより、ＭＯＳトランジスタＭ１のスイッチング動作が停止され、通常の電源供給動作が停止されるので、スタンバイ状態となっているマイクロコンピュータにおける暗電流が低減される。
特開平６−１４９４０７号公報 The voltage control circuit 3 controls the drive circuit 2 to turn off the MOS transistor M1 when the standby signal Sb instructing the shift to the standby state is given from the microcomputer. As a result, the switching operation of the MOS transistor M1 is stopped and the normal power supply operation is stopped, so that the dark current in the microcomputer in the standby state is reduced.
JP-A-6-149407

しかし、上記構成の電源回路１では、スタンバイ状態に移行すると、ＭＯＳトランジスタＭ１のゲート電位がソース電位に固定されるためゲート電圧は０Ｖとなる。このため、スタンバイ状態から通常状態に切り替わる際、ＭＯＳトランジスタＭ１のゲート電圧を上昇させるための時間が通常動作時よりも長くなる。従って、出力電圧の立上がりが遅くなる、つまりスイッチング電源回路の起動時間が長くなってしまうという問題があった。 However, in the power supply circuit 1 having the above configuration, when the standby state is entered, the gate voltage of the MOS transistor M1 is fixed to the source potential, so that the gate voltage becomes 0V. For this reason, when switching from the standby state to the normal state, the time for increasing the gate voltage of the MOS transistor M1 becomes longer than that during the normal operation. Accordingly, there has been a problem that the rise of the output voltage is delayed, that is, the startup time of the switching power supply circuit becomes long.

本発明は上記事情に鑑みてなされたものであり、その目的は、スイッチング動作を停止するスタンバイ状態からスイッチング動作を行う通常状態に切り替わる際の起動時間を短くできるスイッチング電源回路を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a switching power supply circuit capable of shortening a startup time when switching from a standby state in which the switching operation is stopped to a normal state in which the switching operation is performed. .

請求項１記載の手段によれば、電圧制御回路は、外部から与えられる状態切替信号に従い、駆動回路を制御してＭＯＳトランジスタのスイッチング動作を行う状態と、スイッチング動作を停止するスタンバイ状態とに切り替え可能となる。また、補助電圧付与回路は、電圧制御回路がスタンバイ状態である期間、電源出力端子に目標値より低い電圧が現れるような電圧値を持つ第１補助電圧をＭＯＳトランジスタのゲートに付与する。このような構成により、スタンバイ状態から通常状態に切り替わる際、ＭＯＳトランジスタのゲート電圧を上昇させるために必要とする時間が短くなる。従って、出力電圧の立ち上がりが早くなり、スイッチング電源回路の起動時間を短くすることができる。 According to the first aspect of the present invention, the voltage control circuit switches between a state in which the driving circuit is controlled to perform the switching operation of the MOS transistor and a standby state in which the switching operation is stopped in accordance with a state switching signal given from the outside. It becomes possible. The auxiliary voltage applying circuit applies a first auxiliary voltage having a voltage value such that a voltage lower than the target value appears at the power supply output terminal to the gate of the MOS transistor while the voltage control circuit is in the standby state. With such a configuration, when switching from the standby state to the normal state, the time required to raise the gate voltage of the MOS transistor is shortened. Accordingly, the rise of the output voltage is accelerated, and the startup time of the switching power supply circuit can be shortened.

また、補助電圧付与回路は、電圧制御回路が通常状態であり且つ駆動回路から出力されるオン駆動電圧がＭＯＳトランジスタをオンできない電圧値まで低下している期間、このオン駆動電圧に代えてＭＯＳトランジスタを十分にオン可能な電圧値を持つ第２補助電圧をＭＯＳトランジスタのゲートに付与する。このような構成により、オン駆動電圧が低下した場合でも第２補助電圧によってＭＯＳトランジスタをオンさせることが可能になる。従って、第２補助電圧がＭＯＳトランジスタを十分にオン可能な電圧値を維持している間は、出力電圧を極力目標値に維持することができる。
一般にスイッチング電源回路は、上記したオン駆動電圧の低下時に出力電圧を極力目標値に維持するための機能を有することが多い。従って、このような第２補助電圧を出力する機能と、前述した第１補助電圧を出力する機能とを一つの補助電圧付与回路により実現することにより、回路構成を簡単化することができる。 Further , the auxiliary voltage application circuit replaces the on-drive voltage with the MOS transistor during a period when the voltage control circuit is in a normal state and the on-drive voltage output from the drive circuit is reduced to a voltage value at which the MOS transistor cannot be turned on. Is applied to the gate of the MOS transistor. With this configuration, the MOS transistor can be turned on by the second auxiliary voltage even when the on-drive voltage is lowered. Therefore, while the second auxiliary voltage maintains a voltage value that can sufficiently turn on the MOS transistor, the output voltage can be maintained at the target value as much as possible.
Generally, a switching power supply circuit often has a function for maintaining an output voltage at a target value as much as possible when the on-drive voltage is reduced. Therefore, the circuit configuration can be simplified by realizing the function of outputting the second auxiliary voltage and the function of outputting the first auxiliary voltage described above by using one auxiliary voltage applying circuit.

請求項２記載の手段によれば、クロック信号を生成する発振回路と、クロック信号の供給を受けて各補助電圧を生成するチャージポンプ回路とを用いて補助電圧付与回路が構成される。チャージポンプ回路の出力電圧は、チャージポンプ回路を駆動するクロック信号の周波数に応じて変化する。従って、電圧制御回路の動作状態およびオン駆動電圧の電圧値に応じて、発振回路が第１のクロック信号と第１のクロック信号の周波数より低い周波数の第２のクロック信号とを生成することにより、ＭＯＳトランジスタのゲートに与える補助電圧の種類（第１補助電圧／第２補助電圧）が切り替えられる。このような構成により上述した作用および効果が得られる。 According to the second aspect of the present invention, the auxiliary voltage applying circuit is configured by using an oscillation circuit that generates a clock signal and a charge pump circuit that receives the supply of the clock signal and generates each auxiliary voltage. The output voltage of the charge pump circuit changes according to the frequency of the clock signal that drives the charge pump circuit. Therefore, the oscillation circuit generates the first clock signal and the second clock signal having a frequency lower than the frequency of the first clock signal according to the operating state of the voltage control circuit and the voltage value of the on-drive voltage. The type of auxiliary voltage applied to the gate of the MOS transistor (first auxiliary voltage / second auxiliary voltage) is switched. With such a configuration, the operations and effects described above can be obtained.

請求項３記載の手段によれば、電源入力端子とＭＯＳトランジスタのゲートとの間に介在する第１トランジスタおよびＭＯＳトランジスタのゲート・ソース間に介在する第２トランジスタを用いて駆動回路が構成される。このような構成において、電圧制御回路が通常状態である期間、電圧制御回路から出力される制御信号により、第１および第２トランジスタのいずれか一方がオン駆動されてスイッチング動作が行われる。
これに対し、電圧制御回路がスタンバイ状態である期間、制御信号により、第１トランジスタはオフ駆動され、第２トランジスタは活性領域でオン動作するように駆動される。スタンバイ状態において、チャージポンプ回路の出力電流のほとんどは、この第２トランジスタを介して電源出力端子へと流れる。このため、第２トランジスタの活性領域でのオン状態およびチャージポンプ回路の電流出力能力により、チャージポンプ回路からＭＯＳトランジスタのゲートに与えられる第１補助電圧の電圧値が決定される。従って、第２トランジスタの特性を考慮し、チャージポンプ回路２４に与えられる第２のクロック信号の周波数を設定することにより、電源出力端子に現れる出力電圧を目標値より低い電圧値にすることができる。
According to the third aspect of the present invention, the drive circuit is configured by using the first transistor interposed between the power input terminal and the gate of the MOS transistor and the second transistor interposed between the gate and the source of the MOS transistor. . In such a configuration, during a period in which the voltage control circuit is in a normal state, one of the first and second transistors is turned on by the control signal output from the voltage control circuit, and a switching operation is performed.
On the other hand, during the period in which the voltage control circuit is in the standby state, the first transistor is driven to be turned off by the control signal, and the second transistor is driven to be turned on in the active region. In the standby state, most of the output current of the charge pump circuit flows to the power supply output terminal via the second transistor. Therefore, the voltage value of the first auxiliary voltage applied from the charge pump circuit to the gate of the MOS transistor is determined by the ON state in the active region of the second transistor and the current output capability of the charge pump circuit. Therefore, the output voltage appearing at the power supply output terminal can be set to a voltage value lower than the target value by setting the frequency of the second clock signal applied to the charge pump circuit 24 in consideration of the characteristics of the second transistor. .

以下、本発明の一実施形態について図１および図２を参照しながら説明する。
図１に示すスイッチング電源回路１１は、車両に搭載されたバッテリ１２から入力される電圧ＶＢ（例えば１４Ｖ）を、所定の出力電圧Ｖｏ（例えば５Ｖ）に降圧して出力するものである。このスイッチング電源回路１１は、Ｎチャネル型のＭＯＳトランジスタＭ１１と、ＭＯＳトランジスタＭ１１を駆動する駆動回路１３と、駆動回路１３を制御する電圧制御回路１４と、還流用のダイオードＤ１１と、平滑用のリアクトルＬ１１およびコンデンサＣ１１と、ＭＯＳトランジスタＭ１１のゲートに後述する各補助電圧を付与する補助電圧付与回路１５とから構成されている。 Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 and 2.
A switching power supply circuit 11 shown in FIG. 1 steps down and outputs a voltage VB (for example, 14V) input from a battery 12 mounted on a vehicle to a predetermined output voltage Vo (for example, 5V). The switching power supply circuit 11 includes an N-channel MOS transistor M11, a drive circuit 13 that drives the MOS transistor M11, a voltage control circuit 14 that controls the drive circuit 13, a freewheeling diode D11, and a smoothing reactor. L11 and a capacitor C11, and an auxiliary voltage applying circuit 15 for applying each auxiliary voltage described later to the gate of the MOS transistor M11.

スイッチング電源回路１１には、電源入力端子１６およびグランド端子１７を介して電圧ＶＢが与えられている。電源入力端子１６およびグランド端子１７は、それぞれ電源入力線１８およびグランド線１９に接続されている。スイッチング電源回路１１は、出力電圧Ｖｏを電源出力端子２０から図示しないマイクロコンピュータに電源電圧として供給するようになっている。 A voltage VB is applied to the switching power supply circuit 11 via a power supply input terminal 16 and a ground terminal 17. The power input terminal 16 and the ground terminal 17 are connected to a power input line 18 and a ground line 19, respectively. The switching power supply circuit 11 supplies the output voltage Vo from the power supply output terminal 20 to a microcomputer (not shown) as a power supply voltage.

ＭＯＳトランジスタＭ１１は、パワーＭＯＳＦＥＴ、例えばＬＤ（Lateral Diffused）ＭＯＳＦＥＴであり、指令信号に従ってスイッチング動作を行うものである。ＭＯＳトランジスタＭ１１のドレインは電源入力線１８に接続されている。ＭＯＳトランジスタＭ１１のソースは、リアクトルＬ１１を介して電源出力端子２０に接続されるとともに、ダイオードＤ１１のカソードに接続されている。ダイオードＤ１１のアノードはグランド線１９に接続されている。電源出力端子２０とグランド線１９との間にはコンデンサＣ１１が接続されている。電源出力端子２０の出力電圧Ｖｏは、電圧制御回路１４にフィードバックされている。 The MOS transistor M11 is a power MOSFET, for example, an LD (Lateral Diffused) MOSFET, and performs a switching operation according to a command signal. The drain of the MOS transistor M11 is connected to the power input line 18. The source of the MOS transistor M11 is connected to the power supply output terminal 20 via the reactor L11, and is connected to the cathode of the diode D11. The anode of the diode D11 is connected to the ground line 19. A capacitor C11 is connected between the power output terminal 20 and the ground line 19. The output voltage Vo at the power output terminal 20 is fed back to the voltage control circuit 14.

電圧制御回路１４は、目標出力電圧（５Ｖ）とフィードバックされた出力電圧Ｖｏとの差に基づいてＰＷＭ信号である指令信号Ｓａ（制御信号に相当）のデューティ比を変化させることにより定電圧制御を行うように構成されている。また、電圧制御回路１４には、外部からスタンバイ信号Ｓｂ（状態切替信号に相当）が与えられている。電圧制御回路１４は、スタンバイ信号Ｓｂの電圧レベルがＬレベルの期間には上記定電圧制御を行う通常状態になり、Ｈレベルの期間には電力消費を低減するスタンバイ状態になるように構成されている（詳細は作用説明にて後述する）。 The voltage control circuit 14 performs constant voltage control by changing the duty ratio of a command signal Sa (corresponding to a control signal) that is a PWM signal based on the difference between the target output voltage (5 V) and the output voltage Vo fed back. Configured to do. The voltage control circuit 14 is supplied with a standby signal Sb (corresponding to a state switching signal) from the outside. The voltage control circuit 14 is configured to be in a normal state where the constant voltage control is performed while the voltage level of the standby signal Sb is L level, and to be in a standby state where power consumption is reduced during the H level period. (Details will be described later in the explanation of operation).

駆動回路１３は、指令信号Ｓａの電圧レベル（Ｈ／Ｌ）に応じてＭＯＳトランジスタＭ１１をオン／オフ駆動する。駆動回路１３は、ＮＰＮ形のトランジスタＴ１１（第１トランジスタに相当）と、ＰＮＰ形のトランジスタＴ１２（第２トランジスタに相当）と、ＭＯＳトランジスタＭ１２〜Ｍ１４と、抵抗Ｒ１１〜Ｒ１３と、コンデンサＣ１２と、ダイオードＤ１２とから構成されている。 The drive circuit 13 drives the MOS transistor M11 on / off according to the voltage level (H / L) of the command signal Sa. The drive circuit 13 includes an NPN transistor T11 (corresponding to the first transistor), a PNP transistor T12 (corresponding to the second transistor), MOS transistors M12 to M14, resistors R11 to R13, a capacitor C12, It comprises a diode D12.

ＭＯＳトランジスタＭ１２、Ｍ１３は、ゲート同士およびドレイン同士が接続されたＣＭＯＳのインバータ回路２１を構成している。このインバータ回路２１の入力端子には指令信号Ｓａが与えられており、出力端子はＭＯＳトランジスタＭ１４のゲートに接続されている。ＭＯＳトランジスタＭ１４は、Ｎチャネル型であり、そのソースはグランド線１９に接続されている。ＭＯＳトランジスタＭ１４のドレインは、トランジスタＴ１１のベースに接続されるとともに、抵抗Ｒ１１を介してトランジスタＴ１２のベースに接続されている。トランジスタＴ１１のコレクタ・ベース間には抵抗Ｒ１２が接続されている。 The MOS transistors M12 and M13 constitute a CMOS inverter circuit 21 having gates and drains connected to each other. A command signal Sa is given to the input terminal of the inverter circuit 21, and the output terminal is connected to the gate of the MOS transistor M14. The MOS transistor M14 is an N-channel type, and its source is connected to the ground line 19. The drain of the MOS transistor M14 is connected to the base of the transistor T11 and is connected to the base of the transistor T12 via the resistor R11. A resistor R12 is connected between the collector and base of the transistor T11.

トランジスタＴ１１、Ｔ１２は、エミッタ同士が接続されたプッシュプル回路２２を構成している。このプッシュプル回路２２の出力端子（ノードＮ１１）は、抵抗Ｒ１３を介してＭＯＳトランジスタＭ１１のゲートに接続されている。ノードＮ１１は、スイッチＳ１１を介して補助電圧付与回路１５の出力ノードに接続されている。図示しないが、スイッチＳ１１の制御端子には、スタンバイ信号Ｓｂおよび後述する検出信号Ｓｄが与えられている。スイッチＳ１１は、スタンバイ信号Ｓｂおよび検出信号ＳｄがいずれもＬレベルのときにはオフされ、スタンバイ信号Ｓｂおよび検出信号ＳｄのいずれかがＨレベルのときにはオンされるようになっている。 The transistors T11 and T12 constitute a push-pull circuit 22 in which emitters are connected to each other. The output terminal (node N11) of this push-pull circuit 22 is connected to the gate of the MOS transistor M11 via a resistor R13. The node N11 is connected to the output node of the auxiliary voltage application circuit 15 via the switch S11. Although not shown, a standby signal Sb and a detection signal Sd described later are provided to the control terminal of the switch S11. The switch S11 is turned off when both the standby signal Sb and the detection signal Sd are at the L level, and is turned on when either the standby signal Sb and the detection signal Sd are at the H level.

トランジスタＴ１１のコレクタ（ノードＮ１２）は、ダイオードＤ１２のカソードに接続されている。ダイオードＤ１２のアノードは電源入力線１８に接続されている。トランジスタＴ１２のコレクタ（ノードＮ１３）は、ＭＯＳトランジスタＭ１１のソースに接続されている。ノードＮ１２とノードＮ１３との間にはコンデンサＣ１２が接続されている。これらダイオードＤ１２およびコンデンサＣ１２により、ブートストラップ回路２３が構成されている。このブートストラップ回路２３は、ＭＯＳトランジスタＭ１１のソース電圧（ノードＮ１３の電圧）よりも高い電圧をノードＮ１２に生じさせるためのものである。 The collector (node N12) of the transistor T11 is connected to the cathode of the diode D12. The anode of the diode D12 is connected to the power input line 18. The collector (node N13) of the transistor T12 is connected to the source of the MOS transistor M11. A capacitor C12 is connected between the node N12 and the node N13. These diode D12 and capacitor C12 constitute a bootstrap circuit 23. The bootstrap circuit 23 is for generating a voltage at the node N12 that is higher than the source voltage of the MOS transistor M11 (the voltage at the node N13).

補助電圧付与回路１５は、チャージポンプ回路２４と、発振回路２５、２６と、電圧検出回路２７とを備えている。チャージポンプ回路２４には、電源入力線１８およびグランド線１９が接続されており、電圧ＶＢが与えられている。チャージポンプ回路２４は、ダイオードおよびコンデンサからなる周知構成のものであり（出力段のダイオードおよびコンデンサのみ符号Ｄ１３およびＣ１３を付して示す）、電圧ＶＢを昇圧して生成される補助電圧を出力ノードＮ１４から出力する。チャージポンプ回路２４には、発振回路２５、２６により生成されるクロック信号ＣＫ１、ＣＫ２（第１、第２のクロック信号に相当）がスイッチＳ１２を介して与えられるようになっている。チャージポンプ回路２４は、スイッチＳ１２の切り替えに応じてクロック信号ＣＫ１、ＣＫ２のいずれかにより駆動される。 The auxiliary voltage application circuit 15 includes a charge pump circuit 24, oscillation circuits 25 and 26, and a voltage detection circuit 27. A power supply input line 18 and a ground line 19 are connected to the charge pump circuit 24, and a voltage VB is applied thereto. The charge pump circuit 24 has a well-known configuration including a diode and a capacitor (only the diode and capacitor in the output stage are denoted by reference numerals D13 and C13), and an auxiliary voltage generated by boosting the voltage VB is output to the output node. Output from N14. The charge pump circuit 24 is supplied with clock signals CK1 and CK2 (corresponding to first and second clock signals) generated by the oscillation circuits 25 and 26 via the switch S12. The charge pump circuit 24 is driven by one of the clock signals CK1 and CK2 according to the switching of the switch S12.

電圧検出回路２７には、電圧ＶＢが与えられており、電圧ＶＢの低下を検出すると、出力する検出信号ＳｄをＬレベルからＨレベルに変化させるようになっている。発振回路２５には、検出信号Ｓｄが与えられており、検出信号ＳｄがＨレベルの期間に発振動作を行うようになっている。この電圧ＶＢの低下を検出するためのしきい値電圧は、駆動回路１３がＭＯＳトランジスタＭ１１をオンできなくなる時点における電圧ＶＢの電圧値に相当する値に設定されている。一方、発振回路２６にはスタンバイ信号Ｓｂが与えられており、スタンバイ信号ＳｂがＨレベルの期間に発振動作を行うようになっている。 The voltage detection circuit 27 is supplied with the voltage VB. When the voltage VB is detected to decrease, the output detection signal Sd is changed from the L level to the H level. The oscillation circuit 25 is supplied with a detection signal Sd, and performs an oscillation operation while the detection signal Sd is at the H level. The threshold voltage for detecting the decrease in the voltage VB is set to a value corresponding to the voltage value of the voltage VB when the drive circuit 13 cannot turn on the MOS transistor M11. On the other hand, a standby signal Sb is supplied to the oscillation circuit 26, and an oscillation operation is performed while the standby signal Sb is at the H level.

図示しないが、スイッチＳ１２の制御端子には、スタンバイ信号Ｓｂが与えられている。スイッチＳ１２は、スタンバイ信号ＳｂがＬレベルの期間にはクロック信号ＣＫ１をチャージポンプ回路２４に供給可能とし、スタンバイ信号ＳｂがＨレベルの期間にはクロック信号ＣＫ２をチャージポンプ回路２４に供給可能とするように切り替えられる。本実施形態において、クロック信号ＣＫ１の周波数は例えば約１ＭＨｚとなっており、クロック信号ＣＫ２の周波数は、クロック信号ＣＫ１の周波数よりも低い値、例えば２００ｋ〜４００ｋＨｚとなっている。 Although not shown, a standby signal Sb is given to the control terminal of the switch S12. The switch S12 can supply the clock signal CK1 to the charge pump circuit 24 while the standby signal Sb is at the L level, and can supply the clock signal CK2 to the charge pump circuit 24 when the standby signal Sb is at the H level. Are switched as follows. In this embodiment, the frequency of the clock signal CK1 is about 1 MHz, for example, and the frequency of the clock signal CK2 is a value lower than the frequency of the clock signal CK1, for example, 200 k to 400 kHz.

チャージポンプ回路２４は、出力電流能力が低いため、出力電流の大きさに応じて出力する補助電圧の電圧レベルが大きく異なってくる。また、チャージポンプ回路２４を駆動するクロック信号の周波数が低いほど上記出力電流能力は低くなる。従って、チャージポンプ回路２４は、クロック信号ＣＫ１により駆動されると、ＭＯＳトランジスタＭ１１を十分にオン駆動可能な電圧値を持つ補助電圧Ｖc1（第１補助電圧に相当）を出力するようになっている。一方、クロック信号ＣＫ２により駆動されると、スタンバイ状態において出力電圧Ｖｏを目標出力電圧より低く維持するための補助電圧Ｖc2（第２補助電圧に相当）を出力するようになっている（詳細は作用説明にて後述する）。 Since the charge pump circuit 24 has a low output current capability, the voltage level of the auxiliary voltage to be output varies greatly depending on the magnitude of the output current. Further, the lower the frequency of the clock signal that drives the charge pump circuit 24, the lower the output current capability. Therefore, when driven by the clock signal CK1, the charge pump circuit 24 outputs the auxiliary voltage Vc1 (corresponding to the first auxiliary voltage) having a voltage value that can sufficiently drive the MOS transistor M11 on. . On the other hand, when driven by the clock signal CK2, the auxiliary voltage Vc2 (corresponding to the second auxiliary voltage) for maintaining the output voltage Vo lower than the target output voltage in the standby state is output (details are operational). It will be described later in the description).

次に、本実施形態の作用について図２も参照しながら説明する。
まず、ブートストラップ回路２３の動作について説明する。ＭＯＳトランジスタＭ１１がオフでありダイオードＤ１１がオンしている期間、ノードＮ１３の電圧が−ＶF（ＶFはダイオードＤ１１の順方向電圧）になるため、バッテリ１２からダイオードＤ１２を介してコンデンサＣ１２に対する充電が行われる。これにより、コンデンサＣ１２は、ほぼ電圧ＶＢに充電された状態となる。その後、ＭＯＳトランジスタＭ１１がオンされる（ダイオードＤ１１はオフする）と、ノードＮ１３の電圧がほぼ電圧ＶＢとなるため、ノードＮ１２の電圧は、ノードＮ１３の電圧にコンデンサＣ１２の充電電圧が加算された値（≒２×ＶＢ）になる。このように昇圧されたノードＮ１２の電圧（オン駆動電圧に相当）がゲートに与えられることでＭＯＳトランジスタＭ１１はオン駆動されるようになっている。 Next, the operation of this embodiment will be described with reference to FIG.
First, the operation of the bootstrap circuit 23 will be described. Since the voltage of the node N13 becomes −VF (VF is the forward voltage of the diode D11) while the MOS transistor M11 is off and the diode D11 is on, the capacitor C12 is charged from the battery 12 via the diode D12. Done. As a result, the capacitor C12 is almost charged to the voltage VB. After that, when the MOS transistor M11 is turned on (the diode D11 is turned off), the voltage at the node N13 becomes almost the voltage VB. Therefore, the voltage at the node N12 is obtained by adding the charging voltage of the capacitor C12 to the voltage at the node N13. Value (≈2 × VB). The MOS transistor M11 is driven to be turned on by applying the voltage of the node N12 thus boosted (corresponding to the ON drive voltage) to the gate.

続いて、通常状態におけるＭＯＳトランジスタＭ１１のスイッチングによる降圧動作について説明する。指令信号ＳａがＨレベルになると、ＭＯＳトランジスタＭ１４がオフし、トランジスタＴ１１がオンする。これにより、ＭＯＳトランジスタＭ１１のゲート電圧がほぼノードＮ１２の電圧まで上昇し、ＭＯＳトランジスタＭ１１がオン駆動される。その結果、電源入力線１８からＭＯＳトランジスタＭ１１、リアクトルＬ１１、コンデンサＣ１１、グランド線１９という電流経路が形成される。これにより、リアクトルＬ１１の電流が次第に増加し、これに伴い出力電圧Ｖｏが上昇する。 Subsequently, the step-down operation by switching of the MOS transistor M11 in the normal state will be described. When the command signal Sa becomes H level, the MOS transistor M14 is turned off and the transistor T11 is turned on. As a result, the gate voltage of the MOS transistor M11 rises to substantially the voltage of the node N12, and the MOS transistor M11 is driven on. As a result, a current path from the power input line 18 to the MOS transistor M11, the reactor L11, the capacitor C11, and the ground line 19 is formed. Thereby, the current of reactor L11 gradually increases, and output voltage Vo increases accordingly.

指令信号ＳａがＬレベルになると、ＭＯＳトランジスタＭ１４がオンし、トランジスタＴ１２がオンする。これにより、ＭＯＳトランジスタＭ１１のゲート電圧がほぼソース電圧に固定され、ＭＯＳトランジスタＭ１１はオフ駆動される。その結果、リアクトルＬ１１、コンデンサＣ１１、ダイオードＤ１１という電流還流経路が形成される。これにより、リアクトルＬ１１の電流が次第に減少し、そのエネルギーはコンデンサＣ１１に移される。そして、電圧制御回路１４が、指令信号Ｓａのデューティ比制御を行うことにより、出力電圧Ｖｏが目標出力電圧（５Ｖ）になるように制御される。 When the command signal Sa becomes L level, the MOS transistor M14 is turned on and the transistor T12 is turned on. As a result, the gate voltage of the MOS transistor M11 is substantially fixed to the source voltage, and the MOS transistor M11 is driven off. As a result, a current return path of reactor L11, capacitor C11, and diode D11 is formed. Thereby, the current of reactor L11 gradually decreases, and the energy is transferred to capacitor C11. The voltage control circuit 14 controls the duty ratio of the command signal Sa so that the output voltage Vo is controlled to the target output voltage (5V).

上記した通常状態において、バッテリ１２から与えられる電圧ＶＢが低下した場合、ノードＮ１２の電圧（オン駆動電圧）も同様に低下する。そして、ノードＮ１２の電圧がＭＯＳトランジスタＭ１１をオン駆動できない電圧値まで低下した場合にはスイッチング動作が停止され、出力電圧Ｖｏが低下してしまう。出力電圧Ｖｏの低下は、その供給先のマイクロコンピュータの動作に影響を与えてしまう可能性がある。このため、出力電圧Ｖｏは、電圧ＶＢが低下した場合であっても、できる限り正常に出力され続けることが望ましい。このため、本実施形態のスイッチング電源回路１１は、以下の動作を行うようになっている。 In the above-described normal state, when the voltage VB applied from the battery 12 decreases, the voltage at the node N12 (ON drive voltage) also decreases. When the voltage at the node N12 decreases to a voltage value at which the MOS transistor M11 cannot be turned on, the switching operation is stopped and the output voltage Vo decreases. A decrease in the output voltage Vo may affect the operation of the microcomputer to which it is supplied. For this reason, it is desirable that the output voltage Vo continues to be output as normally as possible even when the voltage VB decreases. For this reason, the switching power supply circuit 11 of the present embodiment performs the following operation.

電圧ＶＢが低下し、しきい値電圧未満になると、電圧検出回路２７は検出信号ＳｄをＨレベルに変化させる。これにより、発振回路２５が発振動作を開始するとともにスイッチＳ１１がオンされる。このとき、スイッチＳ１２は、クロック信号ＣＫ１をチャージポンプ回路２４に供給するように切り替えられているため、チャージポンプ回路２４は、クロック信号ＣＫ１により駆動される。チャージポンプ回路２４は、ＭＯＳトランジスタＭ１１を十分にオン駆動可能な補助電圧Ｖc1を出力し、この補助電圧Ｖc1が抵抗Ｒ１３を介してＭＯＳトランジスタＭ１１のゲートに与えられる。 When voltage VB decreases and becomes less than the threshold voltage, voltage detection circuit 27 changes detection signal Sd to the H level. As a result, the oscillation circuit 25 starts an oscillation operation and the switch S11 is turned on. At this time, since the switch S12 is switched to supply the clock signal CK1 to the charge pump circuit 24, the charge pump circuit 24 is driven by the clock signal CK1. The charge pump circuit 24 outputs an auxiliary voltage Vc1 that can sufficiently drive the MOS transistor M11 on, and this auxiliary voltage Vc1 is applied to the gate of the MOS transistor M11 via the resistor R13.

このような動作により、電圧ＶＢの低下により、ノードＮ１２の電圧値がＭＯＳトランジスタＭ１１をオンできない電圧値まで低下した場合であっても、チャージポンプ回路２４から出力される補助電圧Ｖc1によりＭＯＳトランジスタＭ１１をオン駆動させることが可能となる。従って、補助電圧Ｖc1がＭＯＳトランジスタＭ１１をオン駆動可能な電圧値を維持している間は、出力電圧Ｖｏは正常に出力されることになる。 By such an operation, even when the voltage value of the node N12 is lowered to a voltage value at which the MOS transistor M11 cannot be turned on due to the decrease of the voltage VB, the MOS transistor M11 is output by the auxiliary voltage Vc1 output from the charge pump circuit 24. Can be driven on. Therefore, the output voltage Vo is normally output while the auxiliary voltage Vc1 maintains a voltage value capable of driving the MOS transistor M11 on.

続いて、スタンバイ状態におけるスイッチング電源回路１１の動作について説明する。スイッチング電源回路１１は、スタンバイ状態になると、ＭＯＳトランジスタＭ１１のスイッチング動作を停止させるとともに、出力電圧Ｖｏを目標出力電圧（５Ｖ）よりも低い電圧（例えば２Ｖ）に低下させるために以下のような動作を行うようになっている。 Next, the operation of the switching power supply circuit 11 in the standby state will be described. When the switching power supply circuit 11 enters the standby state, the switching operation of the MOS transistor M11 is stopped, and the following operation is performed to reduce the output voltage Vo to a voltage (for example, 2V) lower than the target output voltage (5V). Is supposed to do.

すなわち、外部から与えられるスタンバイ信号ＳｂがＨレベルに転じると、電圧制御回路１４は、指令信号ＳａをＨレベルに固定する。このため、ＭＯＳトランジスタＭ１４がオンし、トランジスタＴ１２をオンさせるように動作する。一方、補助電圧付与回路１５においては、発振回路２６が発振動作を開始するとともに、スイッチＳ１２がクロック信号ＣＫ２をチャージポンプ回路２４に供給するように切り替えられる。チャージポンプ回路２４は、クロック信号ＣＫ２により駆動されて補助電圧Ｖc2を出力する。このとき、スイッチＳ１１はオンされており、補助電圧Ｖc2がノードＮ１１に与えられる。 That is, when the standby signal Sb supplied from the outside changes to the H level, the voltage control circuit 14 fixes the command signal Sa to the H level. For this reason, the MOS transistor M14 is turned on, and the transistor T12 is turned on. On the other hand, in the auxiliary voltage applying circuit 15, the oscillation circuit 26 starts the oscillation operation, and the switch S 12 is switched so as to supply the clock signal CK 2 to the charge pump circuit 24. The charge pump circuit 24 is driven by the clock signal CK2 and outputs the auxiliary voltage Vc2. At this time, the switch S11 is turned on, and the auxiliary voltage Vc2 is applied to the node N11.

上記したとおり、電圧制御回路１４は、ＭＯＳトランジスタＭ１１をオフさせるように動作し、チャージポンプ回路２４は、ＭＯＳトランジスタＭ１１をオンさせるように動作する。これら相反する動作が行われることでトランジスタＴ１２が活性領域でオン動作し、ノードＮ１１に与えられる補助電圧Ｖc2（≒ＭＯＳトランジスタＭ１１のゲート電圧）が下記（１）式に示すような電圧値に維持される。
Ｖc2＝２＋ＶT（M11）［Ｖ］ …（１）
ただし、ＶT（M11）はトランジスタＭ１１のしきい値電圧である。 As described above, the voltage control circuit 14 operates to turn off the MOS transistor M11, and the charge pump circuit 24 operates to turn on the MOS transistor M11. By performing these contradictory operations, the transistor T12 is turned on in the active region, and the auxiliary voltage Vc2 (≈gate voltage of the MOS transistor M11) applied to the node N11 is maintained at a voltage value as shown in the following equation (1). Is done.
Vc2 = 2 + VT (M11) [V] (1)
However, VT (M11) is the threshold voltage of the transistor M11.

この結果、ＭＯＳトランジスタＭ１１は、出力電圧Ｖｏを２Ｖに維持するようにソースフォロア動作を行う。また、このようにスイッチング電源回路１１がスタンバイ状態に設定されている期間には、出力電圧Ｖｏの供給先であるマイクロコンピュータは、自身のイネーブル端子の設定により動作を休止する状態に設定されている。このため、供給される出力電圧Ｖｏが最低動作電圧（例えば４Ｖ）を下回っても誤動作するおそれはない。 As a result, the MOS transistor M11 performs a source follower operation so as to maintain the output voltage Vo at 2V. Further, during the period in which the switching power supply circuit 11 is set to the standby state in this way, the microcomputer to which the output voltage Vo is supplied is set to a state in which the operation is suspended by setting its own enable terminal. . For this reason, even if the supplied output voltage Vo falls below the minimum operating voltage (for example, 4 V), there is no possibility of malfunction.

このように補助電圧Ｖc2が（１）式に示した電圧値に維持される理由について以下に述べる。前述したとおり、補助電圧Ｖc2は、チャージポンプ回路２４の出力電流の大きさにより変化する。スタンバイ状態において、チャージポンプ回路２４の出力電流のほとんどは、トランジスタＴ１２を介して電源出力端子２０に接続される負荷回路（マイクロコンピュータ）に流れる。また、このときトランジスタＴ１２は、飽和領域での完全なオン状態ではなく、活性領域でオン動作する状態となっている。 The reason why the auxiliary voltage Vc2 is maintained at the voltage value shown in the equation (1) will be described below. As described above, the auxiliary voltage Vc2 varies depending on the magnitude of the output current of the charge pump circuit 24. In the standby state, most of the output current of the charge pump circuit 24 flows to the load circuit (microcomputer) connected to the power supply output terminal 20 via the transistor T12. At this time, the transistor T12 is not completely turned on in the saturation region but is turned on in the active region.

このため、チャージポンプ回路２４の出力電流つまりトランジスタＴ１２に流れる電流は、トランジスタＴ１２の静特性および上記負荷回路のインピーダンス（等価的な抵抗値）により決定される。そこで、本実施形態では、これらの回路特性に合わせて、スタンバイ状態におけるチャージポンプ回路２４の電流出力能力つまりクロック信号ＣＫ２の周波数を調整することで、補助電圧Ｖc2の電圧値が上記（１）式の電圧値になるようにしている。 Therefore, the output current of the charge pump circuit 24, that is, the current flowing through the transistor T12 is determined by the static characteristics of the transistor T12 and the impedance (equivalent resistance value) of the load circuit. Therefore, in the present embodiment, the voltage value of the auxiliary voltage Vc2 is set to the above equation (1) by adjusting the current output capability of the charge pump circuit 24 in the standby state, that is, the frequency of the clock signal CK2 in accordance with these circuit characteristics. The voltage value is set to.

続いて、スタンバイ状態から通常状態に切り替わる際のスイッチング電源回路１１の動作について、従来構成のものと比較しながら説明する。図２は、本実施形態のスイッチング電源回路１１および従来のスイッチング電源回路１（図３参照）の各部電圧を示すシミュレーション波形図である。図２において、（ａ）は出力電圧Ｖｏ、（ｂ）はＭＯＳトランジスタＭ１１、Ｍ１のゲート電圧、（ｃ）はスタンバイ信号Ｓｂの波形を示している。 Next, the operation of the switching power supply circuit 11 when switching from the standby state to the normal state will be described in comparison with the conventional configuration. FIG. 2 is a simulation waveform diagram showing respective voltages of the switching power supply circuit 11 of the present embodiment and the conventional switching power supply circuit 1 (see FIG. 3). 2A shows the output voltage Vo, FIG. 2B shows the gate voltages of the MOS transistors M11 and M1, and FIG. 2C shows the waveform of the standby signal Sb.

従来のスイッチング電源回路１では、スタンバイ信号ＳｂがＨレベルに転じると（図２の時刻ｔ０）、ＭＯＳトランジスタＭ１のスイッチング動作を停止させるためにゲート電圧がほぼソース電圧に固定される。すると、図２（ｂ）に示すとおり、ゲート電圧はソース電圧（出力電圧Ｖｏ）の変化に伴って徐々に低下し、最終的にはほぼ０Ｖになる（時刻ｔ１）。このとき、ＭＯＳトランジスタＭ１は、オフ駆動されているため、出力電圧Ｖｏはほぼ０Ｖになる。 In the conventional switching power supply circuit 1, when the standby signal Sb changes to H level (time t0 in FIG. 2), the gate voltage is substantially fixed to the source voltage in order to stop the switching operation of the MOS transistor M1. Then, as shown in FIG. 2B, the gate voltage gradually decreases as the source voltage (output voltage Vo) changes, and finally becomes substantially 0 V (time t1). At this time, since the MOS transistor M1 is driven off, the output voltage Vo becomes approximately 0V.

本実施形態のスイッチング電源回路１１では、スタンバイ信号ＳｂがＨレベルに転じると（時刻ｔ０）、ＭＯＳトランジスタＭ１１のスイッチング動作を停止させるためにゲート電圧がソース電圧に近づく。しかし、このとき、補助電圧付与回路１５からＭＯＳトランジスタＭ１１のゲートに対し、ＭＯＳトランジスタＭ１１をソースフォロア動作させるための補助電圧Ｖc2が供給されているため、従来の構成と比べてゲート電圧は高い電圧値に維持されている。そして、ゲート電圧は、出力電圧Ｖｏの低下とともに徐々に低下し、最終的には出力電圧Ｖｏは約２Ｖ、ゲート電圧は約４Ｖに維持される（時刻ｔ１）。 In the switching power supply circuit 11 of this embodiment, when the standby signal Sb changes to H level (time t0), the gate voltage approaches the source voltage in order to stop the switching operation of the MOS transistor M11. However, at this time, since the auxiliary voltage Vc2 for operating the MOS transistor M11 as a source follower is supplied from the auxiliary voltage applying circuit 15 to the gate of the MOS transistor M11, the gate voltage is higher than that of the conventional configuration. Value is maintained. The gate voltage gradually decreases as the output voltage Vo decreases, and finally, the output voltage Vo is maintained at about 2 V and the gate voltage is maintained at about 4 V (time t1).

時刻ｔ１の時点において、スタンバイ信号ＳｂがＬレベルに転じると、スイッチング動作が再開される。このとき、従来のスイッチング電源回路１ではゲート電圧がほぼ０Ｖの状態からＭＯＳトランジスタＭ１のスイッチング動作が開始される。これに対し、本実施形態のスイッチング電源回路１１ではゲート電圧が約４Ｖの状態からＭＯＳトランジスタＭ１１のスイッチング動作が開始される。このため、本実施形態のスイッチング電源回路１１の出力電圧Ｖｏは、従来のスイッチング電源回路１の出力電圧Ｖｏよりも早く立ち上がる。 At time t1, when the standby signal Sb changes to L level, the switching operation is resumed. At this time, in the conventional switching power supply circuit 1, the switching operation of the MOS transistor M1 is started from a state where the gate voltage is approximately 0V. On the other hand, in the switching power supply circuit 11 of the present embodiment, the switching operation of the MOS transistor M11 is started from the state where the gate voltage is about 4V. For this reason, the output voltage Vo of the switching power supply circuit 11 of this embodiment rises earlier than the output voltage Vo of the conventional switching power supply circuit 1.

以上説明したように、本実施形態によれば次のような効果を奏する。
スタンバイ状態において、トランジスタＴ１２を活性領域でオン動作させることにより、補助電圧付与回路１５からノードＮ１１に与えられる補助電圧Ｖc2が約４Ｖに維持される。この結果、ＭＯＳトランジスタＭ１１は、出力電圧Ｖｏを２Ｖに維持するようにソースフォロア動作を行う。スタンバイ状態から通常状態に切り替わる際には、ゲート電圧が約４Ｖの状態からＭＯＳトランジスタＭ１１のスイッチング動作が再開されるため、出力電圧Ｖｏの立ち上がりが早くなり、起動時間を短くすることができる。 As described above, according to the present embodiment, the following effects can be obtained.
In the standby state, by turning on the transistor T12 in the active region, the auxiliary voltage Vc2 applied from the auxiliary voltage applying circuit 15 to the node N11 is maintained at about 4V. As a result, the MOS transistor M11 performs a source follower operation so as to maintain the output voltage Vo at 2V. When switching from the standby state to the normal state, the switching operation of the MOS transistor M11 is restarted from the state where the gate voltage is about 4 V, so that the rise of the output voltage Vo is accelerated and the startup time can be shortened.

補助電圧付与回路１５は、通常状態において、電圧ＶＢの低下によりノードＮ１２の電圧値がＭＯＳトランジスタＭ１１をオンできない電圧値まで低下した場合、ＭＯＳトランジスタＭ１１を十分にオン駆動可能な補助電圧Ｖc1をノードＮ１１に与える。これにより、ＭＯＳトランジスタＭ１１が補助電圧Ｖc1によりオン駆動され、出力電圧Ｖｏが正常に出力される。 In the normal state, the auxiliary voltage applying circuit 15 supplies the auxiliary voltage Vc1 that can sufficiently drive the MOS transistor M11 to the node when the voltage value of the node N12 decreases to a voltage value that cannot turn on the MOS transistor M11 due to the decrease of the voltage VB. To N11. As a result, the MOS transistor M11 is turned on by the auxiliary voltage Vc1, and the output voltage Vo is normally output.

補助電圧付与回路１５は、発振回路２５のクロック信号ＣＫ１により駆動されると補助電圧Ｖc1を出力し、発振回路２６のクロック信号ＣＫ２により駆動されると補助電圧Ｖc2を出力するチャージポンプ回路２４により構成されている。これにより、チャージポンプ回路２４に与えるクロック信号の切り替えを行うことにより、ノードＮ１１に与える補助電圧の種類（Ｖc1、Ｖc2）を変更することができるので回路構成を簡単化できる。 The auxiliary voltage applying circuit 15 includes a charge pump circuit 24 that outputs an auxiliary voltage Vc1 when driven by the clock signal CK1 of the oscillation circuit 25 and outputs an auxiliary voltage Vc2 when driven by the clock signal CK2 of the oscillation circuit 26. Has been. Thus, by switching the clock signal applied to the charge pump circuit 24, the type of auxiliary voltage (Vc1, Vc2) applied to the node N11 can be changed, so that the circuit configuration can be simplified.

なお、本発明は上記し且つ図面に記載した実施形態に限定されるものではなく、次のような変形または拡張が可能である。
スタンバイ状態における補助電圧Ｖc2の電圧値は約４Ｖに限らず、出力電圧Ｖｏを目標出力電圧よりも低い電圧値に維持できる電圧値であればよい。また、必要とするスタンバイ状態での電力消費低減効果と、スタンバイ状態から通常状態に切り替わる際の起動時間の短縮効果に応じて適宜変更すればよい。 The present invention is not limited to the embodiment described above and illustrated in the drawings, and the following modifications or expansions are possible.
The voltage value of the auxiliary voltage Vc2 in the standby state is not limited to about 4V, and may be any voltage value that can maintain the output voltage Vo at a voltage value lower than the target output voltage. Further, it may be changed as appropriate according to the required power consumption reduction effect in the standby state and the startup time reduction effect when switching from the standby state to the normal state.

補助電圧付与回路１５は、チャージポンプ回路２４を備えた構成としたが、これに限らず、スタンバイ状態においてノードＮ１１に対し補助電圧Ｖc2を与えられるものであればよい。
補助電圧付与回路１５は、補助電圧Ｖc2のみ出力可能であればよい。すなわち、発振回路２５およびスイッチＳ１２を設けず、チャージポンプ回路２４を発振回路２６から出力されるクロック信号ＣＫ２により常時駆動させるようにしてもよい。 Although the auxiliary voltage applying circuit 15 is configured to include the charge pump circuit 24, the auxiliary voltage applying circuit 15 is not limited to this and may be any circuit that can supply the auxiliary voltage Vc2 to the node N11 in the standby state.
The auxiliary voltage applying circuit 15 only needs to output only the auxiliary voltage Vc2. That is, the oscillation circuit 25 and the switch S12 may not be provided, and the charge pump circuit 24 may be always driven by the clock signal CK2 output from the oscillation circuit 26.

トランジスタＴ１１、Ｔ１２は、ＦＥＴを用いてもよい。その場合、スタンバイ状態において、トランジスタＴ１２を飽和領域でオン動作させればよい。
第１および第２のクロック信号を、それぞれ発振回路２５、２６により生成する構成としたが、生成するクロック信号を大きく変更することが可能な一つの発振回路を用いて、第１および第２のクロック信号を生成する構成としてもよい。その場合には、スタンバイ信号Ｓｂの電圧レベルに応じて上記発振回路の発振周波数を変更すればよい。従って、スイッチＳ１２を設けなくてもよい。 FETs may be used for the transistors T11 and T12. In that case, the transistor T12 may be turned on in the saturation region in the standby state.
Although the first and second clock signals are generated by the oscillation circuits 25 and 26, respectively, the first and second clock signals are generated using one oscillation circuit that can greatly change the generated clock signal. It may be configured to generate a clock signal. In that case, the oscillation frequency of the oscillation circuit may be changed according to the voltage level of the standby signal Sb. Therefore, the switch S12 need not be provided.

本発明の一実施形態を示すスイッチング電源回路の構成図The block diagram of the switching power supply circuit which shows one Embodiment of this invention 各部の電圧波形図Voltage waveform diagram of each part 従来技術を示す図１相当図1 equivalent diagram showing the prior art

Explanation of symbols

図面中、１１はスイッチング電源回路、１３は駆動回路、１４は電圧制御回路、１５は補助電圧付与回路、１６は電源入力端子、２０は電源出力端子、２４はチャージポンプ回路、２５、２６は発振回路、Ｍ１１はＭＯＳトランジスタ、Ｔ１１はＮＰＮ形トランジスタ（第１トランジスタ）、Ｔ１２はＰＮＰ形トランジスタ（第２トランジスタ）を示す。 In the drawing, 11 is a switching power supply circuit, 13 is a drive circuit, 14 is a voltage control circuit, 15 is an auxiliary voltage applying circuit, 16 is a power supply input terminal, 20 is a power supply output terminal, 24 is a charge pump circuit, and 25 and 26 are oscillations. M11 is a MOS transistor, T11 is an NPN transistor (first transistor), and T12 is a PNP transistor (second transistor).

Claims

An N-channel MOS transistor interposed in a power supply path between a power supply input terminal and a power supply output terminal, and a drive for outputting an on / off drive voltage for turning on / off the MOS transistor to the gate of the MOS transistor And a voltage control circuit that controls the drive circuit to control the output voltage at the power supply output terminal to a target value, and steps down the input voltage applied to the power supply input terminal and outputs it from the power supply output terminal In step-down switching power supply circuit,
The voltage control circuit is configured to be switchable between a normal state in which the switching operation of the MOS transistor is controlled by controlling the driving circuit and a standby state in which the switching operation is stopped according to a state switching signal given from the outside.
An auxiliary voltage applying circuit for applying to the gate of the MOS transistor a first auxiliary voltage having a voltage value such that a voltage lower than the target value appears at the power output terminal while the voltage control circuit is in the standby state; ,
The auxiliary voltage applying circuit sufficiently replaces the MOS transistor in place of the on-drive voltage during a period when the voltage control circuit is in the normal state and the on-drive voltage is reduced to a voltage value at which the MOS transistor cannot be turned on. A switching power supply circuit , wherein a second auxiliary voltage having a voltage value capable of being turned on is applied to the gate of the MOS transistor .

The auxiliary voltage applying circuit includes an oscillation circuit that generates a clock signal, and a charge pump circuit that receives the supply of the clock signal and generates the auxiliary voltages.
The oscillation circuit generates a first clock signal during a period in which the voltage control circuit is in the normal state and the on-drive voltage is lowered to a voltage value at which the MOS transistor cannot be turned on, and the voltage control circuit Generating a second clock signal having a frequency lower than the frequency of the first clock signal during the standby state;
The charge pump circuit generates the second auxiliary voltage when the first clock signal is supplied, and generates the first auxiliary voltage when the second clock signal is supplied. The switching power supply circuit according to claim 1.

The drive circuit includes a first transistor interposed between the power input terminal and the gate of the MOS transistor, and a second transistor interposed between the gate and source of the MOS transistor,
During a period in which the voltage control circuit is in a normal state, one of the first and second transistors is turned on by a control signal output from the voltage control circuit,
During a period in which the voltage control circuit is in a standby state, the control signal output from the voltage control circuit causes the first transistor to be driven to be turned off and the second transistor to be driven to be turned on in an active region. The switching power supply circuit according to claim 2, wherein: