JP5299206B2

JP5299206B2 - Circuit board manufacturing method

Info

Publication number: JP5299206B2
Application number: JP2009231252A
Authority: JP
Inventors: 周一郎安田; 芳奈宮崎; 俊輔前多; 典雄梅津; 良男大森
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2009-10-05
Filing date: 2009-10-05
Publication date: 2013-09-25
Anticipated expiration: 2029-10-05
Also published as: JP2011082240A

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a circuit board, capable of forming a high-density wiring pattern and reliably performing interlayer connection using a conductive paste. <P>SOLUTION: A masking tape 15 is stuck on a surface of a copper foil 12 on one side of a board 11. Openings 15a and 12a are formed in the masking tape 15 and the copper foil 12, respectively, and a via hole 16 is formed in the board 11 while communicating with the opening 12a. A conductive paste 18 is filled into the via hole 16, and hot pressing is applied on the conductive paste 18 after the masking tape 15 is peeled off. The conductive paste 18 in the via hole 16 is pressed to be formed in a rivet shape, and an etching resist 19a is provided on a surface of the board. A size of the etching resist 19a on the via hole 16 is formed to be smaller than a size of a desired land part 20 formed of the copper foil 12. When etching is performed, the etching is completed in such a state where a part of an expanding part 18a around the via hole 16 is left while the fringe portion of the extending part is removed by the etching. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、複数の回路配線が絶縁層を挟んで積層され、各層の回路配線がビアホールの層間接続部を介して接続される回路基板の製造方法に関する。 The present invention relates to a method of manufacturing a circuit board in which a plurality of circuit wirings are stacked with an insulating layer interposed therebetween, and the circuit wirings of each layer are connected via interlayer connection portions of via holes.

従来、両面回路基板やその他の多層回路基板において、絶縁基板で絶縁された各回路配線を電気的に接続するため、内部に導電材が設けられたビアホールが絶縁基板を貫通して形成されている。この層間接続には、絶縁基板に形成されたビアホール内に、銅メッキや導電性ペーストを充填する方法が用いられている。特に、導電性ペーストを用いた層間接続構造は、製造時の環境負荷が小さく製造方法も簡易である点で優れている。 Conventionally, in a double-sided circuit board and other multilayer circuit boards, a via hole having a conductive material provided therein is formed through the insulating substrate to electrically connect each circuit wiring insulated by the insulating substrate. . For this interlayer connection, a method of filling a via hole formed in an insulating substrate with copper plating or conductive paste is used. In particular, the interlayer connection structure using the conductive paste is excellent in that the environmental load during manufacturing is small and the manufacturing method is simple.

導電性ペーストを用いた層間接続方法は、例えば図４に示すように、ポリイミド等のフレキシブルな基板１の両面に銅箔２，３が貼付された両面銅張り板４の表面側の銅箔２に、ＰＥＴ等のマスキングテープ５を貼り付け（図４（ａ））、銅箔２の所定位置にレーザ光等を用いて、基板１を貫通したビアホール６を形成する（図４（ｂ））。この後、ビアホール６内をデスミア処理する。そして、マスキングテープ５の表面に導電性ペースト８を載せ、マスキングテープ５上の導電性ペースト８をスキージ７により摺動させ、ビアホール６内に導電性ペースト８を充填する（図４（ｃ））。そして、マスキングテープ５を剥がして（図４（ｄ））、ビアホール６内に導電性ペースト８が充填された基板１を所定温度で熱プレスし、導電性ペースト８による層間接続構造を形成する（図４（ｅ））。さらに、銅箔２及び導電性ペースト８が表面に露出した部分を覆ってレジストフィルム９が貼付され、所定の回路配線パターンを形成するように露光されて、所定回路配線パターン形状にエッチングレジスト９ａ，９ｂが残される（図４（ｆ））。この後、余分な銅箔２，３がエッチングされ（図４（ｇ））、所定の回路配線パターンや、ビアホール６の周囲の銅箔２，３によるランド部２ａ，３ａが形成される。 For example, as shown in FIG. 4, the interlayer connection method using the conductive paste is a copper foil 2 on the surface side of a double-sided copper-clad plate 4 in which copper foils 2 and 3 are bonded to both surfaces of a flexible substrate 1 such as polyimide. Then, a masking tape 5 such as PET is applied (FIG. 4A), and a via hole 6 penetrating the substrate 1 is formed at a predetermined position of the copper foil 2 using a laser beam or the like (FIG. 4B). . Thereafter, the desmear process is performed in the via hole 6. Then, the conductive paste 8 is placed on the surface of the masking tape 5, the conductive paste 8 on the masking tape 5 is slid by the squeegee 7, and the via paste 6 is filled with the conductive paste 8 (FIG. 4C). . Then, the masking tape 5 is peeled off (FIG. 4D), and the substrate 1 filled with the conductive paste 8 in the via hole 6 is hot-pressed at a predetermined temperature to form an interlayer connection structure with the conductive paste 8 ( FIG. 4 (e)). Further, a resist film 9 is applied so as to cover the exposed portions of the copper foil 2 and the conductive paste 8 and exposed to form a predetermined circuit wiring pattern, and an etching resist 9a, 9b is left (FIG. 4 (f)). Thereafter, excess copper foils 2 and 3 are etched (FIG. 4G), and predetermined circuit wiring patterns and land portions 2a and 3a formed by the copper foils 2 and 3 around the via hole 6 are formed.

この層間接続構造の場合、導電性ペースト８はそのマスキングテープ５の厚さ分だけビアホール６の体積よりも多く充填される。そして、この後、マスキングテープ５を剥離して、熱プレスにより導電性ペースト８を押しつぶして硬化させると、導電性ペースト８の基板１のビアホール６から突出した部分は、円形につぶれリベット形状に広がって広がり部８ａとなり、銅箔２と接続する（図４（ｅ））。さらに、この広がり部８ａの直径は、所定のランド部２ａを形成するためにランド部２ａと同形状に形成されたエッチングレジスト９ａの直径よりも大きくなるものである（図４（ｆ）（ｇ））。 In the case of this interlayer connection structure, the conductive paste 8 is filled more than the volume of the via hole 6 by the thickness of the masking tape 5. After that, when the masking tape 5 is peeled off and the conductive paste 8 is crushed and cured by hot pressing, the portion of the conductive paste 8 protruding from the via hole 6 of the substrate 1 is crushed into a circle and spreads into a rivet shape. And becomes a widened portion 8a to be connected to the copper foil 2 (FIG. 4E). Further, the diameter of the expanded portion 8a is larger than the diameter of the etching resist 9a formed in the same shape as the land portion 2a in order to form the predetermined land portion 2a (FIG. 4 (f) (g )).

その他、導電性ペーストを用いた層間接続方法としては、特許文献１、２に開示されているように、先ず両面銅張り板の表裏面の銅箔をエッチングして、絶縁基板両面に配線パターンを形成した導体層を設け、一方の面の導体層と絶縁基板に所定ビアホール径によるビアホールを形成し、他方の面の導体層にはビアホールに開口した小孔を開け、そのビアホールに導電性ペーストを充填するものもある。このビアホールに充填される導電性ペーストも、ビアホール開口側の銅箔のランド部に合わせて、ビアホール開口よりも大きく形成されフランジ状に拡張された拡張部が形成される。 In addition, as an interlayer connection method using a conductive paste, as disclosed in Patent Documents 1 and 2, first, the copper foil on the front and back surfaces of the double-sided copper-clad plate is etched, and wiring patterns are formed on both sides of the insulating substrate. The formed conductor layer is provided, a via hole having a predetermined via hole diameter is formed in the conductor layer on one side and the insulating substrate, and a small hole opened in the via hole is formed in the conductor layer on the other side, and a conductive paste is formed in the via hole. Some also fill. The conductive paste filled in the via hole is also formed with an extended portion that is formed larger than the via hole opening and extended in a flange shape in accordance with the land portion of the copper foil on the via hole opening side.

特開２００４−２２１１９２号公報JP 2004-221192 A 特開２００５−３３２９０８号公報JP-A-2005-3332908

上記従来の図４に示す回路基板の製造方法では、広がり部８ａの大きさは、エッチングにより形成されるランド部２ａの大きさとは関係なく、導電性ペースト８の熱プレスにより、余分な量の導電性ペースト８が周囲に押し広げられたものである。さらに、場合によっては、均等な円形のリベット形状にはならず、一部の過剰な導電性ペースト８が、ビアホール６の周囲に大きく広がり、過剰広がり部８ｂを形成する場合がある（図４（ｅ））。また、エッチング時にエッチングレジスト９ａのランド形状からはみ出して広がった部分の導電性ペースト８は、その樹脂バインダにより、銅箔２に対してエッチングレジストの働きをする。これにより、銅箔２のエッチング効率を低下させ、さらには広がり部８ａや過剰広がり部８ｂにより、銅箔２がランド部２ａの所定形状より大きな形状のランドとして残る場合もあった（図４（ｇ））。なお、背面側の銅箔３は、エッチングレジスト９ｂが直接貼り付けられているので、銅箔３によるランド部３ａは、エッチングレジスト９ｂの形状通りに形成される。 In the conventional method of manufacturing the circuit board shown in FIG. 4, the size of the widened portion 8a is not affected by the size of the land portion 2a formed by etching, and an excessive amount is obtained by hot pressing of the conductive paste 8. The conductive paste 8 is spread around. Furthermore, in some cases, the rivet shape is not uniform, and a part of the excessive conductive paste 8 spreads widely around the via hole 6 to form an excessively widened portion 8b (FIG. 4 ( e)). The portion of the conductive paste 8 that protrudes from the land shape of the etching resist 9a during etching functions as an etching resist for the copper foil 2 by the resin binder. Thereby, the etching efficiency of the copper foil 2 is lowered, and the copper foil 2 may remain as a land having a shape larger than the predetermined shape of the land portion 2a due to the widened portion 8a and the excessively widened portion 8b (FIG. 4 ( g)). In addition, since the etching resist 9b is directly affixed to the copper foil 3 on the back side, the land portion 3a made of the copper foil 3 is formed according to the shape of the etching resist 9b.

一方、近年の高密度配線においては、より効率的な配線が求められ、配線間やビアホール間の間隔も狭くなってきている。ところが、上述のように所望のランド部２ａの大きさよりも大きく導電性ペースト８や銅箔２が残ると、この導体部による回路配線パターンの短絡が生じる恐れがあり、微細な回路配線パターンの形成の妨げとなるものであった。 On the other hand, in recent high-density wiring, more efficient wiring is required, and intervals between wirings and via holes are becoming narrower. However, if the conductive paste 8 and the copper foil 2 remain larger than the desired size of the land portion 2a as described above, the circuit portion may be short-circuited by the conductor portion, so that a fine circuit portion pattern is formed. It was an obstacle.

また、特許文献１、２に開示された回路基板の製造方法においては、回路配線パターンのエッチングが導電性ペースト充填よりも先に行われるので、メタルマスクやラミネートフィルム、印刷用スクリーン等のマスク設置時にボイドを巻き込みやすく、導電性ペースト充填時にペースト溜まりができやすいものであった。しかも、エッチングによる回路のパターンニング後に、回路のビアホール及びランド部にマスクの開口部を正確に一致させて導電性ペーストの塗布を行わなくてはならず、マスクの位置決めが難しいものである。さらに、マスクを除去した後に導電性ペーストを加熱して硬化させる際にも、加圧により導電性ペーストの拡張部が広がって、隣接するパターンと短絡したりする恐れもあった。 In addition, in the circuit board manufacturing methods disclosed in Patent Documents 1 and 2, since the circuit wiring pattern is etched before the conductive paste is filled, a mask such as a metal mask, a laminate film, or a printing screen is installed. Sometimes it was easy to entrap voids, and when the conductive paste was filled, paste accumulation was likely to occur. In addition, after patterning the circuit by etching, it is necessary to apply the conductive paste by precisely matching the opening of the mask with the via hole and land portion of the circuit, and positioning of the mask is difficult. Furthermore, when the conductive paste is heated and cured after removing the mask, the expanded portion of the conductive paste may be expanded by pressurization and may be short-circuited with an adjacent pattern.

この発明は、上記背景技術に鑑みて成されたもので、高密度な配線パターンを形成し、確実に導電性ペーストによる層間接続を行うことができる回路基板の製造方法を提供することを目的とする。 The present invention has been made in view of the above-described background art, and an object thereof is to provide a circuit board manufacturing method capable of forming a high-density wiring pattern and reliably performing interlayer connection with a conductive paste. To do.

この発明は、絶縁性の基板表面に金属箔による回路配線を形成し、前記基板に形成されたビアホールに導電性ペーストを充填して、前記基板を挟んで形成された前記回路配線を電気的に接続する回路基板の製造方法であって、前記基板の一方の側の金属箔表面にマスキングテープ等のマスクを貼り付け、前記マスク及び金属箔に開口部を形成するとともに、前記開口部に連通して前記基板に前記ビアホールを形成し、前記ビアホール内に導電性ペーストを充填し、前記マスクを剥離して、前記導電性ペーストを熱プレスし、前記導電性ペーストの前記ビアホールから突出した部分を押圧してリベット状に形成し、前記絶縁基板の表面にエッチングレジストを設け、前記金属箔を所定の回路配線パターンにエッチングする際に、前記ビアホール上のエッチングレジストの大きさを、前記金属箔による所望のランド部の大きさよりも小さく形成し、前記金属箔のエッチング時に、前記ビアホール周辺の前記導電性ペーストのリベット状の広がり部について、前記リベット部周縁部の前記導電性ペーストをエッチングにより除去するとともに、一部を残してエッチングを終了し、前記エッチングレジストを剥離して、前記エッチングレジストよりも大きい前記ランド部を形成する回路基板の製造方法である。 According to the present invention, a circuit wiring made of a metal foil is formed on an insulating substrate surface, a conductive paste is filled in a via hole formed in the substrate, and the circuit wiring formed across the substrate is electrically connected. A method of manufacturing a circuit board to be connected, wherein a mask such as a masking tape is pasted on a surface of a metal foil on one side of the substrate, and an opening is formed in the mask and the metal foil, and communicated with the opening Forming the via hole in the substrate, filling the via hole with a conductive paste, peeling the mask, hot-pressing the conductive paste, and pressing the portion of the conductive paste protruding from the via hole When the metal foil is etched into a predetermined circuit wiring pattern, the via hole is formed in a rivet shape and provided with an etching resist on the surface of the insulating substrate. The size of the etching resist of the metal foil is smaller than the desired land size of the metal foil, and the rivet portion of the conductive paste around the via hole is etched when the metal foil is etched. In the method of manufacturing a circuit board, the conductive paste at the periphery is removed by etching, the etching is finished leaving a part, the etching resist is stripped, and the land portion larger than the etching resist is formed. is there.

さらに、前記所望のランド部の大きさは、前記広がり部の前記導電性ペーストが、前記エッチング中に剥離しないで前記エッチングレジストの周囲に残留した部分の外形と等しいものである。特に、前記所望のランド部は円形に形成され、その径は、前記エッチング中に剥離せずに前記エッチングレジストの周囲に残留した前記広がり部の径と等しいものである。 Further, the size of the desired land portion is equal to the outer shape of the portion where the conductive paste in the widened portion does not peel off during the etching and remains around the etching resist. In particular, the desired land portion is formed in a circular shape, and the diameter thereof is equal to the diameter of the spread portion remaining around the etching resist without being peeled off during the etching.

また、前記導電性ペーストの広がり部は、前記熱プレスによりその周縁部に向かうに従い薄くなるように形成され、前記エッチングにより、所定の厚み以下の部分を除去するものである。前記基板は、例えばポリイミドであり、両面に銅箔が貼られた両面銅貼り板から成るものである。 Moreover, the spreading part of the conductive paste is formed so as to become thinner toward the peripheral edge by the hot pressing, and a part having a predetermined thickness or less is removed by the etching. The said board | substrate is a polyimide, for example, and consists of a double-sided copper-clad board by which copper foil was affixed on both surfaces.

前記金属箔のエッチング時に、前記ビアホール周辺の前記導電性ペーストをエッチングにより除去するとともに、前記金属箔により所望のランド部及び所定の回路配線パターンを形成するものである。 When the metal foil is etched, the conductive paste around the via hole is removed by etching, and a desired land portion and a predetermined circuit wiring pattern are formed by the metal foil.

この発明の回路基板の製造方法によれば、導電性ペーストを用いた層間接続部を形成して、より高密度の配線パターンを設けた回路基板を容易に形成することができる。そして、高密度な回路の層間接続構造の信頼性も高いものにすることができる。そして、回路基板の小型薄型化に貢献するとともに、電子機器の小型化や品質の向上にも寄与するものである。 According to the circuit board manufacturing method of the present invention, it is possible to easily form a circuit board provided with a higher-density wiring pattern by forming an interlayer connection portion using a conductive paste. And the reliability of the interlayer connection structure of a high-density circuit can be made high. This contributes to the miniaturization and thinning of the circuit board, and also contributes to the miniaturization and quality improvement of the electronic equipment.

この発明の一実施形態の回路基板の製造工程の一部を示した概略断面図である。It is the schematic sectional drawing which showed a part of manufacturing process of the circuit board of one Embodiment of this invention. この発明の一実施形態の回路基板の次の製造工程を示した概略断面図である。It is the schematic sectional drawing which showed the next manufacturing process of the circuit board of one Embodiment of this invention. この発明の一実施形態の回路基板のビアホール部分の部分拡大断面図である。It is a partial expanded sectional view of the via-hole part of the circuit board of one Embodiment of this invention. 従来の回路基板の製造工程を示した概略断面図である。It is the schematic sectional drawing which showed the manufacturing process of the conventional circuit board.

以下、この発明の回路基板の一実施形態について、図１〜図３を基にして説明する。この実施形態の回路基板１０は、図１、図２に示すように、基板１１の両面に、金属箔である銅箔１２，１３から成る回路配線１２ａ，１３ａが形成されている。基板１２は、ポリイミド等の絶縁性のフレキシブル基板から成り、その両面に銅箔１２，１３が貼り付けたものである。基板１１の表裏面の銅箔１２，１３は、後述する工程を経て、所定の回路配線パターンを形成する。 Hereinafter, an embodiment of a circuit board of the present invention will be described with reference to FIGS. As shown in FIGS. 1 and 2, the circuit board 10 of this embodiment has circuit wirings 12 a and 13 a made of copper foils 12 and 13, which are metal foils, formed on both surfaces of the board 11. The board | substrate 12 consists of insulating flexible boards, such as a polyimide, and the copper foils 12 and 13 are affixed on the both surfaces. The copper foils 12 and 13 on the front and back surfaces of the substrate 11 form a predetermined circuit wiring pattern through a process described later.

基板１１には、図２（ｈ）に示すように、表裏の回路配線１２ａ，１３ａ間を電気的に接続するためのビアホール１６が形成されている。ビアホール１６に充填された導電性ペースト１８による層間接続部材により、表裏の回路配線１２ａ，１３ａのランド部２０，２１が電気的に接続されている。 As shown in FIG. 2 (h), via holes 16 are formed in the substrate 11 for electrically connecting the front and back circuit wirings 12a and 13a. The land portions 20 and 21 of the circuit wirings 12a and 13a on the front and back sides are electrically connected by an interlayer connection member made of the conductive paste 18 filled in the via hole 16.

充填する導電性ペースト１８は、熱可塑性樹脂中に高融点金属と低融点金属等の金属粒子が混合され、後の加熱処理で合金化するとともに金属粒子が互いに接続するものである。例えば、高融点金属は、少なくとも銅を含み、銅単体の粒子、又は銅と金、銀、亜鉛、及びニッケルのうち１つ以上の金属を含む合金の粒子である。また、これら金属粒子の表面は、金、銀、亜鉛、又はニッケル、又はそれらの合金がメッキ等により被覆されていてもよい。これらの金属粒子の平均粒径は、約１〜１０μｍ例えば６μｍである。また、低融点金属は、Ｓｎ、又はＳｎを含む合金（例えば、ハンダ）の粒子である。ハンダとしては、Ｓｎ−Ｃｕ系ハンダ、Ｓｎ−Ａｇ系ハンダ、Ｓｎ−Ａｇ−Ｃｕ系ハンダ、これらにＩｎ、Ｚｎ、Ｂｉのいずれか一つ以上を添加し、さらに適宜混合して用いても良い。導電性ペースト１８のバインダ樹脂は、熱可塑性樹脂であり、例えば、ポリエステル、ポリオレフィン、ポリアミド、ポリアミドイミド、ポリエーテルイミド、ポリフェニレンエーテル、ポリフェニレンスルフィド、ポリビニルブチラールなどの樹脂、その他、エポキシ樹脂、アクリル樹脂等を好適に用いることが出来る。 In the conductive paste 18 to be filled, metal particles such as a high melting point metal and a low melting point metal are mixed in a thermoplastic resin, and alloyed by a subsequent heat treatment, and the metal particles are connected to each other. For example, the refractory metal includes at least copper and is a particle of copper alone or an alloy particle including one or more of copper and gold, silver, zinc, and nickel. The surfaces of these metal particles may be coated with gold, silver, zinc, nickel, or an alloy thereof by plating or the like. The average particle diameter of these metal particles is about 1 to 10 μm, for example 6 μm. The low melting point metal is Sn or an alloy (for example, solder) particles containing Sn. As the solder, Sn-Cu solder, Sn-Ag solder, Sn-Ag-Cu solder, any one or more of In, Zn, and Bi may be added to these solders, and further mixed as appropriate. . The binder resin of the conductive paste 18 is a thermoplastic resin, for example, a resin such as polyester, polyolefin, polyamide, polyamideimide, polyetherimide, polyphenylene ether, polyphenylene sulfide, polyvinyl butyral, and the like, epoxy resin, acrylic resin, etc. Can be suitably used.

次に、この実施形態の回路基板１０製造方法について、図１、図２を基にして説明する。先ず、図１（ａ）に示すように、ポリイミド等の絶縁性樹脂のフィルムを基板とした両面銅張り板１４の、銅箔１２が形成された一側面側に印刷用のマスクを形成するマスキングテープ１５を貼り付ける。マスキングテープ１５は、ＰＥＴフィルムに粘着剤が塗布されたものである。マスクキングテープ１５のラミネート方法としては、例えば真空ラミネート法がある。この実施形態の製造方法では、マスキングテープ１５を回路が未形成の銅箔１２に直接貼り付けるので、両面銅張り板１４の表面が均一で凹凸や段差がなく、容易に良好にマスキングテープ１５を貼り付けることができる。 Next, a method for manufacturing the circuit board 10 of this embodiment will be described with reference to FIGS. First, as shown in FIG. 1 (a), masking for forming a printing mask on one side surface of a double-sided copper-clad plate 14 having a copper foil 12 formed on an insulating resin film such as polyimide. A tape 15 is applied. The masking tape 15 is obtained by applying an adhesive to a PET film. As a method for laminating the masking tape 15, for example, there is a vacuum laminating method. In the manufacturing method of this embodiment, since the masking tape 15 is directly attached to the copper foil 12 on which the circuit is not formed, the surface of the double-sided copper-clad plate 14 is uniform, and there is no unevenness or level difference. Can be pasted.

次に、両面銅張り板１４に、マスキングテープ１５側からレーザ光を照射し、マスキングテープ１５に開口部１５ａを形成するとともに、同時に銅箔１２にも開口部１２ａを形成する。さらに、レーザ光により基板１１に、銅箔１３に届く貫通孔であるビアホール１６を形成する（図１（ｂ））。このレーザ加工は、カッパーダイレクト法と言われる公知の方法であり、エキシマレーザ等のＵＶレーザや、ＣＯ_２レーザやＹＡＧレーザ等も用いることができる。なお、レーザ光による開口部の形成は、銅箔１２と基板１１に別々にレーザ光を照射して開口部を形成しても良い。 Next, the double-sided copper-clad plate 14 is irradiated with laser light from the masking tape 15 side to form an opening 15 a in the masking tape 15, and at the same time, an opening 12 a is formed in the copper foil 12. Further, via holes 16 that are through holes reaching the copper foil 13 are formed in the substrate 11 by laser light (FIG. 1B). This laser processing is a known method called a copper direct method, and a UV laser such as an excimer laser, a CO ₂ laser, a YAG laser, or the like can also be used. Note that the opening may be formed by irradiating the copper foil 12 and the substrate 11 with laser light separately.

この後、ビアホール１６内をデスミア処理する。この後、図１（ｃ）に示すように、導電性ペースト１８をビアホール１６内に充填する。充填方法は、マスキングテープ１５の表面に導電性ペースト１８を載せ、スキージ１７により導電性ペースト１８を摺動させ、ビアホール１６内に導電性ペースト１８を直接に充填する。その他、スクリーン印刷、インクジェット印刷等の印刷方法により導電性ペースト１８をビアホール１６内に充填する方法を用いても良い。 Thereafter, desmear processing is performed in the via hole 16. Thereafter, as shown in FIG. 1C, the conductive paste 18 is filled in the via hole 16. In the filling method, the conductive paste 18 is placed on the surface of the masking tape 15, the conductive paste 18 is slid by the squeegee 17, and the conductive paste 18 is directly filled in the via hole 16. In addition, a method of filling the via hole 16 with the conductive paste 18 by a printing method such as screen printing or ink jet printing may be used.

次に、図１（ｄ）に示すように、マスキングテープ１５を剥離する。すると、マスキングテープ１５内の開口部１５ａに位置していた導電性ペースト１８が、その量だけ基板１１から突出して設けられる。この状態で、両面銅張り板１４を熱プレスして、導電性ペースト１８の金属粒子を溶融し、導電性ペースト１８による層間接続構造を形成する。熱プレスは、図示しない加熱プレス装置等を用いて、例えば１６０〜２００℃で２００〜６００Ｎ／ｃｍ²の条件下で、３０〜１８０分間加熱加圧して、銅箔１２と導電性ペースト１８中の金属との電気的接続を図る（図１（ｅ））。 Next, as shown in FIG. 1D, the masking tape 15 is peeled off. Then, the conductive paste 18 located in the opening 15a in the masking tape 15 is provided so as to protrude from the substrate 11 by that amount. In this state, the double-sided copper-clad plate 14 is hot-pressed to melt the metal particles of the conductive paste 18 and form an interlayer connection structure using the conductive paste 18. The hot press is performed by heating and pressurizing for 30 to 180 minutes under a condition of 200 to 600 N / cm ² at 160 to 200 ° C., for example, using a heating press device (not shown), and the like in the copper foil 12 and the conductive paste 18. Electrical connection with metal is attempted (FIG. 1 (e)).

ここで、熱プレスした導電性ペースト１８は、マスキングテープ１５の厚さ分の量だけ銅箔１２の開口部１２ａから周囲に広がり、広がり部１８ａを形成してリベット状に押しつぶされている（図１（ｅ））。また、場合によっては、周囲に均等な円形のリベット形状にはならず、一部の過剰な導電性ペースト１８が、ビアホール１６の周囲の一部に大きく広がり、過剰広がり部１８ｂを形成する場合がある（図１（ｅ））。マスキングテープは、粘着剤を有するテープ類であれば足り、形状／種類等は限定されるものではない。また、必ずしもマスキングテープを使用した導電性ペーストの充填方法に限定されるものではなく最終的に導電性ペーストによるリベット形状が形成できればよい。 Here, the hot-pressed conductive paste 18 spreads from the opening 12a of the copper foil 12 to the periphery by an amount corresponding to the thickness of the masking tape 15 to form a widened portion 18a and is crushed into a rivet shape (FIG. 1 (e)). Further, in some cases, a uniform circular rivet shape is not formed around the periphery, and a part of the excessive conductive paste 18 may spread widely to a part of the periphery of the via hole 16 to form an excessively expanded portion 18b. (FIG. 1 (e)). The masking tape may be a tape having an adhesive, and the shape / type is not limited. Moreover, it is not necessarily limited to the filling method of the electrically conductive paste using a masking tape, and it should just be able to form the rivet shape by an electrically conductive paste finally.

次に、図２（ｆ）に示すように、回路配線１２ａ，１３ａを形成する表裏面の銅箔１２，１３に、エッチング用のレジストフィルム１９を貼り付ける。レジストフィルム１９はドライフィルムであり、例えばアクリル樹脂からなる。そして、所定の回路配線パターンに露光して、回路配線１２ａ、１３ａ及びランド部２０，２１を形成するエッチングレジスト１９ａ，１９ｂとなる部分以外のレジストを除去する（図２（ｇ））。この後、例えば塩化第二鉄溶液等を主成分とするエッチング液に両面銅張り板１４を浸漬して、回路配線１２ａ，１３ａを形成する。そして、ビアホール１６の周囲に位置した回路配線１２ａ，１３ａのランド部２０，２１が、導電性ペースト１８により層間接続される（図２（ｈ））。以上の工程を経て、両面銅張り板１４の両面の回路配線１２ａ，１３ａがビアホール１６の導電性ペースト１８により層間接続された回路基板１０が形成される。 Next, as shown in FIG. 2F, a resist film 19 for etching is attached to the copper foils 12 and 13 on the front and back surfaces forming the circuit wirings 12a and 13a. The resist film 19 is a dry film and is made of, for example, an acrylic resin. Then, a predetermined circuit wiring pattern is exposed to remove the resist other than the portions to be the etching resists 19a and 19b for forming the circuit wirings 12a and 13a and the land portions 20 and 21 (FIG. 2G). Thereafter, the double-sided copper-clad plate 14 is immersed in an etchant containing, for example, a ferric chloride solution as a main component to form circuit wirings 12a and 13a. Then, the land portions 20 and 21 of the circuit wirings 12a and 13a positioned around the via hole 16 are interlayer-connected by the conductive paste 18 (FIG. 2 (h)). Through the above steps, the circuit board 10 in which the circuit wirings 12a and 13a on both sides of the double-sided copper-clad board 14 are interlayer-connected by the conductive paste 18 in the via hole 16 is formed.

ここで、ランド部２０を形成するエッチングレジスト１９ａの大きさ（円形の場合は直径Ｄ_１）は、回路配線１２ａの所望のランド部２０の大きさ（円形の場合は直径Ｄ_０＞Ｄ_１）よりも小さく形成する。小さくする程度は、導電性ペースト１８の広がり部１８ａの厚さとエッチング時間により、エッチング時に残る広がり部１８ａの大きさにより設定する。ここで、ランド部２０を形成する導電性ペースト１８の広がり部１８ａの大きさ（円形の場合は直径Ｄ_０）は、接続信頼性を良好に取ることができる程度であることが好ましく、例えば１００〜１２０μｍ程度が好ましい。また、ビアホール１６の開口部の直径Ｄ_２は、７０〜９０μｍ程度が好ましい。そして、エッチングレジスト１９ａの大きさ（円形の場合は直径Ｄ_１）は、ビアホール１６の開口部の直径Ｄ_２よりも大きいことが好ましく、広がり部１８ａとランド部２０の銅箔との接触面積は広い方が好ましいが、配線の高密度化に鑑みて、接続信頼性に不具合が生じない範囲で小さい方が好ましい。従って、エッチングレジスト１９ａの大きさ（円形の場合は直径Ｄ_１）は、導電性ペースト１８の広がり部１８ａの大きさ（円形の場合は直径Ｄ_０）の８０〜９０％程度が好ましい。また、広がり部１８ａの厚さは、３〜５ｍμが好ましい。 Here, the size of the etching resist 19a that forms the land portion 20 (diameter D _{1 in} the case of a circle) is the size of the desired land portion 20 of the circuit wiring 12a (diameter D ₀ > D _{1 in} the case of a circle). Form smaller than. The degree of reduction is set according to the thickness of the spread portion 18a of the conductive paste 18 and the size of the spread portion 18a remaining at the time of etching depending on the etching time. Here, the size (the diameter D _{0 in} the case of a circle) of the spread portion 18a of the conductive paste 18 forming the land portion 20 is preferably such that connection reliability can be satisfactorily obtained. About 120 μm is preferable. The diameter _{D 2} of the opening of the via hole 16 is about 70~90μm are preferred. The size of the etching resist 19a (diameter D _{1 in} the case of a circle) is preferably larger than the diameter D ₂ of the opening of the via hole 16, and the contact area between the expanded portion 18a and the copper foil of the land portion 20 is as follows. The wider one is preferable, but in view of increasing the wiring density, the smaller one is preferable as long as there is no problem in connection reliability. Therefore, the size of the etching resist 19a (diameter _{D 1} in the case of circle) is about 80-90% of the size of the expanded portion 18a of the conductive paste 18 (diameter _{D 0} in the case of circular) are preferred. In addition, the thickness of the spread portion 18a is preferably 3 to 5 mμ.

これにより、エッチング後の導電性ペースト１８の広がり部１８ａは、図２（ｈ）に示すように、エッチングレジスト１９ａよりも一回り大きく残る（円形の場合は直径Ｄ_０＞Ｄ_１）。また、広がり部１８ａの周縁部であるランド部２０となる領域からはみ出し過剰広がり部１８ｂやその他のはみ出した広がり部１８ａの部分は、エッチング時にエッチング液により金属成分が溶解し、剥離される（図２（ｈ））。なお、導電性ペースト１８を介して銅箔をエッチングする箇所以外では、例えば背面側のエッチングレジスト１９ｂのように、エッチングレジストが直接貼り付けられているので、銅箔による回路配線パターン１３ａやランド部２１は、エッチングレジスト１９ｂ等の形状通りに形成される。 As a result, the expanded portion 18a of the conductive paste 18 after etching remains slightly larger than the etching resist 19a as shown in FIG. 2H (diameter D ₀ > D _{1 in} the case of a circle). Further, the metal component is dissolved by the etchant during the etching, and the portions of the excessively widened portion 18b that protrudes from the region that becomes the land portion 20 that is the peripheral portion of the widened portion 18a and other protruding portions of the widened portion 18a are peeled off. 2 (h)). Since the etching resist is directly affixed, for example, like the etching resist 19b on the back side, except for the portion where the copper foil is etched via the conductive paste 18, the circuit wiring pattern 13a or land portion by the copper foil is attached. 21 is formed according to the shape of the etching resist 19b and the like.

エッチングにより導電性ペースト１８の広がり部１８ａの周縁部が剥離除去され、ランド部２０に重なる所定部分を残す方法は、銅箔１２のエッチング速度が、導電性ペースト１８の約２倍以上であるので、上述のように広がり部１８ａの厚さとエッチング時間により、所望のランド部２０の大きさに調整することができる。ここで、導電性ペースト１８がエッチング液により除去されるのは、導電性ペースト１８中の金属成分がエッチング液に溶解し、樹脂バインダがエッチング液の流れにより剥離されるものと考えられる。また、ある程度導電性ペースト１８の広がり部１８ａの厚さが厚くなると、樹脂バインダによりエッチングが阻害され、エッチング時間中にはその金属成分が溶解せず、銅箔１２に付着した状態で残り、結果として、その裏側の銅箔１２も残り、ランド部２０がエッチングレジスト１９ａよりも大きく形成される。また、エッチングにより銅箔１２の端面は図３に示すように、凹面状に形成される。そして、過剰な導電性ペースト１８の過剰広がり部１８ｂの下部に位置するランド部２０の銅箔１２が、エッチングにより除去されると図２（ｈ）、ランド部２０からはみ出した導電性ペースト１８の過剰広がり部１８ｂが、エッチング液により容易に剥離される。これにより、残った導電性ペースト１８の広がり部１８ａと同形状で、裏面側のランド部２０が所定の形状に形成される。 The method of removing the peripheral portion of the spread portion 18a of the conductive paste 18 by etching and leaving a predetermined portion overlapping the land portion 20 is because the etching rate of the copper foil 12 is about twice or more that of the conductive paste 18. As described above, the size of the desired land portion 20 can be adjusted by the thickness of the spread portion 18a and the etching time. Here, it is considered that the conductive paste 18 is removed by the etching solution because the metal component in the conductive paste 18 is dissolved in the etching solution and the resin binder is peeled off by the flow of the etching solution. Further, if the thickness of the spread portion 18a of the conductive paste 18 is increased to some extent, the etching is hindered by the resin binder, and the metal component is not dissolved during the etching time and remains attached to the copper foil 12, resulting in a result. As a result, the copper foil 12 on the back side also remains, and the land portion 20 is formed larger than the etching resist 19a. Further, the end surface of the copper foil 12 is formed in a concave shape by etching as shown in FIG. Then, when the copper foil 12 of the land portion 20 located under the excessively widened portion 18b of the excessive conductive paste 18 is removed by etching, the conductive paste 18 protruding from the land portion 20 is removed as shown in FIG. The excessively widened portion 18b is easily peeled off by the etching solution. Thereby, the land portion 20 on the back surface side is formed in a predetermined shape in the same shape as the spread portion 18 a of the remaining conductive paste 18.

この実施形態の回路基板１０によれば、導電性ペースト１８による層間接続部材の、ビアホール１６の周縁での導電性ペースト１８による広がり部１８ａを最小限に抑えることができ、結果としてビアホール１６のランド部２０を小さくして、回路配線の高密度化を図ることができる。また、銅箔１２と導電性ペースト１８との接続も確実なものとすることができる。また、熱プレス後の銅箔上に残存する過剰な導電性ペースト１８ｂもエッチング時に確実に除去され、正確なランド部２０を形成することができる。 According to the circuit board 10 of this embodiment, it is possible to minimize the spread portion 18a due to the conductive paste 18 at the periphery of the via hole 16 of the interlayer connection member due to the conductive paste 18, and as a result, the land of the via hole 16 can be minimized. The part 20 can be made small to increase the density of the circuit wiring. Further, the connection between the copper foil 12 and the conductive paste 18 can be ensured. Further, the excessive conductive paste 18b remaining on the copper foil after hot pressing is also reliably removed during etching, and the accurate land portion 20 can be formed.

なお、この発明の回路基板の製造方法は、上記実施形態に限定されるものではなく、ランド部の大きさや形状は適宜設定可能なものであり、導電性ペーストやマスキングテープ、基板等の材料も適宜選択可能なものである。 The method for manufacturing a circuit board according to the present invention is not limited to the above embodiment, and the size and shape of the land portion can be set as appropriate, and materials such as conductive paste, masking tape, and substrate can also be used. It can be selected as appropriate.

１０回路基板
１１基板
１２，１３銅箔
１２ａ，１３ａ回路配線
１４両面銅張り板
１５マスキングテープ
１６ビアホール
１８導電性ペースト
１８ａ広がり部
１９レジストフィルム
１９ａエッチングレジスト
２０，２１ランド部
DESCRIPTION OF SYMBOLS 10 Circuit board 11 Board | substrate 12, 13 Copper foil 12a, 13a Circuit wiring 14 Double-sided copper clad board 15 Masking tape 16 Via hole 18 Conductive paste 18a Spreading part 19 Resist film 19a Etching resist 20, 21 Land part

Claims

A circuit board for electrically connecting the circuit wiring formed by sandwiching the substrate by forming a circuit wiring by metal foil on the surface of the insulating substrate, filling a via hole formed in the substrate with a conductive paste In the manufacturing method of
Forming an opening in the metal foil, and forming the via hole in the substrate in communication with the opening;
Filling the via hole with a conductive paste,
The conductive paste is hot-pressed, and a portion protruding from the via hole of the conductive paste is pressed to form a rivet.
An etching resist is provided on the surface of the insulating substrate,
When etching the metal foil into a predetermined circuit wiring pattern, the size of the etching resist on the via hole is smaller than the size of a desired land portion by the metal foil,
At the time of etching the metal foil, the conductive paste around the rivet portion around the via hole is removed by etching, and the etching is finished leaving a part,
A method of manufacturing a circuit board, comprising: peeling off the etching resist to form the land portion larger than the etching resist.

2. The circuit board according to claim 1, wherein a size of the desired land portion is equal to an outer shape of a portion where the conductive paste in the widened portion does not peel during the etching and remains around the etching resist. Manufacturing method.

3. The method of manufacturing a circuit board according to claim 2, wherein the diameter of the desired land portion is equal to the diameter of the widened portion remaining around the etching resist without being peeled off during the etching.

The method of manufacturing a circuit board according to claim 1, wherein the spread portion of the conductive paste is formed so as to become thinner toward the peripheral portion by the hot pressing, and a portion having a predetermined thickness or less is removed by the etching.

2. The method of manufacturing a circuit board according to claim 1, wherein when the metal foil is etched, the conductive paste around the via hole is removed by etching, and a desired land portion and a predetermined circuit wiring pattern are formed by the metal foil.