JP5293114B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5293114B2 JP5293114B2 JP2008300769A JP2008300769A JP5293114B2 JP 5293114 B2 JP5293114 B2 JP 5293114B2 JP 2008300769 A JP2008300769 A JP 2008300769A JP 2008300769 A JP2008300769 A JP 2008300769A JP 5293114 B2 JP5293114 B2 JP 5293114B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- region
- forming
- semiconductor layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 11
- 239000002253 acid Substances 0.000 claims description 9
- 239000003513 alkali Substances 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 21
- 230000009977 dual effect Effects 0.000 description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 239000000243 solution Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 8
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、Ｖ族として砒素を含むＩＩＩ−Ｖ族化合物半導体のエッチングに用いるエッチング液及びそのエッチング液を用いた半導体装置の製造方法に関するものである。
ＧａＡｓなどのウェットエッチングにおいて、酸又はアルカリを含むエッチング液が用いられている（例えば、特許文献１参照）。
Ｖ族として砒素を含むＩＩＩ−Ｖ族化合物半導体をエッチングしてリセスを形成する場合に、従来の酸又はアルカリを含むエッチング液を用いると、形成するリセスの数によってエッチングレートがばらつくという問題があった。
シングルゲート電界効果トランジスタ（FET: Field Effect Transistor）とデュアルゲートＦＥＴを同一基板上に形成する場合、シングルゲート用に１つのリセスを形成し、デュアルゲート用に隣接して２つのリセスを形成する必要がある。これらのリセスを同時形成する場合に、従来の酸又はアルカリを含むエッチング液を用いると、シングルゲートのリセスの深さとデュアルゲートのリセスの深さが異なり、シングルゲートＦＥＴの動作層とデュアルゲートＦＥＴの動作層が同じ層厚にならない。従って、動作層の層厚を同じにするためにシングルゲートＦＥＴとデュアルゲートＦＥＴを別々に作成する必要があり、製造工程が複雑という問題があった。
本発明は、上述のような課題を解決するためになされたもので、第１の目的は、Ｖ族として砒素を含むＩＩＩ−Ｖ族化合物半導体を安定したエッチングレートでエッチングすることができるエッチング液を得るものである。第２の目的は、簡単な製造工程によりシングルゲートＦＥＴとデュアルゲートＦＥＴを同一基板上に形成することができる半導体装置の製造方法を得るものである。
本発明は、半導体基板上に、Ｖ族として砒素を含むＩＩＩ−Ｖ族化合物半導体からなる半導体層を形成する工程と、第１の領域において前記半導体層上に第１のソース電極及び第１のドレイン電極を形成し、第２の領域において前記半導体層上に第２のソース電極及び第２のドレイン電極を形成する工程と、前記半導体層上に、前記第１の領域に第１の開口を有し、前記第２の領域に第２の開口及び第３の開口を有するレジストを形成する工程と、前記レジストをマスクとし、エッチング液を用いて前記半導体層をエッチングして、前記第１の領域において前記半導体層に第１のリセスを形成し、前記第２の領域において前記半導体層に第２のリセス及び第３のリセスを形成する工程と、前記第１〜第３のリセスにそれぞれ第１〜第３のゲート電極を形成する工程とを備え、ＲをＣｎＦ２ｎ＋ｌ（ｎは８を除く正の整数）とし、ＸをＮＨ４ ＋，Ｋ＋，Ｈ＋，Ｎａ＋の何れか１つとして、前記エッチング液として、ＲＳＯ３Ｘ，ＲＣＯＯＸ，（ＲＳＯ２）２ＮＸの何れか１つと酸又はアルカリを含むものを用いることを特徴とする半導体装置の製造方法である。
本発明により、簡単な製造工程によりシングルゲートＦＥＴとデュアルゲートＦＥＴを同一基板上に形成することができる。
本発明の実施の形態に係る半導体装置の製造方法について図面を参照しながら説明する。
まず、図１に示すように、半絶縁性ＧａＡｓ基板１０上にｎ型ＧａＡｓ層１２を形成する。そして、シングルゲート形成領域（第１の領域）においてｎ型ＧａＡｓ層１２上にソース電極１４及びドレイン電極１６を形成し、デュアルゲート形成領域（第２の領域）においてｎ型ＧａＡｓ層１２上にソース電極１８及びドレイン電極２０を形成する。
次に、図２に示すように、ｎ型ＧａＡｓ層１２上に、シングルゲート形成領域のソース電極１４とドレイン電極１６の間に開口２４を有し、デュアルゲート形成領域のソース電極１８とドレイン電極２０の間に開口２６及び開口２８を有するレジスト２２を形成する。なお、開口２４，２６，２８は後述のゲート電極と同等の幅を有する。
次に、図３に示すように、レジスト２２をマスクとし、エッチング液３０を用いてｎ型ＧａＡｓ層１２をエッチングして、シングルゲート形成領域においてｎ型ＧａＡｓ層１２にリセス３２を形成し、デュアルゲート形成領域においてｎ型ＧａＡｓ層１２にリセス３４及びリセス３６を形成する。ただし、本実施の形態では、エッチング液３０として、クエン酸にＲＳＯ３Ｘと過酸化水素を加えた混合溶液を用いる。ただし、ＲをＣｎＦ２ｎ＋ｌ（ｎは８を除く正の整数）とし、ＸをＮＨ４ ＋，Ｋ＋，Ｈ＋，Ｎａ＋の何れか１つとする。混合比率は例えばクエン酸：ＲＳＯ３Ｘ：過酸化水素＝１００：１：５である。
次に、図４に示すように、レジスト２２を除去する。そして、リセス３２，３４，３６にそれぞれゲート電極３８，４０，４２を蒸着及びリフトオフにより形成する。以上の工程により実施の形態に係る半導体装置が製造される。
上記のように、本実施の形態では、ｎ型ＧａＡｓ層１２をエッチングする際に、ＲＳＯ３Ｘと酸又はアルカリを含むエッチング液３０を用いる。このようなエッチング液３０により、ＧａＡｓなどのＶ族として砒素を含むＩＩＩ−Ｖ族化合物半導体を安定したエッチングレートでエッチングすることができることは、発明者が新たに見出した知見である。
エッチング液３０を用いることで、シングルゲート形成領域のリセス３２の深さｄ１と、デュアルゲート形成領域のリセス３４，３６の深さｄ２がほぼ同一になる。このため、シングルゲート形成領域の動作層の層厚ｈ１とデュアルゲート形成領域の動作層の層厚ｈ２もほぼ同一になる。
表１は、本実施の形態の場合と、エッチング液として単一種類の酸又はアルカリを用いた場合とについて、シングルゲートＦＥＴとデュアルゲートＦＥＴの闘値電圧の差（△Ｖｔｈ）を求めたものである。単一種類の酸又はアルカリを用いた場合は△Ｖｔｈが１００ｍＶ以上となり、シングルゲートＦＥＴの闘値電圧を所望の値に合わせるとデュアルゲートＦＥＴの闘値電圧が所望の値に合わないという問題があった。これに対して、本実施の形態の場合は△Ｖｔｈが２０〜３０ｍＶと小さい。従って、両者の閾値電圧を同時に所望の値に合わせることができる。
よって、本実施の形態では、シングルゲートＦＥＴとデュアルゲートＦＥＴを同時に形成することができるため、簡単な製造工程によりシングルゲートＦＥＴとデュアルゲートＦＥＴを同一基板上に形成することができる。
なお、上記の例に限らず、エッチング液３０として、ＲＳＯ３Ｘ，ＲＣＯＯＸ，（ＲＳＯ２）２ＮＸの何れか１つと酸又はアルカリを含むものを用いることで同様の効果を得ることができる。
また、本実施の形態ではシングルゲートＦＥＴとデュアルゲートＦＥＴを同一基板上に形成したが、これに限らず、３つ以上のゲート電極を有するマルチフィンガーゲートＦＥＴとシングルゲートＦＥＴを同一基板上に形成してもよい。
１０ 半絶縁性ＧａＡｓ基板（半導体基板）
１２ ｎ型ＧａＡｓ層（半導体層）
１４ ソース電極（第１のソース電極）
１６ ドレイン電極（第１のドレイン電極）
１８ ソース電極（第２のソース電極）
２０ ドレイン電極（第２のドレイン電極）
２４ 開口（第１の開口）
２６ 開口（第２の開口）
２８ 開口（第３の開口）
２２ レジスト
３０ エッチング液
３２ リセス（第１のリセス）
３４ リセス（第２のリセス）
３６ リセス（第３のリセス）
３８ ゲート電極（第１のゲート電極）
４０ ゲート電極（第２のゲート電極）
４２ ゲート電極（第３のゲート電極）
１２ ｎ型ＧａＡｓ層（半導体層）
１４ ソース電極（第１のソース電極）
１６ ドレイン電極（第１のドレイン電極）
１８ ソース電極（第２のソース電極）
２０ ドレイン電極（第２のドレイン電極）
２４ 開口（第１の開口）
２６ 開口（第２の開口）
２８ 開口（第３の開口）
２２ レジスト
３０ エッチング液
３２ リセス（第１のリセス）
３４ リセス（第２のリセス）
３６ リセス（第３のリセス）
３８ ゲート電極（第１のゲート電極）
４０ ゲート電極（第２のゲート電極）
４２ ゲート電極（第３のゲート電極）
Claims (1)
- 半導体基板上に、Ｖ族として砒素を含むＩＩＩ−Ｖ族化合物半導体からなる半導体層を形成する工程と、
第１の領域において前記半導体層上に第１のソース電極及び第１のドレイン電極を形成し、第２の領域において前記半導体層上に第２のソース電極及び第２のドレイン電極を形成する工程と、
前記半導体層上に、前記第１の領域に第１の開口を有し、前記第２の領域に第２の開口及び第３の開口を有するレジストを形成する工程と、
前記レジストをマスクとし、エッチング液を用いて前記半導体層をエッチングして、前記第１の領域において前記半導体層に第１のリセスを形成し、前記第２の領域において前記半導体層に第２のリセス及び第３のリセスを形成する工程と、
前記第１〜第３のリセスにそれぞれ第１〜第３のゲート電極を形成する工程とを備え、
ＲをＣｎＦ２ｎ＋ｌ（ｎは８を除く正の整数）とし、
ＸをＮＨ４ ＋，Ｋ＋，Ｈ＋，Ｎａ＋の何れか１つとして、
前記エッチング液として、ＲＳＯ３Ｘ，ＲＣＯＯＸ，（ＲＳＯ２）２ＮＸの何れか１つと酸又はアルカリを含むものを用いることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008300769A JP5293114B2 (ja) | 2008-11-26 | 2008-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008300769A JP5293114B2 (ja) | 2008-11-26 | 2008-11-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010129652A JP2010129652A (ja) | 2010-06-10 |
| JP5293114B2 true JP5293114B2 (ja) | 2013-09-18 |
Family
ID=42329869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008300769A Active JP5293114B2 (ja) | 2008-11-26 | 2008-11-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5293114B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10953793B2 (en) | 2017-06-28 | 2021-03-23 | Honda Motor Co., Ltd. | Haptic function leather component and method of making the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0182306B1 (en) * | 1984-11-17 | 1991-07-24 | Daikin Industries, Limited | Etchant composition |
| JP2000183363A (ja) * | 1998-12-18 | 2000-06-30 | Nec Corp | 電界効果トランジスタ回路 |
| JP2001291699A (ja) * | 2000-04-05 | 2001-10-19 | Matsushita Electric Ind Co Ltd | エッチング方法 |
| JP2003023003A (ja) * | 2001-07-09 | 2003-01-24 | Matsushita Electric Ind Co Ltd | 化合物半導体膜のエッチング液、エッチング方法および廃液の処理回収方法 |
| JP4897604B2 (ja) * | 2007-07-27 | 2012-03-14 | 株式会社Ｄｎｐファインケミカル | フォトマスク製造用のエッチング液 |
| JP4940102B2 (ja) * | 2007-10-25 | 2012-05-30 | 株式会社 マイクロプロセス | エッチング剤組成物及びそれを用いた半導体装置の製造方法 |
-
2008
- 2008-11-26 JP JP2008300769A patent/JP5293114B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010129652A (ja) | 2010-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5746238B2 (ja) | バルク基板上に作製される分離トライゲートトランジスタ | |
| CN1973368B (zh) | 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质 | |
| CN107039278A (zh) | 半导体器件及其形成方法 | |
| JP4284254B2 (ja) | 電界効果型半導体装置 | |
| DE102018113843A1 (de) | Finnen- und Gateabmessungen zum Optimieren einer Gateausbildung | |
| JP2017073500A (ja) | 窒化物半導体装置およびその製造方法 | |
| WO2010100709A1 (ja) | 窒化物半導体装置とその製造方法 | |
| JP5293114B2 (ja) | 半導体装置の製造方法 | |
| JP2773700B2 (ja) | 化合物半導体装置およびその製造方法 | |
| JP2006041339A (ja) | Ｃｍｏｓ集積回路 | |
| JP2008060359A (ja) | 化合物半導体デバイス | |
| JP3858888B2 (ja) | エッチング方法及び半導体装置の製造方法 | |
| CN106486366A (zh) | 减薄磷化铟层的方法 | |
| JP2005183783A (ja) | 半導体装置の製造方法 | |
| JP2008053349A (ja) | Ｍｏｓトランジスタ、半導体装置及びその製造方法 | |
| JP2014187242A (ja) | 半導体装置の製造方法 | |
| JP2000243917A (ja) | 半導体装置およびその製造方法 | |
| KR100596789B1 (ko) | 증폭 회로 소자의 제조 방법 | |
| JP2022047742A (ja) | 半導体装置の製造方法 | |
| JP2009099890A (ja) | 半導体装置及びその製造方法 | |
| CN117238855A (zh) | 半导体器件及其制备方法 | |
| JP2004047621A (ja) | 半導体装置及びその製造方法 | |
| JP2000012561A (ja) | 半導体装置およびその製造方法 | |
| JP2007324424A (ja) | 集積回路装置 | |
| JPH05267276A (ja) | ＩｎＧａＰのエッチング方法及びそのエッチング方法を用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130527 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5293114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |