JP5287132B2 - 設計支援プログラム、設計支援装置、およびシミュレーションモデル - Google Patents
設計支援プログラム、設計支援装置、およびシミュレーションモデル Download PDFInfo
- Publication number
- JP5287132B2 JP5287132B2 JP2008268962A JP2008268962A JP5287132B2 JP 5287132 B2 JP5287132 B2 JP 5287132B2 JP 2008268962 A JP2008268962 A JP 2008268962A JP 2008268962 A JP2008268962 A JP 2008268962A JP 5287132 B2 JP5287132 B2 JP 5287132B2
- Authority
- JP
- Japan
- Prior art keywords
- request
- traffic
- simulation
- abstraction
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
(1)最も抽象度の低い(精度の高い)シミュレーションモデルを準備し、すべての設計フェーズに適用をおこなう。
(2)RTL設計データなどの実設計データから、翻訳ツールを用いてESLシミュレーションモデルをコンパイルにより生成する。
(3)(A)〜(C)個々のフェーズで必要とされる抽象度をもつシミュレーションモデルを別々に作成する。
図1は、本実施の形態の概要を示す説明図である。図1において、設計対象であるシステムLSIモデル100では、被測定モデル101と測定ポイント(バスや周辺ハードウェアモデル)102とがバス103を介して接続されている。被測定モデル101とは、本実施の形態での測定対象となるハードウェアモデルである。測定ポイント102とは、被測定モデル101以外のハードウェアモデルであり、被測定モデル101におけるシミュレーションの挙動を観測する。すなわち、被測定モデル101に対してリクエストを送信したり、被測定モデル101からのレスポンスを受信する。
図2は、可変抽象ラッパ104の機能的構成を示すブロック図である。各ブロックは、ハードウェアをモデル化したIP(Internet Protocol)などのソフトウェア部品である。可変抽象ラッパ104は、トラフィック制御器201とトラフィック生成器202と内部メモリ203とを含む構成である。
図3は、トラフィックデータベース(DB)の記憶内容を示す説明図である。トラフィックDB222は、リクエストIDと波形データとをフィールド項目として有する。また、波形データのフィールド項目は、中抽象度と低抽象度とをサブフィールド項目として有する。そして、レコードごとに、リクエストについてのリクエストID:i、中抽象度の波形データWi、低抽象度の波形データwiとを記憶する。これにより、リクエストIDと抽象度が特定されれば、それに応じた波形データを抽出することができる。なお、以降、リクエストID:iのリクエストを「リクエストi」と表記する。
例)0x0000 0x01:オフセット0000に対して、0x01(処理X)を示す命令
・小分類:コマンドに対して生成する内部データ授受のための外部アクセス
例)0x0010 0x00:レイテンシ+0x10サイクルで0x00(リードリクエスト)
・小分類:コマンドに対して生成する内部データ授受のための外部アクセス
例)0x0005 0x01:さらに+0x05サイクルで0x01(ライトリクエスト)
・小分類:コマンドに対して生成する内部データ授受のための外部アクセス
例)0x00ff 0xff:レイテンシ+0x00ffサイクルで0xff(終了コード)発行
図5は、トラフィック生成器202の内部構成を示すブロック図である。トラフィック生成器202は、パーサ221とI/O(INPUT/OUTPUT)ジェネレータ224とを含む構成である。パーサ221は、トラフィック制御器201からのリクエストの内容を解析する。具体的には、たとえば、リクエストに埋め込まれているリクエストIDを抽出して、該当する波形データをトラフィックDB222から検索する。
内部メモリ203は、被測定モデル101が発生する入出力信号を吸収させる役割を持つハードウェアモデルである。具体的には、たとえば、メモリ内のアドレス空間として定義される。内部メモリ203は、被測定モデル101のシミュレーション中の演算結果が書き込まれたり、読み出されたりする。
つぎに、本実施の形態の設計支援装置について説明する。設計支援装置とは、被測定モデル101と測定ポイント102との間に可変抽象ラッパ104を挿入して被測定モデル101をシミュレーションするシミュレータである。
図8は、実施の形態にかかる設計支援装置のハードウェア構成を示すブロック図である。図8において、設計支援装置は、CPU(Central Processing Unit)801と、ROM(Read‐Only Memory)802と、RAM(Random Access Memory)803と、磁気ディスクドライブ804と、磁気ディスク805と、光ディスクドライブ806と、光ディスク807と、ディスプレイ808と、I/F(Interface)809と、キーボード810と、マウス811と、スキャナ812と、プリンタ813と、を備えている。また、各構成部はバス800によってそれぞれ接続されている。
図9は、本実施の形態にかかる設計支援装置の機能的構成を示すブロック図である。図9において、設計支援装置900は、指定部901と、解析部902と、生成部903と、設定部904と、記憶部905と、制御部906と、を含む構成である。これら各機能は、具体的には、たとえば、図8に示したROM802、RAM803、磁気ディスク805、光ディスク807などの記憶装置に記憶されたプログラムを、CPU801に実行させることにより、またはI/F809により、その機能を実現する。
図10は、本実施の形態にかかる設計支援装置900による設計支援処理手順を示すフローチャートである。まず、指定部901により抽象度が指定されるのを待ち受け(ステップS1001:No)、抽象度が指定された場合(ステップS1001:Yes)、リクエストを待ち受ける(ステップS1002:No)。リクエストが被測定モデル101に与えられた場合(ステップS1002:Yes)、被測定モデル101のシミュレーションを実行する(ステップS1003)。そして、シミュレーションが終了するのを待ち受け(ステップS1004:No)、シミュレーションが終了した場合(ステップS1004:Yes)、一連の処理を終了する。
前記リクエストを解析する解析手段、
前記解析手段による前記リクエストの解析内容および開発工程に関する抽象度から選ばれた任意の抽象度に応じて、前記シミュレーションにおける各処理の演算結果に関する擬似トラフィックを生成する生成手段、
前記各処理の所要時間を当該所要時間よりも短い所要時間に設定する設定手段、
前記リクエストにより前記シミュレーションが開始された場合、前記各処理の演算結果を前記測定対象に読み書きさせる記憶手段、
前記生成手段によって生成された擬似トラフィックおよび前記リクエストに対する前記測定対象からのレスポンスを入力して、前記設定手段によって設定された前記短い所要時間の積算時間経過後でかつ前記擬似トラフィックの出力終了後に前記レスポンスを出力する制御手段、
として機能させることを特徴とする設計支援プログラム。
前記選ばれた任意の抽象度が特定の抽象度よりも低い抽象度である場合、リクエスト種別に応じたトラフィックに関する出力波形を記憶するデータベースの中から、前記リクエストに該当する前記測定対象からのトラフィックに関する出力波形を抽出することにより、当該出力波形に応じた擬似トラフィックを生成することを特徴とする付記1に記載の設計支援プログラム。
前記選ばれた任意の抽象度が特定の抽象度よりも高い抽象度である場合、前記擬似トラフィックを生成せず、
前記制御手段は、
前記設定手段によって設定された前記短い所要時間の積算時間経過後に前記レスポンスを出力することを特徴とする付記1に記載の設計支援プログラム。
前記選ばれた任意の抽象度が特定の抽象度である場合、リクエスト種別に応じたトラフィックに関する出力波形を記憶するデータベースの中から、前記リクエストに該当する前記測定対象からの平均化された出力波形を抽出することにより、当該平均化された出力波形に応じた擬似トラフィックを生成することを特徴とする付記1に記載の設計支援プログラム。
前記リクエストを入力して前記測定対象および前記解析手段に出力することを特徴とする付記1〜4のいずれか一つに記載の設計支援プログラム。
前記トラフィックに関する測定済みの出力波形を記憶することを特徴とする付記1〜5のいずれか一つに記載の設計支援プログラム。
前記設計対象の仕様書から得られる期待値となるトラフィックに関する出力波形を記憶することを特徴とする付記1〜5のいずれか一つに記載の設計支援プログラム。
前記リクエストを解析する解析手段と、
前記解析手段による前記リクエストの解析内容および開発工程に関する抽象度から選ばれた任意の抽象度に応じて、前記シミュレーションにおける各処理の演算結果に関する擬似トラフィックを生成する生成手段と、
前記各処理の所要時間を当該所要時間よりも短い所要時間に設定する設定手段と、
前記リクエストにより前記シミュレーションが開始された場合、前記各処理の演算結果を前記測定対象に読み書きさせる記憶手段と、
前記生成手段によって生成された擬似トラフィックおよび前記リクエストに対する前記測定対象からのレスポンスを入力して、前記設定手段によって設定された前記短い所要時間の積算時間経過後でかつ前記擬似トラフィックの出力終了後に前記レスポンスを出力する制御手段と、
を備えることを特徴とする設計支援装置。
前記リクエストを解析する解析手段と、
前記解析手段による前記リクエストの解析内容および開発工程に関する抽象度から選ばれた任意の抽象度に応じて、前記シミュレーションにおける各処理の演算結果に関する擬似トラフィックを生成する生成手段と、
前記各処理の所要時間を当該所要時間よりも短い所要時間に設定する設定手段と、
前記リクエストにより前記シミュレーションが開始された場合、前記各処理の演算結果を前記測定対象に読み書きさせる記憶手段と、
前記生成手段によって生成された擬似トラフィックおよび前記リクエストに対する前記測定対象からのレスポンスを入力して、前記設定手段によって設定された前記短い所要時間の積算時間経過後でかつ前記擬似トラフィックの出力終了後に前記レスポンスを出力する制御手段と、
を備えることを特徴とするシミュレーションモデル。
102 測定ポイント
104 可変抽象ラッパ
201 トラフィック制御器
202 トラフィック生成器
203 内部メモリ
221 パーサ
223 シーケンサ
224 I/Oジェネレータ
225 合成器
900 設計支援装置
901 指定部
902 解析部
903 生成部
904 設定部
905 記憶部
906 制御部
Claims (5)
- 測定対象に測定ポイントからのリクエストを与えて当該リクエストに応じたシミュレーションを実行するコンピュータを、
前記リクエストを解析する解析手段、
前記解析手段による前記リクエストの解析内容および開発工程に関する抽象度から選ばれた任意の抽象度に応じて、前記シミュレーションにおける各処理の演算結果に関する擬似トラフィックを生成し、前記選ばれた任意の抽象度が特定の抽象度である場合、リクエスト種別に応じたトラフィックに関する出力波形を記憶するデータベースの中から、前記リクエストに該当する前記測定対象からの平均化された出力波形を抽出することにより、当該平均化された出力波形に応じた擬似トラフィックを生成する生成手段、
前記各処理の所要時間を当該所要時間よりも短い所要時間に設定する設定手段、
前記リクエストにより前記シミュレーションが開始された場合、前記各処理の演算結果を前記測定対象に読み書きさせる記憶手段、
前記生成手段によって生成された擬似トラフィックおよび前記リクエストに対する前記測定対象からのレスポンスを入力して、前記設定手段によって設定された前記短い所要時間の積算時間経過後でかつ前記擬似トラフィックの出力終了後に前記レスポンスを出力する制御手段、
として機能させることを特徴とする設計支援プログラム。 - 前記生成手段は、
前記選ばれた任意の抽象度が特定の抽象度よりも低い抽象度である場合、リクエスト種別に応じたトラフィックに関する出力波形を記憶するデータベースの中から、前記リクエストに該当する前記測定対象からのトラフィックに関する出力波形を抽出することにより、当該出力波形に応じた擬似トラフィックを生成することを特徴とする請求項1に記載の設計支援プログラム。 - 前記生成手段は、
前記選ばれた任意の抽象度が特定の抽象度よりも高い抽象度である場合、前記擬似トラフィックを生成せず、
前記制御手段は、
前記設定手段によって設定された前記短い所要時間の積算時間経過後に前記レスポンスを出力することを特徴とする請求項1に記載の設計支援プログラム。 - 測定対象に測定ポイントからのリクエストを与えて当該リクエストに応じたシミュレーションを実行する設計支援装置であって、
前記リクエストを解析する解析手段と、
前記解析手段による前記リクエストの解析内容および開発工程に関する抽象度から選ばれた任意の抽象度に応じて、前記シミュレーションにおける各処理の演算結果に関する擬似トラフィックを生成し、前記選ばれた任意の抽象度が特定の抽象度である場合、リクエスト種別に応じたトラフィックに関する出力波形を記憶するデータベースの中から、前記リクエストに該当する前記測定対象からの平均化された出力波形を抽出することにより、当該平均化された出力波形に応じた擬似トラフィックを生成する生成手段と、
前記各処理の所要時間を当該所要時間よりも短い所要時間に設定する設定手段と、
前記リクエストにより前記シミュレーションが開始された場合、前記各処理の演算結果を前記測定対象に読み書きさせる記憶手段と、
前記生成手段によって生成された擬似トラフィックおよび前記リクエストに対する前記測定対象からのレスポンスを入力して、前記設定手段によって設定された前記短い所要時間の積算時間経過後でかつ前記擬似トラフィックの出力終了後に前記レスポンスを出力する制御手段と、
を備えることを特徴とする設計支援装置。 - 測定対象に測定ポイントからのリクエストを与えて当該リクエストに応じたシミュレーションをコンピュータに実行させるシミュレーションモデルであって、
前記リクエストを解析する解析手段と、
前記解析手段による前記リクエストの解析内容および開発工程に関する抽象度から選ばれた任意の抽象度に応じて、前記シミュレーションにおける各処理の演算結果に関する擬似トラフィックを生成し、前記選ばれた任意の抽象度が特定の抽象度である場合、リクエスト種別に応じたトラフィックに関する出力波形を記憶するデータベースの中から、前記リクエストに該当する前記測定対象からの平均化された出力波形を抽出することにより、当該平均化された出力波形に応じた擬似トラフィックを生成する生成手段と、
前記各処理の所要時間を当該所要時間よりも短い所要時間に設定する設定手段と、
前記リクエストにより前記シミュレーションが開始された場合、前記各処理の演算結果を前記測定対象に読み書きさせる記憶手段と、
前記生成手段によって生成された擬似トラフィックおよび前記リクエストに対する前記測定対象からのレスポンスを入力して、前記設定手段によって設定された前記短い所要時間の積算時間経過後でかつ前記擬似トラフィックの出力終了後に前記レスポンスを出力する制御手段と、
を備えることを特徴とするシミュレーションモデル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268962A JP5287132B2 (ja) | 2008-10-17 | 2008-10-17 | 設計支援プログラム、設計支援装置、およびシミュレーションモデル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268962A JP5287132B2 (ja) | 2008-10-17 | 2008-10-17 | 設計支援プログラム、設計支援装置、およびシミュレーションモデル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010097493A JP2010097493A (ja) | 2010-04-30 |
JP5287132B2 true JP5287132B2 (ja) | 2013-09-11 |
Family
ID=42259118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008268962A Expired - Fee Related JP5287132B2 (ja) | 2008-10-17 | 2008-10-17 | 設計支援プログラム、設計支援装置、およびシミュレーションモデル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5287132B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004157646A (ja) * | 2002-11-05 | 2004-06-03 | Matsushita Electric Ind Co Ltd | 集積回路の検証装置、検証方法および集積回路検証用のインターフェースモデルの生成方法 |
JP4556629B2 (ja) * | 2004-11-16 | 2010-10-06 | ソニー株式会社 | データ処理システム検証装置と方法およびプログラム |
JP2006163559A (ja) * | 2004-12-03 | 2006-06-22 | Matsushita Electric Ind Co Ltd | シミュレーション装置 |
JP3868454B2 (ja) * | 2005-05-12 | 2007-01-17 | 松下電器産業株式会社 | シミュレーションモデル |
JP2007207176A (ja) * | 2006-02-06 | 2007-08-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路のシミュレーション方法 |
JP2007323206A (ja) * | 2006-05-30 | 2007-12-13 | Toshiba Corp | 動作合成装置、同方法、シミュレーション装置、同方法及び設計装置 |
-
2008
- 2008-10-17 JP JP2008268962A patent/JP5287132B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010097493A (ja) | 2010-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8417504B2 (en) | Conversion of circuit description to a transaction model | |
US5650938A (en) | Method and apparatus for verifying asynchronous circuits using static timing analysis and dynamic functional simulation | |
US8108648B2 (en) | Various methods and apparatus for address tiling | |
Pimentel et al. | Calibration of abstract performance models for system-level design space exploration | |
US8428927B2 (en) | Simulation method and simulation apparatus | |
US8706453B2 (en) | Techniques for processor/memory co-exploration at multiple abstraction levels | |
JP2000132416A (ja) | 半導体集積回路設計検証装置 | |
JP3423603B2 (ja) | 高位合成装置及び高位合成方法、並びに高位合成プログラムを記録した記録媒体 | |
JP2009140388A (ja) | 性能評価モデル生成方法、システム性能評価方法、及び性能評価モデル生成装置 | |
US7228513B2 (en) | Circuit operation verification device and method | |
JP7036814B2 (ja) | デバッギングシステム及び方法 | |
US9021289B2 (en) | Method and system for power estimation based on a number of signal changes | |
US7992112B2 (en) | Hardware verification programming description generation apparatus, high-level synthesis apparatus, hardware verification programming description generation method, hardware verification program generation method, control program and computer-readable recording medium | |
JP5287132B2 (ja) | 設計支援プログラム、設計支援装置、およびシミュレーションモデル | |
US11430496B2 (en) | Phase-aware DDR command dynamic scheduling | |
JP5454349B2 (ja) | 性能推定装置 | |
US20070038431A1 (en) | Data processing apparatus simulation | |
JP5001126B2 (ja) | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、制御プログラムおよび可読記録媒体 | |
JP5328447B2 (ja) | 高位合成装置および高位合成方法、半導体集積回路の製造方法、制御プログラム、可読記憶媒体 | |
JP5071297B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP2003067438A (ja) | シミュレーションモデルの生成方法及びシミュレーション方法及びその記録媒体 | |
JP5110206B2 (ja) | 動作合成装置、動作合成方法、ならびに、プログラム | |
JP2007207119A (ja) | 表示装置及び表示方法 | |
JPH07129540A (ja) | 対象の動作を時系列的に検証するシミュレータのためのバックトラッキング方式 | |
JP2006331269A (ja) | ハードウェア/ソフトウェア協調シミュレーション装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130520 |
|
LAPS | Cancellation because of no payment of annual fees |