JP2006331269A

JP2006331269A - ハードウェア／ソフトウェア協調シミュレーション装置及び方法

Info

Publication number: JP2006331269A
Application number: JP2005157063A
Authority: JP
Inventors: Yuka Hayashi; 由加林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2005-05-30
Filing date: 2005-05-30
Publication date: 2006-12-07

Abstract

【課題】協調動作シミュレーションの動作速度を向上させることができるハードウェア／ソフトウェア協調シミュレーション装置及び方法の提供。
【解決手段】Ｃ言語などで記述された動作モデルを検証するためのシステムシミュレータ１とハードウェアエミュレータ２の協調シミュレーション環境において、ハードウェアエミュレータ２にカウンタ８を設け、初回のシミュレーション実行時における信号の変化の回数をカウントし、制御部６はそのカウント結果８１〜８３を引き取る。そして、再度同じシミュレーションが実行される際に、制御部６はカウント結果８１〜８３に基づいてそのシミュレーションに必要となる信号のみをアドレスデコーダ７から読み出すように制御する。これにより、２回目以降のシミュレーション実行において、システムシミュレータ１とハードウェアエミュレータ２間の通信回数を最小限にする。
【選択図】図１

Description

本発明は、ハードウェアとソフトウェアとを協調させて動作させるハードウェア／ソフトウェア協調シミュレーション装置及び方法に関する。

ＬＳＩの大規模化に伴い、検証スピードを上げるためにハードウェアエミュレータ等を用いたシミュレーションアクセラレータと呼ばれるシミュレーション手段が用いられるようになっているが、プログラマブルデバイスの規模制限などからＬＳＩの全ての論理回路をハードウェアエミュレータ上に実現することも困難であるため、ハードウェアエミュレータと協調させて、サイクルベースシミュレータや動作モデルを用いたシステムシミュレータ等を動作させる環境が用いられている。

図９は、Ｃ言語等で記述された動作モデル３を有するシステムシミュレータ１と、ＦＰＧＡ（Field Programmable Gate Array）などのプログラマブルデバイス上に構成されたＵｓｅｒＬｏｇｉｃ４を有するハードウェアエミュレータ２のブロック図であり、ハードウェアエミュレータ２上のＵｓｅｒＬｏｇｉｃ４から出力される信号４１、信号４２、信号４３はハードウェアエミュレータ２上のアドレスデコーダ７に入力され、システムシミュレータ１は制御部６からのアドレス信号６１を用いてアドレスデコーダ７に入力された信号４１、信号４２、信号４３の読み出しを順に行い、読み出した信号７１を動作モデル３に与えることで協調動作を行う。このようなハードウェア／ソフトウェア協調シミュレーション方法に関しては、例えば、下記特許文献１に記載されている。

特開２００３−０６７４３９号公報（第４〜８頁、第４図）

システムシミュレータ１との協調環境においては、動作モデル３とハードウェアエミュレータ２上のプログラマブルデバイスに構築された論理回路を協調動作させるために、システムシミュレータ１から同期クロックを供給するなどの方法が取られているが、ＵｓｅｒＬｏｇｉｃ４と動作モデル３を協調動作させるためにサイクル毎にハードウェアエミュレータ２とシステムシミュレータ１間の通信が発生する。ここで、一般的にコンピュータ上で動作させるシステムシミュレータ１とハードウェアエミュレータ２間の通信速度はそれぞれの動作速度よりも遅いため、信号のやりとりのために通信量が多くなるほど、協調動作シミュレーションの動作速度が遅くなってしまうという問題が生じる。

そこで、ハードウェアエミュレータ２上の回路において、システムシミュレータ１とのインターフェースにアドレスデコーダ７を設け、より多くのハードウェアエミュレータ２上の内部信号をシステムシミュレータ１に伝える仕組みが提案されているが、一度作成したアドレスマップを修正するにはシステムシミュレータ１の制御やハードウェアの構成を変更しなければならず手間がかかるという問題がある。

本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、システムシミュレータとハードウェアエミュレータの協調動作シミュレーション環境において、協調動作シミュレーションの動作速度を向上させることができるハードウェア／ソフトウェア協調シミュレーション装置及び方法を提供することにある。

上記目的を達成するため、本発明は、ハードウェアエミュレータ上に構築された論理回路と、システムシミュレータ上で動作する所定の言語で記述された動作モデルとが協調して動作するハードウェア／ソフトウェア協調シミュレーション装置において、前記ハードウェアエミュレータに、所定のシミュレーションの初回実行時における、前記論理回路からアドレスデコーダに出力される複数の信号の各々の変化の回数を計測する計測手段を備え、前記ハードウェアエミュレータ又は前記システムシミュレータに、アドレス信号を用いて前記アドレスデコーダから所定の前記信号を読み出して前記動作モデルに与える制御部を備え、前記制御部では、前記所定のシミュレーションの再実行時に、前記計測手段の計測結果に基づいて、前記複数の信号の内、変化が計測された前記信号のみを読み出すものである。

本発明においては、前記計測手段は、所定のシミュレーションの初回実行時における、前記複数の信号の各々の変化の回数と共に、各々の前記信号が変化した時間を計測し、前記制御部では、前記所定のシミュレーションの再実行時に、前記計測手段の計測結果に基づいて、前記複数の信号の内、変化が計測された前記信号を変化した時間においてのみ読み出す構成とすることができる。

また、本発明においては、更に、前記計測結果がシミュレーションの種類毎に記述されたテーブルを備え、前記制御部では、前記テーブルを参照して、実行するシミュレーションに対応する前記計測結果を特定し、該計測結果に基づいて、前記信号の読み出しを制御する構成とすることもできる。

また、本発明は、ハードウェアエミュレータ上に構築された論理回路と、システムシミュレータ上で動作する所定の言語で記述された動作モデルとを協調して動作させるハードウェア／ソフトウェア協調シミュレーション方法であって、所定のシミュレーションの初回実行時に、前記論理回路からアドレスデコーダに出力される複数の信号の各々の変化の回数を計測する計測ステップと、前記所定のシミュレーションの再実行時に、計測結果に基づいて、前記複数の信号の内、変化が計測された前記信号のみを前記アドレスデコーダから読み出して前記動作モデルに与える制御ステップと、を少なくとも備えるものである。

本発明においては、前記計測ステップでは、所定のシミュレーションの初回実行時における、前記複数の信号の各々の変化の回数と共に、各々の前記信号が変化した時間を計測し、前記制御ステップでは、前記所定のシミュレーションを再実行時に、前記計測結果に基づいて、前記複数の信号の内、変化が計測された前記信号を変化した時間においてのみ読み出す構成とすることができる。

また、本発明においては、前記計測結果をシミュレーションの種類毎にテーブルに記述するステップを備え、前記制御ステップでは、前記テーブルを参照して、実行するシミュレーションに対応する前記計測結果を特定し、該計測結果に基づいて、前記信号の読み出しを制御する構成とすることもできる。

このように、本発明では、ハードウェアエミュレータに、アドレスデコーダに入力される複数の信号の各々の変化の回数や変化した時間を計測する計測手段を設け、制御部では、計測手段による計測結果に基づいて信号の読み出しを制御するため、同じシミュレーションを繰り返す場合に、システムシミュレータとハードウェアエミュレータ間の通信の回数を減らすことができ、これにより、協調シミュレーションの動作速度を向上させることができる。

本発明によれば、システムシミュレータとハードウェアエミュレータの協調動作シミュレーション環境において、協調動作シミュレーションの動作速度を向上させることができる。

その理由は、ハードウェアエミュレータ上のＵｓｅｒＬｏｇｉｃから出力される信号をアドレスデコーダを介して順に読み出す仕組みにおいて、信号の変化の回数や変化した時間をカウントするカウンタを設け、１回目のシミュレーション実行時のカウント結果を制御部が引き取り、２回目以降のシミュレーション実行時において、カウント結果に基づいて、アドレスデコーダから読み出す信号を変化のあった信号に限定することによって、ハードウェアエミュレータとシステムシミュレータ間の通信の無駄をなくすことができるからである。

本発明は、その好ましい一実施の形態において、Ｃ言語などで記述された動作モデルを検証するためのシステムシミュレータとハードウェアエミュレータの協調シミュレーション環境において、あるシミュレーションにおけるハードウェアエミュレータ上の信号の変化の回数や変化した時間を計測し、その結果に基づいて２回目以降のシミュレーション実行時のシステムシミュレータとハードウェアエミュレータ間の通信を効率良く行うことによってシミュレーション動作スピードの向上を図るものである。

図１を参照して具体的に説明すると、ハードウェアエミュレータ２上のＵｓｅｒＬｏｇｉｃ４とシステムシミュレータ１上の動作モデル３の協調シミュレーション環境において、ハードウェアエミュレータ２上のＵｓｅｒＬｏｇｉｃ４から出力される信号４１、信号４２、信号４３はハードウェアエミュレータ２上のアドレスデコーダ７に入力され、システムシミュレータ１では制御部６からのアドレス信号６１を用いてアドレスデコーダ７に入力された信号４１、信号４２、信号４３の読み出しを順に行い、読み出した信号７１を動作モデル３に与えることで協調動作を行う。

その際、本願発明では、ＵｓｅｒＬｏｇｉｃ４から出力される信号４１、信号４２、信号４３の変化の回数や変化した時間をカウントするカウンタ８をハードウェアエミュレータ２上に設け、あるシミュレーション実行時における信号４１、信号４２、信号４３のそれぞれの変化の回数や変化した時間をカウントし、制御部６はシミュレーション終了後にカウント結果８１〜８３を引き取る。そして、システムシミュレータ１の制御部６は再度同じシミュレーションが実行される際に、カウント結果８１〜８３に基づいてそのシミュレーションに必要となる信号のみをアドレスデコーダ７から読み出すようにアドレスデコーダ７に与えるアドレス信号６１を制御する。これにより、あるシミュレーションにおける２回目以降の実行において、システムシミュレータ１とハードウェアエミュレータ２間の通信回数を最小限にすることができ、シミュレーション動作スピードを向上させることができる。

上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の第１の実施例に係るハードウェア／ソフトウェア協調シミュレーション装置及び方法について、図１乃至図４を参照して説明する。図１は、本実施例に係るハードウェア／ソフトウェア協調シミュレーション環境を示すブロック図であり、図２は、アドレスマップの構成例を示す図である。また、図３は、本実施例のシミュレーション動作を示すフローチャート図であり、図４は、本実施例に係るハードウェア／ソフトウェア協調シミュレーション環境の他の例を示すブロック図である。

図１に示すように、本実施例は、ハードウェアエミュレータ２上に構築されたＵｓｅｒＬｏｇｉｃ４とシステムシミュレータ１上で動作するＣ言語等で記述された動作モデル３の協調動作環境であり、システムシミュレータ１とハードウェアエミュレータ２間には信号３１、アドレス信号６１、信号７１が存在する。デバグ環境５はハードウェアエミュレータ２から出力される信号４１、信号４２、信号４３をアドレスデコーダ７を介して信号７１として順に読み出したものを波形表示等で観測するための環境である。そしてアドレスデコーダ７のアドレスマップが図２の場合、制御部６はアドレス１、アドレス２、アドレス３の順に信号４１、信号４２、信号４３を順に読み出す。

ここで、本実施例では、システムシミュレータ１とハードウェアエミュレータ２間の通信回数を最小限にするために、ハードウェアエミュレータ２にカウンタ８を設け、ＵｓｅｒＬｏｇｉｃ４から出力される信号４１、信号４２、信号４３のそれぞれの変化の回数をカウントする。そして、シミュレーション完了後、制御部６はカウンタ８の各信号のカウント数８１、８２、８３を引き取る。ここでカウント数８１は信号４１の、カウント数８２は信号４２の、カウント数８３は信号４３の変化の回数を示す。

例えば、実行したシミュレーションにおいて、信号４３の変化がなくカウント数８３が０であった場合、再度そのシミュレーションを実行する場合において、制御部６は格納したカウント結果からアドレス１、アドレス２のみをアドレスデコーダ７に与えて信号４１、信号４２を読み出し、アドレス３の信号４３は読み出しを行わないことによって、システムシミュレータ１とハードウェアエミュレータ２間の通信の回数を減らすことが可能となる。

次に、図３のフローチャート図を参照して、本実施例のシミュレーション動作を説明する。

ステップＳ１０１でシミュレーションを開始すると、ステップＳ１０２で制御部６は１回目のシミュレーションであるかを判断し、１回目のシミュレーションであれば、ステップＳ１０３で制御部６は図２のアドレスマップにおける全てのアドレスに対してアドレスデコーダ７から読み出しを行う。また、シミュレーション実行中、カウンタ８は信号４１、信号４２、信号４３の変化の回数をカウントする。そして、ステップＳ１０４でシミュレーション終了後、ステップＳ１０５で制御部６はカウンタ８のカウント結果８１、８２、８３を引き取り、ステップＳ１０１に戻る。

この１回目のシミュレーションにおいて、例えば信号４３の変化がなくカウント結果８３が０であった場合に、ステップＳ１０１で再度同じシミュレーションを実行すると、ステップＳ１０６で制御部６はアドレス３の読み出しは行わず、アドレス１、アドレス２のみを指定して、信号４１および信号４２をアドレスデコーダ７から読み出す。そして、ステップＳ１０７でシミュレーション終了後、ステップＳ１０１に戻って同様の操作を繰り返す。

このように、ハードウェアエミュレータ２上のＵｓｅｒＬｏｇｉｃ４から出力される信号４１〜４３をアドレスデコーダ７を介して順に読み出す仕組みにおいて、１回目のシミュレーション実行時に信号の変化の回数をカウントするカウンタ８を設け、２回目以降のシミュレーション実行時において、そのカウント結果に基づいてアドレスデコーダ７から読み出す信号を限定することによって、ハードウェアエミュレータ２とシステムシミュレータ１間の通信の無駄をなくすことができ、これにより協調動作シミュレーションの動作速度を向上させることができる。

なお、図１の構成は例示であり、本発明の効果を奏する限りにおいて適宜変更が可能である。例えば、図１では制御部６をシステムシミュレータ１に設けたが、図４に示すように制御部６をハードウェアエミュレータ２上にハードウェアで構築してもよい。

次に、本発明の第２の実施例に係るハードウェア／ソフトウェア協調シミュレーション装置及び方法について、図５乃至図７を参照して説明する。図５は、本実施例に係るハードウェア／ソフトウェア協調シミュレーション環境を示すブロック図であり、図６は、制御部が参照するテーブルの構成例を示す図である。また、図７は、本実施例のシミュレーション動作を示すフローチャート図である。

前記した第１の実施例では、制御部６は、あるシミュレーションの１回目の実行における信号変化の回数のカウント結果から２回目以降のシミュレーション実行時のハードウェアエミュレータ２上の信号の読み出しのアドレス指定を制御する構成としたが、本実施例では、複数種類のシミュレーションに対するアドレス指定情報のテーブルを設け、制御部６は実行されるシミュレーションの種類毎にテーブルからアクセス情報を引き出し、各シミュレーションに最適なアクセス制御を行うようにする。

具体的に説明すると、図５に示すように、システムシミュレータ１上に制御部６が参照可能なテーブル９を設け、このテーブル９に、例えば図６に示すように、複数種類のシミュレーション（ここではシミュレーション１〜３）の各々に対してアクセスするアドレスを記載しておく。図６の例では、シミュレーション１はハードウェアエミュレータ２上の信号変化が信号４１、信号４２のみにしか起こらないというカウント結果から、図２のアドレスマップに従い、アドレス１とアドレス２のみをアクセスするという情報をテーブル９に保存する。また、別のシミュレーション２では１回目のシミュレーション実行においてハードウェアエミュレータ２上の信号４１、信号４３のみ信号が変化する例であり、カウント結果からアドレス１、アドレス３をアクセスするという情報をテーブル９に保存する。また、シミュレーション３においても同様にアクセスが必要なアドレス情報をテーブル９に保存する。

このようなテーブル９を用いたシミュレーション動作について、図７のフローチャート図を参照して説明する。

まず、ステップＳ２０１で協調環境においてこれから実行するシミュレーションの種類を選択すると、ステップＳ２０２で制御部６はテーブル９から対応するシミュレーションのアクセスするアドレス情報を引き出す。そしてステップＳ２０３でシミュレーションを開始し、ステップＳ２０４で制御部６は１回目のシミュレーションであるかを判断する。そして１回目の実行またはテーブル９に対応する情報がない場合は、ステップＳ２０５で制御部６は全アドレスの読み出しを行い、シミュレーション実行中、カウンタ８は信号４１、信号４２、信号４３の変化の回数をカウントする。そしてステップＳ２０６でシミュレーション終了後、ステップＳ２０７で制御部６はカウンタ８から各信号の変化の回数のカウント値を引き取り、ステップＳ２０８でその情報を元にアクセス情報をテーブル９に保存し、ステップＳ２０１に戻る。

また、一度実行したことのあるシミュレーションを再度実行する際は、ステップＳ２０９でシミュレーション実行時にテーブル９から引き出した情報を用いてアドレス指定を行い、信号の読み出しを行う。そしてステップＳ２１０でシミュレーション終了後、ステップＳ２０１に戻って同様の操作を繰り返す。

このように、ハードウェアエミュレータ２上のＵｓｅｒＬｏｇｉｃ４から出力される信号４１〜４３をアドレスデコーダ７を介して順に読み出す仕組みにおいて、複数種類のシミュレーションの各々に対してアクセスするアドレスを記載したテーブル９を設け、そのテーブル９を参照して、２回目以降のシミュレーション実行時においてアドレスデコーダ７から読み出す信号を変化のあった信号に限定することによって、ハードウェアエミュレータ２とシステムシミュレータ１間の通信の無駄をなくすことができ、これにより協調動作シミュレーションの動作速度を向上させることができる。

なお、図５の構成は例示であり、本発明の効果を奏する限りにおいて適宜変更が可能である。例えば、図５では制御部６及びテーブル９をシステムシミュレータ１に設けたが、制御部６及びテーブル９をハードウェアエミュレータ２に設けてもよい。

次に、本発明の第３の実施例に係るハードウェア／ソフトウェア協調シミュレーション装置及び方法について、図８を参照して説明する。図８は、図１の構成における各信号の変化の時間の例を示す図である。

前記した第１及び第２の実施例では、カウンタ８を用いて信号４１、信号４２、信号４３の変化の回数をカウントしたが、変化の回数に加えて、カウンタ８で、信号４１、信号４２、信号４３のそれぞれにおいて変化した時間を記録してもよい。

具体的に説明すると、図８に示すように、あるシミュレーションにおいて信号４１は毎サイクル変化し、信号４２は１０サイクル目に一度のみ変化し、信号４３は一度も変化しないような場合、カウンタ８に信号４２の変化の時間を記録しておき、制御部６は各信号の変化の回数および変化した時間情報を引き取り、２回目以降のシミュレーション実行の際に、信号４１は毎サイクル読み出しを行い、信号４２は変化した時間すなわち１０サイクル目にのみ読み出し、信号４３は読み出さないように制御することもでき、このような制御を行うことによって、さらにハードウェアエミュレータ２とシステムシミュレータ１間の通信を減らすことが可能となる。

このとき、毎サイクル変化する信号４１の変化時間は保持してもしなくてもよい。また、変化した時間を保持するかしないかを決定する条件として変化の回数を設定してもよく、例えば変化の回数が１０回を超えた場合には変化した時間の保持をクリアするという動作でもよい。

このように、ハードウェアエミュレータ２上のＵｓｅｒＬｏｇｉｃ４から出力される信号４１〜４３をアドレスデコーダ７を介して順に読み出す仕組みにおいて、カウンタ８で信号の変化の回数と変化した時間をカウントし、２回目以降のシミュレーション実行時において、そのカウント結果に基づいて、変化のある信号を変化した時のみ読み出すことによって、ハードウェアエミュレータ２とシステムシミュレータ１間の通信の無駄をなくすことができ、更に協調動作シミュレーションの動作速度を向上させることができる。

なお、本実施例においても、第２の実施例と同様に、制御部６のハードウェアエミュレータ２に対する制御情報を複数種類のシミュレーション毎に保存するテーブル９を持っても良い。

本発明は、ハードウェアエミュレータとシステムシミュレータとを協調して動作させる任意のシミュレーション装置に適用することができる。

本発明の第１の実施例に係るシステムシミュレータとハードウェアエミュレータからなる協調シミュレーション環境を示すブロック図である。本発明の第１の実施例に係るアドレスマップの例を示す図である。本発明の第１の実施例に係る協調シミュレーション動作を示すフローチャート図である。本発明の第１の実施例に係るシステムシミュレータとハードウェアエミュレータからなる協調シミュレーション環境の他の例を示すブロック図である。本発明の第２の実施例に係るシステムシミュレータとハードウェアエミュレータからなる協調シミュレーション環境を示すブロック図である。本発明の第２の実施例に係るテーブルの例を示す図である。本発明の第２の実施例に係る協調シミュレーション動作を示すフローチャート図である。本発明の第３の実施例に係る各信号の変化の時間の例を示す図である。従来のシステムシミュレータとハードウェアエミュレータからなる協調シミュレーション環境を示すブロック図である。

符号の説明

１システムシミュレータ
２ハードウェアエミュレータ
３動作モデル
４ＵｓｅｒＬｏｇｉｃ
５デバグ環境
６制御部
７アドレスデコーダ
８カウンタ
９テーブル
３１信号
４１〜４３信号
６１アドレス信号
７１信号
８１〜８３カウント結果

Claims

ハードウェアエミュレータ上に構築された論理回路と、システムシミュレータ上で動作する所定の言語で記述された動作モデルとが協調して動作するハードウェア／ソフトウェア協調シミュレーション装置において、
前記ハードウェアエミュレータに、所定のシミュレーションの初回実行時における、前記論理回路からアドレスデコーダに出力される複数の信号の各々の変化の回数を計測する計測手段を備え、
前記ハードウェアエミュレータ又は前記システムシミュレータに、アドレス信号を用いて前記アドレスデコーダから所定の前記信号を読み出して前記動作モデルに与える制御部を備え、
前記制御部では、前記所定のシミュレーションの再実行時に、前記計測手段の計測結果に基づいて、前記複数の信号の内、変化が計測された前記信号のみを読み出すことを特徴とするハードウェア／ソフトウェア協調シミュレーション装置。
前記計測手段は、所定のシミュレーションの初回実行時における、前記複数の信号の各々の変化の回数と共に、各々の前記信号が変化した時間を計測し、
前記制御部では、前記所定のシミュレーションの再実行時に、前記計測手段の計測結果に基づいて、前記複数の信号の内、変化が計測された前記信号を変化した時間においてのみ読み出すことを特徴とする請求項１記載のハードウェア／ソフトウェア協調シミュレーション装置。
更に、前記計測結果がシミュレーションの種類毎に記述されたテーブルを備え、
前記制御部では、前記テーブルを参照して、実行するシミュレーションに対応する前記計測結果を特定し、該計測結果に基づいて、前記信号の読み出しを制御することを特徴とする請求項１又は２に記載のハードウェア／ソフトウェア協調シミュレーション装置。
ハードウェアエミュレータ上に構築された論理回路と、システムシミュレータ上で動作する所定の言語で記述された動作モデルとを協調して動作させるハードウェア／ソフトウェア協調シミュレーション方法であって、
所定のシミュレーションの初回実行時に、前記論理回路からアドレスデコーダに出力される複数の信号の各々の変化の回数を計測する計測ステップと、
前記所定のシミュレーションの再実行時に、計測結果に基づいて、前記複数の信号の内、変化が計測された前記信号のみを前記アドレスデコーダから読み出して前記動作モデルに与える制御ステップと、を少なくとも備えることを特徴とするハードウェア／ソフトウェア協調シミュレーション方法。
前記計測ステップでは、所定のシミュレーションの初回実行時における、前記複数の信号の各々の変化の回数と共に、各々の前記信号が変化した時間を計測し、
前記制御ステップでは、前記所定のシミュレーションを再実行時に、前記計測結果に基づいて、前記複数の信号の内、変化が計測された前記信号を変化した時間においてのみ読み出すことを特徴とする請求項４記載のハードウェア／ソフトウェア協調シミュレーション方法。
前記計測結果をシミュレーションの種類毎にテーブルに記述するステップを備え、
前記制御ステップでは、前記テーブルを参照して、実行するシミュレーションに対応する前記計測結果を特定し、該計測結果に基づいて、前記信号の読み出しを制御することを特徴とする請求項４又は５に記載のハードウェア／ソフトウェア協調シミュレーション方法。