JP3423603B2 - 高位合成装置及び高位合成方法、並びに高位合成プログラムを記録した記録媒体 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回路の動作を高級
言語によって記述した動作記述に基づいて回路を合成す
る高位合成装置及び高位合成方法、並びに高位合成プロ
グラムを記録した記録媒体に関するものである。さらに
詳しくは、本発明は、同期通信の記述を含む動作記述に
基づいて回路を合成する高位合成装置及び高位合成方
法、並びに高位合成プログラムを記録した記録媒体に関
するものである。

【０００２】

【従来の技術】従来より、同期回路を言語で記述した動
作記述に基づいて、動作のシミュレーションおよび回路
の合成を行う高位合成方法がいくつか提案されている。

【０００３】従来の第１の高位合成方法として、Ｓｙｎ
ｏｐｓｙｓ社製の動作合成システム“Ｂｅｈａｖｉｏｒ
ａｌ Ｃｏｍｐｉｌｅｒ”（商品名）では、ＶＨＤＬ
（ＶＨＳＩＣハードウェア記述言語）もしくはＶｅｒｉ
１ｏｇ−ＨＤＬというＨＤＬ（ハードウェア記述言語）
による動作記述を入力として、動作レベルの回路構成デ
ータからレジスタ転送レベルの回路構成データを合成し
ている。

【０００４】ところで、一般に、同期回路では、クロッ
クと呼ばれる回路全体の動作の基準となる信号を用いる
ことにより、同時に動作する複数の部分回路（例えば、
演算器やレジスタ）の間で各部分回路により実行される
プロセス（個々の処理）の同期を取っている。一般に、
レジスタ転送レベル設計（論理設計）工程以降の回路設
計工程では、回路における種々の動作を実行するタイミ
ング（どの時点でどのような動作を実行するか）がクロ
ック信号を基準に決定されるので、クロック信号を基準
として動作のシミュレーションを行うことができる。

【０００５】ところが、レジスタ転送レベル設計工程の
前に行われる動作レベル設計（機能設計）工程を対象と
した場合には、回路の動作はクロック信号とは無関係に
記述されるため、回路を合成する前には各動作を実行す
るタイミングを確定することができない。このため、回
路の動作をシミュレーションしたときに、別個のクロッ
クで動作する非同期の複数プロセス間でデータ転送のタ
イミングがずれ、データが欠落することがある。

【０００６】そのため、非同期の複数プロセス間で同期
を取ることが求められるが、上記従来の動作合成システ
ムでは、非同期の複数プロセス間で同期を取るための命
令を使用することができない。したがって、この動作合
成システムでは、非同期の複数プロセス間で同期を取っ
てシミュレーションを実施するために、非同期の複数プ
ロセス間でデータを受け渡しする場合のプロトコル（通
信手順）を言語中に明確に記述することが必要となる。

【０００７】そこで、本願の出願人は、従来の第２の高
位合成方法として、特願平９−２４９１５２号におい
て、非同期の２つのプロセス間で同期を取ってデータを
転送するプロトコルを定義する命令、すなわち、データ
を送る側およびデータを受け取る側の両方のプロセスが
転送可能な状態になって初めてデータ転送を行うプロト
コルを定義する命令として、同期を取ってデータを送る
命令“ｓｅｎｄ”および同期を取ってデータを受け取る
命令“ｒｅｃｅｉｖｅ”を動作記述用の入力言語に用意
しておく集積回路の設計方法を提案している。

【０００８】上記方法では、単に“ｓｅｎｄ”および
“ｒｅｃｅｉｖｅ”という命令をそれぞれ記述するだけ
で、非同期の複数プロセス間におけるデータの受け渡し
を記述し、データを欠落することなく回路の動作をシミ
ュレーションすることができる。

【０００９】

【発明が解決しようとする課題】しかしながら、従来の
第１および第２の高位合成方法では、命令、関数、プロ
トコルなどを用いて同期通信を記述した動作記述に基づ
いて回路を合成する場合、合成した回路における同期通
信は、ハンドシェイクと呼ばれる非同期の部分回路間に
おけるデータの受け渡しにより実現される。

【００１０】このため、合成された回路には、ハンドシ
ェイクを行う部分回路間の各々には、データの受け渡し
のための１本のデータ線に加えて、データが準備できた
ことを送信側が受信側に通告するための信号線と、デー
タを受け取ったということを受信側が送信側に送信する
ための信号線との２本の制御用信号線が必ず生成され
る。この結果、動作記述で記述された部分回路間の同期
通信をハンドシェイクなしに実現できる場合であって
も、必ずハンドシェイク用の２本の制御用信号線が生成
されるために、回路規模が大きくなり、データ通信速度
も遅くなるという問題がある。

【００１１】本発明は、上記従来の問題を解決するため
になされたものであり、その目的は、入力された同期通
信の記述を含む動作記述に基づいて、ハンドシェイク用
の制御線なしに非同期プロセス間の同期通信をシミュレ
ーションすることができ、全体として規模が小さく、か
つ、動作速度が速い回路を合成することができる高位合
成装置及び高位合成方法、並びに高位合成プログラムを
記録した記録媒体を提供することにある。

【００１２】

【課題を解決するための手段】本発明の請求項１記載の
高位合成装置は、上記の課題を解決するために、同期通
信の記述を含む動作記述を入力として回路を合成する高
位合成装置であって、入力された動作記述中に記述され
ている各プロセスから、プロセス間のデータ転送経路に
形成される有向閉路を含まない経路を介してデータ通信
するプロセスのみを適格プロセスとして抽出する適格プ
ロセス抽出部と、入力された動作記述に基づいて各プロ
セスを実現する部分回路を生成し、上記各適格プロセス
を実現する部分回路間のみをハンドシェイク回路を用い
ずに接続し、非適格プロセスを実現する部分回路間の接
続にはハンドシェイク回路を用いて接続することによ
り、回路を合成する回路合成部と、複数経路を介して行
われる部分回路間のデータ通信が経路間で同期するよう
に部分回路間の接続経路に遅延回路を挿入する遅延挿入
部とを有することを特徴としている。

【００１３】上記構成によれば、同時に動作する非同期
の複数の部分回路間で同期して通信を行う記述（命令や
関数、手続き）を含む動作記述を入力として、ハンドシ
ェイクなしに同期通信を実現できる適格プロセスを自動
で抽出する。そして、部分回路間でデータが欠落するこ
となくデータ通信できるように、各プロセスを実現する
部分回路間を接続して回路を合成する際に、複数経路を
介して行われる部分回路間のデータ通信が経路間で同期
するように部分回路間の接続経路に遅延回路を挿入す
る。

【００１４】これにより、ハンドシェイクなしに同期通
信を実現でき、非同期の複数プロセスを有する回路を記
述した動作記述が入力された場合にも回路の動作を正確
にシミュレーションすることができる。また、同期通信
のためにハンドシェイク用の制御線を生成する必要がな
いので、回路規模（面積）を大きくしたり、動作速度を
遅くすることなく回路を合成することができる。したが
って、全体として規模（面積）が小さく、動作速度が速
い回路を合成することができる。

【００１５】本発明の請求項２記載の高位合成装置は、
上記の課題を解決するために、請求項１記載の高位合成
装置において、抽出された適格プロセスにデータ通信が
発生する最短のデータ通信間隔を算出するデータ通信間
隔算出部と、算出された適格プロセスの最短のデータ通
信間隔に基づいて適格プロセスを実現する部分回路のデ
ータ通信間隔を決定するデータ通信間隔決定部とをさら
に含み、上記回路合成部は、適格プロセスを実現する部
分回路のデータ通信間隔が決定されたデータ通信間隔を
満たすように回路を合成するものであることを特徴とし
ている。

【００１６】上記構成によれば、回路のデータ通信間隔
をデータ転送経路の遅延時間の制約のもとで実現可能な
最短の時間に調整できるので、動作速度を実現可能な上
限まで容易に向上させることができる。

【００１７】本発明の請求項３記載の高位合成装置の高
位合成方法は、上記の課題を解決するために、同期通信
の記述を含む動作記述を入力として回路を合成する、適
格プロセス抽出部、回路合成部、及び遅延挿入部を備え
た高位合成装置の高位合成方法であって、上記適格プロ
セス抽出部にて、入力された動作記述中に記述されてい
る各プロセスから、プロセス間のデータ転送経路に形成
される有向閉路を含まない経路を介してデータ通信する
プロセスのみを適格プロセスとして抽出する適格プロセ
ス抽出工程と、上記回路合成部にて、入力された動作記
述に基づいて各プロセスを実現する部分回路を生成し、
上記各適格プロセスを実現する部分回路間のみをハンド
シェイク回路を用いずに接続し、非適格プロセスを実現
する部分回路間の接続にはハンドシェイク回路を用いて
接続することにより、回路を合成する回路合成工程と、
上記遅延挿入部にて、複数経路を介して行われる部分回
路間のデータ通信が経路間で同期するように部分回路間
の接続経路に遅延回路を挿入する遅延挿入工程とを有す
ることを特徴としている。

【００１８】上記方法によれば、ハンドシェイク用の制
御線なしに非同期プロセス間の同期通信をシミュレーシ
ョンすることができ、全体として規模が小さく、かつ、
動作速度が速い回路を合成することができる。

【００１９】本発明の請求項４記載の高位合成装置の高
位合成方法は、上記の課題を解決するために、請求項３
記載の高位合成装置の高位合成方法において、前記高位
合成装置は、データ通信間隔算出部及びデータ通信間隔
決定部をさらに備える一方、上記データ通信間隔算出部
にて、抽出された適格プロセスにデータ通信が発生する
最短のデータ通信間隔を算出するデータ通信間隔算出工
程と、上記データ通信間隔決定部にて、算出された適格
プロセスの最短のデータ通信間隔に基づいて適格プロセ
スを実現する部分回路のデータ通信間隔を決定するデー
タ通信間隔決定工程とをさらに含み、上記回路合成工程
では、適格プロセスを実現する部分回路のデータ通信間
隔が決定されたデータ通信間隔を満たすように回路を合
成することを特徴としている。

【００２０】上記方法によれば、回路のデータ通信間隔
をデータ転送経路の遅延時間の制約のもとで実現可能な
最短の時間に調整できるので、動作速度を実現可能な上
限まで容易に向上させることができる。

【００２１】本発明の請求項５記載の高位合成プログラ
ムを記録した記録媒体は、上記の課題を解決するため
に、同期通信の記述を含む動作記述を入力として回路を
合成するために、入力された動作記述中に記述されてい
る各プロセスから、プロセス間のデータ転送経路に形成
される有向閉路を含まない経路を介してデータ通信する
プロセスのみを適格プロセスとして抽出し、入力された
動作記述に基づいて各プロセスを実現する部分回路を生
成し、上記各適格プロセスを実現する部分回路間のみを
ハンドシェイク回路を用いずに接続し、非適格プロセス
を実現する部分回路間の接続にはハンドシェイク回路を
用いて接続することにより回路を合成し、複数経路を介
して行われる部分回路間のデータ通信が経路間で同期す
るように部分回路間の接続経路に遅延回路を挿入するこ
とを特徴としている。

【００２２】上記記録媒体によれば、ハンドシェイク用
の制御線なしに非同期プロセス間の同期通信をシミュレ
ーションすることができ、全体として規模が小さく、か
つ、動作速度が速い回路を合成することができる高位合
成プログラムが実行可能となる。

【００２３】本発明の請求項６記載の高位合成プログラ
ムを記録した記録媒体は、上記の課題を解決するため
に、請求項５記載の高位合成プログラムを記録した記録
媒体において、上記高位合成プログラムが、抽出された
適格プロセスにデータ通信が発生する最短のデータ通信
間隔を算出し、算出された適格プロセスの最短のデータ
通信間隔に基づいて適格プロセスを実現する部分回路の
データ通信間隔を決定し、適格プロセスを実現する部分
回路のデータ通信間隔が決定されたデータ通信間隔を満
たすように回路を合成するものであることを特徴として
いる。

【００２４】上記構成によれば、記録媒体に記録された
高位合成プログラムを実行することにより、回路のデー
タ通信間隔をデータ転送経路の遅延時間の制約のもとで
実現可能な最短の時間に調整でき、動作速度を実現可能
な上限まで容易に向上させることができる。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１ないし図１０を参照しながら説明する。図１に
示すように、本発明の高位合成装置１は、動作記述を読
み込みハンドシェイクなしに同期通信を実現可能な適格
プロセスの集合を抽出する適格プロセス抽出部２と、抽
出された各適格プロセスにデータ通信が発生する最短の
間隔を算出するデータ通信間隔算出部３と、求められた
各適格プロセスの最短のデータ通信間隔から各適格プロ
セスを実現する部分回路でのデータの通信間隔を決定す
るデータ通信間隔決定部４と、決定されたデータの通信
間隔を満たすように各適格プロセスを実現する部分回路
間を接続して回路を合成する回路合成部５と、上記各部
分回路間に必要に応じて遅延を挿入しながら各部分回路
の配線を行う遅延挿入部６とを有している。

【００２６】高位合成装置１には、部分回路（演算器、
レジスタ等）間の同期通信を命令、関数、あるいは手続
きにより記述可能な高級言語を用いて回路の動作を記述
したデータである動作記述が入力される。動作記述のた
めの高級言語としては、例えば、Ｃ言語のサブセット
に、並列処理のための命令“ｐａｒ”、同期通信のため
の命令“ｓｅｎｄ”および“ｒｅｃｅｉｖｅ”等を追加
した並列Ｃ言語が用いられる。

【００２７】高位合成装置１では、まず、適格プロセス
抽出部２により、入力された動作記述からハンドシェイ
クなしに同期通信を実現可能な適格プロセスを抽出す
る。適格プロセス抽出部２は、動作記述をデータ転送フ
ローグラフに変換し、該データ転送フローグラフを解析
することにより、ループなしにデータ転送を行うプロセ
スの集合をハンドシェイクなしに同期通信を実現可能な
適格プロセスとして抽出するものである。

【００２８】適格プロセス抽出部２は、図２に示すよう
に、動作記述を入力するデータ入力部８と、動作記述中
のプロセス間のデータの転送関係を表すデータ転送グラ
フを生成するデータ転送グラフ生成部９と、生成された
データ転送グラフ上で幅優先探索を行い、データ転送グ
ラフ上の節点に対してデータの入力側から昇順で番号を
付与する番号付与部１０と、グラフ上の各枝の始点と終
点の番号を比較することによりデータ転送のループを検
出する番号比較部１１と、上記のループを含む経路（パ
ス）上の全ての節点をデータ転送グラフから取り除く不
適格プロセス探索部１２とを有している。

【００２９】適格プロセス抽出部２では、まず、データ
入力部８が動作記述を読み込む。次いで、データ転送グ
ラフ生成部９が、回路の各プロセスを節点で、各プロセ
ス間のデータ転送を転送元のプロセスに対応する節点か
ら転送先のプロセスに対応する節点へ向かう有向枝（矢
印）で表すデータ転送グラフ（以下、単にデータ転送グ
ラフと記す）を作成する。このデータ転送グラフでは、
上記の節点および矢印に加えて、動作記述で表された回
路の外部を表す特別な節点が設けられ、回路の外部から
の入力を持つプロセスを表す節点に対してこの回路の外
部を表す節点から有向枝が設けられる。

【００３０】番号付与部１０は、データ転送グラフを上
記の回路の外部を表す節点から幅優先探索を行い、探索
した順に１、２、３、…と昇順で番号を付与する。これ
により、データがより早く転送される節点から順に昇順
で番号が付与されることになる。なお、幅優先探索と
は、出発点（すなわち、回路への入力を表す節点）から
経路が短い節点を優先的に探索する探索方法である。

【００３１】番号比較部１１では、データ転送グラフの
各有向枝について、有向枝の始点に付与された番号と有
向枝の終点に付与された番号とを比較し、前者が後者よ
りも大きい場合には、その有向枝の始点および終点の間
にループが形成されていると判断し、その有向枝の始点
および終点に×印を付ける。この手順により、ループを
形成する節点が検出される。

【００３２】不適格プロセス探索部１２では、データ転
送グラフ上で、×印が付けられた節点を通る全ての経路
上の全ての節点（但し、回路の外部を表す節点を除く）
に×印を付けるという操作を、それ以上節点に×印を付
けることができなくなるまで繰り返す。そして、適格プ
ロセス抽出部２は、不適格プロセス探索部１２により×
印を付けられなかった節点の集合を、ハンドシェイクな
しに同期通信を実現可能な適格プロセスの集合として抽
出する。

【００３３】次に、適格プロセス抽出部２の動作を、高
位合成装置１に対して図３に示す動作記述が入力された
場合を例にとって説明する。

【００３４】図３に示す動作記述において、“Ｐａｒ”
は、プロセス１４とプロセス１５とを並列に動作させる
命令である。また、“ｓｅｎｄ”は、同期通信でデータ
を送る命令であり、“ｒｅｃｅｉｖｅ”は、同期通信で
データを受け取る命令である。プロセス１４は、“ｃｏ
ｍｍ１”と“ｃｏｍｍ２”という通信路を経て外部から
データｘ、ｙを受け取り、これらデータｘ、ｙに対し
て、ｚ＝（ｘ＋ｙ）×３という演算を行った後、得られ
たデータｚを“ｃｏｍｍ３”という通信路を経てプロセ
ス１５に送る動作である。プロセス１５は、プロセス１
４から通信路“ｃｏｍｍ３”を経て受け取ったデータを
ａに格納し、データａに対して、ｂ＝ａ＋１７という演
算を行った後、“ｃｏｍｍ４”という通信路を経てデー
タｂを外部へ送る動作である。

【００３５】適格プロセス抽出部２では、まず、データ
入力部８にて図３に示す動作記述を読み込み、データ転
送グラフ生成部９にて動作記述から図４に示すデータ転
送グラフを作成する。図４において、節点Ａは回路の外
部を表す節点であり、節点Ｂはプロセス１４を表す節点
であり、節点Ｃはプロセス１５を表す節点である。

【００３６】次に、適格プロセス抽出部２では、番号付
与部１０にて、上記のデータ転送グラフに対して、図４
の各節点の右下に付けられた数字で示すように、データ
の入力側から幅優先で昇順に番号を付与する。

【００３７】その後、番号比較部１１では、各有向枝に
ついて始点の番号と終点の番号とを比較し、始点の番号
が終点の番号よりも大きい節点を検出して×印を付け
る。図４に示すデータ転送グラフでは、全ての有向枝に
ついて始点の番号が終点の番号よりも小さいので、×印
が付けられる節点はなく、このデータ転送グラフにはル
ープが存在しないことが分かる。従って、適格プロセス
抽出部２は、図４に示すデータ転送グラフの場合、ハン
ドシェイクなしに同期通信を実現できる適格プロセスと
して、節点Ｂ、Ｃにそれぞれ対応するプロセス１４、１
５を抽出する。

【００３８】次に、プロセス間のデータ転送にループが
ある場合の適格プロセス抽出部２の動作を、図７に示す
データ転送グラフに基づいて説明する。

【００３９】この場合、適格プロセス抽出部２では、デ
ータ転送グラフ生成部９にて図７（ａ）に示すデータ転
送グラフを作成し、番号付与部１０にて、図７（ａ）に
おける各節点の右下に付けた数字で示すように番号を付
与する。次いで、番号比較部１１にて、有向枝Ｅ１の始
点の番号が終点の番号よりも大きいことからループが存
在すると判断し、図７（ａ）に示す枝Ｅ１の始点Ｅおよ
び終点Ｇに×印を付ける。

【００４０】不適格プロセス探索部１２では、図７
（ｂ）に示すように、×印が付けられた節点を通る経路
上の全ての節点に×印を付ける。そして、適格プロセス
抽出部２では、ハンドシェイクなしで同期通信を実現可
能な適格プロセスとして、節点Ｈ、Ｉが表すプロセスを
要素とする集合を抽出する。

【００４１】図１に示すデータ通信間隔算出部３では、
適格プロセス抽出部２で抽出された適格プロセスの最短
のデータ通信間隔が、各プロセスを実現する回路を駆動
するクロックの周期の何倍になるかを算出する。

【００４２】例えば、各プロセスの繰り返し処理の１回
分の処理を表す動作記述からデータフローグラフを作成
し、そのデータフローグラフ上の経路のうち、最も処理
に時間のかかる経路（以下、クリティカルパスと称す
る）を見つけ、クリティカルパスの処理時間と各プロセ
スを実現する回路を駆動するクロックの周期とから、ク
ロック周期当たりにおける各プロセスの繰り返し周期
（クロック・サイクル数）を算出する。従って、クロッ
ク周期当たりの最短データ通信間隔は、次式 クロック周期当たりの最短データ通信間隔 ＝｛（クリティカルパスの遅延時間）÷（クロック周
期）｝を下回らない最も小さい整数 により算出できる。

【００４３】図３に示す動作記述が入力された場合、デ
ータ通信間隔算出部３は、プロセス１４の動作記述から
図５（ａ）に示すデータフローグラフを、プロセス１５
の動作記述から図５（ｂ）に示すデータフローグラフを
それぞれ作成する。

【００４４】今、図５（ａ）および（ｂ）において、＋
で表される加算プロセスを実行可能な加算器の中で最も
遅延時間が短い加算器の遅延時間を２０ｎｓ、×で表さ
れる乗算プロセスを実行可能な乗算器の中で最も遅延時
間が短い乗算器の遅延時間を３０ｎｓ、クロックの周期
を４０ｎｓとする。図５（ａ）では、ｘ、＋、×、ｚを
この順に通る経路、および、ｙ、＋、×、ｚをこの順に
通る経路がクリティカルパスであり、図５（ｂ）では、
ａ、＋、ｂをこの順に通る経路、および、１７、＋、ｂ
をこの順に通る経路がクリティカルパスである。したが
って、プロセス１４のデータ通信間隔は２クロック、プ
ロセス１５のデータ通信間隔は１クロックとなる。

【００４５】なお、各経路の処理時間は、その経路上の
各節点が表す演算を実行可能な演算器のうち最も遅延時
間の短い演算器の遅延時間を全ての節点について足し合
わせた総和として計算することができる。また、上記の
各演算器の遅延時間の総和に対して、演算器間の配線遅
延時間を予測した値をさらに加算したものを各経路の処
理時間として算出することもできる。

【００４６】データ通信間隔決定部４では、各プロセス
の最短のデータ通信間隔に基づき、回路全体のデータ通
信間隔を、例えば、プロセス抽出部２で抽出された各プ
ロセスのデータ通信間隔のうち最長のデータ通信間隔
（クロック数）に決定する。したがって、図３に示す動
作記述の例では、回路全体のデータ通信間隔が２クロッ
クに決定される。なお、データ通信間隔決定部４におい
て、外部からのデータ入力の間隔から回路全体のデータ
通信間隔を決定するようにしてもよい。

【００４７】回路合成部５では、入力された動作記述に
基づき、各プロセスからデータ通信間隔決定部４で決定
されたデータ間隔になるように、各プロセスを実現する
部分回路を生成するとともに部分回路間を接続し、回路
を合成する。このとき、回路は、各プロセスのデータ入
力が繰り返し処理の１回分の処理の中で最初に行われ、
かつ、各プロセスのデータ出力が繰り返し処理の１回分
の処理の中で最後に行われるように合成される。

【００４８】この回路合成には、例えば、従来の第１の
高位合成方法として挙げた“Ｂｅｈａｖｉｏｒａｌ Ｃ
ｏｍｐｉｌｅｒ”を含むカテゴリである高位合成で一般
に採用されている手順が用いられる。

【００４９】以下に、高位合成の手順について、文献
“Ｈｉｇｈ−Ｌｅｖｅｌ Ｓｙｎｔｈｅｓｉｓ”（Ｋｌ
ｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ社
発行）で紹介されている方法を採用した場合を例に挙げ
て、図１０に基づいて説明する。

【００５０】回路合成部５の高位合成では、まず、ＣＤ
ＦＧ生成部５１にて、入力である動作記述を、実行の制
御の流れ（コントロールフロー）とデータの流れ（デー
タフロー）とを表すコントールデータフローグラフ（Ｃ
ＤＦＧ）と呼ばれるグラフに変換する。このＣＤＦＧで
は、データの入出力と演算や制御の分岐とを節点で表
し、節点間のデータの流れ（依存関係）や制御の流れ
（依存関係）を枝で表す。高位合成において、動作記述
をＣＤＦＧに変換するのは、ＣＤＦＧが、動作記述に記
述された動作を保証した上で、生成されるハードウェア
の並列化の余地を残した表現だからである。

【００５１】次に、スケジューリング部５２にて、ＣＤ
ＦＧで表された依存関係に基づき、節点に対応するデー
タの入出力や演算、制御が実行される相対的な時間を決
定する、スケジューリングと呼ばれる処理を実行する。

【００５２】次に、アロケーション部５３にて、アロケ
ーションと呼ばれる以下の処理が実行される。すなわ
ち、アロケーション部５３では、まず、演算に割り当て
られる演算器、データを選択するためのセレクタ、デー
タを記憶するためのレジスタ等の回路を構成するために
必要な回路要素（素子）が選択される。さらに、アロケ
ーション部５３では、これらの回路要素を制御するため
の制御回路が生成され、各回路間を接続することにより
回路が合成される。なお、回路要素の選択は、スケジュ
ーリング部５２にて、スケジューリング処理とともに実
行される場合もある。

【００５３】この回路合成で、出力するデータを次回の
データ出力まで保持するように回路を合成すれば、デー
タ入力に関する上記の制限を受けることなく回路を合成
することができる。

【００５４】なお、部分回路間にデータ転送ループがあ
った場合には、ハンドシェイク回路を取り除くことがで
きないため、ハンドシェイクを付加して部分回路を合成
し、データ線および制御線を用いて部分回路間を接続す
る。

【００５５】遅延挿入部６では、データの転送経路に分
岐および再収斂がある場合に、各経路を通って再収斂部
分にデータが届くまでの時間が各経路間で等しくなるよ
うに部分回路間に遅延回路を挿入し、合成された部分回
路における対応する入力端および出力端を遅延回路に接
続することにより最終的な回路を合成し、該回路の構成
を表すレジスタ転送レベルデータを出力する。ここで、
レジスタ転送レベルデータとは、ＶＨＤＬ等の言語によ
りレジスタ転送レベルの回路構成を記述したデータであ
る。

【００５６】図３に示す動作記述から回路合成部５で合
成された回路の例を図６に示す。この例の場合は、デー
タの転送経路に再収斂がないので、遅延回路を挿入する
必要がない。このため、遅延挿入部６では、プロセス１
４を実現する回路の出力端ｚとプロセス１５を実現する
回路の入力端ａとをそのまま接続した回路を出力する。

【００５７】一方、図８（ａ）のデータ転送グラフで示
す例では、データの転送経路に再収斂があるので、遅延
挿入部６で遅延回路を挿入する操作を行う。図８（ａ）
において、節点Ｊは回路の外部を表し、節点Ｋ、Ｌ、
Ｍ、Ｎ、Ｏはそれぞれプロセス（以下、それぞれ、プロ
セス１、２、３、４、５と記す）を表している。

【００５８】この場合、遅延挿入部６では、プロセス
１、２、３（節点Ｋ、Ｌ、Ｍ）をこの順に通ってプロセ
ス５（節点Ｏ）に転送されるデータと、プロセス１、４
（節点Ｋ、Ｎ）をこの順に通ってプロセス５（節点Ｏ）
に転送されるデータとが、同じタイミングでプロセス５
（節点Ｏ）に届くように、プロセス４を実現する回路１
９の前段あるいは後段にデータ遅延回路２１を挿入す
る。例えば、図８（ｂ）に示すように、プロセス４を実
現する回路１９の後段にデータ遅延回路２１を挿入す
る。したがって、例えば、各プロセス１、２、３、４、
５が何れも４クロックおきにデータを転送するものとす
れば、データ遅延回路２１のクロック数は、４クロック
に設定される。なお、図８（ｂ）に示す回路１６、１
７、１８、１９、２０は、それぞれ、プロセス１、２、
３、４、５を実現する部分回路である。

【００５９】本発明に係る高位合成装置は、図９に示す
コンピュータ３０により実現することもできる。コンピ
ュータ３０は、内部にＣＰＵ（中央演算処理部）３１、
ＲＯＭ（リードオンリーメモリ）３２、ＲＡＭ（ランダ
ムアクセスメモリ）３３、および出力装置としてのＣＲ
Ｔ（陰極管）ディスプレイ３６を備えている。また、Ｃ
ＰＵ３１には、ハードディスク（記録媒体）３７を読み
書きするためのＨＤＤ（ハードディスクドライブ）３４
と、フロッピーディスク（記録媒体）３８を読み書きす
るためのＦＤＤ（フロッピーディスクドライブ）３５と
が接続されている。

【００６０】コンピュータ３０では、フロッピーディス
ク３８、ハードディスク３７、あるいはＲＯＭ３２に記
録された高位合成プログラムとＣＰＵ３１とにより構成
される機能モジュールによって、高位合成装置１と同様
の機能が実現されるようになっている。上記高位合成プ
ログラムは、コンピュータ３０の起動時にＲＡＭ３３に
読み込まれ、ＣＰＵ３１により実行される。また、高位
合成プログラムの実行に必要な動作記述は、コンピュー
タ３０に接続されたキーボード等の入力装置から入力さ
れ、高位合成プログラムにより合成された回路のレジス
タ転送レベルデータは、ＣＲＴディスプレイ３６により
表示される。

【００６１】なお、ハードディスク３７あるいはフロッ
ピーディスク３８の代わりに、他の記録媒体、例えば、
ＣＤ−ＲＯＭ（コンパクトディスク−リードオンリーメ
モリ）等の光ディスク、光磁気ディスク、ＭＤ（ミニ・
ディスク）、磁気テープ等を用い、ＨＤＤ３４やＦＤＤ
３５の代わりに該当する記録媒体の読み取りを行うため
の装置を用いてもよい。また、出力装置として、ＣＲＴ
ディスプレイ３６の代わりに、例えば、液晶表示装置な
どの他の表示装置や、プリンタを用いてもよい。

【００６２】以上、ここで挙げた実施形態および実施例
は、本発明の主旨を変えない限り、上記内容に限定され
るものではない。

【００６３】

【発明の効果】本発明の請求項１記載の高位合成装置
は、以上のように、同期通信の記述を含む動作記述を入
力として回路を合成する高位合成装置であって、入力さ
れた動作記述中に記述されている各プロセスから、プロ
セス間のデータ転送経路に形成される有向閉路を含まな
い経路を介してデータ通信するプロセスのみを適格プロ
セスとして抽出する適格プロセス抽出部と、入力された
動作記述に基づいて各プロセスを実現する部分回路を生
成し、上記各適格プロセスを実現する部分回路間のみを
ハンドシェイク回路を用いずに接続し、非適格プロセス
を実現する部分回路間の接続にはハンドシェイク回路を
用いて接続することにより、回路を合成する回路合成部
と、複数経路を介して行われる部分回路間のデータ通信
が経路間で同期するように部分回路間の接続経路に遅延
回路を挿入する遅延挿入部とを有する構成である。

【００６４】上記構成によれば、ハンドシェイク用の制
御線なしに非同期プロセス間の同期通信をシミュレーシ
ョンすることができ、全体として規模が小さく、かつ、
動作速度が速い回路を合成することができるという効果
を奏する。

【００６５】本発明の請求項２記載の高位合成装置は、
以上のように、請求項１記載の高位合成装置において、
抽出された適格プロセスにデータ通信が発生する最短の
データ通信間隔を算出するデータ通信間隔算出部と、算
出された適格プロセスの最短のデータ通信間隔に基づい
て適格プロセスを実現する部分回路のデータ通信間隔を
決定するデータ通信間隔決定部とをさらに含み、上記回
路合成部は、適格プロセスを実現する部分回路のデータ
通信間隔が決定されたデータ通信間隔を満たすように回
路を合成するものである構成である。

【００６６】上記構成によれば、回路のデータ通信間隔
をデータ転送経路の遅延時間の制約のもとで実現可能な
最短の時間に調整できるので、動作速度を実現可能な上
限まで容易に向上させることができるという効果を奏す
る。

【００６７】本発明の請求項３記載の高位合成装置の高
位合成方法は、以上のように、同期通信の記述を含む動
作記述を入力として回路を合成する、適格プロセス抽出
部、回路合成部、及び遅延挿入部を備えた高位合成装置
の高位合成方法であって、上記適格プロセス抽出部に
て、入力された動作記述中に記述されている各プロセス
から、プロセス間のデータ転送経路に形成される有向閉
路を含まない経路を介してデータ通信するプロセスのみ
を適格プロセスとして抽出する適格プロセス抽出工程
と、上記回路合成部にて、入力された動作記述に基づい
て各プロセスを実現する部分回路を生成し、上記各適格
プロセスを実現する部分回路間のみをハンドシェイク回
路を用いずに接続し、非適格プロセスを実現する部分回
路間の接続にはハンドシェイク回路を用いて接続するこ
とにより、回路を合成する回路合成工程と、上記遅延挿
入部にて、複数経路を介して行われる部分回路間のデー
タ通信が経路間で同期するように部分回路間の接続経路
に遅延回路を挿入する遅延挿入工程とを有する方法であ
る。

【００６８】上記方法によれば、ハンドシェイク用の制
御線なしに非同期プロセス間の同期通信をシミュレーシ
ョンすることができ、全体として規模が小さく、かつ、
動作速度が速い回路を合成することができるという効果
を奏する。

【００６９】本発明の請求項４記載の高位合成装置の高
位合成方法は、以上のように、請求項３記載の高位合成
装置の高位合成方法において、前記高位合成装置は、デ
ータ通信間隔算出部及びデータ通信間隔決定部をさらに
備える一方、上記データ通信間隔算出部にて、抽出され
た適格プロセスにデータ通信が発生する最短のデータ通
信間隔を算出するデータ通信間隔算出工程と、上記デー
タ通信間隔決定部にて、算出された適格プロセスの最短
のデータ通信間隔に基づいて適格プロセスを実現する部
分回路のデータ通信間隔を決定するデータ通信間隔決定
工程とをさらに含み、上記回路合成工程では、適格プロ
セスを実現する部分回路のデータ通信間隔が決定された
データ通信間隔を満たすように回路を合成する方法であ
る。

【００７０】上記方法によれば、回路のデータ通信間隔
をデータ転送経路の遅延時間の制約のもとで実現可能な
最短の時間に調整できるので、動作速度を実現可能な上
限まで容易に向上させることができるという効果を奏す
る。

【００７１】本発明の請求項５記載の高位合成プログラ
ムを記録した記録媒体は、以上のように、上記高位合成
プログラムが、同期通信の記述を含む動作記述を入力と
して回路を合成するために、入力された動作記述中に記
述されている各プロセスから、プロセス間のデータ転送
経路に形成される有向閉路を含まない経路を介してデー
タ通信するプロセスのみを適格プロセスとして抽出し、
入力された動作記述に基づいて各プロセスを実現する部
分回路を生成し、上記各適格プロセスを実現する部分回
路間のみをハンドシェイク回路を用いずに接続し、非適
格プロセスを実現する部分回路間の接続にはハンドシェ
イク回路を用いて接続することにより回路を合成し、複
数経路を介して行われる部分回路間のデータ通信が経路
間で同期するように部分回路間の接続経路に遅延回路を
挿入する構成である。

【００７２】上記記録媒体によれば、ハンドシェイク用
の制御線なしに非同期プロセス間の同期通信をシミュレ
ーションすることができ、全体として規模が小さく、か
つ、動作速度が速い回路を合成することができる高位合
成プログラムが実行可能となるという効果を奏する。

【００７３】本発明の請求項６記載の高位合成プログラ
ムを記録した記録媒体は、以上のように、請求項５記載
の高位合成プログラムを記録した記録媒体において、上
記高位合成プログラムが、抽出された適格プロセスにデ
ータ通信が発生する最短のデータ通信間隔を算出し、算
出された適格プロセスの最短のデータ通信間隔に基づい
て適格プロセスを実現する部分回路のデータ通信間隔を
決定し、適格プロセスを実現する部分回路のデータ通信
間隔が決定されたデータ通信間隔を満たすように回路を
合成する構成である。

【００７４】上記構成によれば、記録媒体に記録された
高位合成プログラムを実行することにより、回路のデー
タ通信間隔をデータ転送経路の遅延時間の制約のもとで
実現可能な最短の時間に調整でき、動作速度を実現可能
な上限まで容易に向上させることができるという効果を
奏する。

【図面の簡単な説明】

【図１】本発明に係る高位合成装置の実施の一形態を示
すブロック図である。

【図２】図１に示す高位合成装置のプロセス抽出部の構
成を示すブロック図である。

【図３】本発明に係る高位合成装置に入力される動作記
述の一例を示す説明図である。

【図４】図３に示す動作記述から図２に示すプロセス抽
出部のデータ転送グラフ生成部で生成されるデータ転送
グラフの一例を示す。

【図５】図３に示す動作記述から図１に示す高位合成装
置のデータ通信間隔算出部で生成されるデータフローグ
ラフの一例を示すものであり、（ａ）は図３の第１のプ
ロセスから生成されるデータフローグラフ、（ｂ）は図
３の第２のプロセスから生成されるデータフローグラフ
である。

【図６】本発明に係る高位合成装置により図３に示す動
作記述に基づいて合成された回路の例を示すブロック図
である。

【図７】データ転送経路にループが存在する場合の図１
に示す高位合成装置のプロセス抽出部における処理を説
明する説明図であり、（ａ）は、データ転送グラフの例
および上記プロセス抽出部の番号付与部で番号を付与し
た結果を示す説明図、（ｂ）は、（ａ）のデータ転送グ
ラフに対して上記プロセス抽出部の不適格プロセス探索
部で不適格プロセスを探索した結果を示す説明図であ
る。

【図８】図１に示す高位合成装置の遅延挿入部の動作を
示すための説明図であり、（ａ）は、データ転送グラフ
の一例を示し、（ｂ）は、（ａ）のデータ転送グラフか
ら合成された回路に対して上記遅延挿入部で遅延回路を
挿入した結果を示すための説明図である。

【図９】本発明に係る高位合成装置をコンピュータで実
現した場合の構成例を示すブロック図である。

【図１０】図１に示す高位合成装置の回路合成部の典型
的な構成例を示すブロック図である。

【符号の説明】

１ 高位合成装置 ２ 適格プロセス抽出部 ３ データ通信間隔算出部 ４ データ通信間隔決定部 ５ 回路合成部 ６ 遅延挿入部 ８ データ入力部 ９ データ転送グラフ生成部 １０ 番号付与部 １１ 番号比較部 １２ 不適格プロセス探索部 ３７ ハードディスク（記録媒体） ３８ フロッピーディスク（記録媒体）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−101861（ＪＰ，Ａ) 特開 平２−8937（ＪＰ，Ａ) 田嶋宏規、外２名，ループフォールデ ィングスケジューリングによるレジスタ 間データ転送コストの最小化，電子情報 通信学会技術研究報告，電子情報通信学 会，1997年12月12日，Ｖｏｌ．97，Ｎ ｏ．444（ＶＬＤ97−100〜112），ｐ. 95−102 西田浩一、外４名，ハードウェアコン パイラ Ｂａｃｈ，情報処理学会研究報 告，情報処理学会，1997年10月28日，Ｖ ｏｌ．97、Ｎｏ．103（97−ＤＡ−85）, ｐ．167−172 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 654 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】同期通信の記述を含む動作記述を入力とし
   て回路を合成する高位合成装置であって、 入力された動作記述中に記述されている各プロセスか
   ら、プロセス間のデータ転送経路に形成される有向閉路
   を含まない経路を介してデータ通信するプロセスのみを
   適格プロセスとして抽出する適格プロセス抽出部と、 入力された動作記述に基づいて各プロセスを実現する部
   分回路を生成し、上記各適格プロセスを実現する部分回
   路間のみをハンドシェイク回路を用いずに接続し、非適
   格プロセスを実現する部分回路間の接続にはハンドシェ
   イク回路を用いて接続することにより、回路を合成する
   回路合成部と、 複数経路を介して行われる部分回路間のデータ通信が経
   路間で同期するように部分回路間の接続経路に遅延回路
   を挿入する遅延挿入部とを有することを特徴とする高位
   合成装置。
2. 【請求項２】抽出された適格プロセスにデータ通信が発
   生する最短のデータ通信間隔を算出するデータ通信間隔
   算出部と、 算出された適格プロセスの最短のデータ通信間隔に基づ
   いて適格プロセスを実現する部分回路のデータ通信間隔
   を決定するデータ通信間隔決定部とをさらに含み、 上記回路合成部は、適格プロセスを実現する部分回路の
   データ通信間隔が決定されたデータ通信間隔を満たすよ
   うに回路を合成するものであることを特徴とする請求項
   １記載の高位合成装置。
3. 【請求項３】同期通信の記述を含む動作記述を入力とし
   て回路を合成する、適格プロセス抽出部、回路合成部、
   及び遅延挿入部を備えた高位合成装置の高位合成方法で
   あって、上記 適格プロセス抽出部にて、入力された動作記述中に
   記述されている各プロセスから、プロセス間のデータ転
   送経路に形成される有向閉路を含まない経路を介してデ
   ータ通信するプロセスのみを適格プロセスとして抽出す
   る適格プロセス抽出工程と、上記 回路合成部にて、入力された動作記述に基づいて各
   プロセスを実現する部分回路を生成し、上記各適格プロ
   セスを実現する部分回路間のみをハンドシェイク回路を
   用いずに接続し、非適格プロセスを実現する部分回路間
   の接続にはハンドシェイク回路を用いて接続することに
   より、回路を合成する回路合成工程と、上記 遅延挿入部にて、複数経路を介して行われる部分回
   路間のデータ通信が経路間で同期するように部分回路間
   の接続経路に遅延回路を挿入する遅延挿入工程とを有す
   ることを特徴とする高位合成装置の高位合成方法。
4. 【請求項４】前記高位合成装置は、データ通信間隔算出
   部及びデータ通信間隔決定部をさらに備える一方、 上記 データ通信間隔算出部にて、抽出された適格プロセ
   スにデータ通信が発生する最短のデータ通信間隔を算出
   するデータ通信間隔算出工程と、上記 データ通信間隔決定部にて、算出された適格プロセ
   スの最短のデータ通信間隔に基づいて適格プロセスを実
   現する部分回路のデータ通信間隔を決定するデータ通信
   間隔決定工程とをさらに含み、 上記回路合成工程では、適格プロセスを実現する部分回
   路のデータ通信間隔が決定されたデータ通信間隔を満た
   すように回路を合成することを特徴とする請求項３記載
   の高位合成装置の高位合成方法。
5. 【請求項５】同期通信の記述を含む動作記述を入力とし
   て回路を合成するために、入力された動作記述中に記述
   されている各プロセスから、プロセス間のデータ転送経
   路に形成される有向閉路を含まない経路を介してデータ
   通信するプロセスのみを適格プロセスとして抽出し、入
   力された動作記述に基づいて各プロセスを実現する部分
   回路を生成し、上記各適格プロセスを実現する部分回路
   間のみをハンドシェイク回路を用いずに接続し、非適格
   プロセスを実現する部分回路間の接続にはハンドシェイ
   ク回路を用いて接続することにより回路を合成し、複数
   経路を介して行われる部分回路間のデータ通信が経路間
   で同期するように部分回路間の接続経路に遅延回路を挿
   入することを特徴とする高位合成プログラムを記録した
   記録媒体。
6. 【請求項６】上記高位合成プログラムが、抽出された適
   格プロセスにデータ通信が発生する最短のデータ通信間
   隔を算出し、算出された適格プロセスの最短のデータ通
   信間隔に基づいて適格プロセスを実現する部分回路のデ
   ータ通信間隔を決定し、適格プロセスを実現する部分回
   路のデータ通信間隔が決定されたデータ通信間隔を満た
   すように回路を合成するものであることを特徴とする請
   求項５記載の高位合成プログラムを記録した記録媒体。