JP5286865B2

JP5286865B2 - Electroluminescent panel manufacturing method and electroluminescent panel

Info

Publication number: JP5286865B2
Application number: JP2008075871A
Authority: JP
Inventors: 俊明東; 和紀森本; 康司水谷
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2008-03-24
Filing date: 2008-03-24
Publication date: 2013-09-11
Anticipated expiration: 2028-03-24
Also published as: JP2009231093A

Description

本発明は、エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネルに関する。 The present invention relates to a method for manufacturing an electroluminescence panel and an electroluminescence panel.

有機エレクトロルミネッセンス素子はアノードとカソードとの間に有機化合物層が介在した積層構造を為しており、アノードとカソードの間に順バイアス電圧が印加されると、有機化合物層内で電子と正孔が再結合引き起こして有機化合物層が発光する。それぞれ赤、緑、青に発光する複数の有機エレクトロルミネッセンス素子をサブピクセルとして基板上にマトリクス状に配列し、画像表示を行うエレクトロルミネッセンスディスプレイパネルが実現化されている。 An organic electroluminescent element has a laminated structure in which an organic compound layer is interposed between an anode and a cathode. When a forward bias voltage is applied between the anode and the cathode, electrons and holes are formed in the organic compound layer. Cause recombination and the organic compound layer emits light. An electroluminescence display panel that displays images by arranging a plurality of organic electroluminescence elements that emit red, green, and blue as subpixels in a matrix on a substrate has been realized.

アクティブ駆動の場合、画素トランジスタを基板上に形成した後、画素トランジスタを覆う保護絶縁膜を形成し、保護絶縁膜の上に画素電極を形成した後に画素電極上に有機化合物層を形成する構造が知られている（例えば、特許文献１参照）。
特開２００７−２３４３９１号公報 In the case of active driving, after a pixel transistor is formed on a substrate, a protective insulating film that covers the pixel transistor is formed, a pixel electrode is formed on the protective insulating film, and then an organic compound layer is formed on the pixel electrode. It is known (see, for example, Patent Document 1).
JP 2007-234391 A

ところで、図１７に示すように、製造プロセスの簡略化のために、基板上に画素トランジスタ１２１と画素電極１２０ａとを形成し、画素トランジスタ１２１及び画素電極１２０ａを覆う保護絶縁膜１３２に画素電極１２０ａを露出させる露出孔１３３を形成し、画素電極１２０ａ上に有機化合物層１２０ｂを形成する構造が検討されている。 Incidentally, as shown in FIG. 17, in order to simplify the manufacturing process, the pixel transistor 121 and the pixel electrode 120a are formed on the substrate, and the pixel electrode 120a is formed on the protective insulating film 132 that covers the pixel transistor 121 and the pixel electrode 120a. A structure in which an exposure hole 133 that exposes the organic compound layer 120b is formed and an organic compound layer 120b is formed on the pixel electrode 120a has been studied.

しかし、保護絶縁膜１３２は光を透過させるため、この構造では、図１７に示すように、有機化合物層１２０ｂから側方に放出される光や絶縁基板１０２で反射した光が保護絶縁膜１３２に入射し、隔壁１０６を通過して対向電極１２０ｄで反射されて画素トランジスタ１２１に到達することが考えられる。このような場合、画素トランジスタ１２１に光劣化を引き起こすなどの不都合が考えられる。 However, since the protective insulating film 132 transmits light, in this structure, as shown in FIG. 17, light emitted from the organic compound layer 120 b to the side or reflected by the insulating substrate 102 is applied to the protective insulating film 132. It is conceivable that the incident light passes through the partition wall 106, is reflected by the counter electrode 120d, and reaches the pixel transistor 121. In such a case, inconveniences such as causing light degradation in the pixel transistor 121 can be considered.

本発明の課題は、有機エレクトロルミネッセンス素子から放射される光により画素トランジスタが劣化することを防止することである。 An object of the present invention is to prevent a pixel transistor from being deteriorated by light emitted from an organic electroluminescence element.

請求項１に記載の発明は、エレクトロルミネッセンスパネルにおいて、
透明な基板と、
前記基板の一面上に設けられた画素電極と、
前記基板の前記一面上に、同じ金属層により同じ層に形成されたゲート電極及び該ゲート電極と離間して形成された第１遮光層と、前記基板の前記一面上に形成されて前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜の上部に形成された半導体膜と、を有して、前記画素電極に接続され、前記第１遮光層が少なくとも前記半導体膜に対向する位置に設けられた画素トランジスタと、
前記画素電極の上部に形成された、発光層を含む有機化合物層と、
前記有機化合物層の上部に形成された対向電極と、
前記画素トランジスタを覆う保護絶縁膜と、
前記保護絶縁膜上の前記画素トランジスタに対応する領域に設けられた第２遮光層と、
前記保護絶縁膜及び前記第２遮光層の上部に設けられた隔壁と、
を備え、
前記第２遮光膜は、該遮光膜の前記画素トランジスタ側の面に入射する前記発光層から放射される光の一部を吸収する材料を含んでいることを特徴とする。 The invention according to claim 1 is an electroluminescence panel,
A transparent substrate,
A pixel electrode provided on one surface of the substrate;
A gate electrode formed in the same layer by the same metal layer on the one surface of the substrate; a first light-shielding layer formed away from the gate electrode; and the gate electrode formed on the one surface of the substrate. A gate insulating film that covers the gate insulating film and a semiconductor film formed on the gate insulating film, and is connected to the pixel electrode, and the first light shielding layer is provided at least at a position facing the semiconductor film. A pixel transistor,
An organic compound layer including a light emitting layer formed on the pixel electrode;
A counter electrode formed on the organic compound layer;
A protective insulating film covering the pixel transistor;
A second light shielding layer provided in a region corresponding to the pixel transistor on the protective insulating film;
A partition wall provided on the protective insulating film and the second light shielding layer;
With
The second light shielding film includes a material that absorbs part of light emitted from the light emitting layer incident on a surface of the light shielding film on the pixel transistor side.

前記画素トランジスタは半導体膜、ゲート電極、ソース電極及びドレイン電極を有し、前記ソース電極及び前記ドレイン電極が配列する方向における前記半導体膜の幅が前記ゲート電極の幅よりも長く、前記ソース電極及び前記ドレイン電極が配列する方向における前記遮光層の幅が前記ゲート電極の幅よりも長いことを特徴とする。The pixel transistor includes a semiconductor film, a gate electrode, a source electrode, and a drain electrode, and a width of the semiconductor film in a direction in which the source electrode and the drain electrode are arranged is longer than a width of the gate electrode, The width of the light shielding layer in the direction in which the drain electrodes are arranged is longer than the width of the gate electrode.

前記遮光層は黒色顔料を分散させた樹脂材料を含んでいてもよい。 The light shielding layer may include a resin material in which a black pigment is dispersed .

前記遮光層は絶縁性であってもよい。The light shielding layer may be insulative.

請求項５に記載の発明は、エレクトロルミネッセンスパネルの製造方法において、
画素電極と、対向電極と、前記画素電極と前記対向電極との間に介在する発光層を含む有機化合物層と、前記画素電極に接続された画素トランジスタと、を有する基板を備えたエレクトロルミネッセンスパネルの製造方法であって、
前記基板の一面上に、同じ金属層により同じ層に、前記画素トランジスタのゲート電極及び該ゲート電極と離間した第１遮光層を形成し、
前記基板の前記一面上に、前記ゲート電極を覆う前記画素トランジスタのゲート絶縁膜を形成し、
前記ゲート絶縁膜の上部に前記画素トランジスタの半導体膜を形成し、
前記基板の前記一面上に、前記画素トランジスタを覆う保護絶縁膜を形成し、
前記保護絶縁膜上の前記画素トランジスタに対応する領域に、前記画素トランジスタ側の面に前記発光層から放射される光の一部が入射するように第２遮光層を形成し、
前記保護絶縁膜及び前記第２遮光層の上部に隔壁を形成し、
前記第１遮光層を、少なくとも前記半導体膜に対向する位置に形成し、
前記第２遮光膜を、前記入射する光を吸収する材料により形成することを特徴とする。 Invention of Claim 5 is in the manufacturing method of an electroluminescent panel,
An electroluminescence panel comprising a substrate having a pixel electrode, a counter electrode, an organic compound layer including a light emitting layer interposed between the pixel electrode and the counter electrode, and a pixel transistor connected to the pixel electrode A manufacturing method of
A gate electrode of the pixel transistor and a first light shielding layer spaced from the gate electrode are formed on the same surface of the substrate by the same metal layer,
Forming a gate insulating film of the pixel transistor covering the gate electrode on the one surface of the substrate;
Forming a semiconductor film of the pixel transistor on the gate insulating film;
Forming a protective insulating film covering the pixel transistor on the one surface of the substrate;
Forming a second light-shielding layer so that a part of the light emitted from the light-emitting layer is incident on the surface on the pixel transistor side in a region corresponding to the pixel transistor on the protective insulating film;
Forming partition walls on the protective insulating film and the second light shielding layer;
Forming the first light shielding layer at a position facing at least the semiconductor film;
The second light shielding film is formed of a material that absorbs the incident light.

本発明によれば、有機エレクトロルミネッセンス素子から放射される光により画素トランジスタが劣化することを防止することができる。 ADVANTAGE OF THE INVENTION According to this invention, it can prevent that a pixel transistor deteriorates with the light radiated | emitted from an organic electroluminescent element.

以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。また、以下の説明において、エレクトロルミネッセンス（Electro Luminescence）という用語をＥＬと略称する。 The best mode for carrying out the present invention will be described below with reference to the drawings. However, although various technically preferable limitations for implementing the present invention are given to the embodiments described below, the scope of the invention is not limited to the following embodiments and illustrated examples. Further, in the following description, the term electroluminescence is abbreviated as EL.

図１は、本発明の実施形態に係るＥＬディスプレイパネル１０における１つのサブピクセルの回路図であり、図２は1つのサブピクセルの平面図であり、図３は図２のIII−III矢視断面図である。このＥＬディスプレイパネル１０においては、赤、青及び緑のサブピクセルによって１ドットの画素が構成され、このような画素がマトリクス状に配列されている。水平方向の配列に着目すると赤のサブピクセル、青のサブピクセル、緑のサブピクセルの順に繰り返し配列され、垂直方向の配列に着目すると同じ色が一列に配列されている。 1 is a circuit diagram of one subpixel in an EL display panel 10 according to an embodiment of the present invention, FIG. 2 is a plan view of one subpixel, and FIG. 3 is a view taken along arrows III-III in FIG. It is sectional drawing. In the EL display panel 10, red, blue and green sub-pixels constitute one dot pixel, and such pixels are arranged in a matrix. When attention is paid to the horizontal arrangement, red subpixels, blue subpixels, and green subpixels are repeatedly arranged in this order. When attention is paid to the vertical arrangement, the same colors are arranged in a line.

このＥＬディスプレイパネル１０においては、サブピクセルに各種の信号を出力するために、複数の走査線２５、信号線２４及び供給線２６が設けられている。走査線２５及び供給線２６と、信号線２４とは互いに直行する方向に延在している。 In the EL display panel 10, a plurality of scanning lines 25, signal lines 24, and supply lines 26 are provided in order to output various signals to subpixels. The scanning lines 25 and the supply lines 26 and the signal lines 24 extend in a direction perpendicular to each other.

サブピクセルは、２つのｎチャネル型トランジスタ２１，２２と、キャパシタ２７と、有機ＥＬ素子２０とを有する。２つのｎチャネル型トランジスタ２１，２２及びキャパシタ２７は、走査線２５、信号線２４及び供給線２６の入力信号に応じて有機ＥＬ素子２０に電圧を印加する。 The subpixel includes two n-channel transistors 21 and 22, a capacitor 27, and an organic EL element 20. The two n-channel transistors 21 and 22 and the capacitor 27 apply a voltage to the organic EL element 20 in accordance with input signals of the scanning line 25, the signal line 24, and the supply line 26.

図２、図３に示すように、透明な絶縁基板２の上にトランジスタ２１，２２のゲート電極２１Ｇ，２２Ｇが設けられるとともに、キャパシタ２７の一方の電極２７ａ、信号線２４が設けられ、これらが共通のゲート絶縁膜３１によって被覆されている。なお、図２に示すように、電極２７ａとゲート電極２１とは一体に形成されている。 As shown in FIGS. 2 and 3, gate electrodes 21G and 22G of transistors 21 and 22 are provided on a transparent insulating substrate 2, and one electrode 27a of a capacitor 27 and a signal line 24 are provided. A common gate insulating film 31 is covered. As shown in FIG. 2, the electrode 27a and the gate electrode 21 are integrally formed.

ゲート絶縁膜３１の上には、図３に示すように、トランジスタ２１，２２の半導体膜２１ａ，２２ａ、チャネル保護膜２１ｂ，２２ｂ、不純物半導体膜２１ｃ，２１ｄ，２２ｃ，２２ｄ、ソース電極２１Ｓ，２２Ｓ及びドレイン電極２１Ｄ，２２Ｄ、走査線２５及び供給線２６が設けられている。なお、図２に示すように、ドレイン電極２１Ｄは供給線２６と一体に形成されており、ソース電極２２Ｓはコンタクトホール２８ａによりゲート電極２１Ｇ及び電極２７ａと導通されており、信号線２４はコンタクトホール２８ｂによりドレイン電極２２Ｄと導通されており、走査線２５はコンタクトホール２８ｃによりゲート電極２２と導通されている。 On the gate insulating film 31, as shown in FIG. 3, the semiconductor films 21a and 22a of the transistors 21 and 22, the channel protective films 21b and 22b, the impurity semiconductor films 21c, 21d, 22c and 22d, and the source electrodes 21S and 22S. The drain electrodes 21D and 22D, the scanning line 25, and the supply line 26 are provided. As shown in FIG. 2, the drain electrode 21D is formed integrally with the supply line 26, the source electrode 22S is electrically connected to the gate electrode 21G and the electrode 27a through the contact hole 28a, and the signal line 24 is connected to the contact hole. 28b is connected to the drain electrode 22D, and the scanning line 25 is connected to the gate electrode 22 through the contact hole 28c.

また、ゲート絶縁膜３１の上には、サブピクセル電極２０ａ（画素電極）及びキャパシタ２７の他方の電極２７ｂがマトリクス状に配列されている。なお、図２に示すように、サブピクセル電極２０ａと電極２７ｂとは一体に形成されている。
これらサブピクセル電極２０ａ及び電極２７ｂは、気相成長法によってゲート絶縁膜３１上に成膜された導電性膜（例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化スズ（ＳｎＯ₂）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ））をフォトリソグラフィー法及びエッチング法を用いてパターニングすることによって形成されたものである。サブピクセル電極２０ａはトランジスタ２１のソース電極２１Ｓの一部と重なるように形成され、ソース電極２１Ｓと導通している。 On the gate insulating film 31, the subpixel electrode 20a (pixel electrode) and the other electrode 27b of the capacitor 27 are arranged in a matrix. In addition, as shown in FIG. 2, the subpixel electrode 20a and the electrode 27b are integrally formed.
The subpixel electrode 20a and the electrode 27b are conductive films (for example, tin-doped indium oxide (ITO), zinc-doped indium oxide, indium oxide (In ₂ O) formed on the gate insulating film 31 by a vapor deposition method. ₃ ), tin oxide (SnO ₂ ), zinc oxide (ZnO) or cadmium-tin oxide (CTO)) is formed by patterning using a photolithography method and an etching method. The subpixel electrode 20a is formed so as to overlap with a part of the source electrode 21S of the transistor 21, and is electrically connected to the source electrode 21S.

トランジスタ２１，２２のソース電極２１Ｓ，２２Ｓ及びドレイン電極２１Ｄ，２２Ｄ、キャパシタ２７の他方の電極２７ｂ、走査線２５及び供給線２６、サブピクセル電極２０ａは共通の保護絶縁膜３２によって被覆されている。保護絶縁膜３２のサブピクセル電極２０ａの部分にはサブピクセル電極２０ａを露出させる露出孔３３が形成されている。露出孔３３が形成されることにより保護絶縁膜３２はサブピクセル電極２０ａの間を縫うように網目状に形成されるとともにサブピクセル電極２０ａの一部外縁部に重なり、サブピクセル電極２０ａを囲繞している。露出孔３３内に後述する有機ＥＬ層２０ｂが形成される。
なお、絶縁基板２から保護絶縁膜３２までの積層構造がトランジスタアレイパネル５０である。 The source electrodes 21S and 22S and drain electrodes 21D and 22D of the transistors 21 and 22, the other electrode 27b of the capacitor 27, the scanning line 25 and the supply line 26, and the subpixel electrode 20a are covered with a common protective insulating film 32. An exposure hole 33 for exposing the subpixel electrode 20a is formed in the portion of the protective insulating film 32 corresponding to the subpixel electrode 20a. By forming the exposure hole 33, the protective insulating film 32 is formed in a mesh shape so as to sew between the subpixel electrodes 20a, and overlaps with a part of the outer edge of the subpixel electrode 20a to surround the subpixel electrode 20a. ing. An organic EL layer 20 b described later is formed in the exposure hole 33.
The stacked structure from the insulating substrate 2 to the protective insulating film 32 is the transistor array panel 50.

保護絶縁膜３２上には、図２、図３に示すように、トランジスタ２１，２２と対応する位置に、有機ＥＬ素子２０から放出される光を反射しない遮光層８が設けられている。遮光層８としては、有機ＥＬ素子２０から放出される光を吸収する材料を用いることができ、例えば、ＴＦＴ−ＬＣＤでブラックマトリックス（ＢＭ）として汎用されている樹脂ＢＭを使用することができる。汎用型樹脂ＢＭの多くはネガ型の感光性樹脂の中にカーボンブラックやチタンブラックなどの黒色顔料を分散させたものである。 As shown in FIGS. 2 and 3, the light shielding layer 8 that does not reflect the light emitted from the organic EL element 20 is provided on the protective insulating film 32 at positions corresponding to the transistors 21 and 22. As the light shielding layer 8, a material that absorbs light emitted from the organic EL element 20 can be used. For example, a resin BM widely used as a black matrix (BM) in the TFT-LCD can be used. Many of the general-purpose resins BM are obtained by dispersing a black pigment such as carbon black or titanium black in a negative photosensitive resin.

あるいは、遮光層８として、有機ＥＬ素子２０から放射される光を反射する反射膜を設けてもよい。反射膜としては、例えば酸化クロムIII（Ｃｒ₂Ｏ₃）等の金属をＰＶＤ等により成膜した金属薄膜等を用いることができる。 Alternatively, as the light shielding layer 8, a reflective film that reflects light emitted from the organic EL element 20 may be provided. As the reflective film, for example, a metal thin film in which a metal such as chromium oxide III (Cr ₂ O ₃ ) is formed by PVD or the like can be used.

また、保護絶縁膜３２及び遮光層８の上部には、トランジスタ２１，２２及び信号線２４と対応する位置に、隔壁６が形成されている。隔壁６は、例えばポリイミド等の樹脂により形成されたものであり、トランジスタ２１，２２の各電極、走査線２５、信号線２４、供給線２６よりも十分に厚い。 A partition wall 6 is formed on the protective insulating film 32 and the light shielding layer 8 at positions corresponding to the transistors 21 and 22 and the signal line 24. The partition 6 is made of, for example, a resin such as polyimide, and is sufficiently thicker than the electrodes of the transistors 21 and 22, the scanning line 25, the signal line 24, and the supply line 26.

サブピクセル電極２０ａ上には正孔注入層２０ｅ、発光層２０ｆが順に積層されて有機ＥＬ層２０ｂ（有機化合物層）が形成されている。正孔注入層２０ｅは、導電性高分子であるＰＥＤＯＴ及びドーパントであるＰＳＳからなり、発光層２０ｆは、ポリフェニレンビニレン系発光材料やポリフルオレン系発光材料等の共役ポリマーからなる。なお、有機ＥＬ層２０ｂは発光層の上にさらに電子輸送層を設けても良い。また、有機ＥＬ層２０ｂはサブピクセル電極２０ａの上に形成された発光層、電子輸送層からなる二層構造であっても良いし、担体輸送層と発光層との組合せは任意に設定できる。また、これらの層構造において適切な層間に担体輸送を制限するインタレイヤ層が介在した積層構造であっても良いし、その他の積層構造であっても良い。 On the subpixel electrode 20a, a hole injection layer 20e and a light emitting layer 20f are sequentially laminated to form an organic EL layer 20b (organic compound layer). The hole injection layer 20e is made of PEDOT as a conductive polymer and PSS as a dopant, and the light emitting layer 20f is made of a conjugated polymer such as a polyphenylene vinylene light emitting material or a polyfluorene light emitting material. The organic EL layer 20b may further have an electron transport layer on the light emitting layer. The organic EL layer 20b may have a two-layer structure including a light emitting layer and an electron transport layer formed on the subpixel electrode 20a, and a combination of the carrier transport layer and the light emitting layer can be arbitrarily set. Further, in these layer structures, a laminated structure in which an interlayer that restricts carrier transport between appropriate layers may be interposed, or another laminated structure may be used.

正孔注入層２０ｅ及び発光層２０ｆは、湿式塗布法（例えば、インクジェット法）によって成膜される。この場合、正孔注入層２０ｅとなるＰＥＤＯＴ及びＰＳＳを含有する有機化合物含有液をサブピクセル電極２０ａに塗布して成膜し、その後、発光層２０ｆとなる共役ポリマー発光材料を含有する有機化合物含有液を塗布して成膜するが、厚膜の隔壁６が設けられているので、隣り合うサブピクセル電極２０ａに塗布された有機化合物含有液が隔壁６を越えて混ざり合うことを防止することができる。 The hole injection layer 20e and the light emitting layer 20f are formed by a wet coating method (for example, an ink jet method). In this case, an organic compound-containing liquid containing PEDOT and PSS that becomes the hole injection layer 20e is applied to the subpixel electrode 20a to form a film, and then contains an organic compound containing a conjugated polymer light-emitting material that becomes the light-emitting layer 20f. The liquid is applied to form a film, but since the thick partition walls 6 are provided, it is possible to prevent the organic compound-containing liquid applied to the adjacent subpixel electrodes 20a from being mixed beyond the partition walls 6. it can.

なお、サブピクセルが赤の場合には発光層２０ｆが赤色に発光し、サブピクセルが緑の場合には発光層２０ｆが緑色に発光し、サブピクセルが青の場合には発光層２０ｆが青色に発光するように、それぞれの材料を設定する。 The light emitting layer 20f emits red light when the subpixel is red, the light emitting layer 20f emits green when the subpixel is green, and the light emitting layer 20f turns blue when the subpixel is blue. Each material is set to emit light.

発光層２０ｆ上には、有機ＥＬ素子２０のカソードを構成する電子注入層２０ｃが成膜されている。電子注入層２０ｃは、全てのサブピクセルに共通して形成される共通電極である。電子注入層２０ｃは、サブピクセル電極２０ａよりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金より１〜１０ｎｍの厚さに形成されている。あるいは、電子注入層２０ｃは、上記各種材料の層が積層された積層構造となっていても良い。 On the light emitting layer 20f, the electron injection layer 20c which comprises the cathode of the organic EL element 20 is formed. The electron injection layer 20c is a common electrode formed in common for all subpixels. The electron injection layer 20c is formed of a material having a work function lower than that of the subpixel electrode 20a. For example, the electron injection layer 20c has a thickness of 1 to 10 nm from a simple substance or an alloy containing at least one of indium, magnesium, calcium, lithium, barium, and rare earth metals. It is formed to a thickness. Alternatively, the electron injection layer 20c may have a laminated structure in which layers of the above various materials are laminated.

電子注入層２０ｃ、隔壁６及び遮光層８の上部には、例えばアルミニウム、クロム、銀やパラジウム銀系の合金等の導電性材料を気相成長法によって１００ｎｍ以上成膜することによって対向電極２０ｄが形成されている。
サブピクセル電極２０ａ、有機ＥＬ層２０ｂ、電子注入層２０ｃ、対向電極２０ｄの順に積層されたものが有機ＥＬ素子２０である。 A counter electrode 20d is formed on the electron injection layer 20c, the partition wall 6, and the light shielding layer 8 by depositing a conductive material such as aluminum, chromium, silver, or a palladium-silver alloy by 100 nm or more by vapor deposition. Is formed.
The organic EL element 20 is formed by laminating the subpixel electrode 20a, the organic EL layer 20b, the electron injection layer 20c, and the counter electrode 20d in this order.

なお、図示しないが、対向電極２０ｄの上には、封止層が堆積されており、封止層は表示部３全体を被覆するように形成されている。つまり、封止層は、複数の有機ＥＬ素子１０全体を被覆するように形成されている。封止層は、絶縁性を有し、例えば、エポキシ樹脂、アクリル樹脂等の熱硬化性樹脂、熱可塑性樹脂又は光硬化性樹脂等からなり、これらの樹脂にシリカ充填材等を加えたものでもよい。封止層は有機ＥＬ素子２０が外気に露出されることを防ぐ役割を果たす。 Although not shown, a sealing layer is deposited on the counter electrode 20d, and the sealing layer is formed so as to cover the entire display unit 3. That is, the sealing layer is formed so as to cover the entire plurality of organic EL elements 10. The sealing layer has an insulating property, and is made of, for example, a thermosetting resin such as an epoxy resin or an acrylic resin, a thermoplastic resin, or a photocurable resin, and a silica filler added to these resins. Good. The sealing layer plays a role of preventing the organic EL element 20 from being exposed to the outside air.

次に、ＥＬディスプレイパネル１０を製造する製造工程について説明する。まず、図４〜図１３を用いてトランジスタアレイパネル５０の製造工程について説明する。なお、図４〜図１３において、（ａ）は図３と同じ断面の図であり、（ｂ）はコンタクトホール２８ａにおける断面図である。 Next, a manufacturing process for manufacturing the EL display panel 10 will be described. First, the manufacturing process of the transistor array panel 50 will be described with reference to FIGS. 4 to 13, (a) is a view of the same cross section as FIG. 3, and (b) is a cross-sectional view of the contact hole 28 a.

まず、図４に示すように、絶縁基板２の上部にべた一面にゲート金属３５を成膜し、パターニングすることで、ゲート２１Ｇ，２２Ｇ及び電極２７ａ、信号線２４を形成する。次に、図５に示すように、これらを被覆するゲート絶縁膜３１、半導体膜２１ａ，２２ａとなるアモルファスシリコン又はポリシリコンからなる半導体層３６、及び、半導体層３６の上に窒化シリコン又は酸化シリコンの層３７をべた一面に形成する。次に、図６に示すように、窒化シリコン又は酸化シリコンの層３７をパターニングすることでチャネル保護膜２１ｂ，２２ｂを形成する。 First, as shown in FIG. 4, the gate metal 35 is formed on the entire surface of the insulating substrate 2 and patterned to form the gates 21G and 22G, the electrodes 27a, and the signal lines 24. Next, as shown in FIG. 5, a gate insulating film 31 covering them, a semiconductor layer 36 made of amorphous silicon or polysilicon to be the semiconductor films 21a and 22a, and silicon nitride or silicon oxide on the semiconductor layer 36 The layer 37 is formed on the entire surface. Next, as shown in FIG. 6, channel protection films 21 b and 22 b are formed by patterning the silicon nitride or silicon oxide layer 37.

次に、図７に示すように、不純物半導体膜２１ｃ，２１ｄ，２２ｃ，２２ｄとなるｎ型の不純物イオンを含むアモルファスシリコンからなる層（ｎ⁺シリコン層３８）をべた一面に形成する。次に、図８に示すように、コンタクトホール２８ａ，２８ｂ，２８ｃ及び露出孔３３が形成される位置のゲート絶縁膜３１、半導体層、及びｎ⁺シリコン層にゲート金属が露出するように孔を形成する。 Next, as shown in FIG. 7, a layer (n ⁺ silicon layer 38) made of amorphous silicon containing n-type impurity ions to be the impurity semiconductor films 21c, 21d, 22c, and 22d is formed on the entire surface. Next, as shown in FIG. 8, holes are formed so that the gate metal is exposed in the gate insulating film 31, the semiconductor layer, and the n ⁺ silicon layer at the positions where the contact holes 28a, 28b, 28c and the exposed holes 33 are formed. Form.

次に、ソース・ドレイン金属３９をべた一面にする。このとき、ゲート絶縁膜３１、半導体層３６、及びｎ⁺シリコン層３８に形成された孔の部分でゲート金属３５とソース・ドレイン金属３９とが接合され導通し、コンタクトホール２８ａ，２８ｂ，２８ｃが形成される。 Next, the source / drain metal 39 is formed as a flat surface. At this time, the gate metal 35 and the source / drain metal 39 are joined and conducted at the hole portions formed in the gate insulating film 31, the semiconductor layer 36, and the n ⁺ silicon layer 38, and the contact holes 28a, 28b, and 28c are formed. It is formed.

次に、図９に示すように、ソース・ドレイン金属３９をパターニングすることでソース電極２１Ｓ，２２Ｓ及びドレイン電極２１Ｄ，２２Ｄ、走査線２５及び供給線２６を形成する。
次に、図１０に示すように、気相成長法によって導電性膜を成膜し、パターニングすることでサブピクセル電極２０ａ及びキャパシタ２７の他方の電極２７ｂを形成する。 Next, as shown in FIG. 9, the source / drain metal 39 is patterned to form the source electrodes 21S and 22S, the drain electrodes 21D and 22D, the scanning line 25, and the supply line 26.
Next, as shown in FIG. 10, a conductive film is formed by vapor deposition and patterned to form the subpixel electrode 20 a and the other electrode 27 b of the capacitor 27.

次に、図１１に示すように、トランジスタ２１，２２のソース電極２１Ｓ，２２Ｓ及びドレイン電極２１Ｄ，２２Ｄ、キャパシタ２７の他方の電極２７ｂ、走査線２５及び供給線２６、及びサブピクセル電極２０ａを覆う保護絶縁膜３２をべた一面に形成し、サブピクセル電極２０ａの部分に露出孔３３を形成する。
次に、図１２に示すように、保護絶縁膜３２の上部であってトランジスタ２１，２２と対応する位置に、遮光層８を形成する。その後、保護絶縁膜３２及び遮光層８の上部にポリイミド等の樹脂をべた一面に塗布し、図１３に示すように、トランジスタ２１，２２及び信号線２４と対応する位置の上部に残すようにパターニングすることで隔壁６を網目状に形成する。以上により、トランジスタアレイパネル５０が形成される。 Next, as shown in FIG. 11, the source electrodes 21S and 22S and the drain electrodes 21D and 22D of the transistors 21 and 22, the other electrode 27b of the capacitor 27, the scanning line 25 and the supply line 26, and the subpixel electrode 20a are covered. A protective insulating film 32 is formed on the entire surface, and an exposure hole 33 is formed in the subpixel electrode 20a.
Next, as illustrated in FIG. 12, the light shielding layer 8 is formed on the protective insulating film 32 at a position corresponding to the transistors 21 and 22. Thereafter, a resin such as polyimide is applied on the entire surface of the protective insulating film 32 and the light shielding layer 8 and patterned so as to remain above the positions corresponding to the transistors 21 and 22 and the signal line 24 as shown in FIG. By doing so, the partition wall 6 is formed in a mesh shape. Thus, the transistor array panel 50 is formed.

次に、トランジスタアレイパネル５０上へ有機ＥＬ素子２０を形成し、ＥＬディスプレイパネル１０を製造する製造工程について説明する。 Next, a manufacturing process for forming the organic EL element 20 on the transistor array panel 50 and manufacturing the EL display panel 10 will be described.

まず、トランジスタアレイパネル５０を洗浄する。次に、サブピクセル電極２０ａの表面を、有機ＥＬ層２０ｂの形成に使用する有機化合物含有液に対して親液化させる。例えば有機化合物含有液に親水性の溶剤を用いる場合には、酸素プラズマ処理やＵＶオゾン処理等を施すことにより親水化させる。
次に、親水性の溶剤に対して溶解性を示し且つ疎水性の溶剤に対して難溶性又は不溶性である正孔注入材料（例えば導電性高分子であるＰＥＤＯＴ及びドーパントとなるＰＳＳ）を水に溶解した有機化合物含有液をサブピクセル電極２０ａに塗布する。塗布方法としては、インクジェット法（液滴吐出法）、その他の印刷方法を用いても良いし、ディップコート法、スピンコート法といったコーティング法を用いても良い。サブピクセル電極２０ａごとに独立して正孔注入層２０ｅを成膜するためには、インクジェット法等の印刷方法が好ましい。 First, the transistor array panel 50 is cleaned. Next, the surface of the subpixel electrode 20a is made lyophilic with respect to the organic compound-containing liquid used for forming the organic EL layer 20b. For example, when a hydrophilic solvent is used for the organic compound-containing liquid, it is hydrophilized by performing oxygen plasma treatment, UV ozone treatment, or the like.
Next, a hole injection material that is soluble in a hydrophilic solvent and hardly soluble or insoluble in a hydrophobic solvent (for example, PEDOT as a conductive polymer and PSS as a dopant) in water. The dissolved organic compound-containing liquid is applied to the subpixel electrode 20a. As an application method, an inkjet method (droplet discharge method) or other printing methods may be used, or a coating method such as a dip coating method or a spin coating method may be used. In order to form the hole injection layer 20e independently for each subpixel electrode 20a, a printing method such as an inkjet method is preferable.

このように湿式塗布法により正孔注入層２０ｅを形成した場合、厚膜の隔壁６が設けられているから、隣り合うサブピクセル電極２０ａに塗布された有機化合物含有液が隔壁６を越えて混ざり合わない。そのため、サブピクセル電極２０ａごとに独立して正孔注入層２０ｅを形成することができる。 When the hole injection layer 20e is formed by the wet coating method as described above, since the thick partition wall 6 is provided, the organic compound-containing liquid applied to the adjacent subpixel electrode 20a is mixed beyond the partition wall 6. Do not fit. Therefore, the hole injection layer 20e can be formed independently for each subpixel electrode 20a.

正孔注入層２０ｅを形成した後、正孔注入層２０ｅを大気に曝露した状態で、ホットプレートを用いてトランジスタアレイパネル５０を１６０〜２００℃の温度で乾燥させ、残留溶媒の除去を行う。 After forming the hole injection layer 20e, the transistor array panel 50 is dried at a temperature of 160 to 200 ° C. using a hot plate in a state where the hole injection layer 20e is exposed to the atmosphere, and the residual solvent is removed.

次に、発光色が赤、緑、青の共役ポリマー発光材料をそれぞれ疎水性の有機溶剤（例えば、テトラリン、テトラメチルベンゼン、メシチレン）に溶かし、赤、緑、青それぞれの有機化合物含有液を準備する。そして、赤のサブピクセルの正孔注入層２０ｅ上には赤の有機化合物含有液を塗布し、緑のサブピクセルの正孔注入層２０ｅ上には緑の有機化合物含有液を塗布し、青のサブピクセルの正孔注入層２０ｅ上には青の有機化合物含有液を塗布する。これにより、正孔注入層２０ｅ上に発光層２０ｆを成膜する。塗布方法としてはインクジェット法（液滴吐出法）、その他の印刷方法を用いて、色ごとに塗り分けを行う。 Next, red, green, and blue conjugated polymer light-emitting materials are dissolved in hydrophobic organic solvents (eg, tetralin, tetramethylbenzene, mesitylene) to prepare red, green, and blue organic compound-containing liquids. To do. A red organic compound-containing liquid is applied on the hole injection layer 20e of the red subpixel, and a green organic compound-containing liquid is applied on the hole injection layer 20e of the green subpixel. A blue organic compound-containing liquid is applied on the hole injection layer 20e of the subpixel. Thereby, the light emitting layer 20f is formed on the hole injection layer 20e. As an application method, an ink-jet method (droplet discharge method) or other printing method is used, and coating is performed for each color.

このように湿式塗布法により正孔注入層２０ｅ及び発光層２０ｆを形成した場合、厚膜の隔壁６が設けられているから、隣り合うサブピクセルに塗布された有機化合物含有液が隔壁６を越えて混ざり合わない。そのため、サブピクセルごとに独立して発光層２０ｆを形成することができる。 When the hole injection layer 20e and the light emitting layer 20f are formed by the wet coating method as described above, the thick partition walls 6 are provided, so that the organic compound-containing liquid applied to the adjacent subpixels exceeds the partition walls 6. And do not mix. Therefore, the light emitting layer 20f can be formed independently for each subpixel.

次に、不活性ガス雰囲気（例えば、窒素ガス雰囲気）下でホットプレートによってトランジスタアレイパネル５０を乾燥させ、残留溶媒の除去を行う。なお、真空中でシーズヒータによる乾燥を行っても良い。 Next, the transistor array panel 50 is dried by a hot plate under an inert gas atmosphere (for example, a nitrogen gas atmosphere), and the residual solvent is removed. In addition, you may dry with a sheathed heater in a vacuum.

次に、気相成長法により電子注入層２０ｃを成膜する。具体的には、真空蒸着法によってＣａ又はＢａの薄膜を成膜する。次に、気相成長法により対向電極２０ｄを電子注入層２０ｃ、保護絶縁膜３２、隔壁６及び遮光層８の上部に成膜する。
以上により、トランジスタアレイパネル５０上に有機ＥＬ素子２０が形成される。 Next, the electron injection layer 20c is formed by vapor deposition. Specifically, a thin film of Ca or Ba is formed by vacuum deposition. Next, the counter electrode 20d is formed on the electron injection layer 20c, the protective insulating film 32, the partition wall 6 and the light shielding layer 8 by vapor deposition.
Thus, the organic EL element 20 is formed on the transistor array panel 50.

最後に、例えば、エポキシ樹脂、アクリル樹脂等の熱硬化性樹脂、熱可塑性樹脂又は光硬化性樹脂等を対向電極２０ｄの上部に塗布し、硬化させて封止層を形成する。
以上により、ＥＬディスプレイパネル１０が完成する。 Finally, for example, a thermosetting resin such as an epoxy resin or an acrylic resin, a thermoplastic resin, a photocurable resin, or the like is applied to the upper portion of the counter electrode 20d and cured to form a sealing layer.
Thus, the EL display panel 10 is completed.

本実施形態によれば、保護絶縁膜３２を介してトランジスタ２１，２２の上部に遮光層８が設けられているため、有機ＥＬ素子２０から保護絶縁膜３２に入射した光や、さらに隔壁６を通過して対向電極２０ｄとの界面で反射された光が遮光層８により吸収されるため、トランジスタ２１，２２に到達することを防止することができる。 According to the present embodiment, since the light shielding layer 8 is provided above the transistors 21 and 22 via the protective insulating film 32, the light incident on the protective insulating film 32 from the organic EL element 20 and further the partition 6 Since the light that passes through and is reflected at the interface with the counter electrode 20d is absorbed by the light shielding layer 8, it can be prevented from reaching the transistors 21 and 22.

なお、本発明は、上記実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行ってもよい。 The present invention is not limited to the above embodiment, and various improvements and design changes may be made without departing from the spirit of the present invention.

例えば、プリンタヘッドの露光装置にも応用することができる。 For example, the present invention can also be applied to a printer head exposure apparatus.

＜変形例１＞
例えば、図１４に示すように、絶縁性を有し、かつ、有機ＥＬ素子２０から放出される光を吸収または反射する材料からなる遮光層１１をトランジスタ２１，２２を覆うように設けてもよい。遮光層１１としては、例えばネガ型の感光性樹脂の中にカーボンブラックやチタンブラックなどの黒色顔料を分散させた汎用型樹脂ＢＭを用いることができる。この場合、上記のトランジスタアレイパネル５０の製造工程において、サブピクセル電極２０ａ及びキャパシタ２７の他方の電極２７ｂを形成した後、遮光層１１を形成してから、保護絶縁膜３２を形成する。
図１４の場合においても、有機ＥＬ素子２０から放射された光が遮光層１１で吸収または反射されるため、トランジスタ２１，２２に到達することを防止することができる。 <Modification 1>
For example, as shown in FIG. 14, a light shielding layer 11 made of a material having an insulating property and absorbing or reflecting light emitted from the organic EL element 20 may be provided so as to cover the transistors 21 and 22. . As the light shielding layer 11, for example, a general-purpose resin BM in which a black pigment such as carbon black or titanium black is dispersed in a negative photosensitive resin can be used. In this case, in the manufacturing process of the transistor array panel 50, after forming the subpixel electrode 20a and the other electrode 27b of the capacitor 27, the light shielding layer 11 is formed, and then the protective insulating film 32 is formed.
Also in the case of FIG. 14, since the light emitted from the organic EL element 20 is absorbed or reflected by the light shielding layer 11, it can be prevented from reaching the transistors 21 and 22.

＜変形例２＞
あるいは、図１５に示すように、基板２の上面であって、トランジスタ２１，２２が形成される部分に、絶縁性を有し、かつ、有機ＥＬ素子２０から放出される光を吸収または反射する材料からなる遮光層１２を設けてもよい。遮光層１２としては、例えばネガ型の感光性樹脂の中にカーボンブラックやチタンブラックなどの黒色顔料を分散させた汎用型樹脂ＢＭを用いることができる。この場合、上記のトランジスタアレイパネル５０の製造工程において、絶縁基板２の上面に遮光層１２を形成してた後、ゲート金属３５を成膜し、パターニングする。
図１５の場合においても、有機ＥＬ素子２０から放射され絶縁基板２の内部で反射された光が遮光層１２で吸収または反射されるため、トランジスタ２１，２２に到達することを防止することができる。 <Modification 2>
Alternatively, as shown in FIG. 15, the upper surface of the substrate 2 where the transistors 21 and 22 are formed is insulative and absorbs or reflects light emitted from the organic EL element 20. A light shielding layer 12 made of a material may be provided. As the light shielding layer 12, for example, a general-purpose resin BM in which a black pigment such as carbon black or titanium black is dispersed in a negative photosensitive resin can be used. In this case, in the manufacturing process of the transistor array panel 50 described above, after the light shielding layer 12 is formed on the upper surface of the insulating substrate 2, the gate metal 35 is formed and patterned.
Also in the case of FIG. 15, the light emitted from the organic EL element 20 and reflected inside the insulating substrate 2 is absorbed or reflected by the light shielding layer 12, so that it can be prevented from reaching the transistors 21 and 22. .

＜変形例３＞
あるいは、図１６に示すように、ゲート金属３５をパターニングすることで、ゲート電極２１Ｇ，２２Ｇや信号線２４の近傍に、ゲート電極２１Ｇ，２２Ｇや信号線２４とは絶縁された遮光層１３を形成してもよい。図１６の場合においても、有機ＥＬ素子２０から放射され絶縁基板２の内部で反射された光が遮光層１３で吸収または反射されるため、トランジスタ２１，２２に到達することを防止することができる。 <Modification 3>
Alternatively, as shown in FIG. 16, the light shielding layer 13 insulated from the gate electrodes 21G, 22G and the signal line 24 is formed in the vicinity of the gate electrodes 21G and 22G and the signal line 24 by patterning the gate metal 35. May be. Also in the case of FIG. 16, since the light emitted from the organic EL element 20 and reflected inside the insulating substrate 2 is absorbed or reflected by the light shielding layer 13 , it can be prevented from reaching the transistors 21 and 22. .

なお、本発明は、上記実施の形態と変形例２，３のいずれか１つとの組み合わせ、または変形例１と変形例２，３のいずれか１つとの組み合わせにより、有機ＥＬ素子２０から放射された光が遮光層１１で吸収または反射され、トランジスタ２１、２２に到達することを防止できるとともに、絶縁基板２の内部で反射された光も遮光層１２で吸収または反射されることでトランジスタ２１、２２に到達することを防止することができるという、二重の効果を得ることができる。 The present invention is any one of a combination of Modification 2, 3 and the above-described embodiment or by any one of a combination of modification 1 and modification 2, 3, is emitted from the organic EL element 20 The light that has been absorbed or reflected by the light-shielding layer 11 can be prevented from reaching the transistors 21 and 22, and the light reflected inside the insulating substrate 2 can also be absorbed or reflected by the light-shielding layer 12, thereby It is possible to obtain a double effect that it is possible to prevent reaching 22.

本発明の実施形態に係るＥＬディスプレイパネル１０における１つのサブピクセルの回路図である。1 is a circuit diagram of one subpixel in an EL display panel 10 according to an embodiment of the present invention. ＥＬディスプレイパネル１０の１つのサブピクセルの平面図である。3 is a plan view of one subpixel of the EL display panel 10. FIG. 図２のIII−III矢視断面図である。FIG. 3 is a cross-sectional view taken along the line III-III in FIG. 2. （ａ）は図３と同じ断面における、（ｂ）はコンタクトホール２８ａにおける、ＥＬディスプレイパネル１０を製造する製造工程について説明するための断面図である。(A) is the same cross section as FIG. 3, (b) is sectional drawing for demonstrating the manufacturing process which manufactures the EL display panel 10 in the contact hole 28a. （ａ）は図３と同じ断面における、（ｂ）はコンタクトホール２８ａにおける、ＥＬディスプレイパネル１０を製造する製造工程について説明するための断面図である。(A) is the same cross section as FIG. 3, (b) is sectional drawing for demonstrating the manufacturing process which manufactures the EL display panel 10 in the contact hole 28a. （ａ）は図３と同じ断面における、（ｂ）はコンタクトホール２８ａにおける、ＥＬディスプレイパネル１０を製造する製造工程について説明するための断面図である。(A) is the same cross section as FIG. 3, (b) is sectional drawing for demonstrating the manufacturing process which manufactures the EL display panel 10 in the contact hole 28a. （ａ）は図３と同じ断面における、（ｂ）はコンタクトホール２８ａにおける、ＥＬディスプレイパネル１０を製造する製造工程について説明するための断面図である。(A) is the same cross section as FIG. 3, (b) is sectional drawing for demonstrating the manufacturing process which manufactures the EL display panel 10 in the contact hole 28a. （ａ）は図３と同じ断面における、（ｂ）はコンタクトホール２８ａにおける、ＥＬディスプレイパネル１０を製造する製造工程について説明するための断面図である。(A) is the same cross section as FIG. 3, (b) is sectional drawing for demonstrating the manufacturing process which manufactures the EL display panel 10 in the contact hole 28a. （ａ）は図３と同じ断面における、（ｂ）はコンタクトホール２８ａにおける、ＥＬディスプレイパネル１０を製造する製造工程について説明するための断面図である。(A) is the same cross section as FIG. 3, (b) is sectional drawing for demonstrating the manufacturing process which manufactures the EL display panel 10 in the contact hole 28a. （ａ）は図３と同じ断面における、（ｂ）はコンタクトホール２８ａにおける、ＥＬディスプレイパネル１０を製造する製造工程について説明するための断面図である。(A) is the same cross section as FIG. 3, (b) is sectional drawing for demonstrating the manufacturing process which manufactures the EL display panel 10 in the contact hole 28a. （ａ）は図３と同じ断面における、（ｂ）はコンタクトホール２８ａにおける、ＥＬディスプレイパネル１０を製造する製造工程について説明するための断面図である。(A) is the same cross section as FIG. 3, (b) is sectional drawing for demonstrating the manufacturing process which manufactures the EL display panel 10 in the contact hole 28a. （ａ）は図３と同じ断面における、（ｂ）はコンタクトホール２８ａにおける、ＥＬディスプレイパネル１０を製造する製造工程について説明するための断面図である。(A) is the same cross section as FIG. 3, (b) is sectional drawing for demonstrating the manufacturing process which manufactures the EL display panel 10 in the contact hole 28a. （ａ）は図３と同じ断面における、（ｂ）はコンタクトホール２８ａにおける、ＥＬディスプレイパネル１０を製造する製造工程について説明するための断面図である。(A) is the same cross section as FIG. 3, (b) is sectional drawing for demonstrating the manufacturing process which manufactures the EL display panel 10 in the contact hole 28a. 本発明の第１の変形例に係るＥＬディスプレイパネル１０を示す断面図である。It is sectional drawing which shows EL display panel 10 which concerns on the 1st modification of this invention. 本発明の第２の変形例に係るＥＬディスプレイパネル１０を示す断面図である。It is sectional drawing which shows EL display panel 10 which concerns on the 2nd modification of this invention. 本発明の第３の変形例に係るＥＬディスプレイパネル１０を示す断面図である。It is sectional drawing which shows EL display panel 10 which concerns on the 3rd modification of this invention. 従来のＥＬディスプレイパネル１１０を示す断面図である。It is sectional drawing which shows the conventional EL display panel 110.

Explanation of symbols

２基板
６隔壁
７封止層
８，１１，１２，１３遮光層
１０ＥＬディスプレイパネル
２０エレクトロルミネッセンス素子
２１，２２画素トランジスタ
２１Ｇ，２２Ｇゲート電極
２０ａ画素電極
３２保護絶縁膜
３３露出孔
２０ｂ有機化合物層
２０ｄ対向電極 2 Substrate 6 Partition 7 Sealing layer 8, 11, 12, 13 Light-shielding layer 10 EL display panel 20 Electroluminescence element 21, 22 Pixel transistor 21G, 22G Gate electrode 20a Pixel electrode 32 Protective insulating film 33 Exposed hole 20b Organic compound layer 20d Counter electrode

Claims

A transparent substrate,
A pixel electrode provided on one surface of the substrate;
A gate electrode formed in the same layer by the same metal layer on the one surface of the substrate; a first light-shielding layer formed away from the gate electrode; and the gate electrode formed on the one surface of the substrate. A gate insulating film covering the gate insulating film and a semiconductor film formed on the gate insulating film, and connected to the pixel electrode , wherein the first light shielding layer is provided at a position facing at least the semiconductor film A pixel transistor;
An organic compound layer including a light emitting layer formed on the pixel electrode;
A counter electrode formed on the organic compound layer;
A protective insulating film covering the pixel transistor;
A second light shielding layer provided in a region corresponding to the pixel transistor on the protective insulating film;
A partition wall provided on the protective insulating film and the second light shielding layer;
With
2. The electroluminescence panel according to claim 1, wherein the second light shielding film includes a material that absorbs part of light emitted from the light emitting layer incident on a surface of the light shielding film on the pixel transistor side.

The pixel transistor includes a semiconductor film, a gate electrode, a source electrode, and a drain electrode, and a width of the semiconductor film in a direction in which the source electrode and the drain electrode are arranged is longer than a width of the gate electrode, 2. The electroluminescence panel according to claim 1, wherein a width of the light shielding layer in a direction in which the drain electrodes are arranged is longer than a width of the gate electrode.

The electroluminescent panel according to claim 1, wherein the light shielding layer includes a resin material in which a black pigment is dispersed.

The electroluminescence panel according to claim 1, wherein the light shielding layer is insulative.

An electroluminescence panel comprising a substrate having a pixel electrode, a counter electrode, an organic compound layer including a light emitting layer interposed between the pixel electrode and the counter electrode, and a pixel transistor connected to the pixel electrode A manufacturing method of
A gate electrode of the pixel transistor and a first light shielding layer spaced from the gate electrode are formed on the same surface of the substrate by the same metal layer,
Forming a gate insulating film of the pixel transistor covering the gate electrode on the one surface of the substrate;
Forming a semiconductor film of the pixel transistor on the gate insulating film;
Forming a protective insulating film covering the pixel transistor on the one surface of the substrate;
Forming a second light-shielding layer so that a part of the light emitted from the light-emitting layer is incident on the surface on the pixel transistor side in a region corresponding to the pixel transistor on the protective insulating film;
Forming partition walls on the protective insulating film and the second light shielding layer;
Forming the first light shielding layer at a position facing at least the semiconductor film;
The method of manufacturing an electroluminescence panel, wherein the second light shielding film is formed of a material that absorbs the incident light.