JP5286809B2 - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuit Download PDFInfo
- Publication number
- JP5286809B2 JP5286809B2 JP2008025286A JP2008025286A JP5286809B2 JP 5286809 B2 JP5286809 B2 JP 5286809B2 JP 2008025286 A JP2008025286 A JP 2008025286A JP 2008025286 A JP2008025286 A JP 2008025286A JP 5286809 B2 JP5286809 B2 JP 5286809B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- circuit
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
- H01M10/46—Accumulators structurally combined with charging apparatus
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Secondary Cells (AREA)
- Protection Of Static Devices (AREA)
Description
本発明は、半導体集積回路に関し、半導体チップが単体でパッケージに収納されるか、又は、半導体チップが周辺に接続される電子部品と共に基板に実装され絶縁材でモールドされる半導体集積回路に関する。 The present invention relates to a semiconductor integrated circuit, and more particularly to a semiconductor integrated circuit in which a semiconductor chip is housed in a single package or mounted on a substrate together with electronic components connected to the periphery and molded with an insulating material.
近年、二次電池としてリチウムイオン電池がデジタルカメラなど携帯機器に搭載されている。リチウムイオン電池は過充電及び過放電に弱いため、過充電及び過放電の保護回路を備えた電池パックの形態で使用される。 In recent years, lithium ion batteries as secondary batteries have been mounted on portable devices such as digital cameras. Lithium ion batteries are vulnerable to overcharge and overdischarge, and are therefore used in the form of a battery pack having an overcharge and overdischarge protection circuit.
図4に、従来の保護回路を用いた電池パックの一例の回路構成図を示す。同図中、リチウムイオン電池10の正極、負極それぞれは電池パックの外部端子B+,B−に接続されている。端子B+,B−間には抵抗R1とコンデンサC1の直列回路が接続されている。端子B+は電池パックの外部端子P+に接続され、端子B−は、電流遮断用のnチャネルMOS(金属酸化膜半導体)FET(電界効果トランジスタ)であるトランジスタM1,M2を介して電池パックの外部端子P−に接続されている。
FIG. 4 shows a circuit configuration diagram of an example of a battery pack using a conventional protection circuit. In the figure, the positive electrode and the negative electrode of the
また、端子P−,P−間にはコンデンサC2が接続され、端子B−,P−間にはコンデンサC3が接続されている。端子P+,P−間には負荷又は充電器が接続される。 A capacitor C2 is connected between the terminals P- and P-, and a capacitor C3 is connected between the terminals B- and P-. A load or a charger is connected between the terminals P + and P−.
トランジスタM1,M2はドレインを共通接続され、トランジスタM1のソースは端子B−を介してリチウムイオン電池10の負極に接続され、トランジスタM2のソースは端子P−に接続されている。トランジスタM1,M2それぞれのゲートは保護回路11の端子11d,11eに接続されている。
The transistors M1 and M2 have drains connected in common, the source of the transistor M1 is connected to the negative electrode of the
保護回路11は、単体でパッケージに収納された半導体集積回路であり、過充電検出回路、過放電検出回路、過電流検出回路を内蔵している。また、保護回路11はリチウムイオン電池10の正極から抵抗R1を通して端子11aに電源VDDを供給されると共に、リチウムイオン電池10の負極から端子11bに電源VSSを供給されて動作し、過電流検出用の端子11cは抵抗R2を介して端子P−に接続されている。
The protection circuit 11 is a semiconductor integrated circuit housed in a package as a single unit, and includes an overcharge detection circuit, an overdischarge detection circuit, and an overcurrent detection circuit. In addition, the protection circuit 11 operates by being supplied with the power VDD from the positive electrode of the
なお、抵抗R2は端子P+,P−間に、充電器が極性を逆にして誤接続された場合、又は、保護回路11の定格電圧を超える電圧の充電器が接続された場合の電流制限を行うために設けられている。 The resistor R2 limits the current when the charger is incorrectly connected between the terminals P + and P−, or when a charger having a voltage exceeding the rated voltage of the protection circuit 11 is connected. Provided to do.
保護回路11は、通常の充電時又は放電時に端子11d,11eを共にハイレベルとしてトランジスタM1,M2を導通する。また、過放電検出回路或いは過電流検出回路で過放電或いは過電流を検出したとき端子11dの出力をローレベルとしてトランジスタM1を遮断し、過充電検出回路で過充電を検出したとき11eの出力をローレベルとしてトランジスタM2を遮断する。
The protection circuit 11 conducts the transistors M1 and M2 by setting both the
なお、特許文献1には、充放電時の電流経路を遮断するスイッチング素子に熱結合されたPTCサーミスタを持つ電池パックが記載されている。
このように、従来の保護回路11は、抵抗R2を外付けにしているため、電子部品の点数が多くなり、装置全体の製造コストが高くなり、また、実装面積が大きくなるという問題があった。 As described above, since the conventional protection circuit 11 has the resistor R2 externally provided, there are problems that the number of electronic components increases, the manufacturing cost of the entire apparatus increases, and the mounting area increases. .
本発明は、上記の点に鑑みなされたもので、電子部品の点数を減少することができ、装置全体の製造コスト及び実装面積を低減できる半導体集積回路を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor integrated circuit that can reduce the number of electronic components and can reduce the manufacturing cost and mounting area of the entire device.
本発明の一実施態様では、半導体チップが単体でパッケージに収納されるパッケージ型か、又は、半導体チップが周辺に接続される電子部品と共に基板に実装され絶縁材でモールドされるチップオンボード型の半導体集積回路であって、
前記半導体チップの外部端子に一端を接続され他端に静電保護用のダイオード(D1)が接続されて前記半導体チップ内に設けられた電流制限用の抵抗(R10)と、
前記電流制限用の抵抗(R10)の両端間に並列に接続されて前記半導体チップ内に設けられたヒューズ(FS)とを有し、
当該半導体集積回路が前記パッケージ型か前記チップオンボード型かに応じて前記ヒューズの切断の有無が決定される。
In one embodiment of the present invention, a package type in which a semiconductor chip is housed in a single package, or a chip-on-board type in which a semiconductor chip is mounted on a substrate together with electronic components connected to the periphery and molded with an insulating material . a semiconductor integrated circuit,
A current limiting resistor (R10) provided in the semiconductor chip with one end connected to the external terminal of the semiconductor chip and the other end connected with a diode (D1) for electrostatic protection;
Have a both ends fuse provided in the semiconductor chip are connected in parallel between the resistor (R10) for the current limiting (FS),
Whether or not the fuse is cut is determined depending on whether the semiconductor integrated circuit is the package type or the chip-on-board type .
好ましくは、前記半導体チップが単体でパッケージに収納されるパッケージ型の場合、前記ヒューズ(FS)は切断せず、前記外部端子に電流制限用の外付け抵抗(R2)を接続する。 Preferably, in the case of a package type in which the semiconductor chip is housed in a single package, the fuse (FS) is not cut and a current limiting external resistor (R2) is connected to the external terminal.
好ましくは、前記半導体チップが周辺に接続される電子部品と共に基板に実装され絶縁材でモールドされるチップオンボード型の場合、前記ヒューズ(FS)を切断して、前記外部端子に電流制限用の外付け抵抗を接続しない。 Preferably, in the case of a chip-on-board type in which the semiconductor chip is mounted on a substrate together with electronic components connected to the periphery and molded with an insulating material, the fuse (FS) is cut and current limiting is applied to the external terminal. Do not connect an external resistor.
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。 Note that the reference numerals in the parentheses are given for ease of understanding, are merely examples, and are not limited to the illustrated modes.
本発明によれば、電子部品の点数を減少することができ、装置全体の製造コスト及び実装面積を低減できる。 According to the present invention, the number of electronic components can be reduced, and the manufacturing cost and mounting area of the entire apparatus can be reduced.
以下、図面に基づいて本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<パッケージ型>
図1は、本発明の半導体集積回路を用いた電池パックの一実施形態の回路構成図を示す。同図中、図4と同一部分には同一符号を付す。
<Package type>
FIG. 1 shows a circuit configuration diagram of an embodiment of a battery pack using a semiconductor integrated circuit of the present invention. In the figure, the same parts as those in FIG.
図1において、リチウムイオン電池20の正極、負極それぞれは電池パックの外部端子B+,B−に接続されている。端子B+,B−間には抵抗R1とコンデンサC1の直列回路が接続されている。端子B+は電池パックの外部端子P+に接続され、端子B−は、電流遮断用のnチャネルMOSFETであるトランジスタM1,M2を介して電池パックの外部端子P−に接続されている。トランジスタM1,M2それぞれのゲートは保護回路21Aの端子21d,21eに接続されている。
In FIG. 1, a positive electrode and a negative electrode of a lithium ion battery 20 are connected to external terminals B + and B− of the battery pack. A series circuit of a resistor R1 and a capacitor C1 is connected between the terminals B + and B−. The terminal B + is connected to the external terminal P + of the battery pack, and the terminal B− is connected to the external terminal P− of the battery pack through transistors M1 and M2 which are n-channel MOSFETs for interrupting current. The gates of the transistors M1 and M2 are connected to the
また、端子P−,P−間にはコンデンサC2が接続され、端子B−,P−間にはコンデンサC3が接続されている。端子P+,P−間には負荷又は充電器が接続される。 A capacitor C2 is connected between the terminals P- and P-, and a capacitor C3 is connected between the terminals B- and P-. A load or a charger is connected between the terminals P + and P−.
トランジスタM1,M2はドレインを共通接続され、トランジスタM1のソースは端子B−を介してリチウムイオン電池20の負極に接続され、トランジスタM2のソースは端子P−に接続されている。 The transistors M1 and M2 have drains connected in common, the source of the transistor M1 is connected to the negative electrode of the lithium ion battery 20 via the terminal B-, and the source of the transistor M2 is connected to the terminal P-.
保護回路21Aは、半導体チップ単体でパッケージに収納された半導体集積回路であり、過充電検出回路、過放電検出回路、過電流検出回路を内蔵すると共に、抵抗R10、ヒューズFS及びダイオードD1が設けられている。
The
保護回路21Aの過電流検出用の端子21cには電流制限用の抵抗R10の一端が接続され、抵抗R10の他端が上記過電流検出回路に接続されている。また、抵抗R10と並列にヒューズFSが接続され、抵抗R10の過電流検出回路に接続された他端には静電保護用のダイオードD1のカソードが接続され、ダイオードD1のアノードは接地されている。ヒューズFSが切断されていないときは、抵抗R10の両端間はヒューズFSにより短絡されている。
One end of a current limiting resistor R10 is connected to the
なお、従来、静電保護用のダイオードD1は端子21cにカソードを接続されていたのであるが、電流制限用の抵抗R10を保護回路21Aに内蔵したために、抵抗R10の端子21cに接続された一端とは逆に抵抗R10の他端にカソードを接続されており、ヒューズFSが切断されていないときは、ダイオードD1のカソードはヒューズFSを介して端子21cに接続されることになる。
Conventionally, the electrostatic protection diode D1 has a cathode connected to the
また、保護回路21Aはリチウムイオン電池20の正極から抵抗R1を通して端子21aに電源VDDを供給されると共に、リチウムイオン電池20の負極から端子21bに電源VSSを供給されて動作し、過電流検出用の端子21cは電流制限用の外付け抵抗R2(R2=R10)を介して端子P−に接続されている。
The
なお、抵抗R2は端子P+,P−間に、充電器が極性を逆にして誤接続された場合、又は、保護回路21Aの定格電圧を超える電圧の充電器が接続された場合の電流制限用であり、保護回路21Aに内蔵された抵抗R10がヒューズFSにより短絡されているために設けられている。
The resistor R2 is used for current limiting when the charger is erroneously connected between the terminals P + and P-, or when a charger having a voltage exceeding the rated voltage of the
保護回路21Aは、通常の充電時又は放電時に端子21d,21eを共にハイレベルとしてトランジスタM1,M2を導通する。また、過放電検出回路或いは過電流検出回路で過放電或いは過電流を検出したとき端子21dの出力をローレベルとしてトランジスタM1を遮断し、過充電検出回路で過充電を検出したとき21eの出力をローレベルとしてトランジスタM2を遮断する。
The
<COB型>
図2は、本発明の半導体集積回路を用いた電池パックの一実施形態の変形例の回路構成図を示す。同図中、図1と同一部分には同一符号を付す。
<COB type>
FIG. 2 shows a circuit configuration diagram of a modification of the embodiment of the battery pack using the semiconductor integrated circuit of the present invention. In the figure, the same parts as those in FIG.
図2において、リチウムイオン電池20の正極、負極それぞれは電池パックの外部端子B+,B−に接続されている。端子B+,B−間には抵抗R1とコンデンサC1の直列回路が接続されている。端子B+は電池パックの外部端子P+に接続され、端子B−は、電流遮断用のnチャネルMOSFETであるトランジスタM1,M2を介して電池パックの外部端子P−に接続されている。 In FIG. 2, the positive electrode and the negative electrode of the lithium ion battery 20 are connected to the external terminals B + and B− of the battery pack. A series circuit of a resistor R1 and a capacitor C1 is connected between the terminals B + and B−. The terminal B + is connected to the external terminal P + of the battery pack, and the terminal B− is connected to the external terminal P− of the battery pack through transistors M1 and M2 which are n-channel MOSFETs for interrupting current.
また、端子P−,P−間にはコンデンサC2が接続され、端子B−,P−間にはコンデンサC3が接続されている。端子P+,P−間には負荷又は充電器が接続される。 A capacitor C2 is connected between the terminals P- and P-, and a capacitor C3 is connected between the terminals B- and P-. A load or a charger is connected between the terminals P + and P−.
トランジスタM1,M2はドレインを共通接続され、トランジスタM1のソースは端子B−を介してリチウムイオン電池20の負極に接続され、トランジスタM2のソースは端子P−に接続されている。トランジスタM1,M2それぞれのゲートは保護回路21Bの端子21d,21eに接続されている。
The transistors M1 and M2 have drains connected in common, the source of the transistor M1 is connected to the negative electrode of the lithium ion battery 20 via the terminal B-, and the source of the transistor M2 is connected to the terminal P-. The gates of the transistors M1 and M2 are connected to the
保護回路21Bは、半導体チップであり、過充電検出回路、過放電検出回路、過電流検出回路を内蔵すると共に、抵抗R10、ヒューズFS及びダイオードD1が設けられている。保護回路21Bはパッケージに収納されていないだけで、保護回路21Aと同一構成である。
The
保護回路21Bの過電流検出用の端子21cには電流制限用の抵抗R10の一端が接続され、抵抗R10の他端が上記過電流検出回路に接続されている。また、抵抗R10と並列に接続されたヒューズFSは切断され、抵抗R10の過電流検出回路に接続された他端には静電保護用のダイオードD1のカソードが接続され、ダイオードD1のアノードは接地されている。
One end of a current limiting resistor R10 is connected to the
また、保護回路21Bはリチウムイオン電池20の正極から抵抗R1を通して端子21aに電源VDDを供給されると共に、リチウムイオン電池20の負極から端子21bに電源VSSを供給されて動作し、過電流検出用の端子21cは直接端子P−に接続されている。
The
保護回路21Bの半導体チップはパッケージしない裸の状態で、周辺に接続される電子部品である抵抗R1,コンデンサC1,C2,C3,トランジスタM1,M2と共に基板に実装され、絶縁材でモールドされて、COB(Chip On Board)型の回路とされている。
The semiconductor chip of the
ヒューズFSが切断されると、静電保護用のダイオードD1は端子21cから切り離されるためにダイオードD1による端子21cの静電保護は行われないが、保護回路21Bの半導体集積回路チップを抵抗R1,コンデンサC1,C2,C3,トランジスタM1,M2と共に基板に実装してモールドしたCOB型の回路では、端子21cが外部から見えないため端子21cに静電気が入来することがほとんどなく、また、端子21cはトランジスタM2によって静電気から保護される。
When the fuse FS is cut, the electrostatic protection diode D1 is disconnected from the terminal 21c, so that the electrostatic protection of the terminal 21c by the diode D1 is not performed, but the semiconductor integrated circuit chip of the
保護回路21Bは、通常の充電時又は放電時に端子21d,21eを共にハイレベルとしてトランジスタM1,M2を導通する。また、過放電検出回路或いは過電流検出回路で過放電或いは過電流を検出したとき端子21dの出力をローレベルとしてトランジスタM1を遮断し、過充電検出回路で過充電を検出したとき21eの出力をローレベルとしてトランジスタM2を遮断する。
The
このように、半導体集積回路をCOB型とする場合には、ヒューズFSを切断することで、電流制限用の外付け抵抗R2を削除することができ、電子部品の点数を減少することで装置全体の製造コスト及び実装面積を低減できる。 As described above, when the semiconductor integrated circuit is a COB type, by cutting the fuse FS, the current limiting external resistor R2 can be eliminated, and by reducing the number of electronic components, the entire apparatus is reduced. The manufacturing cost and mounting area can be reduced.
<充電保護回路>
図3は、本発明の半導体集積回路を用いた充電保護回路の一実施形態の回路構成図を示す。同図中、充電される側のリチウムイオン電池31,32,33,34は直列接続され、リチウムイオン電池31の正極はpチャネルMOSFETであるトランジスタM11,M12を介して充電保護回路35の外部端子P+に接続され、リチウムイオン電池34の負極は充電保護回路の外部端子P−に接続されている。
<Charge protection circuit>
FIG. 3 shows a circuit configuration diagram of an embodiment of a charge protection circuit using the semiconductor integrated circuit of the present invention. In the figure, the charged
また、リチウムイオン電池31の正極は充電保護回路35の端子35aに接続され、リチウムイオン電池32の正極は抵抗R11を介して充電保護回路35の端子35bに接続され、リチウムイオン電池33の正極は抵抗R12を介して充電保護回路35の端子35cに接続され、リチウムイオン電池34の正極は抵抗R13を介して充電保護回路35の端子35dに接続されている。端子35a,35b間にはコンデンサC11が接続され、端子35b,35c間にはコンデンサC12が接続され、端子35c,35d間にはコンデンサC13が接続され、端子35d,外部端子P−間にはコンデンサC14が接続されている。
The positive electrode of the
トランジスタM11,M12はドレインを共通接続され、トランジスタM11のソースはリチウムイオン電池31の正極に接続され、トランジスタM12のソースは端子P+に接続されている。トランジスタM11,M12それぞれのゲートは充電保護回路35の端子35e,35fに接続されている。
The drains of the transistors M11 and M12 are connected in common, the source of the transistor M11 is connected to the positive electrode of the
充電保護回路35は、半導体チップであり、過充電検出回路、過放電検出回路、過電流検出回路を内蔵すると共に、抵抗R20、ヒューズF11及びダイオードD11が設けられている。
The
充電保護回路35の過電流検出用の端子35gには電流制限用の抵抗R20の一端が接続され、抵抗R20の他端が上記過電流検出回路に接続されている。また、抵抗R20と並列に接続されたヒューズF11は切断され、抵抗R20の過電流検出回路に接続された他端には静電保護用のダイオードD11のカソードが接続され、ダイオードD11のアノードは接地されている。なお、端子35gは充電保護回路の外部端子P−に接続されている。
One end of a current limiting resistor R20 is connected to the
また、充電保護回路35の端子35hは充電保護回路の外部端子CTLに接続され、端子35iは充電保護回路の外部端子VREGに接続され、端子35jは抵抗R15を介して充電保護回路の外部端子P−に接続され、端子35i,35j間にはコンデンサC16が接続され、端子VREG,P−間にはコンデンサC16が接続されている。
The terminal 35h of the
充電保護回路35の半導体集積回路チップはパッケージしない裸の状態で、周辺に接続される電子部品である抵抗R11〜R15,コンデンサC11〜C17,トランジスタM11,M12と共に基板に実装され、絶縁材でモールドされて、COB(Chip On Board)型の回路とされている。
The semiconductor integrated circuit chip of the
これに対し、充電保護回路35が半導体チップ単体でパッケージに収納された半導体集積回路の場合には、ヒューズF11は切断されず、端子35g,P+間に破線で示すように抵抗R21(R21=R20)が接続される。
On the other hand, when the
この実施形態においても、半導体集積回路をCOB型とする場合には、ヒューズFSを切断することで、電流制限用の外付け抵抗R21を削除することができ、電子部品の点数を減少することで装置全体の製造コスト及び実装面積を低減できる。 Also in this embodiment, when the semiconductor integrated circuit is a COB type, by cutting the fuse FS, the current limiting external resistor R21 can be eliminated, and the number of electronic components can be reduced. The manufacturing cost and mounting area of the entire apparatus can be reduced.
20,31〜34 リチウムイオン電池
21A,21B 保護回路
35 充電保護回路
C1〜C17 コンデンサ
R1〜R21 抵抗
M1〜M12 トランジスタ
20, 31-34
Claims (3)
前記半導体チップの外部端子に一端を接続され他端に静電保護用のダイオードが接続されて前記半導体チップ内に設けられた電流制限用の抵抗と、
前記電流制限用の抵抗の両端間に並列に接続されて前記半導体チップ内に設けられたヒューズとを有し、
当該半導体集積回路が前記パッケージ型か前記チップオンボード型かに応じて前記ヒューズの切断の有無が決定されることを特徴とする半導体集積回路。 A package type in which a semiconductor chip is housed in a single package, or a chip-on-board type semiconductor integrated circuit in which a semiconductor chip is mounted on a substrate together with electronic components connected to the periphery and molded with an insulating material,
One end connected to the external terminal of the semiconductor chip and the other end connected to a diode for electrostatic protection, and a current limiting resistor provided in the semiconductor chip,
The current is connected in parallel to across the resistor for limiting possess a fuse provided in the semiconductor chip,
Whether or not the fuse is cut is determined depending on whether the semiconductor integrated circuit is the package type or the chip-on-board type .
前記半導体チップが単体でパッケージに収納されるパッケージ型の場合、前記ヒューズは切断せず、前記外部端子に電流制限用の外付け抵抗を接続することを特徴とする半導体集積回路。 The semiconductor integrated circuit according to claim 1,
In the case of a package type in which the semiconductor chip is housed in a single package, the fuse is not cut, and an external resistor for current limiting is connected to the external terminal.
前記半導体チップが周辺に接続される電子部品と共に基板に実装され絶縁材でモールドされるチップオンボード型の場合、前記ヒューズを切断して、前記外部端子に電流制限用の外付け抵抗を接続しないことを特徴とする半導体集積回路。 The semiconductor integrated circuit according to claim 1,
In the case of a chip-on-board type in which the semiconductor chip is mounted on a substrate together with electronic components connected to the periphery and molded with an insulating material, the fuse is cut and no external current limiting resistor is connected to the external terminal A semiconductor integrated circuit.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008025286A JP5286809B2 (en) | 2008-02-05 | 2008-02-05 | Semiconductor integrated circuit |
KR1020080106281A KR101028784B1 (en) | 2008-02-05 | 2008-10-29 | Semiconductor integrated circuit |
CN200910005434XA CN101504943B (en) | 2008-02-05 | 2009-01-20 | Semiconductor integrated circuit |
TW098102880A TW200943663A (en) | 2008-02-05 | 2009-01-23 | A semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008025286A JP5286809B2 (en) | 2008-02-05 | 2008-02-05 | Semiconductor integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009189127A JP2009189127A (en) | 2009-08-20 |
JP5286809B2 true JP5286809B2 (en) | 2013-09-11 |
Family
ID=40977116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008025286A Active JP5286809B2 (en) | 2008-02-05 | 2008-02-05 | Semiconductor integrated circuit |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5286809B2 (en) |
KR (1) | KR101028784B1 (en) |
CN (1) | CN101504943B (en) |
TW (1) | TW200943663A (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102397624A (en) * | 2010-09-17 | 2012-04-04 | 鼎迈医疗科技(苏州)有限公司 | Implantable active electronic device with overcurrent protection circuit and electric stimulation system |
CN103378070B (en) * | 2012-04-16 | 2016-04-13 | 富士电机株式会社 | Semiconductor device |
CN103023005B (en) * | 2012-11-30 | 2015-02-04 | 无锡中星微电子有限公司 | Electrostatic protection circuit and battery protection circuit |
US9940986B2 (en) | 2015-12-16 | 2018-04-10 | Globalfoundries Inc. | Electrostatic discharge protection structures for eFuses |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2563783B2 (en) * | 1986-10-22 | 1996-12-18 | セイコーエプソン株式会社 | Static electricity protection circuit |
JPH09219521A (en) * | 1997-03-24 | 1997-08-19 | Seiko Epson Corp | Semiconductor device |
JP2001189428A (en) * | 1999-10-19 | 2001-07-10 | Citizen Watch Co Ltd | Protective circuit of semiconductor integrated circuit |
KR100450181B1 (en) * | 2002-04-15 | 2004-09-24 | 삼성에스디아이 주식회사 | A battery pack having a second protection circuit isolated spatially |
JP3958269B2 (en) * | 2003-09-09 | 2007-08-15 | 日本テキサス・インスツルメンツ株式会社 | Demodulator and data recording apparatus having the same |
JP4046106B2 (en) * | 2004-06-16 | 2008-02-13 | 株式会社村田製作所 | Battery pack protection circuit and battery pack |
JP2006073553A (en) * | 2004-08-31 | 2006-03-16 | Nec Electronics Corp | Fuse trimming circuit |
JP2007088192A (en) * | 2005-09-22 | 2007-04-05 | Sanyo Electric Co Ltd | Semiconductor device |
-
2008
- 2008-02-05 JP JP2008025286A patent/JP5286809B2/en active Active
- 2008-10-29 KR KR1020080106281A patent/KR101028784B1/en active IP Right Grant
-
2009
- 2009-01-20 CN CN200910005434XA patent/CN101504943B/en active Active
- 2009-01-23 TW TW098102880A patent/TW200943663A/en unknown
Also Published As
Publication number | Publication date |
---|---|
TW200943663A (en) | 2009-10-16 |
KR101028784B1 (en) | 2011-04-14 |
JP2009189127A (en) | 2009-08-20 |
KR20090086019A (en) | 2009-08-10 |
CN101504943B (en) | 2012-07-04 |
CN101504943A (en) | 2009-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107925255B (en) | Battery protection circuit module and battery pack including the same | |
CN107851991B (en) | Battery protecting circuit module and battery pack including it | |
WO2006038412A1 (en) | Protection circuit | |
JPH11215716A (en) | Battery managing apparatus, battery package, and electronic appliance | |
WO2010055785A1 (en) | Protection circuit and battery pack | |
JP2011254658A (en) | Battery protection module | |
KR101729730B1 (en) | Apparatus for protecting battery from overcurrent | |
JP2000152516A (en) | Battery pack temperature protecting circuit | |
EP3751693B1 (en) | Battery protective circuit and battery pack comprising same | |
JP5286809B2 (en) | Semiconductor integrated circuit | |
JP2008263776A (en) | Protective circuit | |
KR101305468B1 (en) | Battery protection circuits and one chip layout structure of battery protection circuits | |
KR101749248B1 (en) | Battery protection circuit package and battery pack including the same | |
KR101274227B1 (en) | Packaging layout structure of battery protection circuits | |
JP2006210026A (en) | Semiconductor device for monitoring lithium ion secondary battery | |
JP2009044824A (en) | Battery pack | |
JP2004006524A (en) | Cob module equipped with temperature sensor | |
KR101749247B1 (en) | Battery protection circuits, package of battery protection circuits module and pattery pack including the same | |
JP2009100605A (en) | Protection circuit and battery pack | |
KR101731415B1 (en) | Battery protection circuit module and battery pack including the same | |
KR101763070B1 (en) | Protection circuit apparatus for protecting battery | |
KR101170117B1 (en) | one chip structure of battery protection circuits | |
KR20160001109A (en) | Battery protection circuits module blocking overcurrent | |
KR20150008227A (en) | Battery protection circuit and IC system using single MOSFET | |
KR102220900B1 (en) | Battery Protection Circuit and Battery Pack Including The Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5286809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |