JP5280868B2 - Rf−ベースバンド受信機アーキテクチャ - Google Patents

Rf−ベースバンド受信機アーキテクチャ Download PDF

Info

Publication number
JP5280868B2
JP5280868B2 JP2008558597A JP2008558597A JP5280868B2 JP 5280868 B2 JP5280868 B2 JP 5280868B2 JP 2008558597 A JP2008558597 A JP 2008558597A JP 2008558597 A JP2008558597 A JP 2008558597A JP 5280868 B2 JP5280868 B2 JP 5280868B2
Authority
JP
Japan
Prior art keywords
signal
circuit
frequency
sampling
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008558597A
Other languages
English (en)
Other versions
JP2009529840A (ja
JP2009529840A5 (ja
Inventor
アンドリュー デブリーズ,クリストファー
ディックソン メイソン,ラルフ
ダグラス ベアーズ,ロナルド
Original Assignee
マイクロチップ テクノロジー,(バルバドス)ザ セカンド,インコーポレイティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロチップ テクノロジー,(バルバドス)ザ セカンド,インコーポレイティド filed Critical マイクロチップ テクノロジー,(バルバドス)ザ セカンド,インコーポレイティド
Publication of JP2009529840A publication Critical patent/JP2009529840A/ja
Publication of JP2009529840A5 publication Critical patent/JP2009529840A5/ja
Application granted granted Critical
Publication of JP5280868B2 publication Critical patent/JP5280868B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/26Circuits for superheterodyne receivers
    • H04B1/28Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Description

本発明は、無線通信送受信機の分野に関し、特に受信機のアナログアーキテクチャに関する。
無線オーディオ製品が一般化するに連れて、無線ヘッドフォンソリューションに対する必要が生じたが、ブルートゥース技術を使用するもののような現在の回路アーキテクチャは、電力消費量が大きすぎるためあまり成功していない。さらに、そうした技術の干渉管理は貧弱であり、実際の適用業務での性能は許容できないものになっている。
電波(無線)受信機のために一般的に使用されているアーキテクチャはスーパーへテロダイン受信機アーキテクチャと呼ばれるものである。この種の受信機は、アナログ搬送波(RF)周波数から中間周波数(IF)への少なくとも1回のダウンコンバートを実行するもので、ローカルシンセサイザ(すなわち、基準周波数シンセサイザ/位相同期ループ(PLL)回路)とミキサ回路を使用してベースバンド信号を得ている。固定および非固定両方のIFを使用するアーキテクチャが知られているが、不都合にも、前者に関して知られているアーキテクチャは少なくとも2つのシンセサイザ/PLL回路を使用する必要があり、後者に関するものは普通サブサンプリングを使用するのに適しておらず、それぞれチャネリングおよびエイリアシングという要因のため、IFの高いダイナミックレンジと第2のダウンコンバートを必要とする。既知のアーキテクチャのこうした要求は受信機全体の所用電力を増大する。
したがって、狭帯域選択能力および低電力消費量を提供する改良型受信機アーキテクチャに対する必要が存在している。
以下の図面を参照しつつ以下の詳細な説明を検討することによって本発明のよりよい理解が得られるだろう。なお、全図を通じて同一参照符号は同一の要素を表す。
特許請求対象の受信機アーキテクチャの諸態様は、無線周波数(RF)受信機回路と、RF信号をベースバンドにダウンコンバートする方法とを提供する。RF信号からIF信号へのRF−IF変換のために構成したRF−IF変換回路は、RF信号をバンドパスIF信号にダウンコンバートするためのミキサ回路を備える。局部発振器回路は、注入同期を行い、ミキサ回路に入力するためのRF−IF混合信号を発生するように構成し、この混合信号は、基準周波数の第1の事前選択した高調波(例えば9次)である周波数を有する。同調式IFフィルタ回路は、IFフィルタの(例えば中心周波数パラメータおよび/またはQパラメータ)をバンドパスIF信号の帯域に事前同調し、そのように同調した時、バンドパスIF信号をフィルタリングするように構成する。IF信号のIF−ベースバンド変換のために構成したIF−ベースバンド変換回路は、入力されるサンプリング信号のサンプリング周波数で動作するサブサンプリングおよびダウンコンバート回路を備え、このサンプリング周波数は基準周波数の第2の事前選択した高調波(例えば2次)である。基準周波数発生源回路(例えばシンセサイザ)は、基準周波数の基準信号を発生するように構成し、その際ミキシング信号およびサンプリング信号は、基準周波数からその高調波として導出される。
選択的に動作する注入同期事前同調回路は、局部発振器回路を、局部発振器回路の同調帯域幅の十分範囲内にある注入同期周波数に同調して基準信号の第1の事前選択した高調波による注入同期を可能にするように構成する。注入同期事前同調回路は、RF信号をダウンコンバートするためのデジタルベースバンド回路によって決定した選択可能なサンプリング周波数でサブサンプリングダウンコンバート回路を動作させ、その際選択可能なサンプリング周波数は、ダウンコンバートされたRF信号のエネルギーの大きさに基づいて注入同期周波数がそこから区別されるようなエイリアス帯域を生じるように選択する。エネルギー検出構成要素は、エネルギーの大きさを決定するように構成する。サブサンプリングおよびダウンコンバート回路は好適には、I/Q複合信号成分サブサンプラを備え、受信機回路はまた、アナログデジタル回路と、前記基準周波数を選択するマイクロコントローラを備えるデジタルベースバンド回路とを含んでもよい。同調式IFフィルタ回路は好適には、同調式IFフィルタ回路を同調する際に使用するホワイトノイズ信号を発生し、同調式IFフィルタ回路に選択的に入力するように構成したノイズ発生器を含む。
図1は、受信機アーキテクチャ100(および例示の目的でのみ、点線の略図で、やはり基準発振器115の高調波を使用して注入同期した局部送信発振器(Tx LO)205を有する相補型の送信機アーキテクチャを有利にも使用する、あり得る送信機回路220)を例示する。このアーキテクチャの製品への応用例は、受信送信機回路を、電力消費量が主要な利点となり、例えば2.4GHzの工業、科学および医療(ISM)用無線帯域全体に分布する多数のチャネルを使用し得る携帯電子装置に組み込むことである。
図1を参照すると、受信機アーキテクチャ100は有利にも、ただ1つのローカルシンセサイザ、すなわち基準周波数シンセサイザ/位相同期ループ(PLL)回路115(以下より一般的な用語として「基準周波数発生源」とも呼ぶ)を備える。この基準周波数発生源は、RF−IFおよびIF−ベースバンド両方の変換処理のために使用するので、低い電力消費量を提供する。例示するシンセサイザ/PLL115は従来の種類のもので、プログラム可能な基準周波数出力信号を提供する。受信機アーキテクチャ100の2つの特徴は、1つだけの基準周波数発生源のこの新しい使用法に寄与するものである。
受信機100の1つのこうした特徴は、第1の混合段(すなわちRF−IF変換)のために使用する局部受信発振器(Rx LO)105を同調するために注入同期を使用する構成である。有利にも、Rx LO105から出力されるRF−IF混合信号は、例示する例では9次高調波である、基準周波数発生源(シンセサイザ/PLL回路)115の比較的低い周波数の高次高調波である。また、この例では、基準周波数発生源として使用するためフラクショナルN位相同期ループ(PLL)を選択していることが分かる。
受信機100のもう1つのこうした特徴は、第2の変換段(すなわちIF−ベースバンド変換)のためにサブサンプラ/ミキサ130、140を伴う事前同調式Q拡張IFフィルタ110を使用していることである。これによって同じ基準周波数発生源によって駆動される基準周波数の高調波によるサブサンプリングの使用が可能になり、この高調波は例示する例では2次高調波である(〜次という高調波のこの呼び方は、基準周波数にその数をかけた周波数を意味する意図であることを当業者は認識するだろう)。
その結果、2つの変換段は高調波によって関連し同じ周波数基準発生源115によって駆動されるので、周波数基準発生源115は、有利にも、受信機アーキテクチャにおいて注入同期を組み合わせて使用するため比較的低い周波数の発生源として構成してもよい。その上、同調式IF帯域通過フィルタリングによる非固定式IF(「ウォーキング」IFとも呼ぶことがある)を使用することによって、普通サブサンプリングのために起こるエイリアシング障害が解決され、このアーキテクチャにおいて第2の変換のためのサブサンプリングの使用が可能になる。サブサンプリングの使用は、サブサンプリングのためにより低次の高調波を使用できるようにする比較的低周波数の周波数発生源115の使用によっても可能になっている。当業者がすぐに認識するように、この新しい受信機アーキテクチャは、従来2段の変換のために2つのシンセサイザ回路を使用していたのを回避し、さらに、サブサンプリングによって第2のダウンコンバートを行うので、有利にも電力消費量を低減する。
以下の表1は、ヘッドフォン製品適用業務が提供する16チャネル各々についての受信機アーキテクチャの様々な段での周波数値(単位MHz)の組み合わせの例を提供するが、その際、RF周波数間で5MHzのチャネル間隔を選択し、22.57MHzの周波数fxtalを提供する水晶を使用している。
Figure 0005280868
上記の表1から、これらの信号の周波数は以下の公式にしたがって関連していることが分かる。
RF=(n±1/4)・fs、ここでnは21となるように選択する。
PLL=2・fs
Rx LO=9・fPLL
IF=2.75・fs
nの最適な選択は何らかの特定の適用業務に対してfsに関してなされる選択に依存する。nに高い値を選択すればfsに関して低い値を選択することが可能になり、読者が認識するように、この場合PLLおよびサブサンプラを低い周波数で動作させることができるので、電力消費量を下げるために望ましい。さらに、nの値が大きくなればなるほどイメージ信号が接近するので、nに関する適当な値の選択は、所与の回路構成にとって許容可能な信号イメージ間の間隔に依存する。また、位相ノイズも個々の設計に関して考慮すべき要因を提示するので、nの値の最適な選択においてある役目を果たす。例えば、fsは、イメージ信号がバンドパスIF信号から十分に遠ざかり、IFフィルタがそれらを影響がない程度に減衰するように十分に高く選択してもよい。本出願で例示する実施形態の例では、fRF=(n±1/4)・fsに関連する±1/4の選択は、ダウンコンバート処理を簡素化して、サブサンプラから出力された離散時間複合信号成分が、実際には、I成分については一連の(1、0、−1、0)、Q成分については(0、1、0、−1)によって乗算され、対応する出力ベースバンド信号成分142を生じることを目的としている。
受信したRF信号10は、(チャネルエネルギー検出に基づいてベースバンドデジタル処理回路165が発生する利得制御信号20を使用した)自動利得制御のため減衰器40によって処理し、タンク回路RFフィルタ45(すなわちオフチップ)を装備した低雑音増幅器(LNA)120に供給する。RFフィルタ45の全体的なQは定格では中程度(上記のISM2.4GHz帯の場合30)であり、ある程度の帯域選択を提供する。そして、処理されたRF信号122をミキサ125によってダウンコンバートし、信号をRF搬送波からIF(中間周波数)搬送波に変換する。有利にも、これは、ここでは水晶発振器160に基づく比較的低周波数のフラクショナルN PLL115である上記の基準周波数発生源に事前同調しそれによって駆動されるように構成した注入同期局部発振器回路(Rx LO)105によってなされる。これにより、比較的高周波数のPLL115がRx LO105を同期することができる。
ミキサ125の電流出力は、例示実施形態ではやはりオフチップインダクタを有する中間周波数(IF)Q同調フィルタ110に供給する(代わりにオンチップインダクタを使用する別の設計および周波数プランもあり得ることが理解されるだろう)。約320MHzの中間周波数の場合、IFフィルタ110は5MHzの帯域幅にQ拡張する。有利にも、このQ拡張は、サブサンプラ130を使用するために必要なエイリアス除去を提供することによって、このサブサンプリングの使用を可能にする。それはまた、ある程度のチャネル選択を提供する。その上、大きな量の受信機利得の前にこの高Qフィルタを使用することによって受信機100のダイナミックレンジが改善し、後続段での電力消費量が低下する。
初段のダウンコンバートした信号112は、I/Q信号成分サブサンプラ130とサブサンプリングミキサ140とを備える第2段ミキサを駆動するgmブーストフィードバックを伴うソースフォロワから構成したIF増幅器(IFA)135に供給する。サブサンプラ130から出力されるI/Q信号132は、fsが図1および2に示すような実効サンプリング周波数である時fs/4を中心とする帯域通過周波数領域を有する。サブサンプリングミキサ140は信号132を変調して、それを連続時間低域通過信号142に変換する。
図1〜4Aに示す受信機の以下の構成要素は当業者に周知され理解されているものであり、個々の適用業務で使用するため多くの変形および修正を考案し得るものである。例えば、ヘッドフォン送受信機適用業務の例では、必要な利得を提供するためプログラム可能利得増幅器(PGA)145を使用してもよく、アナログデジタル変換器(ADC)150は2次連続時間フィルタおよび2ビット量子化器を備えてもよいが、ここでは信号は低域通過信号であり部分的にフィルタリングされているので、PGA145およびADC150に対する線形性および帯域幅の要求は緩和されることが認識されるだろう。減衰器40による自動利得制御のためのアナログ制御信号20は、受信機デジタルベースバンド回路165でのチャネルエネルギー検出を使用した自動利得制御(AGC)デジタル処理回路155によって生成する。さらに、状態機械(図示せず)はADC150からの飽和信号153に反応して、ADC150で検出した残余帯域外干渉(ただしデジタルフィルタリングされておりエネルギー検出の一部を形成しない)に基づいてデジタルベースバンド回路165のAGC回路が生成した制御信号22に応答してPGA145によって受信機利得が低減されるようにしてもよい。
図2Aで特定した回路位置に示す信号を参照すると、図2B〜2Fは、各点の信号の周波数領域を示すものであって、これらの図は、図1によって構成した受信機のRF−IFおよびIF−ベースバンドの周波数変換を集合的に例示する。図2Aは、概ね図1と同じであるが、便宜上、図1に示す受信機局部発振器(Rx LO)回路105およびいくつかの他の構成要素を図示しておらず、サブサンプリング回路から始まるI−Q処理回路の半分だけを図示している。図2Bは図2Aの位置(a)での受信RF信号の周波数領域をグラフで示すと共に、局部発振器回路Rx LO115から出力されるRF−IF混合信号Rx LOを示す。図2Cは、図2Aの位置(b)でのダウンコンバートしたIF信号の周波数領域をグラフで示す。図2Dおよび2Eは、IF−ベースバンドの周波数ダウンコンバートに関するI/Q信号成分をグラフで示しており、前者は位置(c)でのサブサンプリングした信号の周波数領域(ただし、当業者が認識するように、実際には、I/Q信号成分は各々、ここで例示のために使用したfs/4ではなくfs/2にある)を示し、後者は図2Aの位置(d)でのミキサ変換した信号の周波数領域を示す。図2Fは、アナログデジタル変換器(ADC)による処理の後の位置(d)でのダウンコンバートした信号を示す。
図1を参照すると、送信機200は受信機100の相補型アーキテクチャを容易に使用できることを当業者は認識するだろう。受信機100でなされたように、オフチップインダクタを装備した送信局部発振器(Tx LO)205も、同様に、基準周波数発生源(PLL)115の高調波から駆動される注入同期が可能である。例えば、送信モードの場合、PLL115は、例えば、PLL115の11次高調波を使用した直接アップコンバートが可能になるようにわずかに異なる周波数(例えば、〜220MHz)に調整してもよい。送信機ベースバンドのクロックレートは水晶発振器160の周波数であり、PLL115は、送信(Tx)および受信(Rx)の周波数間の60μsのスイッチング時間制約を満たしつつ非常に低い電流ドローを達成することができる。そして、送信機200の他の回路構成要素220は、当業者に周知の標準構成で配置してもよい。
上記で強調したように、受信機100の単一基準シンセサイザアーキテクチャは、本出願と同じ譲受人に譲受された、2005年11月8日発行の米国特許第6,963,249号の主題であるRX LO105の注入同期の使用による第2の無線周波数(RF)PLLの必要を回避する。一方、本実施形態では、PLL155の基準信号がRx LOに入力される時注入同期を行えるようにするため、Rx LOの同期帯域幅の十分範囲内にある注入同期周波数にRx LO105をデジタル的に事前同調することによって、この注入同期を達成している。事前同調は、発振器の自走周波数を、注入同期を保証できるような望ましい周波数に十分に近づける。この事前同調がない場合、発振器のタンク回路の処理変化を想定すると、Rx LO105(またはTx LO205)を注入同期することはできないだろう。
図3によって例示するように、デジタルベースバンド回路165のデジタル処理能力を使用して、Rx LO105(および恐らくは相補型送信回路アーキテクチャ中のTx LO205もであるが、このことは以下繰り返し説明しない)の出力の中心周波数(fc)を決定する。Rx LO105の同調はデジタル領域で達成する。初めに、通常Rx LO105に入力されるPLL115が提供する基準周波数信号を無効にし、その代わり、以下説明するように、副経路を有効にする。Rx LO105の出力を、例示するようにこの副経路を介して、直接サブサンプラ130に送信することによって事前同調を行い、受信機100は、この副経路モードの間にRx LO105の出力の中心周波数を決定する。サブサンプリングした信号137は、(利得およびDAC構成要素145、150を介して)利得を得るように処理し、デジタル形式に変換する。結果として得られるデジタル信号は、受信機ベースバンド回路165中のデジタルマイクロコントローラを使用してデジタル領域で処理し、Rx LO105の中心周波数(fc)を決定する。
当業者が理解するように、必要とされるfcの決定のため、いくつかの異なる方法が利用可能である。典型的な実施形態では、信号帯域中のエネルギーに比例する信号を生成する受信機デジタルベースバンド回路165内の「エネルギー検出」構成要素(特に図示せず)の使用を通じてこれを達成する。この議論では、図3を参照すると、決定(検査)の対象となるのはRX LO105出力の周波数である。デジタルベースバンドの帯域幅は有限なので、試験対象のRX LO105出力の中心周波数がチャネル内にある場合、これはエネルギー検出構成要素が発生する出力信号から明らかである。
この手順によれば、PLL115の周波数は、この副経路モードの間使用されるサンプリング周波数がRx LO105の望ましい周波数からの変換に適合する周波数変換を行うように設定し、この望ましい周波数とは、Rx LOが事前選択したRFチャネルに関する注入同期およびRF−IFダウンコンバートのために十分に事前同調された目標注入同期信号である。そして、最大値から下方向へのRX LO105の周波数のスイープを実行し、各段階で、エネルギー検出構成要素の出力信号を検討する。エネルギー検出構成要素の出力がある限度を越えた時にスイープを停止し、この時点で、RX LO105の周波数は、注入同期周波数かまたは、代わりに、エイリアス周波数かのいずれかであることが分かる。後者の可能性があるため、同調を完了する前に、どちらが正しいかを決定する必要がある。そこで、PLL115を第2のサンプリング周波数に設定して、RX LO105の望ましい周波数が帯域内に留まるが、望ましくないエイリアス周波数は帯域内に入らないようにする。この情報から、望ましい周波数に到達したという確認が得られるか否かを(すなわち、この論理的結果として)決定する。確認が得られた場合、RX LOはそのRFチャネルについての注入同期周波数に事前同調されている。このステップで望ましい周波数が見つからない場合、スイープを止めた周波数から継続して次のピークを発見し、望ましい適合条件が満たされるまでこのアルゴリズムを繰り返す。
例示のみの目的で、2408MHzに等しい周波数fRFのRF信号を受信するようにRX LO105を同調するのが望ましいというシナリオを検討したい。RX LO105をこの望ましい(目標)チャネルに同調するための処理を実現するために、マイクロコントローラはまず、サンプリング周波数を116MHzに設定する。RX LO105を所定の最大周波数に設定し、エネルギー検出構成要素が適切なしきい値エネルギーを検出するまでその周波数のスイープを開始する。この時点では、RX LO105が望ましい周波数を実際に出力しているか否かは分からない。説明のために、この時点で、RX LO105が(2408+116/2)MHz=2466MHzのfRF値、すなわち、望ましい周波数チャネルの上の最初のエイリアス帯域を実際に出力しているかを検討する。すなわち、この時点では、Rx LO105が望ましい周波数を出力しているか否かを見分けることは不可能である。そこで、20.75の係数(すなわち、fRF=(n±1/4)・fsの関係において、nを21となるように選択すると、係数n±1/4は20.75または21.25である)の代わりに、21.25という他の係数を使用する。これは、サンプリング周波数が113.3MHzに設定されることを意味する。この周波数は2408MHzをも発見する。しかし、(2408+113.3/2=2464であるため)2466MHzは発見しない。したがって、サンプリング周波数をしかるべく変更すべき場合でも、ベースバンドのエネルギー中のこうしたピークの検出はなされないだろう。そこで、元のサンプリング周波数を使用する処理に戻って、周波数スイープを実行し最終的にエネルギー中の別のピークを検出するが、この時、第2のサンプリング周波数を適用すると、ベースバンドでピークエネルギーがさらに検出されるが、これはRx LO105出力が今、このチャネルに同調するための望ましい周波数にあることを意味する。
一旦Rx LO105周波数を決定したら、上述のように、デジタルベースバンド回路165が発生するフィードバック制御信号166および168によってRx LO105を調整し、デジタルアナログ変換器172によってアナログ形式に変換する。望ましいRx LO105周波数に到達するまでこの事前同調フィードバック処理を連続して繰り返す。
Rx LO105を、注入同期を可能にする望ましい発振周波数(すなわち、LBWの範囲内)に十分近づけて事前同調したら、PLL115を再び有効にして、事前同調副経路を無効にする。
Rx LO105の発振周波数fcが望ましい周波数に近づくようにRx LO105を事前同調することによって、注入同期を達成するために必要な同期帯域幅(LBW)は大きく縮小される。LBWが縮小されると注入同期基準周波数発生源115の信号の所用電力も低減されるので、ダウンコンバートのために比較的低い基準周波数のより高次の高調波を使用することが可能になる。図1に示すように、PLL115と共に低周波数水晶発振器160を使用して、RF Rx LO105をx次高調波に注入同期するが、この例ではxは9になるように選択する。
図5は、注入同期回路を示す、Rx LO105のより詳細な構成図による例示である。矩形波はPLL115から出力し(すなわち、多くの高調波成分を有する)、帯域通過フィルタ(BPF)119に印加して、望ましい、奇数次高調波を選択するが、ここで、ヘッドフォン受信機の適用業務で奇数次高調波を使用するのは、差動入力をRx LO105に印加するため(この適用業務では9次高調波を使用する)ためである。その選択した高調波信号をRx LO105に印加すると、Rx LO105はその高調波信号に同期しその状態を保持する。図示するように、RX LO105回路では、その後、注入同期トランスコンダクタ126によって高調波信号を電流に変換し、RX LO105のコア128に直接供給する。
注入同期帯域幅は通常入力注入同期電力に関連し、前者が増大するに連れて後者も増大する(単位dBm)。結果として得られる同期LOの位相ノイズは、nが使用される注入同期高調波である時、ソース信号(すなわち、PLL115)の位相ノイズよりn2または20log(n)倍だけ大きい。当業者は、望ましい場合、この作用に対処するために利用可能な既知の方策に精通しているだろう。この方策には、とりわけ、PLL115のコア電圧制御発振器(VCO)のために高Qインダクタを装備したオフチップタンク回路を使用する可能性、または、受信機(および送信機)での誤りベクトル度(EVM)に対する位相ノイズの影響を低下させるため、差動検出スキームを使用する可能性(差動検出が着信信号からその付近の同相ノイズを阻止する効果を有することは当業技術分野で周知である)が含まれる。
有利にもIFフィルタ110による狭帯域フィルタリングのために使用されるフィルタQ同調回路を図4Aに示す。図4Bは、Q同調IFフィルタ構成要素のための回路の例を提供する。周知のように、フィルタ110の帯域通過周波数応答はそのフィルタパラメータQとその中心周波数fcとによって特徴付けられ、また、フィルタの直接同調に関するさらなる議論については、本出願と同じ譲受人に譲受された、2006年1月3日発行の米国特許第6,983,136号を参照してもよい。
本出願で説明した典型例では、以下の処理によってフィルタ110を事前同調する。第1のステップとして、発振点を越えてQパラメータを増大することによって、フィルタ110を発振状態にする。そして、周波数が望ましい中心周波数の約2MHz以内(すなわち、約1%以内)になるまで、Rx LO105の周波数の決定に関して上記で説明したのと同様の方法で、フィルタ110の周波数fcを決定する。
フィルタ110の周波数fcが望ましい周波数の目標の範囲内になったら、局部発振器Rx LO105からの回路経路を無効にし、その代わり、ノイズ発生器300からの副経路を有効にする。このノイズ発生経路は、フィルタ110に、十分に平坦な電力スペクトル密度を有するホワイトノイズ信号を提供する。そして、ノイズ信号をIFフィルタ110によってフィルタリングして、IFフィルタ110の周波数応答に比例する電力スペクトル密度を有する信号をフィルタ出力117に生じる。フィルタ出力117をサブサンプラ130に直接供給し、サブサンプリングした信号を(利得およびDAC構成要素145、150を介して)利得を得るように処理し、デジタル形式に変換する。結果として得られるデジタル信号を、受信機ベースバンド回路165中のデジタルマイクロコントローラを使用してデジタル領域で処理し、フィルタパラメータQおよびfcを決定する。
デジタル処理回路165は、フィルタ110のQおよびfcを調整するためのデジタル制御信号112を生じる。これらはデジタルアナログ変換器(DAC)114を使用してアナログ制御信号116、118に変換する。図4Bに示すように、フィルタ110は、特徴的なパラメータ各々について対応するフィルタ要素を直接調整するアナログフィルタ調整入力aおよびbを装備している。
本出願で説明した典型例では、フィルタ110のパラメータfcおよびQは以下のように決定する。狭帯域幅を有するデジタルフィルタ(図示せず)を使用して、IFフィルタ110の周波数応答をより精密に分析する。これは、IFフィルタ110の望ましい中心周波数を変換して電力をデジタルフィルタによって計算するようにPLL115を設定することによって行い、それによってその中心周波数での電力を提供する。そして、fc+5MHzがフィルタ110によって捕捉され電力が計算されるように、PLL115の周波数を変更する(fPLLの必要な変更は、上記の周波数方程式によって導出する)。そして、3つの異なる電力点が分かるようにfc−5MHzを使用してこの第3の読み取りを実行する(すなわち、fc+5MHz、fc、およびfc−5MHz)。そして、領域の端部、すなわちfc−5MHzおよびfc+5MHz各々での計算電力が等しくなることは、フィルタ110がそれら2つの点の中心にあることを示すので、その状態になるまで、PLL115の周波数を調整して、上記の3点測定ステップを繰り返す。この後、fcとfc−5MHzおよびfc+5MHzのうち1つとでの電力の比を使用してフィルタ110のパラメータQの値を計算する(周知のように、Qとこの比との間には一対一の対応が存在する)。
必要な速度、精度および所用電力に応じて個々の適用業務に適合し得る、フィルタ110のパラメータfcおよびQを決定する異なる方法が存在することを当業者は認識するだろう。こうした他の方法の例には、本譲受人の上記米国特許第6,983,136号に記載のものや、サンプリングしたデータのFFTを実行すること(すなわち、狭帯域の望ましい信号と何らかの他の干渉信号を除去し、必要な場合増幅したノイズを平滑化して、その結果得られた周波数応答のピークを発見する)が含まれる。他の代替例も当業技術分野で周知であり、個々の速度、精度および/または所用電力に応じて、所与の適用業務に関して適宜こうした他の方法の1つを選択してもよい。
図6を参照すると、受信機サブサンプリング回路130のより詳細な構成図による例示が提供される。IF信号をサンプリング周波数fsの高調波からfs/4だけオフセットして、fs/2のオフセットにイメージが現れるようにする。そして、ミキサ140で信号を交互に反転することによって、ベースバンド変換が容易になる。当業者が容易に理解するように、図1および2で各ミキサ140に付した記号(1、−1)はDCへの変換を意味する。IFA135およびサブサンプリングミキサ140からの広帯域ノイズも混合して、ノイズ密度を増大する。IFA135はソースフォロワであり、十分に低い出力インピーダンスでサンプリングコンデンサを駆動するように設計する。IFA135およびサブサンプラ130によって発生するノイズは基本的にはサンプリングコンデンサ138のサイズによって設定される。コンデンサが大きくなるとkT/Cノイズが減少し、IFA135のgmが大きくなるとIFA135からの広帯域ノイズが減少する。サンプラの帯域幅を維持するため、スイッチは適切なサイズにし、コンデンサをどれだけ大きくしてよいかに関する有効限度を設定する。
本出願で説明した特定の例の場合、サブサンプリングによる最も近いイメージはfs/2のオフセット、または約60MHzのオフセットにある。最初と最後の数チャネルに関しては、このイメージは帯域内にあってもっとも大きな影響を有するが、中心チャネルに対する影響は重大ではない。
本発明の上記の典型的な実施形態を開示したが、本発明の利点を達成する様々な変更および修正が可能であり、それらは全て、以下の請求項に記載の本発明の範囲内にあるものとする。
本発明のある実施形態に係る受信機回路の例であり、例示目的で相補型送信機局部発振器(Tx LO)回路を示す概略構成図である。 図1によって構成した受信機のRF−IFおよびIF−ベースバンド周波数変換を示す図である。 図1によって構成した受信機のRF−IFおよびIF−ベースバンド周波数変換を示す図である。 図1によって構成した受信機のRF−IFおよびIF−ベースバンド周波数変換を示す図である。 図1によって構成した受信機のRF−IFおよびIF−ベースバンド周波数変換を示す図である。 図1によって構成した受信機のRF−IFおよびIF−ベースバンド周波数変換を示す図である。 図1によって構成した受信機のRF−IFおよびIF−ベースバンド周波数変換を示す図である。 フラクショナルN位相同期ループ(PLL)による注入同期以前にRx LOを事前同調するように動作する回路の構成図による例示である。 狭帯域フィルタリングのためのIFフィルタQ同調回路の構成図である。 Q同調式IFフィルタの回路の例を示す図である。 注入同期を示すRx LOのより詳細な構成図による例示である。 受信機サブサンプリング回路のより詳細な構成図による例示である。

Claims (20)

  1. RF信号を受信して前記RF信号をベースバンドにダウンコンバートするように構成した無線周波数(RF)受信機回路であって、前記受信機回路が、
    (a)前記RF信号からIF信号へのRF−IF変換のために構成したRF−IF変換回路であって、前記RF−IF変換回路が、前記RF信号をバンドパスIF信号にダウンコンバートするためのミキサ回路と、前記ミキサ回路に入力するためのRF−IF混合信号を注入同期して発生するように構成した局部発振器回路であって、前記混合信号が基準周波数の事前選択した整数倍の周波数を有する局部発振器回路と、前記バンドパスIF信号の前記帯域に前記IFフィルタを事前同調し、そのように同調した時、前記バンドパスIF信号をフィルタリングするように構成してフィルタリングされたIF信号を得る同調式IFフィルタ回路とを備えるRF−IF変換回路と、
    (b)前記フィルタリングされたIF信号のIF−ベースバンド変換のために構成したIF−ベースバンド変換回路であって、前記IF−ベースバンド変換回路が、入力されるサンプリング信号のサンプリング周波数で動作するサブサンプリングおよびダウンコンバート回路を備え、前記サンプリング周波数が前記基準周波数の約数であるIF−ベースバンド変換回路と、
    (c)プログラム可能な前記基準周波数の基準信号を発生するように構成した基準周波数発生源回路であって、前記混合信号および前記サンプリング信号の各々が前記基準信号から導出される基準周波数発生源回路
    アナログデジタル回路と、マイクロコントローラを備えるデジタルベースバンド回路とを備え、
    前記アナログデジタル回路は、第1のシグマデルタアナログデジタル変換器(ADC)および第2のシグマデルタアナログデジタル変換器(ADC)を備え、前記第1のシグマデルタアナログデジタル変換器は、前記サブサンプリングおよびダウンコンバート回路によって生成されたI成分信号をデジタル化するよう構成され、前記第2のシグマデルタアナログデジタル変換器は、前記サブサンプリングおよびダウンコンバート回路によって生成されたQ成分信号をデジタル化するよう構成される無線周波数(RF)受信機回路。
  2. 前記基準信号は矩形波である請求項1に記載の受信機回路。
  3. 前記サブサンプリングおよびダウンコンバート回路は、デバイダ回路とI成分サブサンプラとQ成分サブサンプラとを備え、前記デバイダ回路は、サンプリング信号を2で周波数分割するよう構成されて第2のサンプリング信号を得るものであり、前記I成分サブサンプラは、前記第2のサンプリング信号に基づいて前記フィルタリングされたIF信号をサブサンプリングするよう構成されてサブサンプリングしたI信号を得るものであり、前記Q成分サブサンプラは、前記第2のサンプリング信号の補数に基づいて前記フィルタリングされたIF信号をサブサンプリングするよう構成されてサブサンプリングしたQ信号を得るものである請求項1に記載の受信機回路。
  4. 前記サブサンプリングおよびダウンコンバート回路はI成分ミキサおよびQ成分ミキサをさらに備え、前記I成分ミキサは、前記サブサンプリングされたI信号を1および−1の各値で交互に掛け算することによって前記I成分信号を得るものであり、前記Q成分ミキサは、前記サブサンプリングされたQ信号を1および−1の各値で交互に掛け算することによって前記Q成分信号を得るものである請求項3に記載の受信機回路。
  5. 前記基準信号の事前選択した整数倍が前記局部発振器回路の同調帯域幅の十分範囲内に入るように前記局部発振器回路の自走周波数を事前同調するように構成した注入同期事前同調回路を備え、前記局部発振器回路は、トランスコンダクタ回路、電圧制御発振器およびLCフィルタを含み、前記LCフィルタは、並列に接続された第1のインダクタおよび第1の可変コンデンサを含む請求項に記載の受信機回路。
  6. 前記局部発振器回路は、前記基準信号をフィルタリングするよう構成した高調波選択フィルタをさらに備え、前記高調波選択フィルタは、並列に接続された第2のインダクタおよび第2の可変コンデンサを含む請求項に記載の受信機回路。
  7. 前記同調式IFフィルタ回路が、前記同調式IFフィルタ回路の中心周波数パラメータを同調するように構成される請求項1に記載の受信機回路。
  8. 前記同調式IFフィルタ回路が、前記同調式IFフィルタ回路の中心周波数パラメータとQパラメータとの両方を同調するように構成される請求項1に記載の受信機回路。
  9. 前記同調式IFフィルタ回路で使用するホワイトノイズ信号を発生して前記同調式IFフィルタ回路に選択的に入力するように構成したノイズ発生器を備える請求項1に記載の受信機回路。
  10. マイクロコントローラをさらに備え、前記基準周波数発生源回路がシンセサイザであり、前記基準周波数が前記マイクロコントローラによって選択可能である請求項1に記載の受信機回路。
  11. 前記事前選択した整数の倍数が9であり前記サンプリング周波数が前記基準周波数の半分である請求項1に記載の受信機回路。
  12. RF信号を受信して前記RF信号をベースバンドにダウンコンバートするための方法であって、前記方法が、
    (a)前記RF−IFダウンコンバートで使用するための、基準周波数の事前選択した整数倍の周波数を有する混合信号を発生する注入同期局部発振器回路を使用するステップを含むバンドパスIF信号に前記RF信号をダウンコンバートするステップであって、同調式IFフィルタ回路を前記バンドパスIF信号の前記帯域に事前同調し、前記同調式IFフィルタ回路がそのように同調した時、前記バンドパスIF信号をフィルタリングしてフィルタリングされたIF信号を得るステップと、
    (b)前記基準周波数の第2の事前選択した高調波であるサンプリング信号のサンプリング周波数で前記フィルタリングされたIF信号をサブサンプリングするステップを含む、前記フィルタリングされたIF信号をベースバンド信号にダウンコンバートするステップであって、前記サンプリング周波数が前記基準周波数の約数であり、前記ダウンコンバートにより、I成分信号およびQ成分信号が生成されるステップと、
    (c)プログラム可能な前記基準周波数の基準信号を生成するステップであって、前記混合信号および前記サンプリング信号のそれぞれは、前記基準信号から導出されるステップと、
    (d)前記I成分信号および前記Q成分信号をデジタル化されたI信号およびデジタル化されたQ信号にそれぞれ変換するステップと、
    を備える方法。
  13. 前記基準信号は矩形波である請求項12に記載の方法。
  14. 前記サブサンプリングが、
    ハーフレート信号に基づいて前記フィルタリングされたIF信号をサブサンプリングし、サブサンプリングされたI信号を得ることと、
    前記ハーフレート信号の補数に基づいて前記フィルタリングされたIF信号をサブサンプリングし、サブサンプリングされたQ信号を得ることと、
    を含み、
    前記ハーフレート信号は、前記サンプリング信号を2で周波数分割することによって導出されるものである請求項12に記載の方法。
  15. 前記基準信号の事前選択した整数倍が前記局部発振器回路の同調帯域幅の十分範囲内に入るように前記局部発振器回路の自走周波数を事前同調して、前記局部発振器回路が前記基準信号の事前選択した整数倍への注入同期を可能にするステップを備える請求項14に記載の方法。
  16. 前記同調式IFフィルタ回路を事前同調する前記ステップが、
    前記同調式IFフィルタ回路の中心周波数パラメータとQパラメータとの両方を同調するステップと、
    ホワイトノイズ信号を発生して前記同調式IFフィルタ回路に選択的に入力するステップと、
    を含む請求項12に記載の方法。
  17. 前記ステップ(a)、前記ステップ(b)および前記ステップ(c)を実行する前に、前記局部発振器回路の自走周波数を同調するステップをさらに備え、前記同調するステップは、
    RFミキサからサブサンプリングシステムへの第1の回路経路を無効にするステップと、
    前記局部発振器回路から前記サブサンプリングシステムへの第2の回路経路を有効にするステップと、
    前記基準信号を発生する基準周波数発生源から前記局部発振器回路への第3の回路経路を無効にするステップと、
    前記サンプリング信号の前記サンプリング周波数が第1の値と等しくなるように前記基準周波数発生源を設定するステップと、
    前記局部発振器回路によって生成された局部発振器信号を前記サンプリング信号に基づいてサンプリングして、サンプリングされたI信号およびQ信号を得るステップと、
    前記サンプリングされたI信号およびQ信号をデジタル化して、デジタル化されたI信号およびQ信号を得るステップと、
    前記デジタル化されたI信号およびQ信号に関するベースバンド信号のエネルギーがしきい値を超えるまで、前記局部発振器回路の前記自走周波数のスイープを実行するステップと、
    前記サンプリング周波数を第2の値に変換するステップと、
    前記サンプリング周波数の変換の後、前記デジタル化されたI信号およびQ信号に関するベースバンド信号のエネルギーがしきい値を超えていないとの判定に応答して、
    前記サンプリング周波数を前記第1の値に変換し戻し、
    前記デジタル化されたI信号およびQ信号に関するベースバンド信号のエネルギーがしきい値を超えるまで、前記局部発振器回路の前記自走周波数のスイープを継続する
    ステップと、
    を含む請求項12に記載の方法。
  18. 前記サンプリング周波数の第2の値は、前記自走周波数の望ましい値をベースバンドチャネルへダウンコンバートし、エイリアス周波数をベースバンドチャネルの外にダウンコンバートするように選択される請求項17に記載の方法。
  19. 前記同調したIFフィルタ回路を前記事前同調するステップは、
    RFミキサから前記同調式IFフィルタ回路への第1の回路経路を無効にするステップと、
    ノイズ発生器から前記同調式IFフィルタ回路への第2の回路経路を有効にするステップと、
    前記同調式IFフィルタ回路が、前記第2の回路経路を介して前記ノイズ発生器からノイズ信号を受信したことに応答してフィルタリングされた試験信号を生成するステップと、
    前記基準周波数が、対応する期間の間に第1の値、第2の値および第3の値と等しくなるように、前記基準周波数を連続して調整するステップと、
    前記フィルタリングされた試験信号を前記基準周波数から導出されたサンプリング周波数に基づいてサンプリングするステップであって、サンプリングされたI信号およびQ信号を得るステップと、
    前記サンプリングされたI信号およびQ信号をデジタル化するステップであって、デジタル化されたI信号およびQ信号を得るステップと、
    前記期間の間に前記デジタル化されたI信号およびQ信号に関する電力を測定するステップであって、前記基準周波数の前記第1の値、前記第2の値および前記第3の値にそれぞれ対応する3つの電力の値を生成するステップと、
    前記3つの電力の値に基づいて前記IFフィルタの中心周波数を変換するステップと、
    前記3つの電力の値のうちの最初の値が前記3つの電力の値のうちの最後の値と等しくなるまで、前記連続して調整するステップ、前記サンプリングするステップ、前記デジタル化するステップ、前記電力を測定するステップ、および前記中心周波数を変換するステップ、を繰り返し実行するステップと、
    を含む請求項12に記載の方法。
  20. 前記3つの電力の値の第2の値と前記最初の値および前記最後の値のうちの選択された1つとの比に基づいて、クオリティファクタQを計算するステップをさらに備える請求項19に記載の方法。
JP2008558597A 2006-03-13 2007-02-22 Rf−ベースバンド受信機アーキテクチャ Active JP5280868B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/374,571 US7539476B2 (en) 2006-03-13 2006-03-13 RF-to-baseband receiver architecture
US11/374,571 2006-03-13
PCT/CA2007/000276 WO2007104131A1 (en) 2006-03-13 2007-02-22 Rf-to-baseband receiver architecture

Publications (3)

Publication Number Publication Date
JP2009529840A JP2009529840A (ja) 2009-08-20
JP2009529840A5 JP2009529840A5 (ja) 2010-04-15
JP5280868B2 true JP5280868B2 (ja) 2013-09-04

Family

ID=38479567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008558597A Active JP5280868B2 (ja) 2006-03-13 2007-02-22 Rf−ベースバンド受信機アーキテクチャ

Country Status (7)

Country Link
US (1) US7539476B2 (ja)
EP (1) EP1994644B1 (ja)
JP (1) JP5280868B2 (ja)
KR (1) KR20080104306A (ja)
CN (1) CN101405946B (ja)
CA (1) CA2643096C (ja)
WO (1) WO2007104131A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8126044B2 (en) * 2006-10-25 2012-02-28 The Directv Group, Inc. Passive system and method to equalize distortion in an RF satellite chain
US7940830B2 (en) * 2007-09-27 2011-05-10 Infineon Technologies Ag Fast hopping frequency synthesizer
US8014422B2 (en) * 2007-09-28 2011-09-06 Broadcom Corporation Method and system for utilizing a single PLL to clock an array of DDFS for multi-protocol applications
US7855933B2 (en) * 2008-01-08 2010-12-21 Hynix Semiconductor Inc. Clock synchronization circuit and operation method thereof
US20100085123A1 (en) * 2008-04-22 2010-04-08 Rambus Inc. Injection-locked clock multiplier
US9374100B2 (en) * 2009-07-01 2016-06-21 Qualcomm Incorporated Low power LO distribution using a frequency-multiplying subharmonically injection-locked oscillator
JP5387187B2 (ja) * 2009-07-10 2014-01-15 富士通株式会社 クロック信号分配装置
US8831073B2 (en) 2009-08-31 2014-09-09 Sony Corporation Wireless transmission system, wireless communication device, and wireless communication method
EP2550741B1 (en) * 2010-03-24 2015-01-14 Greenpeak Technologies B.V. Transceiver comprising sub-sampled frequency-locked loop
TWI427984B (zh) 2010-07-20 2014-02-21 Ind Tech Res Inst 電流式類比基頻裝置
US9397647B2 (en) * 2010-07-28 2016-07-19 Marvell World Trade Ltd. Clock spurs reduction technique
US8704603B2 (en) * 2011-04-13 2014-04-22 Qualcomm Incorporated Low power wideband LO using tuned injection locked oscillator
WO2012151650A1 (en) * 2011-05-12 2012-11-15 Research In Motion Limited Method and apparatus for interference measurement and response
US9024696B2 (en) * 2013-03-15 2015-05-05 Innophase Inc. Digitally controlled injection locked oscillator
US9374121B2 (en) 2012-08-30 2016-06-21 Qualcomm Incorporated Transceiver with super-heterodyne and zero intermediate frequency (ZIF) topologies
US8838055B2 (en) 2012-11-30 2014-09-16 Motorola Solutions, Inc. Dynamic sub-sampling radio frequency mixer systems and methods
KR102053352B1 (ko) 2013-02-25 2019-12-09 삼성전자주식회사 고조파 락을 방지할 수 있는 위상 동기 루프 및 이를 포함하는 장치들
US9544070B2 (en) * 2014-10-06 2017-01-10 Rohde & Schwarz Gmbh & Co. Kg Frequency-converting sensor and system for providing a radio frequency signal parameter
CN104700599A (zh) * 2015-03-30 2015-06-10 长春工程学院 输电线路弧垂数据传输装置
EP3235139B1 (en) 2015-07-24 2019-09-11 Huawei Technologies Co., Ltd. A communication apparatus and method
US10374618B1 (en) 2018-03-29 2019-08-06 Qorvo Us, Inc. Frequency locked loop with multi-bit sampler

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150354U (ja) 1984-09-03 1986-04-04
JPH05244030A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd ヘテロダイン受信機
US5640698A (en) 1995-06-06 1997-06-17 Stanford University Radio frequency signal reception using frequency shifting by discrete-time sub-sampling down-conversion
US6266522B1 (en) * 1998-02-04 2001-07-24 Ericsson Inc. Apparatus and methods for tuning bandpass filters
GB0027503D0 (en) * 2000-11-10 2000-12-27 Koninkl Philips Electronics Nv Radio receiver
US7110732B2 (en) 2001-04-09 2006-09-19 Texas Instruments Incorporated Subsampling RF receiver architecture
US7116728B2 (en) * 2001-05-25 2006-10-03 Matsushita Electric Industrial Co., Ltd. Quadrature alignment in communications receivers using dual delay lines
CA2357491A1 (en) 2001-09-17 2003-03-17 Ralph Mason Filter tuning using direct digital sub-sampling
US7167686B2 (en) 2002-01-25 2007-01-23 Qualcomm Incorporated Wireless communications transceiver: transmitter using a harmonic rejection mixer and an RF output offset phase-locked loop in a two-step up-conversion architecture and receiver using direct conversion architecture
FR2842370B1 (fr) * 2002-07-10 2004-09-17 Thomson Licensing Sa Adaptateur hyperfrequence pour reseau cable
CA2395891A1 (en) 2002-08-12 2004-02-12 Ralph Dickson Mason Injection locking using direct digital tuning
JP2004194068A (ja) * 2002-12-12 2004-07-08 Matsushita Electric Ind Co Ltd 受信装置

Also Published As

Publication number Publication date
JP2009529840A (ja) 2009-08-20
EP1994644A4 (en) 2014-01-01
CN101405946B (zh) 2014-10-22
US7539476B2 (en) 2009-05-26
EP1994644A1 (en) 2008-11-26
US20070213019A1 (en) 2007-09-13
CN101405946A (zh) 2009-04-08
CA2643096A1 (en) 2007-09-20
CA2643096C (en) 2011-01-25
WO2007104131A1 (en) 2007-09-20
EP1994644B1 (en) 2018-04-04
KR20080104306A (ko) 2008-12-02

Similar Documents

Publication Publication Date Title
JP5280868B2 (ja) Rf−ベースバンド受信機アーキテクチャ
US10080254B2 (en) Adjacent channel optimized receiver
US6978125B2 (en) Methods and apparatus for tuning pre-selection filters in radio receivers
US7394874B2 (en) Up/down conversion circuitry for radio transceiver
JP3690889B2 (ja) 受信回路
US7362826B2 (en) Receiver including an oscillation circuit for generating an image rejection calibration tone
US6415001B1 (en) System and process for shared frequency source multi-band transmitters and receivers
US20050159180A1 (en) Method for integrating a plurality of radio systems in a unified transceiver structure and the device of the same
US8515372B2 (en) Receiver configurable in a plurality of modes
CN108696291B (zh) 无线电接收器以及中间频率选择方法
JPWO2006103921A1 (ja) 無線受信装置
US20070015479A1 (en) Integrated wireless receiver and a wireless receiving method thereof
JP5148290B2 (ja) 異なる規格を同時に受信するための受信機
WO2015008802A1 (ja) 無線受信回路、無線受信方法および無線受信プログラム
TWI224438B (en) Method for integrating a plurality of radio systems in a unified transceiver structure and the device of the same
WO2002084870A2 (en) Methods and apparatus for tuning rf-filters in radio receivers

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100226

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130121

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5280868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250