JP5280739B2 - Image display device - Google Patents
Image display device Download PDFInfo
- Publication number
- JP5280739B2 JP5280739B2 JP2008152942A JP2008152942A JP5280739B2 JP 5280739 B2 JP5280739 B2 JP 5280739B2 JP 2008152942 A JP2008152942 A JP 2008152942A JP 2008152942 A JP2008152942 A JP 2008152942A JP 5280739 B2 JP5280739 B2 JP 5280739B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- pixels
- electrode
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 23
- 230000005669 field effect Effects 0.000 claims description 10
- 239000010409 thin film Substances 0.000 abstract description 31
- 238000005401 electroluminescence Methods 0.000 description 48
- 239000003990 capacitor Substances 0.000 description 14
- 239000000969 carrier Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000005856 abnormality Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 206010047571 Visual impairment Diseases 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、有機EL素子などを用いた画像表示装置に係り、特に、低電圧化、高精細化において高画質表示の可能な画像表示装置に関する。 The present invention relates to an image display device using an organic EL element and the like, and more particularly to an image display device capable of high-quality display at a low voltage and high definition.
従来表示装置の主流であったCRTに代わり、近年、フラットディスプレイ装置の需要が増大している。特に、有機EL(Electro Luminescence)素子(OLED;Oganic Light Emitting Diode)を用いた表示装置は、消費電力、軽さ、薄さ、動画特性、視野角などの点で優れており、開発、実用化も進んでいる。
有機EL素子を用いた画像表示装置における、画像信号の画素への書き込み方式には、電圧プログラム方式と電流プログラム方式がある。書き込み速度の速い、電圧プログラム方式を用いた技術は、例えば、下記特許文献1、非特許文献1等に記載されている。
前述の特許文献1、および非特許文献1に記載された画像表示装置において、より素子数、配線数を少なくし、高精細化を可能とした技術として、下記、特許文献2に記載の技術が知られている。
この特許文献2では、信号線と記録容量との間のスイッチを排除し、1フレーム期間を書き込み期間と発光期間に分ける。各画素への信号書き込み時に、有機EL素子に電流を流す薄膜トランジスタ(以下、駆動TFTという)のゲート電極とドレイン電極をショートさせることでゲート電圧を一定に収束させ、このリセット動作による収束電圧と信号線に印加された信号電圧の差電圧を記憶容量に保持させる。発光期間においては、全信号線に三角波電圧を入力することで全画素一斉に発光させる。
In recent years, demand for flat display devices has increased in place of CRTs that have been the mainstream of conventional display devices. In particular, display devices using organic EL (Electro Luminescence) elements (OLEDs) are excellent in terms of power consumption, lightness, thinness, video characteristics, viewing angle, etc., and are developed and put into practical use. Is also progressing.
In an image display device using an organic EL element, there are a voltage program method and a current program method for writing image signals to pixels. A technique using a voltage program method with a high writing speed is described in, for example,
In the image display devices described in
In
この特許文献2において、低電力化により電源電圧を低くした場合、リセット動作において駆動TFTに流れる電流が小さくなるため、収束時間が長くなり、すべての画素の駆動TFTのゲート電圧が一定に揃わないという問題点がある。この問題点のため、信号書き込み時の駆動TFTのゲート電圧が定まらないために、駆動TFTのゲート電圧−ドレイン電流特性が定まらず、残像が発生する。
この書き込み不足の問題点を解決する技術として、下記の非特許文献2に記載されている技術が知られている。
この非特許文献2と、特許文献2との違いは、信号書き込み時に初期電圧を画素外部より駆動TFTのゲート電極にプリチャージする系が設けてある点である。信号書き込み時に初期電圧をプリチャージすることで、駆動TFTのゲート電圧を一定に揃え、すべての駆動TFTを同じ特性で用いることができる。これにより残像は解消される。
In
As a technique for solving the problem of insufficient writing, a technique described in Non-Patent
The difference between
なお、本願発明に関連する先行技術文献としては以下のものがある。
前述の特許文献1,2、あるいは、非特許文献1,2に記載されている画像表示装置では、低電力化、高精細化によりスメアが生じる場合がある。この問題について、図13ないし図15を用いて説明する。
薄膜トランジスタ(以下、TFTという)は、ゲート電圧−ドレイン電流の関係がヒステリシス特性を示す場合がある。
このヒステリシス特性について図13を用いて説明する。
TFTのゲート電圧(Vg)−ドレイン電流(Id)の関係は、ゲート絶縁膜(GI)にトラップされるキャリア(CAP)の数によって異なる。
図13(a)に示すような、ゲート絶縁膜(GI)にトラップされるキャリア(CAP)数が多い状態Aでは、TFTのゲート電圧(Vg)−ドレイン電流(Id)の関係は図13(c)の特性Aに従う。
一方、図13(b)に示すような、ゲート絶縁膜(GI)にトラップされるキャリア数(CAP)が少ない状態Bでは、TFTのゲート電圧(Vg)−ドレイン電流(Id)の関係は図13(c)の特性Bに従う。
また、トラップされたキャリア(CAP)の放出により、トラップされたキャリア(CAP)の数が少なくなると、ゲート電圧(Vg)−ドレイン電流(Id)の関係は、特性Aから特性Bへと遷移する。したがって、トラップされたキャリア(CAP)数が少なくなると、特性Aと特性Bの間の領域Cにしたがって動作する場合がある。
なお、図13は、p型のTFTの特性を示しており、横軸のゲート電圧(Vg)は、ソース電圧に対して負電圧であることを示している。また、Gはゲート電極である。
In the image display devices described in
In a thin film transistor (hereinafter referred to as TFT), the gate voltage-drain current relationship may exhibit hysteresis characteristics.
This hysteresis characteristic will be described with reference to FIG.
The relationship between the gate voltage (Vg) and the drain current (Id) of the TFT varies depending on the number of carriers (CAP) trapped in the gate insulating film (GI).
In the state A where the number of carriers (CAP) trapped in the gate insulating film (GI) is large as shown in FIG. 13A, the relationship between the TFT gate voltage (Vg) -drain current (Id) is as shown in FIG. According to characteristic A of c).
On the other hand, in the state B where the number of carriers (CAP) trapped in the gate insulating film (GI) is small as shown in FIG. 13B, the relationship between the gate voltage (Vg) -drain current (Id) of the TFT is shown in FIG. According to characteristic B of 13 (c).
Further, when the number of trapped carriers (CAP) decreases due to the emission of trapped carriers (CAP), the relationship between the gate voltage (Vg) and the drain current (Id) transitions from the characteristic A to the characteristic B. . Therefore, when the number of trapped carriers (CAP) decreases, the operation may be performed according to the region C between the characteristics A and B.
Note that FIG. 13 shows the characteristics of the p-type TFT, and the gate voltage (Vg) on the horizontal axis is negative with respect to the source voltage. G is a gate electrode.
ゲート電圧(Vg)−ドレイン電流(Id)の関係にヒステリシス特性を持つ、p型TFTのゲート電極に入力する信号が、図14(a)に示すように、Vg1の電圧からVg0の電圧に変化する場合のように、Vg1の電圧を印加する時間(ton)が長いほど、Vg1の電圧とVg0との電位差(ΔVg)が大きいほど、ゲート絶縁膜(GI)にトラップされるキャリア(CAP)数が多くなり、ゲート電圧(Vg)−ドレイン電流(Id)の関係は時間が経過しても、図14(b)に示すように、特性Aに近い特性を保つ。
一方、ゲート電極に入力する信号が、図14(c)に示すように、Vg2の電圧からVg0の電圧に変化する場合のように、Vg2の電圧を印加する時間(ton)が短いほど、Vg2の電圧とVg0との電位差(ΔVg)が小さいほど、ゲート電圧(Vg)−ドレイン電流(Id)の関係は、図14(d)に示すように、速やかに特性Bに近づく。なお、図14において、Id0は、ゲート電圧がVg0の時のドレイン電流である。
前述の特許文献2においては、電源電圧に対して、リセット動作時の駆動TFTのゲート電極の収束電圧が電源電圧に対して十分に低いため(即ち、ゲート・ソース間電圧(Vgs)が充分大きいため)に、すべての駆動TFTは、図14(b)に示す特性C1のような、特性Aに近い特性で動作する。
また、前述の非特許文献2において、書き込み時に駆動TFTのゲート電極にプリチャージする初期電圧を下げることで、駆動TFTの特性を、図14(b)に示す特性C1に保ったまま、電源電圧を下げる、もしくは、プリチャージ時間を短くすることができる。
A signal input to the gate electrode of the p-type TFT having a hysteresis characteristic in the relationship of gate voltage (Vg) -drain current (Id) changes from a voltage of Vg1 to a voltage of Vg0 as shown in FIG. The number of carriers (CAP) trapped in the gate insulating film (GI) increases as the time (ton) for applying the voltage Vg1 is longer and the potential difference (ΔVg) between the voltage Vg1 and Vg0 is larger. The relationship between the gate voltage (Vg) and the drain current (Id) maintains a characteristic close to the characteristic A as shown in FIG.
On the other hand, as the signal input to the gate electrode changes from the voltage Vg2 to the voltage Vg0 as shown in FIG. 14C, the shorter the time (ton) for applying the voltage Vg2, the shorter Vg2 is. The smaller the potential difference (ΔVg) between the voltage Vg0 and the voltage Vg0, the faster the relationship between the gate voltage (Vg) and the drain current (Id) approaches the characteristic B as shown in FIG. In FIG. 14, Id0 is a drain current when the gate voltage is Vg0.
In the above-mentioned
Further, in the above-mentioned
しかしながら、前述の非特許文献2において、さらに電源電圧を下げたとき、もしくは高精細化によってプリチャージ時間が短くなったとき、駆動TFTの特性は、図14(d)に示す特性Bに近づき、特性C2のような特性Aと特性Bの遷移領域にて駆動TFTが動作する場合がある。
このとき、例えば、画面中央部のみに黒、その他の部分に白を表示させた場合、書き込み期間に、図15(a)における、aないしfの画素に、画像信号を書き込むときの駆動TFTのゲート電圧(Vg)−ドレイン電流(Id)の関係は、図15(b)、(c)に示すように、画素によって異なる。
信号線12A上の画素bと、信号線12B上の画素eにおいては、発光期間において、駆動TFTがオンとなる時間の違い(画素bの発光時間が、画素eの発光時間よりも長い)により、ゲート絶縁膜(GI)にトラップされるキャリア数が異なり、駆動TFTは違った特性を示す。
また、信号線12B上の画素fおいては、黒領域を書き込む際に信号線電圧が下がり、それに伴い、画素fの駆動TFTのゲート電圧(Vg)も下がる。よって、画素fにおいては、信号線12A上の画素cとは発光期間において駆動TFTがオンとなる時間が同じにもかかわらず、ゲート絶縁膜(GI)にトラップされるキャリア数が異なり、書き込み時の駆動TFTの特性は異なる。よって、この駆動TFTの特性の違いにより、スメアが発生する。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、薄膜トランジスタのゲート電圧−ドレイン電流の関係がヒステリシス特性を示す場合においても均一な表示が可能となる画像表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
However, in the above-mentioned
At this time, for example, when black is displayed only in the central portion of the screen and white is displayed in other portions, the driving TFT for writing image signals to the pixels a to f in FIG. The relationship between the gate voltage (Vg) and the drain current (Id) varies depending on the pixel as shown in FIGS.
In the pixel b on the
Further, in the pixel f on the signal line 12B, the signal line voltage decreases when writing the black region, and accordingly, the gate voltage (Vg) of the driving TFT of the pixel f also decreases. Therefore, in the pixel f, the number of carriers trapped in the gate insulating film (GI) is different from that of the pixel c on the
The present invention has been made to solve the problems of the prior art, and an object of the present invention is to enable uniform display even when the gate voltage-drain current relationship of the thin film transistor exhibits hysteresis characteristics. An image display apparatus is provided.
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
本発明は、画素に信号電圧を印加する前に、駆動TFTのゲート電圧に、十分な順方向のバイアス電圧を印加することで、すべての画素の駆動TFTを図14(b)に示す特性C1に揃え、特性Aに近い特性で駆動させるものである。
具体的な構成は、以下の通りである。
(1)それぞれ自発光素子を有する複数の画素と、前記各画素に画像信号を入力する複数の信号線と、前記各信号線に前記画像信号を供給する駆動回路と、前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子と、前記駆動トランジスタの制御電極と第2電極との間に接続されるリセットスイッチ素子とを有し、前記駆動トランジスタの第1電極は、第1電源電圧に接続され、前記自発光素子の他端は、第2電源電圧に接続される画像表示装置であって、1フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、前記設定期間の前半の期間に、前記全画素の前記リセットスイッチ素子をオンとして、前記全画素の前記駆動トランジスタの制御電極を所定の電圧に収束させ、かつ、前記ステップ信号生成回路から前記各信号線に第1電圧レベルのステップ信号を供給し、前記設定期間の後半の期間に、前記全画素の前記リセットスイッチ素子をオフし、かつ、前記ステップ信号生成回路から前記各信号線に前記第1信号レベルとは異なる第2電圧レベルのステップ信号を供給して、前記全画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第2電源電圧を越える電圧、あるいは、前記信号駆動部から供給される電圧範囲を越える電圧を入力する。
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
In the present invention, before applying a signal voltage to the pixels, a sufficient forward bias voltage is applied to the gate voltage of the driving TFT, so that the driving TFTs of all the pixels have the characteristic C1 shown in FIG. And driven with characteristics close to the characteristics A.
The specific configuration is as follows.
(1) A plurality of pixels each having a self-luminous element, a plurality of signal lines for inputting an image signal to each pixel, a drive circuit for supplying the image signal to each signal line, and a step for each signal line Each of the pixels includes a driving transistor that drives the self-luminous element based on the image signal, a corresponding signal line of the plurality of signal lines, and a driving transistor. A capacitive element connected between the control electrode and a reset switch element connected between the control electrode and the second electrode of the drive transistor, wherein the first electrode of the drive transistor is a first power source; The other end of the self-luminous element is connected to a second power supply voltage. The image display device is connected to a second power supply voltage. A write period for writing image signals, and during the first half of the set period, the reset switch elements of all the pixels are turned on, and the control electrodes of the drive transistors of all the pixels are converged to a predetermined voltage. And supplying a step signal of a first voltage level from the step signal generation circuit to each signal line, turning off the reset switch elements of all the pixels in the latter half of the setting period, and the step A step signal having a second voltage level different from the first signal level is supplied from the signal generation circuit to each of the signal lines, and a characteristic value setting voltage is supplied to the control electrodes of the driving transistors of all the pixels as the second voltage level. A voltage exceeding the power supply voltage or a voltage exceeding the voltage range supplied from the signal driver is input.
(2)それぞれ自発光素子を有する複数の画素と、前記各画素に画像信号を入力する複数の信号線と、前記各画素にリファレンス電圧を入力する複数のリファレンス線と、前記各信号線に前記画像信号を供給する駆動回路と、前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子と、前記複数のリファレンス電圧線の中の対応するリファレンス電圧線と前記駆動トランジスタの制御電極との間に接続されるリファレンススイッチ素子とを有し、前記駆動トランジスタの第1電極は、第1電源電圧に接続され、前記自発光素子の他端は、第2電源電圧に接続される画像表示装置であって、1フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、前記設定期間の前半の期間に、前記全画素の前記リファレンススイッチ素子をオンとして、前記全画素の前記駆動トランジスタの制御電極に所定の電圧を入力し、かつ、前記ステップ信号生成回路から前記各信号線に第1電圧レベルのステップ信号を供給し、前記設定期間の後半の期間に、前記全画素の前記リファレンススイッチ素子をオフし、かつ、前記ステップ信号生成回路から前記各信号線に前記第1信号レベルとは異なる第2電圧レベルのステップ信号を供給して、前記全画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第2電源電圧を越える電圧、あるいは、前記信号駆動部から供給される電圧範囲を越える電圧を入力する。 (2) A plurality of pixels each having a self-luminous element, a plurality of signal lines for inputting an image signal to each pixel, a plurality of reference lines for inputting a reference voltage to each pixel, and the signal lines A drive circuit that supplies an image signal; and a step signal generation circuit that supplies a step signal to each of the signal lines. Each of the pixels includes a drive transistor that drives the self-luminous element based on the image signal; A capacitive element connected between a corresponding signal line of the plurality of signal lines and the control electrode of the driving transistor, a corresponding reference voltage line of the plurality of reference voltage lines, and a control electrode of the driving transistor, A first switch electrode connected to a first power supply voltage, and the other end of the self-luminous element. An image display device connected to the second power supply voltage, and having a set period and a write period for writing the image signal to each pixel in succession to the set period within one frame period, In the first half of the set period, the reference switch elements of all the pixels are turned on, a predetermined voltage is input to the control electrodes of the drive transistors of all the pixels, and each signal line from the step signal generation circuit Is supplied with a step signal of a first voltage level, and the reference switch elements of all the pixels are turned off during the latter half of the set period, and the first signal is supplied from the step signal generation circuit to each signal line. A step signal of a second voltage level different from the level is supplied, and the second power supply voltage is applied as a characteristic value setting voltage to the control electrodes of the drive transistors of all the pixels. Voltage obtain or inputs a voltage exceeding the voltage range supplied from the signal driver.
(3)(1)または(2)において、前記ステップ信号生成回路は、前記ステップ信号の前記1電圧レベルと前記第2電圧レベルのいずれか一方の電圧レベルと、前記ステップ信号の前記第1電圧レベルと前記第2電圧レベルのステップ幅を変更可能である。
(4)(1)または(2)において、前記駆動トランジスタは、p型の電界効果トランジスタであり、前記自発光素子のカソード電極は、前記第2電源電圧に接続され、前記ステップ信号は、前記第1電圧レベルがHighレベル、前記第2電圧レベルがLowレベルであり、前記全画素の前記駆動トランジスタの制御電極に入力される特性値設定用電圧は、前記第2電源電圧よりも低電位の電圧、あるいは、前記信号駆動部から供給される電圧範囲の中で最も低電位の電圧よりも低電位の電圧である。
(5)(1)または(2)において、前記駆動トランジスタは、n型の電界効果トランジスタであり、前記自発光素子のアノード電極は、前記第2電源電圧に接続され、前記ステップ信号は、前記第1電圧レベルがLowレベル、前記第2電圧レベルがHighレベルであり、前記全画素の前記駆動トランジスタの制御電極に入力される特性値設定用電圧は、前記第2電源電圧よりも高電位の電圧、あるいは、前記信号駆動部から供給される電圧範囲の中で最も高電位の電圧よりも高電位の電圧である。
(3) In (1) or (2), the step signal generation circuit includes the voltage level of either the first voltage level or the second voltage level of the step signal, and the first voltage of the step signal. The level and the step width of the second voltage level can be changed.
(4) In (1) or (2), the drive transistor is a p-type field effect transistor, the cathode electrode of the self-luminous element is connected to the second power supply voltage, and the step signal is The first voltage level is High level, the second voltage level is Low level, and the characteristic value setting voltage input to the control electrodes of the drive transistors of all the pixels is lower than the second power supply voltage. The voltage or a voltage having a lower potential than the lowest potential voltage in the voltage range supplied from the signal driver.
(5) In (1) or (2), the drive transistor is an n-type field effect transistor, an anode electrode of the self-luminous element is connected to the second power supply voltage, and the step signal is The first voltage level is the Low level, the second voltage level is the High level, and the characteristic value setting voltage input to the control electrodes of the drive transistors of all the pixels is higher than the second power supply voltage. The voltage or a voltage having a higher potential than the highest voltage in the voltage range supplied from the signal driver.
(6)それぞれ自発光素子を有する複数の画素と、前記各画素に画像信号を入力する複数の信号線と、前記各信号線に前記画像信号を供給する駆動回路とを備え、前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子とを有し、前記駆動トランジスタは、p型の電界効果トランジスタであり、前記駆動トランジスタの第1電極は、第1電源電圧に接続され、前記自発光素子のカソード電極は、第2電源電圧に接続される画像表示装置であって、1フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、電源回路と、複数の電圧入力線とを有し、前記各画素は、前記複数の電圧入力線の中の対応する電圧入力線と前記自発光素子の一端との間に接続されるリファレンススイッチ素子を有し、前記設定期間に、前記全画素の前記リファレンススイッチ素子をオンとして、前記電源回路から前記各電圧入力線に前記第2電源電圧よりも低電位の電圧を供給することにより、前記全画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第2電源電圧よりも低電位の電圧を入力する。 (6) A plurality of pixels each having a self-luminous element, a plurality of signal lines for inputting an image signal to each pixel, and a drive circuit for supplying the image signal to each signal line, A drive transistor that drives the self-luminous element based on the image signal, and a capacitive element connected between a corresponding signal line of the plurality of signal lines and a control electrode of the drive transistor, The drive transistor is a p-type field effect transistor, the first electrode of the drive transistor is connected to a first power supply voltage, and the cathode electrode of the self-luminous element is connected to a second power supply voltage. The device includes a set period and a write period in which the image signal is written to each pixel in succession to the set period within one frame period, and includes a power supply circuit and a plurality of voltage input lines. And before Each pixel has a reference switch element connected between a corresponding voltage input line of the plurality of voltage input lines and one end of the self-luminous element, and the reference of all the pixels is set during the setting period. By turning on the switch element and supplying a voltage having a lower potential than the second power supply voltage from the power supply circuit to the voltage input lines, a characteristic value setting voltage is applied to the control electrodes of the drive transistors of all the pixels. A voltage having a lower potential than the second power supply voltage is input.
(7)それぞれ自発光素子を有する複数の画素と、前記各画素に画像信号を入力する複数の信号線と、前記各信号線に前記画像信号を供給する駆動回路とを備え、前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子とを有し、前記駆動トランジスタは、n型の電界効果トランジスタであり、前記駆動トランジスタの第1電極は、第1電源電圧に接続され、前記自発光素子のアノード電極は、第2電源電圧に接続される画像表示装置であって、1フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、電源回路と、複数の電圧入力線とを有し、前記各画素は、前記複数の電圧入力線の中の対応する電圧入力線と前記自発光素子の一端との間に接続されるリファレンススイッチ素子を有し、前記設定期間に、前記全画素の前記リファレンススイッチ素子をオンとして、前記電源回路から前記各電圧入力線に前記第2電源電圧よりも高電位の電圧を供給することにより、前記全画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第2電源電圧よりも高電位の電圧を入力する。
(8)(6)または(7)において、前記信号線は、前記電圧入力線を兼用し、前記各画素の前記リファレンススイッチ素子は、前記複数の信号線の中の対応する信号線と前記自発光素子の一端との間に接続される。
(7) A plurality of pixels each having a self-luminous element, a plurality of signal lines for inputting an image signal to each pixel, and a drive circuit for supplying the image signal to each signal line, A drive transistor that drives the self-luminous element based on the image signal, and a capacitive element connected between a corresponding signal line of the plurality of signal lines and a control electrode of the drive transistor, The drive transistor is an n-type field effect transistor, the first electrode of the drive transistor is connected to a first power supply voltage, and the anode electrode of the self-luminous element is connected to a second power supply voltage. The device includes a set period and a write period in which the image signal is written to each pixel in succession to the set period within one frame period, and includes a power supply circuit and a plurality of voltage input lines. And before Each pixel has a reference switch element connected between a corresponding voltage input line of the plurality of voltage input lines and one end of the self-luminous element, and the reference of all the pixels is set during the setting period. By turning on the switch element and supplying a voltage having a higher potential than the second power supply voltage from the power supply circuit to the voltage input lines, a characteristic value setting voltage is applied to the control electrodes of the drive transistors of all the pixels. A voltage having a higher potential than the second power supply voltage is input.
(8) In (6) or (7), the signal line also serves as the voltage input line, and the reference switch element of each pixel is connected to the corresponding signal line in the plurality of signal lines. It is connected between one end of the light emitting element.
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の画像表示装置によれば、薄膜トランジスタのヒステリシス特性に起因する表示異常のない均一な表示が可能となる。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
According to the image display device of the present invention, uniform display without display abnormality due to the hysteresis characteristic of the thin film transistor is possible.
以下、本発明の有機EL表示装置に適用した実施例を図面を参照して詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
[実施例1]
図1は、本発明の実施例1の有機EL表示装置の全体構成を示す図である。図1に示すように、有機EL表示パネルの表示領域内には複数の画素1がマトリクス状に設けられる。
画素1には、信号線12、リセット線7、点灯スイッチ線21、および電源線6がそれぞれ入力される。
リセット線7は、ゲート駆動部8に接続される。また、点灯スイッチ線21は、オア回路42に接続される。オア回路42には、ゲート駆動部8から出力される走査出力線40と、点灯制御線41が入力される。
このゲート駆動部8の構成は、一般に良く知られているシフトレジスタ回路であるため、ここではその詳細な説明は省略する。
信号線12は、薄膜トランジスタで構成される信号線選択スイッチ素子11を介して、信号駆動部9に接続される。信号駆動部9には、外部から信号入力線10を介して画像信号が供給される。
信号駆動部9と、有機EL表示パネルとの間には、ステップ信号入力線15、三角波入力線16、ステップ信号選択スイッチ制御線17、三角波選択スイッチ制御線18、信号線選択スイッチ制御線19が延在している。
信号駆動部9から延びる信号線12にはこれらの出力が、薄膜トランジスタで構成される信号線選択スイッチ素子11、三角波選択スイッチ素子13、および、ステップ信号選択スイッチ素子14によって時間差で印加される。
Hereinafter, embodiments applied to the organic EL display device of the present invention will be described in detail with reference to the drawings.
In all the drawings for explaining the embodiments, parts having the same functions are given the same reference numerals, and repeated explanation thereof is omitted.
[Example 1]
FIG. 1 is a diagram showing an overall configuration of an organic EL display device according to
A
The
Since the configuration of the
The
Between the
These outputs are applied to the
また、実際には画素1は、有機EL表示パネルの表示領域内に多数個配置されるが、図面の簡略化のために図1では、4画素のみを記載してある。また、後述するように画素1には、他にも共通接地線が配線されているが、これらの記載は省略してある。
各画素1には、発光素子としての有機エレクトロルミネッセンス素子(以下、有機EL素子という。)2が設けられており、有機EL素子1のカソード電極は共通接地線に接続される。
また、アノード電極は、n型薄膜トランジスタで構成される点灯制御スイッチ素子20と、p型薄膜トランジスタ(以下、駆動TFTという。)4を介して電源線6に接続される。
また、駆動TFT4のゲート電極は、記憶容量3を介して信号線12に接続され、駆動TFT4のドレイン電極とゲート電極との間には、薄膜トランジスタで構成されるリセットスイッチ素子5が設けられる。
なお、リセットスイッチ素子5のゲート電極は、リセット線7に接続される。また、点灯制御スイッチ素子20のゲート電極は、点灯スイッチ線21に接続される。
画素1、ゲート駆動部8、信号駆動部9等の各回路は全て、半導体層として、一般に良く知られている低温多結晶シリコン層を有する低温多結晶シリコン薄膜トランジスタを用いて構成され、これらの薄膜トランジスタは、ガラス基板上に形成される。
また、低温多結晶シリコン薄膜トランジスタ、あるいは、有機EL素子1の製造方法などに関しては、一般に報告されているものと大きな相違はないため、ここではその説明は省略する。
In practice, a large number of
Each
The anode electrode is connected to the
The gate electrode of the
Note that the gate electrode of the
Each circuit such as the
In addition, the manufacturing method of the low-temperature polycrystalline silicon thin film transistor or the
図2は、本実施例の有機EL表示装置のタイミングチャートを示す図である。
図2の下側に示すように、本実施例では、1フレーム期間内に、書込期間と、発光期間と、設定期間とを有し、書込期間に各画素1に画像信号を書き込み、発光期間に全画素を点灯させて表示を行う。画像視信号の書き込みは、1表示ライン単位、即ち、リセット線7毎に行なわれる。
以下、各期間の動作について説明する。
[書込期間]
「書込期間」においては、信号線選択スイッチ制御線19により信号線選択スイッチ素子11がオンとなる。また、ゲート駆動部8が、1表示ライン単位に各行の複数の画素1を順次走査し、これと同期して、信号駆動部9から信号線選択スイッチ素子11を介してアナログ画像信号を信号線12に書き込む。
以下、ゲート駆動部8によって選択された、任意の表示ラインの画素1の「書込み期間」における動作について説明する。
書き込み期間内に、書き込みが選択された画素1の記憶容量3の一端には、時刻T1から時刻T4に亘って信号線12を介して信号電圧が印加される。
次に、時刻T2で、リセットスイッチ素子5と点灯制御スイッチ素子20とがオンとなり、これにより、駆動TFT4はゲート電極とドレイン電極とが接続されたダイオード接続になる。
FIG. 2 is a diagram illustrating a timing chart of the organic EL display device according to the present embodiment.
As shown in the lower side of FIG. 2, in this embodiment, there is a writing period, a light emitting period, and a setting period in one frame period, and an image signal is written to each
Hereinafter, the operation in each period will be described.
[Writing period]
In the “writing period”, the signal line
Hereinafter, an operation in the “writing period” of the
During the writing period, a signal voltage is applied to one end of the
Next, at time T2, the
次に、時刻T3で、点灯制御スイッチ素子20がオフすると、駆動TFT4と有機EL素子2とは強制的に電流オフ状態になるが、このとき、駆動TFT4のゲート電極とドレイン電極はリセットスイッチ素子5で短絡されているため、記憶容量3の一端でもある、駆動TFT4のゲート電極の電圧は、電源線6の電圧(Vdd)よりしきい値電圧(Vth)だけ低い電圧(Vdd−Vth)に自動的にリセットされる。
なおこのとき、記憶容量3の他端には、信号線12から、Vsのアナログ画像信号が入力されている。
次に、時刻T4で、リセットスイッチ素子5がオフすると、記憶容量3の両端の電位差はこのまま記憶容量3に記憶される。即ち、記憶容量3の信号線側に、「書込期間」で書込まれたVsのアナログ画像信号と等しい電圧が入力した際には、駆動TFT4のゲート電極の電圧V(g)は、電源線6の電圧よりしきい値電圧(Vth)だけ低い電圧(Vdd−Vth)に強制的に設定されることになる。
このとき、記憶容量3の信号線側に入力する電圧値が、Vsのアナログ画像信号よりも高ければ駆動TFT4はオフ状態であり、記憶容量3の信号線側に入力する電圧値が、Vsのアナログ画像信号よりも低ければ駆動TFT4はオン状態となる。但し、他の行の画素を走査している期間は、当該画素の点灯制御スイッチ素子20は常時オフ状態であるから、信号線12のアナログ画像信号の高低にかかわらず、有機EL素子1が点灯することはない。
アナログ画像信号の画素1への書込みはこのように行毎に順次行われ、全ての画素への書込みが終了した時点で1フレームの「書込期間」は終了する。
Next, when the lighting
At this time, an analog image signal of Vs is input from the
Next, when the
At this time, if the voltage value input to the signal line side of the
The writing of the analog image signal to the
[発光期間]
「発光期間」においては、ゲート駆動部8は停止し、点灯制御線41がHigh(以下、Hレベル)となるので、オア回路42と点灯スイッチ線21を介して、点灯制御スイッチ素子20のゲート電極にHレベルの電圧が入力されるので、全画素の点灯制御スイッチ素子20が一斉にオン状態となる。
このとき、三角波選択スイッチ制御線18により三角波選択スイッチ素子13がオンとなり、信号線12には、三角波入力線16から、図2に示す三角波電圧が入力される。
ここで、「発光期間」においては、点灯制御スイッチ素子20は常時オン状態にあるため、各画素1の有機EL素子2は、予め書込まれたVsのアナログ画像信号と信号線12に印加される三角波電圧との電圧関係によって、駆動TFT4により駆動される。
このとき、駆動TFT4の相互コンダクタンス(gm)が十分に大きければ、有機EL素子1は点灯/消灯とデジタル的に駆動されると見なすことができる。即ち、有機EL素子1は、予め書込まれたVsのアナログ画像信号値に依存した期間(例えば、図25のTsの期間)だけ、ほぼ一定の輝度で連続点灯し、この発光時間の変調は、視覚的には多階調の発光として認められる。
[Flash duration]
In the “light emission period”, the
At this time, the triangular wave
Here, in the “light emission period”, since the lighting
At this time, if the mutual conductance (gm) of the driving
このことは、例え、駆動TFT4の特性がばらついたとしても、基本的に何らの影響も受けることはない。ここで、図2に示す三角波電圧の振幅は、アナログ画像信号の信号振幅とほぼ一致させることが望ましい。
なお、本実施例では、発光の時間軸重心が発光階調に依存しないように左右対象の三角波電圧としたが、この三角波電圧に代えて、非対称の三角波電圧や、ガンマ特性変調に相当する非直線の三角波電圧、あるいは、複数の三角波電圧などを用いることも可能であり、それにより、それぞれ異なる視覚特性を得ることも可能である。
また、本実施例によれば各画素の記憶容量3に書込まれたアナログ画像信号の値によって有機EL素子1の発光期間を時間的にばらつきなく制御して階調表示を得ることができるため、画素間の表示特性ばらつきを十分に小さくすることができる。
また、各薄膜トランジスタは、本実施例では構成が簡単な単チャネルの薄膜トランジスタを用いたが、これらの薄膜トランジスタを、例えば、CMOS構成にすることも可能である。
また、ゲート駆動部8、信号駆動部9等からなる周辺駆動回路は、低温多結晶シリコン(ポリシリコン)薄膜トランジスタ回路で構成しているが、これらの周辺駆動回路あるいはその一部分を単結晶LSI(Large Scale Integrated circuit)回路で構成して実装するようにしてもよい。その場合に、駆動TFT4、リセットスイッチ素子5、および、点灯制御スイッチ素子20等は、それぞれ半導体層にアモルファスシリコンを用いるアモルファスシリコン薄膜トランジスタを用いてガラス基板上に構成するようにしてもよい。
For example, even if the characteristics of the driving
In this embodiment, the right and left target triangular wave voltage is set so that the time axis center of light emission does not depend on the light emission gradation, but instead of this triangular wave voltage, an asymmetric triangular wave voltage or non-corresponding to gamma characteristic modulation is used. It is also possible to use a linear triangular wave voltage or a plurality of triangular wave voltages, thereby obtaining different visual characteristics.
In addition, according to the present embodiment, the gradation display can be obtained by controlling the light emission period of the
In addition, each thin film transistor uses a single-channel thin film transistor with a simple configuration in this embodiment, but these thin film transistors may have a CMOS configuration, for example.
The peripheral drive circuit including the
[設定期間]
本実施例は、書込期間の前に、全画素の駆動TFT4の特性値を、図14(b)に示す特性C1に揃え、特性Aに近い特性で駆動させることを特徴とする。
1フレームの「設定期間」において、ゲート駆動部8は停止する。そして、時刻T5において、点灯制御線41がHレベルとなるので、オア回路42と点灯スイッチ線21を介して、点灯制御スイッチ素子20のゲート電極にHレベルの電圧が入力されるので、全画素の点灯制御スイッチ素子20が一斉にオン状態となる。同時に、リセット線7により、全画素のリセットスイッチ素子5をオンとする。これにより、駆動TFT4のゲート電圧(Vg)はVmに収束する。
このとき、ステップ信号選択スイッチ制御線17により、ステップ信号選択スイッチ素子14がオンとなり、信号線12には、ステップ信号発生部29からステップ信号入力線15を介して、Vstephの電圧が印加される。例えば、Vstephの電圧は、信号駆動部9より印加することのできる電圧の中の最も高電位の電圧、あるいは、電源線6の電圧である。
その後、全画素のリセットスイッチ素子5と点灯制御スイッチ素子20をオフとし、全画素の記憶容量3に、VmとVstephの差電圧を記憶させる。
次に、時刻T6において、信号線12に、ステップ信号発生部29からステップ信号入力線15を介して、Vsteplの電圧を印加する。例えば、Vsteplの電圧は、信号駆動部9より印加することのできる電圧の中の最も低電位の電圧、あるいは、共通接地線の電圧である。
記憶容量3には、VmとVstephの差電圧が保持されているため、駆動TFT4のゲート電圧(Vg)は、Vm−(Vsteph−Vstepl)となる。この電圧は、表示のために画素に印加される階調電圧の中の最低の電圧VL以下の電圧となる。
このように、本実施例では、発光後に全画素の駆動TFT4を図14(b)の特性C1に揃え、特性Aに近い特性で用いることができるので、駆動TFT4のヒステリシス特性に起因する表示異常のない均一な表示が可能となる。
なお、本実施例では、駆動TFT4と有機EL素子2が点灯制御スイッチ素子20を介して接続されていたが、点灯制御スイッチ素子20がなくても同様の効果は得られる。また、点灯制御スイッチ素子20が、電源線6と駆動TFT4のソース間に接続されていても、同様の効果が得られる。
[Setting period]
This embodiment is characterized in that, before the writing period, the characteristic values of the driving
In the “set period” of one frame, the
At this time, the step signal selection
Thereafter, the
Next, at time T <b> 6, a voltage of Vstepl is applied to the
Since the
As described above, in this embodiment, the
In this embodiment, the driving
[実施例2]
図3は、本発明の実施例2の有機EL表示装置の全体構成を示す図である。
本実施例は、設定期間にリファレンススイッチ素子22をオンとして、全画素の駆動TFT4のゲート電極に、リファレンス電圧線23から、VLの電圧を印加する点で、前述の実施例1と相違するが、残余の点は前述の実施と同じであるので、再度の詳細な説明は省略する。
図4は、本実施例の有機EL表示装置のタイミングチャートを示す図である。本実施例において、「書込期間」、「発光期間」の動作は、前述の実施例1と同じであり、本実施例は、「設定期間」の動作が前述の実施例1と異なっている。
本実施例では、発光期間の設定期間の時刻T7において、リセット線7および点灯スイッチ線21により、全画素のリセットスイッチ素子5、および点灯制御スイッチ素子20をオフとする。
同時に、リファレンス線25により、全画素のリファレンススイッチ素子22をオンとして、全画素の駆動TFT4のゲート電極に、VLの電圧を印加する。このとき、ステップ信号選択スイッチ制御線17により、ステップ信号選択スイッチ素子14がオンとなり、信号線12には、ステップ信号発生部29からステップ信号入力線15を介して、Vstephの電圧が印加される。例えば、Vstephの電圧は、信号駆動部9より印加することのできる電圧の中の最も高電位の電圧、あるいは、電源線6の電圧である。
[Example 2]
FIG. 3 is a diagram showing an overall configuration of an organic EL display device according to Example 2 of the present invention.
The present embodiment is different from the first embodiment in that the
FIG. 4 is a diagram showing a timing chart of the organic EL display device of the present embodiment. In this embodiment, the operations of “writing period” and “light emission period” are the same as those of the first embodiment, and this embodiment is different from the first embodiment in the operation of “setting period”. .
In this embodiment, the
At the same time, the
その後、リファレンススイッチ素子22をオフとすることにより、全画素の記憶容量3には、VLとVstephの差電圧が記憶される。
次に、時刻T8において、信号線12に、ステップ信号発生部29からステップ信号入力線15を介して、Vsteplの電圧を印加する。例えば、Vsteplの電圧は、信号駆動部9より印加することのできる電圧の中の最も低電位の電圧、あるいは、共通接地線の電圧である。
このとき、記憶容量3には、VLとVstephの差電圧が保持されているため、駆動TFT4のゲート電圧(Vg)は、VL−(Vsteph−Vstepl)となる。
この電圧は、表示のために画素に印加される階調電圧の中の最低の電圧値VL以下の電圧であり、前述の実施例1におけるVm−(Vsteph−Vstepl)よりも低い電圧とすることができる。
このように、本実施例では、発光後に、全画素の駆動TFT4を、図14(b)の特性C1に揃え、特性Aに近い特性で用いることができるので、駆動TFT4のヒステリシスに起因する表示異常のない均一な表示を行うことが可能である。
Thereafter, by turning off the
Next, at time T <b> 8, a voltage of Vstepl is applied to the
At this time, since the
This voltage is a voltage equal to or lower than the lowest voltage value VL among the gradation voltages applied to the pixels for display, and is a voltage lower than Vm− (Vsteph−Vstepl) in the first embodiment. Can do.
As described above, in this embodiment, after the light emission, the
[実施例3]
図5は、本発明の実施例3の有機EL表示装置の全体構成を示す図である。
本実施例の有機EL表示装置3が、前述の実施例1の有機EL表示装置と異なる点は、駆動TFT4のヒステリシス対策に加え、低電圧化によるリセット動作時の駆動TFT4のゲート電極の電圧の収束不足の対策を行うものである。
低電圧化により、電源線6上の電源電圧が低くなった場合、もしくは、高精細化のために1画素当たりの書き込み期間が短くなった場合、書き込み不足により、書込期間のリセット動作時に駆動TFT4のゲート電極の収束電圧が一定の電圧(ここでは、Vdd−Vth)の電圧とならない場合があり、その結果、残像が発生する。
本実施例は、この問題点をも解消するものである。
図5において、図1と異なる点は、有機EL素子2の他端が、プリチャージ線27により制御されるプリチャージスイッチ素子26を介して、信号線12に接続されている点である。
図6は、本実施例の有機EL表示装置の動作を説明するためのタイミングチャートである。
図2のタイミングチャートとの違いは、書込期間において、プリチャージ期間(図6に示すTchの期間)に、プリチャージスイッチ素子26、点灯制御スイッチ素子20、リセットスイッチ素子5、および信号線選択スイッチ素子11をオンとなし、駆動TFT4のゲート電極に、信号駆動部9から、信号線12→プリチャージスイッチ素子26→点灯制御スイッチ素子20→リセットスイッチ素子5の経路で、プリチャージ電圧をプリチャージする点である。
これにより、書込期間のリセット動作時による収束電圧を一定とし、前述の特許文献1に記載されている残像の問題を解決することができる。
このように、本実施例では、発光後に全画素の駆動TFT4を図14(b)の特性C1に揃え、特性Aに近い特性で用いることができ、さらに、低電圧化においても書き込み不足による収束不足も解消できるので、駆動TFT4のヒステリシス特性に起因する表示異常がなく、残像のない均一な表示が可能である。
[Example 3]
FIG. 5 is a diagram showing an overall configuration of an organic EL display device according to Example 3 of the present invention.
The difference between the organic
When the power supply voltage on the
The present embodiment also solves this problem.
5 is different from FIG. 1 in that the other end of the
FIG. 6 is a timing chart for explaining the operation of the organic EL display device of this embodiment.
2 is different from the timing chart of FIG. 2 in the writing period in the precharge period (Tch period shown in FIG. 6), the
Thereby, the convergence voltage at the time of the reset operation in the writing period is made constant, and the afterimage problem described in
As described above, in this embodiment, the driving
[実施例4]
図7は、本発明の実施例4の有機EL表示装置の全体構成を示す図である。
本実施例の有機EL表示が、前述の実施例1の有機EL表示装置と異なる点は、輝度モードの切替えのために、電源線6に複数の電源電圧が供給するための切替手段(SW)を有しており、さらに、レベル可変ステップ信号発生部31により、ステップ電圧の電圧値、あるいは、ステップ電圧のHレベル、あるいはLowレベル(以下、Lレベル)のステップ幅が可変される点である。
図8は、本実施例の有機EL表示装置の動作を説明するためのタイミングチャートである。図2のタイミングチャートとの違いは、電源線6の電源電圧の値に応じて、Vsteplの電圧を切替える点である。
電源線6の電源電圧が、Vdd1から、Vdd1よりも低いVdd2に切り替えられたときに、駆動TFT4を、Vdd1の電源電圧の場合と同じ特性で用いるためには、Vstep1の電圧をより低い電圧、あるいは、Vstep1の電圧の印加時間をより長くする必要がある。但し、Vstep1の電圧の印加時間を長くすると、発光期間が短くなるため、表示輝度が低下する。
そこで、本実施例では、電源電圧の電圧値に応じて、Vstep1の電圧を切替えるようにしたものである。例えば、電源電圧がVdd1の場合、Vstep1の電圧として、Vstep11の電圧を使用し、また、電源電圧がVdd2の場合、Vstep1の電圧として、Vstep11の電圧よりも低いVstep12の電圧を使用する。
これにより、発光期間を同じ期間に維持したまま、全画素の駆動TFT4を、図14(b)の特性C1に揃え、特性Aに近い特性で用いることができるので、駆動TFT4のヒステリシス特性に起因する表示異常のない均一な表示が可能である。
なお、本実施例4では、前述の実施例1において、電源線6の電源電圧と、ステップ電圧の電圧値とが切替え可能な場合について説明したが、前述の実施例2、あるいは実施例3において、電源線6の電源電圧と、ステップ電圧の電圧値とを切替え可能とすることにより、本実施例4と同様の効果を得ることができる。
[Example 4]
FIG. 7 is a diagram showing an overall configuration of an organic EL display device according to Example 4 of the present invention.
The difference between the organic EL display of the present embodiment and the organic EL display device of the first embodiment is that the switching means (SW) for supplying a plurality of power supply voltages to the
FIG. 8 is a timing chart for explaining the operation of the organic EL display device of this embodiment. The difference from the timing chart of FIG. 2 is that the voltage of Vstepl is switched according to the value of the power supply voltage of the
In order to use the driving
Therefore, in this embodiment, the voltage of Vstep1 is switched according to the voltage value of the power supply voltage. For example, when the power supply voltage is Vdd1, the voltage of Vstep11 is used as the voltage of Vstep1, and when the power supply voltage is Vdd2, the voltage of Vstep12 lower than the voltage of Vstep11 is used as the voltage of Vstep1.
Accordingly, the
In the fourth embodiment, the case where the power supply voltage of the
[実施例5]
図9は、本発明の実施例5の有機EL表示装置の1画素の等価回路を示す回路図である。
本実施例の有機EL表示装置が、前述の実施例1の有機EL表示装置と異なる点は、有機EL素子2が、電源線6と直接接続されており、駆動TFT4は基準電位側に配置されている点である。これに伴い、本実施例では、リセットスイッチ素子5も、有機EL素子2の陰極側に接続されている。
また、本実施例では、駆動TFT4はn型の薄膜トランジスタで構成される。したがって、1画素内の薄膜トランジスタは、n型プロセスのみで形成できることになる。
有機EL素子2を電源線6側に設置し、駆動TFT4を基準電位側に設置することによって、関連する素子を移動したことを除けば、基本的な動作は前述の実施例1と同じである。
図10は、本実施例の有機EL表示装置の動作を説明するためのタイミングチャートである。
図10のタイミングチャートは、図2のタイミングチャートと基本的には同じである。但し、リセット動作に要する時間は駆動TFT4の特性が関係するが、実施例1では駆動TFT4は、p型の薄膜トランジスタであるのに対し、本実施例は、n型の薄膜トランジスタであるので、実施例1と本実施例5とでは異なってくる。
図10のタイミングチャートが、図2のタイミングチャートと異なるもう一つの点は、発光期間における三角波が上に凸ということである。
本実施例では、駆動TFT4が、n型の薄膜トランジスタであるために、ゲート電圧がソース電極よりも高い電圧となったときに駆動TFT4がオンするためである。また、設定期間において、リセットスイッチ素子5、点灯制御スイッチ素子20がオンのときに、信号線12には、Vsteplの電圧を印加する。
次に、リセットスイッチ素子5、点灯制御スイッチ素子20をオフとした後に、Vsteplより高いVstephの電圧を印加する。
これにより、発光後にすべての駆動TFT4を図14(b)の特性C1に揃え、特性Aに近い特性で用いることができるので、駆動TFT4のヒステリシス起因の表示異常のない均一な表示が可能である。
[Example 5]
FIG. 9 is a circuit diagram showing an equivalent circuit of one pixel of the organic EL display device according to Example 5 of the present invention.
The difference between the organic EL display device of the present embodiment and the organic EL display device of the first embodiment is that the
In this embodiment, the driving
The basic operation is the same as that of the first embodiment except that the
FIG. 10 is a timing chart for explaining the operation of the organic EL display device of this embodiment.
The timing chart of FIG. 10 is basically the same as the timing chart of FIG. However, although the time required for the reset operation is related to the characteristics of the driving
Another difference between the timing chart of FIG. 10 and the timing chart of FIG. 2 is that the triangular wave in the light emission period is convex upward.
In this embodiment, since the driving
Next, after the
Thereby, all the driving
[実施例6]
図11は、本発明の実施例6の有機EL表示装置の全体構成を示す図である。
本実施例の有機EL表示装置が、前述の実施例1の有機EL表示装置と異なる点は、駆動TFT4のゲート電極が、リファレンス線25により制御されるリファレンススイッチ素子22を介して信号線12に接続されている点、また、信号線12が、ステップ信号選択スイッチ素子14と、外部負電圧入力線28を介して、外部負電源30に接続されている点である。
図12は、本実施例の有機EL表示装置の動作を説明するためのタイミングチャートである。
前述の実施例1と異なる点は、発光期間後の設定期間に、リファレンススイッチ素子22をオンとして、駆動TFT4のゲート電極に、外部負電源30から、外部負電圧入力線28→ステップ信号選択スイッチ素子14→信号線12→リファレンススイッチ素子22の経路で、負電圧を供給する点である。
これにより、本実施例では、発光後に全画素の駆動TFT4を図14(b)の特性C1に揃え、特性Aに近い特性で用いることができるので、駆動TFT4のヒステリシス特性に起因の表示異常のない均一な表示が可能である。
なお、本実施例6では、駆動TFT4のゲート電極がリファレンススイッチ素子22を介して信号線12に接続されているが、駆動TFT4のゲート電極がリファレンススイッチ素子22を介して信号線12とは別の電圧入力線に接続され、別の電圧入力線が外部負電源30に接続されている場合でも、同様の効果を得ることができる。
[Example 6]
FIG. 11 is a diagram showing an overall configuration of an organic EL display device according to Example 6 of the present invention.
The organic EL display device of the present embodiment is different from the organic EL display device of
FIG. 12 is a timing chart for explaining the operation of the organic EL display device of this embodiment.
The difference from the first embodiment described above is that the
Accordingly, in this embodiment, the
In the sixth embodiment, the gate electrode of the
また、本実施例6においては、駆動TFT4がp型の薄膜トランジスタの場合であるが、駆動TFT4がn型の薄膜トランジスタの場合でも、外部負電源30を電源電圧よりも高電位の電圧とすることで、同様の効果を得ることができる。
さらに、本実施例6において、電源線6に、複数の電源電圧が供給するための切替手段(SW)を設け、駆動TFT4がp型の薄膜トランジスタのときは、電源電圧が、Vdd1の電圧から、Vdd1より低いVdd2の電圧へ切り替わったとき、外部電源をVr1からより低電位のVr2の電圧へ切り替えることで実施例4と同様の効果を得ることができる。
また、駆動TFT4がn型の薄膜トランジスタのときは、外部電源をVr1からより高電位のVr3の電圧へ切り替えることで実施例4と同様の効果を得ることができる。
また、前述の各実施例において、ステップ信号発生部29、レベル可変ステップ信号発生部31、外部負電源30は、低温多結晶シリコン薄膜トランジスタ回路で構成され、ガラス基板上に形成されているが、ステップ信号発生部29、レベル可変ステップ信号発生部31、外部負電源30は、信号駆動部9内に形成するようにしてもよい。
さらに、ステップ信号発生部29、レベル可変ステップ信号発生部31、外部負電源30は、本体コンピュータ側などの外部から入力するようにしてよい。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
In the sixth embodiment, the driving
Further, in the sixth embodiment, the
When the driving
In each of the above-described embodiments, the step signal generator 29, the level variable
Further, the step signal generation unit 29, the level variable step
As mentioned above, the invention made by the present inventor has been specifically described based on the above embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Of course.
1 画素
2 有機エレクトロルミネッセンス素子(有機EL素子)
3 記憶容量
4 p型薄膜トランジスタ(駆動TFT)
5 リセットスイッチ素子
6 電源線
7 リセット線
8 ゲート駆動部
9 信号駆動部
10 信号入力線
11 信号線選択スイッチ素子
12 信号線
13 三角波選択スイッチ素子
14 ステップ信号選択スイッチ素子
15 ステップ信号入力線
16 三角波入力線
17 ステップ信号選択スイッチ制御線
18 三角波選択スイッチ制御線
19 信号線選択スイッチ制御線
20 点灯制御スイッチ素子
21 点灯スイッチ線
22 リファレンススイッチ素子
23 リファレンス電圧線
25 リファレンス線
26 プリチャージスイッチ素子
27 プリチャージ線
28 外部負電圧入力線
29 ステップ信号発生部
30 外部負電源
31 レベル可変ステップ信号発生部
32 プリチャージ信号選択線
40 走査出力線
41 点灯制御線
42 オア回路
SW 切替手段
G ゲート電極
GI ゲート絶縁膜
CAP キャリア
1
3 Memory capacity 4 p-type thin film transistor (drive TFT)
DESCRIPTION OF
Claims (20)
前記各画素に画像信号を入力する複数の信号線と、
前記各信号線に前記画像信号を供給する駆動回路と、
前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、
前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、
前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子と、
前記駆動トランジスタの制御電極と第2電極との間に接続されるリセットスイッチ素子とを有し、
前記駆動トランジスタの第1電極は、第1電源電圧に接続され、
前記自発光素子の他端は、第2電源電圧に接続される画像表示装置であって、
1フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、
前記設定期間の前半の期間に、前記全画素の前記リセットスイッチ素子をオンとして、前記全画素の前記駆動トランジスタの制御電極を所定の電圧に収束させ、かつ、前記ステップ信号生成回路から前記各信号線に第1電圧レベルのステップ信号を供給し、
前記設定期間の後半の期間に、前記全画素の前記リセットスイッチ素子をオフし、かつ、前記設定期間の後半の期間内に前記ステップ信号生成回路から前記各信号線に前記第1電圧レベルとは異なる第2電圧レベルのステップ信号を供給することを特徴とする画像表示装置。 A plurality of pixels each having a self-luminous element;
A plurality of signal lines for inputting image signals to the pixels;
A drive circuit for supplying the image signal to the signal lines;
A step signal generation circuit for supplying a step signal to each signal line;
Each of the pixels includes a driving transistor that drives the self-luminous element based on the image signal;
A capacitive element connected between a corresponding signal line of the plurality of signal lines and a control electrode of the driving transistor;
A reset switch element connected between a control electrode and a second electrode of the drive transistor;
A first electrode of the driving transistor is connected to a first power supply voltage;
The other end of the self-luminous element is an image display device connected to a second power supply voltage,
Within one frame period, it has a setting period, and a writing period for writing the image signal to each pixel in succession to the setting period,
In the first half of the set period, the reset switch elements of all the pixels are turned on, the control electrodes of the drive transistors of all the pixels are converged to a predetermined voltage, and each signal from the step signal generation circuit Supplying a first voltage level step signal to the line;
In the latter half of the setting period, the reset switch elements of all the pixels are turned off, and the first voltage level is applied to each signal line from the step signal generation circuit within the latter half of the setting period. An image display device that supplies step signals having different second voltage levels.
前記設定期間の前半の期間に、前記全画素の前記リセットスイッチ素子と前記点灯制御スイッチ素子をオンとして、前記全画素の前記駆動トランジスタの制御電極を所定の電圧に収束させ、かつ、前記ステップ信号生成回路から前記各信号線に第1電圧レベルのステップ信号を供給し、
前記設定期間の後半の期間に、前記全画素の前記リセットスイッチ素子と前記点灯制御スイッチ素子をオフし、かつ、前記設定期間の後半の期間内に前記ステップ信号生成回路から前記各信号線に前記第2電圧レベルのステップ信号を供給することを特徴とする請求項1に記載の画像表示装置。 Each pixel has a lighting control switch element connected between the second electrode of the driving transistor and one end of the self-light-emitting element,
In the first half of the set period, the reset switch element and the lighting control switch element of all the pixels are turned on, the control electrodes of the drive transistors of all the pixels are converged to a predetermined voltage, and the step signal Supplying a step signal of the first voltage level from the generation circuit to each of the signal lines;
The reset switch elements and the lighting control switch elements of all the pixels are turned off during the latter half of the set period , and the signal lines are supplied from the step signal generation circuit to the signal lines within the latter half of the set period. The image display device according to claim 1, wherein a step signal of a second voltage level is supplied .
前記各画素の前記駆動トランジスタの前記第1電極には、点灯制御スイッチ素子を介して前記第1電源電圧が供給され、
前記設定期間の前半の期間に、前記全画素の前記リセットスイッチ素子と前記点灯制御スイッチ素子をオンとして、前記全画素の前記駆動トランジスタのゲート電極を所定の電圧に収束させ、かつ、前記ステップ信号生成回路から前記各信号線に第1電圧レベルのステップ信号を供給し、
前記設定期間の後半の期間に、前記全画素の前記リセットスイッチ素子と前記点灯制御スイッチ素子をオフし、かつ、前記設定期間の後半の期間内に前記ステップ信号生成回路から前記各信号線に前記第2電圧レベルのステップ信号を供給することを特徴とする請求項1に記載の画像表示装置。 A second electrode of the driving transistor of each pixel is connected to one end of the self-luminous element;
The first power supply voltage is supplied to the first electrode of the drive transistor of each pixel through a lighting control switch element;
In the first half of the set period, the reset switch elements and the lighting control switch elements of all the pixels are turned on, the gate electrodes of the drive transistors of all the pixels are converged to a predetermined voltage, and the step signal Supplying a step signal of the first voltage level from the generation circuit to each of the signal lines;
The reset switch elements and the lighting control switch elements of all the pixels are turned off during the latter half of the set period , and the signal lines are supplied from the step signal generation circuit to the signal lines within the latter half of the set period. The image display device according to claim 1, wherein a step signal of a second voltage level is supplied .
前記書込期間は、各表示ライン単位に、前記各画素にプリチャージ電圧を順次入力するプリチャージ期間と、前記各画素に画像信号を順次入力する画像信号書込期間とを有し、
前記プリチャージ期間に、前記各画素の前記プリチャージスイッチ素子と前記リセットスイッチ素子とをオンとして、前記駆動回路から前記各信号線に前記プリチャージ電圧を供給して、前記各画素の前記駆動トランジスタの制御電極に前記プリチャージ電圧を入力することを特徴とする請求項1に記載の画像表示装置。 Each pixel has a precharge switch element connected between a corresponding signal line of the plurality of signal lines and one end of the self-light-emitting element,
The writing period includes a precharge period for sequentially inputting a precharge voltage to each pixel and an image signal writing period for sequentially inputting an image signal to each pixel for each display line unit,
In the precharge period, the precharge switch element and the reset switch element of each pixel are turned on, the precharge voltage is supplied from the drive circuit to the signal lines, and the drive transistor of each pixel The image display apparatus according to claim 1, wherein the precharge voltage is input to the control electrode.
前記プリチャージ期間に、前記各画素の前記プリチャージスイッチ素子と、前記点灯制御スイッチ素子と、前記リセットスイッチ素子とをオンとして、前記駆動回路から前記各信号線に前記プリチャージ電圧を供給して、前記各画素の前記駆動トランジスタの制御電極に前記プリチャージ電圧を入力することを特徴とする請求項4に記載の画像表示装置。 Each pixel has a lighting control switch element connected between the second electrode of the driving transistor and one end of the self-light-emitting element,
In the precharge period, the precharge switch element, the lighting control switch element, and the reset switch element of each pixel are turned on, and the precharge voltage is supplied from the drive circuit to the signal lines. The image display device according to claim 4, wherein the precharge voltage is input to a control electrode of the drive transistor of each pixel.
前記自発光素子のカソード電極は、前記第2電源電圧に接続され、
前記ステップ信号は、前記第1電圧レベルがHighレベル、前記第2電圧レベルがLowレベルであり、
前記設定期間の後半の期間に、特性値設定用電圧として、前記全画素の前記駆動トランジスタの制御電極には、前記第2電源電圧よりも低電位の電圧、あるいは、前記駆動回路から供給される電圧範囲の中で最も低電位の電圧よりも低電位の電圧が入力されることを特徴とする請求項1に記載の画像表示装置。 The drive transistor is a p-type field effect transistor,
A cathode electrode of the self-luminous element is connected to the second power supply voltage;
In the step signal, the first voltage level is a high level and the second voltage level is a low level.
During the latter half of the setting period, a voltage having a lower potential than the second power supply voltage or the drive circuit is supplied to the control electrodes of the drive transistors of all the pixels as a characteristic value setting voltage. The image display device according to claim 1, wherein a voltage having a lower potential than a voltage having the lowest potential in the voltage range is input .
前記自発光素子のアノード電極は、前記第2電源電圧に接続され、
前記ステップ信号は、前記第1電圧レベルがLowレベル、前記第2電圧レベルがHighレベルであり、
前記設定期間の後半の期間に、特性値設定用電圧として、前記全画素の前記駆動トランジスタの制御電極には、前記第2電源電圧よりも高電位の電圧、あるいは、前記駆動回路から供給される電圧範囲の中で最も高電位の電圧よりも高電位の電圧が入力されることを特徴とする請求項1に記載の画像表示装置。 The driving transistor is an n-type field effect transistor,
An anode electrode of the self-luminous element is connected to the second power supply voltage;
In the step signal, the first voltage level is a low level, and the second voltage level is a high level,
In the latter half of the setting period, a voltage having a higher potential than the second power supply voltage or the driving circuit is supplied to the control electrodes of the driving transistors of all the pixels as a characteristic value setting voltage. The image display device according to claim 1, wherein a voltage having a higher potential than a voltage having the highest potential in the voltage range is input .
前記各画素に画像信号を入力する複数の信号線と、
前記各画素にリファレンス電圧を入力する複数のリファレンス線と、
前記各信号線に前記画像信号を供給する駆動回路と、
前記各信号線にステップ信号を供給するステップ信号生成回路とを備え、
前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、
前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子と、
前記複数のリファレンス線の中の対応するリファレンス線と前記駆動トランジスタの制御電極との間に接続されるリファレンススイッチ素子とを有し、
前記駆動トランジスタの第1電極は、第1電源電圧に接続され、
前記自発光素子の他端は、第2電源電圧に接続される画像表示装置であって、
1フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、
前記設定期間の前半の期間に、前記全画素の前記リファレンススイッチ素子をオンとして、前記全画素の前記駆動トランジスタの制御電極に所定の電圧を入力し、かつ、前記ステップ信号生成回路から前記各信号線に第1電圧レベルのステップ信号を供給し、
前記設定期間の後半の期間に、前記全画素の前記リファレンススイッチ素子をオフし、かつ、前記設定期間の後半の期間内に前記ステップ信号生成回路から前記各信号線に前記第1電圧レベルとは異なる第2電圧レベルのステップ信号を供給することを特徴とする画像表示装置。 A plurality of pixels each having a self-luminous element;
A plurality of signal lines for inputting image signals to the pixels;
A plurality of reference lines for inputting a reference voltage to each of the pixels;
A drive circuit for supplying the image signal to the signal lines;
A step signal generation circuit for supplying a step signal to each signal line;
Each of the pixels includes a driving transistor that drives the self-luminous element based on the image signal;
A capacitive element connected between a corresponding signal line of the plurality of signal lines and a control electrode of the driving transistor;
And a reference switch element connected between the control electrode of the corresponding reference line and the driving transistor of the plurality of reference lines,
A first electrode of the driving transistor is connected to a first power supply voltage;
The other end of the self-luminous element is an image display device connected to a second power supply voltage,
Within one frame period, it has a setting period, and a writing period for writing the image signal to each pixel in succession to the setting period,
In the first half of the set period, the reference switch elements of all the pixels are turned on, a predetermined voltage is input to the control electrodes of the drive transistors of all the pixels, and each signal from the step signal generation circuit Supplying a first voltage level step signal to the line;
In the latter half of the set period, the reference switch elements of all the pixels are turned off, and the first voltage level is applied to each signal line from the step signal generation circuit within the latter half of the set period. An image display device that supplies step signals having different second voltage levels.
前記駆動トランジスタの第2電極と前記自発光素子の一端との間に接続される点灯制御スイッチ素子とを有することを特徴とする請求項9に記載の画像表示装置。 Each pixel includes a reset switch element connected between a control electrode and a second electrode of the driving transistor;
The image display device according to claim 9, further comprising a lighting control switch element connected between the second electrode of the driving transistor and one end of the self-light-emitting element.
前記自発光素子のカソード電極は、前記第2電源電圧に接続され、
前記ステップ信号は、前記第1電圧レベルがHighレベル、前記第2電圧レベルがLowレベルであり、
前記設定期間の後半の期間に、特性値設定用電圧として、前記全画素の前記駆動トランジスタの制御電極には、前記第2電源電圧よりも低電位の電圧、あるいは、前記駆動回路から供給される電圧範囲の中で最も低電位の電圧よりも低電位の電圧が入力されることを特徴とする請求項9に記載の画像表示装置。 The drive transistor is a p-type field effect transistor,
A cathode electrode of the self-luminous element is connected to the second power supply voltage;
In the step signal, the first voltage level is a high level and the second voltage level is a low level.
During the latter half of the setting period, a voltage having a lower potential than the second power supply voltage or the drive circuit is supplied to the control electrodes of the drive transistors of all the pixels as a characteristic value setting voltage. The image display device according to claim 9, wherein a voltage having a lower potential than a voltage having the lowest potential in the voltage range is input .
前記自発光素子のアノード電極は、前記第2電源電圧に接続され、
前記ステップ信号は、前記第1電圧レベルがLowレベル、前記第2電圧レベルがHighレベルであり、
前記設定期間の後半の期間に、特性値設定用電圧として、前記全画素の前記駆動トランジスタの制御電極には、前記第2電源電圧よりも高電位の電圧、あるいは、前記駆動回路から供給される電圧範囲の中で最も高電位の電圧よりも高電位の電圧が入力されることを特徴とする請求項9に記載の画像表示装置。 The driving transistor is an n-type field effect transistor,
An anode electrode of the self-luminous element is connected to the second power supply voltage;
In the step signal, the first voltage level is a low level, and the second voltage level is a high level,
In the latter half of the setting period, a voltage having a higher potential than the second power supply voltage or the driving circuit is supplied to the control electrodes of the driving transistors of all the pixels as a characteristic value setting voltage. The image display device according to claim 9, wherein a voltage having a higher potential than a voltage having the highest potential in the voltage range is input .
前記各画素に画像信号を入力する複数の信号線と、
前記各信号線に前記画像信号を供給する駆動回路とを備え、
前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、
前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子とを有し、
前記駆動トランジスタは、p型の電界効果トランジスタであり、
前記駆動トランジスタの第1電極は、第1電源電圧に接続され、
前記自発光素子のカソード電極は、第2電源電圧に接続される画像表示装置であって、
1フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、
電源回路と、
複数の電圧入力線とを有し、
前記各画素は、前記複数の電圧入力線の中の対応する電圧入力線と前記駆動トランジスタの制御電極との間に接続されるリファレンススイッチ素子を有し、
前記設定期間に、前記全画素の前記リファレンススイッチ素子をオンとして、前記電源回路から前記各電圧入力線に前記第2電源電圧よりも低電位の電圧を供給することにより、前記全画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第2電源電圧よりも低電位の電圧を入力することを特徴とする画像表示装置。 A plurality of pixels each having a self-luminous element;
A plurality of signal lines for inputting image signals to the pixels;
A drive circuit for supplying the image signal to the signal lines,
Each of the pixels includes a driving transistor that drives the self-luminous element based on the image signal;
A capacitive element connected between a corresponding signal line of the plurality of signal lines and a control electrode of the drive transistor;
The drive transistor is a p-type field effect transistor,
A first electrode of the driving transistor is connected to a first power supply voltage;
The cathode electrode of the self-luminous element is an image display device connected to a second power supply voltage,
Within one frame period, it has a setting period, and a writing period for writing the image signal to each pixel in succession to the setting period,
A power circuit;
A plurality of voltage input lines,
Each pixel has a reference switch element connected between a corresponding voltage input line of the plurality of voltage input lines and a control electrode of the driving transistor ,
In the setting period, the reference switch elements of all the pixels are turned on, and a voltage having a lower potential than the second power supply voltage is supplied from the power supply circuit to each of the voltage input lines. An image display device, wherein a voltage having a lower potential than the second power supply voltage is input as a characteristic value setting voltage to a control electrode of a transistor.
前記各画素の前記リファレンススイッチ素子は、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続されることを特徴とする請求項15に記載の画像表示装置。 The signal line also serves as the voltage input line,
The image display device according to claim 15, wherein the reference switch element of each pixel is connected between a corresponding signal line of the plurality of signal lines and a control electrode of the drive transistor. .
前記駆動トランジスタの第2電極と前記自発光素子の一端との間に接続される点灯制御スイッチ素子とを有することを特徴とする請求項15に記載の画像表示装置。 Each pixel includes a reset switch element connected between a control electrode and a second electrode of the driving transistor;
16. The image display device according to claim 15, further comprising a lighting control switch element connected between the second electrode of the driving transistor and one end of the self-light-emitting element.
前記各画素に画像信号を入力する複数の信号線と、
前記各信号線に前記画像信号を供給する駆動回路とを備え、
前記各画素は、前記画像信号に基づき前記自発光素子を駆動する駆動トランジスタと、
前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続される容量素子とを有し、
前記駆動トランジスタは、n型の電界効果トランジスタであり、
前記駆動トランジスタの第1電極は、第1電源電圧に接続され、
前記自発光素子のアノード電極は、第2電源電圧に接続される画像表示装置であって、
1フレーム期間内に、設定期間と、前記設定期間に連続し前記各画素に前記画像信号を書き込む書込期間とを有し、
電源回路と、
複数の電圧入力線とを有し、
前記各画素は、前記複数の電圧入力線の中の対応する電圧入力線と前記駆動トランジスタの制御電極との間に接続されるリファレンススイッチ素子を有し、
前記設定期間に、前記全画素の前記リファレンススイッチ素子をオンとして、前記電源回路から前記各電圧入力線に前記第2電源電圧よりも高電位の電圧を供給することにより、前記全画素の前記駆動トランジスタの制御電極に特性値設定用電圧として、前記第2電源電圧よりも高電位の電圧を入力することを特徴とする画像表示装置。 A plurality of pixels each having a self-luminous element;
A plurality of signal lines for inputting image signals to the pixels;
A drive circuit for supplying the image signal to the signal lines,
Each of the pixels includes a driving transistor that drives the self-luminous element based on the image signal;
A capacitive element connected between a corresponding signal line of the plurality of signal lines and a control electrode of the drive transistor;
The driving transistor is an n-type field effect transistor,
A first electrode of the driving transistor is connected to a first power supply voltage;
The anode electrode of the self-luminous element is an image display device connected to a second power supply voltage,
Within one frame period, it has a setting period, and a writing period for writing the image signal to each pixel in succession to the setting period,
A power circuit;
A plurality of voltage input lines,
Each pixel has a reference switch element connected between a corresponding voltage input line of the plurality of voltage input lines and a control electrode of the driving transistor ,
In the setting period, the reference switch elements of all the pixels are turned on, and a voltage having a higher potential than the second power supply voltage is supplied from the power supply circuit to each of the voltage input lines. An image display device, wherein a voltage having a higher potential than the second power supply voltage is input as a characteristic value setting voltage to a control electrode of a transistor.
前記各画素の前記リファレンススイッチ素子は、前記複数の信号線の中の対応する信号線と前記駆動トランジスタの制御電極との間に接続されることを特徴とする請求項18に記載の画像表示装置。 The signal line also serves as the voltage input line,
19. The image display device according to claim 18, wherein the reference switch element of each pixel is connected between a corresponding signal line of the plurality of signal lines and a control electrode of the drive transistor. .
前記駆動トランジスタの第2電極と前記自発光素子の一端との間に接続される点灯制御スイッチ素子とを有することを特徴とする請求項18に記載の画像表示装置。 Each pixel includes a reset switch element connected between a control electrode and a second electrode of the driving transistor;
The image display device according to claim 18, further comprising a lighting control switch element connected between the second electrode of the driving transistor and one end of the self-luminous element.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008152942A JP5280739B2 (en) | 2008-06-11 | 2008-06-11 | Image display device |
US12/480,804 US8207918B2 (en) | 2008-06-11 | 2009-06-09 | Image display device having a set period during which a step signal is supplied at different levels to provide a uniform display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008152942A JP5280739B2 (en) | 2008-06-11 | 2008-06-11 | Image display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009300592A JP2009300592A (en) | 2009-12-24 |
JP5280739B2 true JP5280739B2 (en) | 2013-09-04 |
Family
ID=41547572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008152942A Active JP5280739B2 (en) | 2008-06-11 | 2008-06-11 | Image display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5280739B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5771807B2 (en) * | 2011-02-25 | 2015-09-02 | ローム株式会社 | Signal processing circuit for light emitting device |
TWI705428B (en) * | 2019-11-25 | 2020-09-21 | 友達光電股份有限公司 | Light-emitting diode apparatus and controlling method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100885573B1 (en) * | 2004-12-27 | 2009-02-24 | 교세라 가부시키가이샤 | Image display and its driving method, and driving method of electronic apparatus |
JP5007491B2 (en) * | 2005-04-14 | 2012-08-22 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
JP2007179037A (en) * | 2005-12-01 | 2007-07-12 | Toshiba Matsushita Display Technology Co Ltd | El display apparatus and method for driving the el display apparatus |
KR101245218B1 (en) * | 2006-06-22 | 2013-03-19 | 엘지디스플레이 주식회사 | Organic light emitting diode display |
-
2008
- 2008-06-11 JP JP2008152942A patent/JP5280739B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009300592A (en) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4915195B2 (en) | Display device | |
TWI424410B (en) | Display device and method of driving the same | |
JP4826597B2 (en) | Display device | |
TWI576809B (en) | Pixel and organic light emitting display using the same | |
WO2016145693A1 (en) | Amoled pixel drive circuit and pixel drive method | |
JP5157467B2 (en) | Self-luminous display device and driving method thereof | |
WO2016155053A1 (en) | Amoled pixel driving circuit and pixel driving method | |
US20060176250A1 (en) | Method and system for programming and driving active matrix light emitting devcie pixel | |
US8207918B2 (en) | Image display device having a set period during which a step signal is supplied at different levels to provide a uniform display | |
WO2019037301A1 (en) | Pixel driving circuit and driving method therefor | |
US9165508B2 (en) | Display apparatus using reference voltage line for parasitic capacitance, electronic apparatus using the display apparatus and driving method of the display apparatus | |
JP2008233123A (en) | Display device | |
JP2008164796A (en) | Pixel circuit and display device and driving method thereof | |
JP2008051990A (en) | Display device | |
US9483978B2 (en) | Display device and method of driving the same | |
JP5280739B2 (en) | Image display device | |
JP2007108379A (en) | Pixel circuit, display device, and driving method of display device | |
JP5789585B2 (en) | Display device and electronic device | |
KR100541829B1 (en) | Current driving apparatus and method for active matrix oled | |
JP4962682B2 (en) | Light emission drive circuit and display device | |
JP3988793B2 (en) | Driving method for active matrix display device and active matrix display device | |
KR102332424B1 (en) | Electroluminscence display | |
JP4915194B2 (en) | Display device | |
JP5342193B2 (en) | Image display device | |
US11929025B2 (en) | Display device comprising pixel driving circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110214 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130523 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5280739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |