JP5771807B2 - Signal processing circuit for light emitting device - Google Patents

Signal processing circuit for light emitting device Download PDF

Info

Publication number
JP5771807B2
JP5771807B2 JP2011040458A JP2011040458A JP5771807B2 JP 5771807 B2 JP5771807 B2 JP 5771807B2 JP 2011040458 A JP2011040458 A JP 2011040458A JP 2011040458 A JP2011040458 A JP 2011040458A JP 5771807 B2 JP5771807 B2 JP 5771807B2
Authority
JP
Japan
Prior art keywords
signal
circuit
emitting device
light emitting
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011040458A
Other languages
Japanese (ja)
Other versions
JP2012178708A (en
Inventor
大介 西ノ原
大介 西ノ原
木村 睦
睦 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Ryukoku University
Original Assignee
Rohm Co Ltd
Ryukoku University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, Ryukoku University filed Critical Rohm Co Ltd
Priority to JP2011040458A priority Critical patent/JP5771807B2/en
Publication of JP2012178708A publication Critical patent/JP2012178708A/en
Application granted granted Critical
Publication of JP5771807B2 publication Critical patent/JP5771807B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、発光装置に対してガンマ補正等の非線形処理を行う発光装置用信号処理回路に関する。   The present invention relates to a signal processing circuit for a light emitting device that performs nonlinear processing such as gamma correction on the light emitting device.

従来、受像機側の発光出力特性(ノンリニア特性)を考慮して、送信側でその特性を考慮して予め補正を行う技術が知られている。例えば、テレビジョン受像機は、陰極線菅(CRT;Cathode Ray Tube)を表示装置として用いるものが多いが、このCRTもノンリニア特性を有する。このようなノンリニア特性はガンマ特性と呼ばれるもので、受像側のノンリニア特性は、入力をx、出力をyで表したとき、y=xγと表せる。この曲線が、図11に示す発光装置の入出力特性のようになる。 2. Description of the Related Art Conventionally, a technique is known in which light emission output characteristics (non-linear characteristics) on the receiver side are taken into consideration and correction is performed in advance on the transmission side in consideration of the characteristics. For example, many television receivers use a cathode ray tube (CRT) as a display device, and this CRT also has non-linear characteristics. Such a non-linear characteristic is called a gamma characteristic. The non-linear characteristic on the image receiving side can be expressed as y = x γ when the input is represented by x and the output is represented by y. This curve is like the input / output characteristics of the light emitting device shown in FIG.

このため、送像側又は受像側で、図11のガンマ補正曲線に示される、y=x1/γとなるガンマ特性を加えて、受像側のCRTのガンマ特性を相殺している。このような処理によって、テレビジョン受像機は、CRTのガンマ特性が補正され、図11の補正後の総合特性に示すように、リニアな表示が行える。 For this reason, on the image transmission side or image reception side, the gamma characteristic of y = x 1 / γ shown in the gamma correction curve in FIG. 11 is added to cancel the CRT gamma characteristic on the image reception side. Through such processing, the television receiver can correct the CRT gamma characteristic and perform linear display as shown in the corrected overall characteristic of FIG.

また、最近では、発光ダイオード等を用いた発光装置による表示装置が提案されている。発光素子を用いた発光装置についても、図11に示すような入出力特性が存在し、これをガンマ補正する場合がある。また、画像処理上、ガンマ補正を行うことも多い。   Recently, a display device using a light emitting device using a light emitting diode or the like has been proposed. A light-emitting device using a light-emitting element also has input / output characteristics as shown in FIG. 11, which may be gamma corrected. Further, gamma correction is often performed for image processing.

上記のように、ガンマ補正処理を行う場合は、例えば、特許文献1に示されるように、映像信号を、一度デジタル信号に変換し、メモリに記憶されているガンマ特性を満足させるようなガンマ補正データを読み出した後、アナログ信号に変換して再度映像信号とし、入出力特性を比例関係となるようにしていた。   As described above, when gamma correction processing is performed, for example, as disclosed in Patent Document 1, a video signal is converted into a digital signal once and the gamma correction that satisfies the gamma characteristics stored in the memory is performed. After reading out the data, it was converted to an analog signal and converted into a video signal again, so that the input / output characteristics were in a proportional relationship.

特開平6−6820号公報JP-A-6-6820

しかし、従来技術のガンマ補正処理は、上記のように、映像信号を一度デジタル信号にして、ガンマ補正メモリの内容を読み出すようにしている。   However, in the conventional gamma correction processing, as described above, the video signal is once converted into a digital signal and the contents of the gamma correction memory are read out.

このため、ガンマ補正データを記憶させるメモリが必要である。また、ガンマ特性の信号レベルの低い黒レベル付近は非常にゲインが高い。従来の語長に準じてデジタルのハードウェアで構成しようとすると、どうしてもビット(bit)落ちが発生してしまう。例えば、Aビットの輝度分解能を得るためには、(A+2)ビット以上の入力データが必要となる。したがって、Aビットのデータ入力によるガンマ補正であると、(A−2)ビット程度の輝度分解能に劣化してしまう。   For this reason, a memory for storing gamma correction data is required. Also, the gain is very high near the black level where the signal level of the gamma characteristic is low. If an attempt is made to construct digital hardware according to the conventional word length, a bit drop will inevitably occur. For example, in order to obtain A-bit luminance resolution, input data of (A + 2) bits or more is required. Therefore, in the case of gamma correction by A-bit data input, the luminance resolution is reduced to about (A-2) bits.

また、上記の輝度分解能の劣化を防ぐために語長を大きくすると、後段での処理にも影響を及ぼしてしまい回路規模が非常に増大してしまう。   In addition, if the word length is increased in order to prevent the deterioration of the luminance resolution, the subsequent processing is affected, and the circuit scale is greatly increased.

本発明は、上述した課題を解決するために創案されたものであり、入力データのビット数を大きくすることなく、輝度分解能の劣化を防ぎ、簡単な回路構成で非直線性の補正を行うことができる発光装置用信号処理回路を提供することを目的としている。   The present invention was devised to solve the above-described problems, and prevents deterioration in luminance resolution without increasing the number of bits of input data, and corrects non-linearity with a simple circuit configuration. An object of the present invention is to provide a signal processing circuit for a light-emitting device that can be used.

上記目的を達成するために、本発明の発光装置用信号処理回路は、発光装置に接続された駆動回路に供給されるパルス幅の変化により発光装置の輝度レベルを変化させる発光装置用信号処理回路であって、入力される輝度信号を保持するとともに前記輝度信号と入力される非線形波形信号とに基づいて出力パルス幅を決定し、前記駆動回路にパルス信号を供給するパルス幅変調回路と、前記非線形波形信号を生成する非線形波形信号生成回路とを備え、前記非線形波形信号は三角波の線形部に非線形性を持たせ、前記非線形波形信号生成回路は、キャパシタを用いた三角波生成回路の前記キャパシタを非線形キャパシタにより構成されている。もしくは、前記非線形波形信号生成回路は、正弦波発生回路から出力される正弦波を用いた全波整流回路により構成されている。もしくは、前記非線形波形信号生成回路は、正弦波発生回路から出力される正弦波を用いた同期検波回路により構成されている
In order to achieve the above object, a signal processing circuit for a light-emitting device according to the present invention is a signal processing circuit for a light-emitting device that changes the luminance level of the light-emitting device by changing the pulse width supplied to a drive circuit connected to the light-emitting device A pulse width modulation circuit that holds an input luminance signal and determines an output pulse width based on the luminance signal and an input nonlinear waveform signal, and supplies the pulse signal to the drive circuit; A non-linear waveform signal generating circuit for generating a non-linear waveform signal, wherein the non-linear waveform signal has a non-linearity in a linear portion of a triangular wave, and the non- linear waveform signal generating circuit includes the capacitor of the triangular wave generating circuit using a capacitor. It is composed of a non-linear capacitor. Alternatively, the nonlinear waveform signal generation circuit is configured by a full-wave rectification circuit using a sine wave output from the sine wave generation circuit. Alternatively, the nonlinear waveform signal generation circuit is configured by a synchronous detection circuit using a sine wave output from the sine wave generation circuit .

本発明によれば、発光装置の輝度レベルを駆動回路に供給されるパルス幅の変化により、変えるようにし、駆動回路にパルスを供給するパルス幅変調回路は、入力される輝度信号を保持するとともに、この輝度信号と入力される非線形波形信号とに基づいて出力パルス幅を決定しているので、輝度信号のレベルによりパルス幅変調回路の出力パルス幅が変化する。一方、パルス幅変調回路に入力される非線形波形信号は三角波の線形部に非線形性を持たせた信号となっているので、パルス幅変調回路の出力パルス幅の変化率が線形ではなく非線形となり、ガンマ補正と同様な効果が得られる。   According to the present invention, the luminance level of the light emitting device is changed by a change in the pulse width supplied to the drive circuit, and the pulse width modulation circuit for supplying a pulse to the drive circuit holds the input luminance signal. Since the output pulse width is determined based on the luminance signal and the input nonlinear waveform signal, the output pulse width of the pulse width modulation circuit changes depending on the level of the luminance signal. On the other hand, since the non-linear waveform signal input to the pulse width modulation circuit is a signal having nonlinearity in the linear part of the triangular wave, the rate of change of the output pulse width of the pulse width modulation circuit is not linear but nonlinear, The same effect as gamma correction can be obtained.

本発明の発光装置用信号処理回路の主要部分の回路構成を示す図である。It is a figure which shows the circuit structure of the principal part of the signal processing circuit for light-emitting devices of this invention. 図1の回路の動作を説明するためのタイムチャート示す図である。It is a figure which shows the time chart for demonstrating operation | movement of the circuit of FIG. 三角波形の線形部に非線形性を持たせた信号波形を生成する回路構成を示す図である。It is a figure which shows the circuit structure which produces | generates the signal waveform which gave the nonlinearity to the linear part of the triangular waveform. 三角波形信号を生成する回路構成を示す図である。It is a figure which shows the circuit structure which produces | generates a triangular waveform signal. 図1の回路に図3(a)の信号を入力させ、キャパシタ9に蓄積されるデータを変化させた場合の出力信号波形を示す図である。FIG. 4 is a diagram showing an output signal waveform when the signal of FIG. 3A is input to the circuit of FIG. 1 and the data stored in the capacitor 9 is changed. 図1の回路に図4(a)の信号を入力させ、キャパシタ9に蓄積されるデータを変化させた場合の出力信号波形を示す図である。FIG. 5 is a diagram illustrating an output signal waveform when the signal of FIG. 4A is input to the circuit of FIG. 1 and the data stored in the capacitor 9 is changed. 非線形信号を生成する回路構成を示す図である。It is a figure which shows the circuit structure which produces | generates a nonlinear signal. 図7の回路の入力波形と出力波形とを示す図である。It is a figure which shows the input waveform and output waveform of the circuit of FIG. 非線形信号を生成する回路構成を示す図である。It is a figure which shows the circuit structure which produces | generates a nonlinear signal. 三角波の線形部にべき乗の非線形性を持たせた信号波形の例を示す図である。It is a figure which shows the example of the signal waveform which gave the nonlinearity of the power to the linear part of a triangular wave. 発光装置の入出力特性とガンマ補正曲線と補正後の総合特性とを示す図である。It is a figure which shows the input / output characteristic of a light-emitting device, a gamma correction curve, and the comprehensive characteristic after correction | amendment. 正弦波発生回路の回路構成例を示す図である。It is a figure which shows the circuit structural example of a sine wave generation circuit.

以下、図面を参照して本発明の一実施形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。構造に関する図面は模式的なものであり、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. The drawings relating to the structure are schematic, and there may be a case where portions having different dimensional relationships and ratios are included between the drawings.

例えば、発光ダイオード等の発光素子を2次元状に並べた発光装置には、アクティブマトリックス回路やパッシブマトリックス回路などがあるが、そのうちの1ピクセル分に相当する回路構成を示すのが図1である。   For example, a light-emitting device in which light-emitting elements such as light-emitting diodes are arranged two-dimensionally includes an active matrix circuit and a passive matrix circuit. FIG. 1 shows a circuit configuration corresponding to one pixel among them. .

図1は、また、本発明の発光装置用信号処理回路の主要部分の回路構成例を示すものであり、ピクセル回路12とドライバー回路11とから構成される。ピクセル回路12は、キャパシタ9、インバータ1、FET2、FET3、FET4、発光ダイオード等による発光素子5、FET6、FET7、キャパシタ9、キャパシタ10で構成される。ここで、FET2、3、6、7はN型MOSトランジスタであり、FET4はP型MOSトランジスタである。ドライバー回路11は、定電流源8で構成される。   FIG. 1 also shows a circuit configuration example of the main part of the signal processing circuit for a light emitting device according to the present invention, which is composed of a pixel circuit 12 and a driver circuit 11. The pixel circuit 12 includes a capacitor 9, an inverter 1, an FET 2, an FET 3, an FET 4, a light emitting element 5 such as a light emitting diode, an FET 6, an FET 7, a capacitor 9, and a capacitor 10. Here, FETs 2, 3, 6, and 7 are N-type MOS transistors, and FET 4 is a P-type MOS transistor. The driver circuit 11 includes a constant current source 8.

また、インバータ1は、その内部に示されるように、例えば、P型MOSのFET1aとN型MOSのFET1bとで構成される。   The inverter 1 includes, for example, a P-type MOS FET 1a and an N-type MOS FET 1b, as shown in FIG.

ピクセル回路12は、図1の破線で示されるように、キャパシタ9、インバータ1、FET2からなるパルス幅変調回路12aと、FET3、FET4、FET6、FET7、キャパシタ10からなる発光素子5の電流駆動回路12bとからなる。パルス幅変調回路12aは、入力信号からパルス幅の異なるパルス信号を生成するものであり、電流駆動回路12bは、電流均一化回路であり、FET4の駆動電流のバラツキを低減するものである。   As shown by the broken line in FIG. 1, the pixel circuit 12 includes a pulse width modulation circuit 12 a including a capacitor 9, an inverter 1, and an FET 2, and a current driving circuit for a light emitting element 5 including an FET 3, FET 4, FET 6, FET 7, and a capacitor 10. 12b. The pulse width modulation circuit 12a generates pulse signals having different pulse widths from the input signal, and the current drive circuit 12b is a current equalization circuit, and reduces variations in the drive current of the FET 4.

ここで、図2のタイムチャートを参照しながら、その動作を説明する。図2に示すように、ピクセル回路12の動作には、データプログラム期間における動作と、発光期間における動作がシーケンスに繋がっており、この2つの期間による繰り返しによりピクセル回路12は作動する。   Here, the operation will be described with reference to the time chart of FIG. As shown in FIG. 2, the operation of the pixel circuit 12 includes an operation in the data program period and an operation in the light emission period in a sequence, and the pixel circuit 12 is operated by repetition of these two periods.

まず、パルス幅変調回路12aのデータプログラム期間から説明する。入力信号Vsigが、図2に示されるように、入力されたとすると、キャパシタ9で直流成分が除去されて、インバータ1に入力される。インバータ1は、自己バイアス型インバータであり、閾値電圧Vsbを有している。Vscan信号がFET2のゲートに与えられると、FET2によりインバータ1の入力側と出力側とが短絡されるので、Vscan信号期間におけるVsig(すなわちVdata)とVsbの差がキャパシタ9に充電される。   First, the data program period of the pulse width modulation circuit 12a will be described. If the input signal Vsig is input as shown in FIG. 2, the DC component is removed by the capacitor 9 and input to the inverter 1. The inverter 1 is a self-bias type inverter and has a threshold voltage Vsb. When the Vscan signal is applied to the gate of the FET 2, the input side and the output side of the inverter 1 are short-circuited by the FET 2, so that the difference between Vsig (ie, Vdata) and Vsb in the Vscan signal period is charged in the capacitor 9.

次に、発光期間における動作が実行されると、VsigのラインにSweep Wave(三角波)が供給される。Seep Waveは、キャパシタ9を通過してVinに到達する。しかし、FET2のゲート電圧はローレベルとなっており、FET2はオフとなっている。また、キャパシタ9には、上述したようにVdataとVsbとの差(Vdata−Vsb)が充電されているので、Vinには、Sweep Waveから(Vdata−Vsb)を引いた信号が現われる。ここで、インバータ1の出力Voutには、Vinにおける負のレベルの信号が反転して正の信号となって現われるので、図のようなパルス幅を持った信号となる。すなわち、(Vdata−Vsb)を閾値としてこの値より負側のSweep Wave信号が、正のパルス信号となって現われる。   Next, when the operation in the light emission period is executed, a Sweep Wave (triangular wave) is supplied to the Vsig line. Seep Wave passes through the capacitor 9 and reaches Vin. However, the gate voltage of the FET 2 is at a low level, and the FET 2 is off. Further, since the capacitor 9 is charged with the difference (Vdata−Vsb) between Vdata and Vsb as described above, a signal obtained by subtracting (Vdata−Vsb) from the Sweep Wave appears. Here, since a negative level signal at Vin is inverted and appears as a positive signal at the output Vout of the inverter 1, the signal has a pulse width as shown in the figure. That is, with (Vdata−Vsb) as a threshold, the Sweep Wave signal on the negative side of this value appears as a positive pulse signal.

電流駆動回路12bのデータプログラム期間は、駆動電流書き込みトランジスタであるFET6と電流供給トランジスタであるFET7はオンしている。Vprgの電圧は、キャパシタ10に充電された電圧である。また、電流Itftは、定電流源8に流れるIsupにほぼ等しい。電流Isupは、キャパシタ10とピクセル回路全体を充電するのに十分な電流であり、VprgとVpxは固定されている。   During the data program period of the current drive circuit 12b, the FET 6 that is the drive current write transistor and the FET 7 that is the current supply transistor are on. The voltage Vprg is a voltage charged in the capacitor 10. Further, the current Itft is substantially equal to Isup flowing through the constant current source 8. The current Isup is sufficient to charge the capacitor 10 and the entire pixel circuit, and Vprg and Vpx are fixed.

発光期間になると、以下のように動作する。キャパシタ10は充電され、Vprgは、駆動トランジスタであるFET4のゲートに供給されているので、FET4は、飽和領域に達している。電流Itftは不変であり、一定の電流を保っている。ここで、電流Ioledは、だいたい電流Isupに等しくなる。入力信号Vsigが入力されたとき、ピクセル回路12の発光素子5の電流の流れを見る上で、Vscan、Vsig、Vdd、GND、発光素子5のカソード側電圧Vcat等が必要となる。   In the light emission period, the following operation is performed. Since the capacitor 10 is charged and Vprg is supplied to the gate of the FET 4 which is the driving transistor, the FET 4 reaches the saturation region. The current Itft is unchanged and maintains a constant current. Here, the current Ioled is approximately equal to the current Isup. When the input signal Vsig is input, Vscan, Vsig, Vdd, GND, the cathode side voltage Vcat of the light emitting element 5 and the like are necessary to see the current flow of the light emitting element 5 of the pixel circuit 12.

以上のようにして、発光期間において、Voutに正のパルスが現われている期間、FET3がオンとなって、電流Itft及び電流Ioled(期間τoled)が流れることになり、この期間、発光素子5が駆動されて発光する。したがって、Voutに現われる正のパルス幅Wを変化させれば、発光素子5の輝度を変化させることができる。例えば、パルス幅Wを大きくすれば輝度が上がり、パルス幅Wを小さくすれば輝度が下がる。   As described above, in the light emission period, the FET 3 is turned on during a period in which a positive pulse appears in Vout, and the current Itft and the current Ioled (period τoled) flow. During this period, the light emitting element 5 is turned on. Driven to emit light. Therefore, the luminance of the light emitting element 5 can be changed by changing the positive pulse width W appearing at Vout. For example, increasing the pulse width W increases the luminance, and decreasing the pulse width W decreases the luminance.

このようにパルス幅Wを変化させて発光素子5の輝度を変化させるためには、データプログラム期間中に、キャパシタ9に書き込まれる(Vdata−Vsb)の値を所定のLUT(ルックアップテーブル)等を用い、置き換える方法等が考えられる。(Vdata−Vsb)を変化させると、発光期間中にVsig に入力されるSeep Waveに対する閾値が変化するため、パルス幅Wが変化する。   In order to change the luminance of the light emitting element 5 by changing the pulse width W in this way, the value of (Vdata−Vsb) written in the capacitor 9 is changed to a predetermined LUT (lookup table) or the like during the data program period. A method of replacing with the above can be considered. When (Vdata−Vsb) is changed, the threshold value for the Deep Wave input to Vsig during the light emission period changes, so that the pulse width W changes.

したがって、データプログラム期間中に、輝度信号をVsigに入力させれば良い。この場合、キャパシタ9に書き込まれる(Vdata−Vsb)のうち、Vdataが輝度信号に相当する。   Therefore, a luminance signal may be input to Vsig during the data program period. In this case, of the (Vdata−Vsb) written in the capacitor 9, Vdata corresponds to a luminance signal.

なお、データプログラム期間中に、キャパシタ9に書き込まれる(Vdata−Vsb)が一定であっても、発光期間中にVsig に入力されるSeep Waveの形状、例えば三角波のパルス幅などが変化すると、これに対応してパルス幅Wが変化する。   Even if (Vdata−Vsb) written to the capacitor 9 is constant during the data program period, if the shape of the Deep Wave input to Vsig during the light emission period, for example, the pulse width of a triangular wave, changes. The pulse width W changes corresponding to.

ここで、発光表示装置等において、輝度信号のガンマ補正を行う場合、上記パルス幅の長さにより発光素子5の輝度を制御できることを利用する。そこで、図1の回路の入力信号Vsigに、図2のSweep Waveに示した三角波ではなく、図3(a)に示す曲線を入力する。比較として、三角波を図4(a)に示す。三角波は、図4(a)に示すように、三角を構成するR1、R2の領域が直線となる線形信号である。   Here, when performing gamma correction of a luminance signal in a light emitting display device or the like, it is used that the luminance of the light emitting element 5 can be controlled by the length of the pulse width. Therefore, the curve shown in FIG. 3A is input to the input signal Vsig of the circuit of FIG. 1 instead of the triangular wave shown in the Sweep Wave of FIG. As a comparison, a triangular wave is shown in FIG. As shown in FIG. 4A, the triangular wave is a linear signal in which the regions R1 and R2 constituting the triangle are straight lines.

一方、図3(a)の信号では、信号を構成するS1、S2の領域が直線ではなく、非直線(曲線)となっているため、この信号は非線形信号である。図3(a)に示す曲線は、図4(a)の三角波のR1、R2の線形部に非線形性を持たせて、S1、S2の曲線としたものである。S2の部分は、図11のガンマ補正曲線のカーブと同等なものとなっており、S1の部分は、図11のガンマ補正曲線をy軸に対称にした曲線に相当している。   On the other hand, in the signal shown in FIG. 3A, the S1 and S2 regions constituting the signal are not straight lines but are non-linear (curved), so this signal is a non-linear signal. The curve shown in FIG. 3A is a curve of S1 and S2 by giving nonlinearity to the linear portions of R1 and R2 of the triangular wave of FIG. 4A. The portion S2 is equivalent to the curve of the gamma correction curve in FIG. 11, and the portion S1 corresponds to a curve in which the gamma correction curve in FIG.

上記入力波形の違いにより、図1のVout、Ioledの出力波形がどのように変化するのかを求めたのが、図5と図6である。図5は、図3(a)の波形を図1のVsigに入力した結果であり、図6は、図4(a)の波形を図1のVsigに入力した結果である。まず、データプログラム期間中のVdataについて、DCレベルを一定の値ずつ段階的に変化させた。次に、図3(a)の波形を図1のVsigに入力する場合に、図3(a)の波形の形状は変えずに、VdataのDCレベルの変化と同じDCレベルにして入力した。また、図4(a)の波形を図1のVsigに入力する場合においても、図4(a)の波形の形状は変えずに、VdataのDCレベルの変化と同じDCレベルにして入力したDCレベルを一定の値ずつ段階的に変化させて入力した。   FIG. 5 and FIG. 6 show how the Vout and Ioled output waveforms in FIG. 1 change due to the difference in the input waveforms. FIG. 5 shows the result of inputting the waveform of FIG. 3A to Vsig of FIG. 1, and FIG. 6 shows the result of inputting the waveform of FIG. 4A to Vsig of FIG. First, with respect to Vdata during the data program period, the DC level was changed stepwise by a certain value. Next, when the waveform of FIG. 3A is input to Vsig of FIG. 1, the waveform shape of FIG. 3A is not changed, and the same DC level as the change of the DC level of Vdata is input. In addition, when the waveform of FIG. 4A is input to Vsig of FIG. 1, the DC shape that is input at the same DC level as the change of the DC level of Vdata without changing the shape of the waveform of FIG. The level was input in steps of a certain value.

図5、6ともに、向かって左側がデータプログラム期間の信号であり、向かって右側が発光期間の信号である。   5 and 6, the left side is a data program period signal, and the right side is a light emission period signal.

図5、6ともに、データプログラム期間の信号Vscan、Vdata、Vsb、Itft、Isupは同じものを用いている。図5、6において発光期間の信号について、Vout、Ioledともに、VsigのDCレベルの一定の変化とともに、どのようなパルス幅となるのかが示されている。VsigのDCレベルは、一定の値ずつ段階的に変化させているので、この変化は線形な変化である。この変化に対して図6のVout、Ioledにおけるパルス幅の変化は、均一となっている。   5 and 6, the same signals Vscan, Vdata, Vsb, Itft, and Isup are used during the data program period. FIGS. 5 and 6 show the pulse width of the signal during the light emission period, along with a constant change in the DC level of Vsig for both Vout and Ioled. Since the DC level of Vsig is changed step by step by a certain value, this change is a linear change. With respect to this change, the change in pulse width at Vout and Ioled in FIG. 6 is uniform.

このように、入出力特性は、線形となる。一方、図5では、Vout、Ioledのパルス幅の変化は、不均一となっている。すなわち、パルス幅が小さい間は、パルス幅の増加率は小さいが、パルス幅が大きくなるにつれて、パルス幅の増加率は次第に大きくなっている。このように、図3(a)の波形によるものでは、入出力特性は非線形であり、その特性はガンマ補正曲線とほぼ同等なものとなる。   Thus, the input / output characteristics are linear. On the other hand, in FIG. 5, changes in the pulse widths of Vout and Ioled are not uniform. That is, while the pulse width is small, the increase rate of the pulse width is small, but as the pulse width increases, the increase rate of the pulse width gradually increases. Thus, in the case of the waveform shown in FIG. 3A, the input / output characteristics are non-linear, and the characteristics are substantially equivalent to the gamma correction curve.

したがって、データプログラム期間の信号Vsigに発光素子5に対する輝度信号を入力させて、キャパシタ9に書き込まれるVdata信号とし、次に、発光期間の信号Vsigに、図3(a)のような、三角波の線形部に非直線性を持たせた信号を入力させると、輝度信号の入出力特性は、非直線的なものとなり、ガンマ特性に近くなる。上記で説明したように、図3(a)の波形は、y軸に対して対称なガンマ補正曲線を2つ合わせたような波形になっているからである。このため、ガンマ補正と同等な効果により、入出力特性が改善される。   Therefore, a luminance signal for the light emitting element 5 is input to the signal Vsig in the data program period to obtain a Vdata signal written to the capacitor 9, and then a triangular wave as shown in FIG. When a signal with non-linearity is input to the linear portion, the input / output characteristics of the luminance signal become non-linear and close to gamma characteristics. This is because, as described above, the waveform in FIG. 3A is a waveform obtained by combining two gamma correction curves that are symmetric with respect to the y-axis. For this reason, the input / output characteristics are improved by the same effect as the gamma correction.

また、ガンマ補正は、上述したように、y=x1/γ と表わせる。xのべきである(1/γ)によって、ガンマ補正曲線のカーブが変わるが、これは、図1の発光期のVsig信号を、図10のようにすることで達成できる。P1、P2、P3の波形のように、パルス幅と非線形部分の曲線形状を変化させていくことで、上記xのべき乗(累乗(1/γ))を変化させた場合のガンマ特性曲線に相当させることができる。 The gamma correction can be expressed as y = x 1 / γ as described above. The curve of the gamma correction curve changes depending on (1 / γ) which should be x. This can be achieved by making the Vsig signal in the light emission period of FIG. 1 as shown in FIG. Corresponds to the gamma characteristic curve when the power of x (power (1 / γ)) is changed by changing the pulse width and the curve shape of the non-linear portion as in the waveforms of P1, P2, and P3. Can be made.

以上のように、対称なガンマ曲線を2つ合わせたような形状の信号波形を作成するための回路が、図3(b)に示されている。図3(b)は、キャパシタを用いた三角波生成回路のキャパシタを非線形キャパシタとした回路である。この回路は、定電流源21、P型MOSトランジスタのFET22、N型MOSトランジスタのFET23、定電流源24、非線形キャパシタ25により構成されている。非線形キャパシタ25としては、強誘電体キャパシタ等を用いる。FET22のドレイン端子が定電流源21に、ソース端子がFET23のドレイン端子及び非線形キャパシタに接続されている。   As described above, FIG. 3B shows a circuit for creating a signal waveform having such a shape that two symmetrical gamma curves are combined. FIG. 3B is a circuit in which a capacitor of a triangular wave generation circuit using a capacitor is a non-linear capacitor. This circuit includes a constant current source 21, a P-type MOS transistor FET 22, an N-type MOS transistor FET 23, a constant current source 24, and a non-linear capacitor 25. As the nonlinear capacitor 25, a ferroelectric capacitor or the like is used. The drain terminal of the FET 22 is connected to the constant current source 21, and the source terminal is connected to the drain terminal of the FET 23 and the nonlinear capacitor.

また、FET22のゲートとFET23のゲートは接続されている。FET22のゲートとFET23のゲートが接続されている入力端子に、図のような矩形状のパルスが入力されると、入力信号がローレベル状態のときは、FET23がオフとなり、FET22がオンとなって定電流源21の電流がFET22を通って流れ、非線形キャパシタ25を充電する。このため、最初の状態では、非線形キャパシタ25が、所定の電圧まで充電されている。   The gate of the FET 22 and the gate of the FET 23 are connected. When a rectangular pulse as shown in the figure is input to the input terminal to which the gate of the FET 22 and the gate of the FET 23 are connected, when the input signal is in a low level state, the FET 23 is turned off and the FET 22 is turned on. Then, the current of the constant current source 21 flows through the FET 22 and charges the nonlinear capacitor 25. For this reason, in the initial state, the nonlinear capacitor 25 is charged to a predetermined voltage.

次に、入力信号がハイレベルになると、FET22はオフとなり、一方、FET23はオンとなる。このため、非線形キャパシタの充電は止まるとともに、FET23により定電流源24の方向に電流が流れる。これにより、非線形キャパシタ25は、放電される。しかし、非線形キャパシタ25は、放電の動作が非線形に行われ、一定の割合で放電されないので、図3(a)のS1の部分のような曲線形状となる。   Next, when the input signal becomes high level, the FET 22 is turned off, while the FET 23 is turned on. For this reason, charging of the non-linear capacitor is stopped and current flows in the direction of the constant current source 24 by the FET 23. Thereby, the non-linear capacitor 25 is discharged. However, the non-linear capacitor 25 is discharged in a non-linear manner and is not discharged at a constant rate, so that the non-linear capacitor 25 has a curved shape like the portion S1 in FIG.

次に、入力信号がハイレベルからローレベルに変化すると、FET23はオフとなり、一方、FET22はオンとなる。このため、非線形キャパシタ25の放電は止まるとともに、FET22を介して定電流源21の電流により非線形キャパシタ25の充電が行われる。先程の放電の過程と同様、非線形キャパシタ25は、充電の動作が非線形に行われ、一定の割合で充電されないので、図3(a)のS2の部分のように、曲線形状となる。以上のようにして、図3(a)に示す非線形の信号波形が形成される。なお、前述した、べき乗の非線形性を持たせるには、非線形キャパシタ25の充放電特性が異なるものを用いれば良い。   Next, when the input signal changes from the high level to the low level, the FET 23 is turned off, while the FET 22 is turned on. For this reason, the discharge of the non-linear capacitor 25 stops and the non-linear capacitor 25 is charged by the current of the constant current source 21 via the FET 22. As in the previous discharge process, the non-linear capacitor 25 is charged in a non-linear manner and is not charged at a constant rate, and thus has a curved shape as shown by S2 in FIG. As described above, the nonlinear signal waveform shown in FIG. 3A is formed. It should be noted that in order to have the above-described power non-linearity, those having different charge / discharge characteristics of the non-linear capacitor 25 may be used.

一方、図4(b)は、図4(a)の三角波形を作成する回路を示す。定電流源51、FET52、FET53、定電流源54に関する回路構成は、図3(b)と同じであるので、説明を省略する。ここで図3(b)と異なるのは、キャパシタ55は、非線形キャパシタではなく、通常用いられる線形キャパシタで構成されていることである。線形キャパシタは、充電及び放電の動作が線形に行われるので、図3(a)のように、キャパシタ55が放電動作を行っている場合は、一定の割合で放電され、R1の部分のように直線形状となる。また、キャパシタ55が充電動作を行っている場合は、一定の割合で充電されるので、R2の部分のように直線形状となる。   On the other hand, FIG. 4B shows a circuit for creating the triangular waveform of FIG. The circuit configuration relating to the constant current source 51, FET 52, FET 53, and constant current source 54 is the same as in FIG. Here, the difference from FIG. 3B is that the capacitor 55 is not a non-linear capacitor but a linear capacitor that is usually used. Since the charging and discharging operations of the linear capacitor are performed linearly, as shown in FIG. 3A, when the capacitor 55 is performing the discharging operation, the capacitor is discharged at a constant rate, like the portion R1. It becomes a linear shape. Further, when the capacitor 55 is performing the charging operation, the capacitor 55 is charged at a constant rate, and thus has a linear shape like the portion R2.

次に、図3(a)の信号波形を生成するための他の回路構成を図7に示す。図7の回路は、正弦波発振回路35、ダイオード群30、抵抗36で構成される全波整流回路である。なお、ダイオード群30は、ダイオード31〜34からなる。正弦波発振回路35の出力は、図8(a)のように正弦波となる。図8(a)の正弦波のうち、正電圧の期間は、ダイオード31とダイオード33に電流が流れる。抵抗36の両端に、図8(a)の正弦波の正電圧期間と同じ形状の電圧が発生する。一方、負電圧の期間は、ダイオード32とダイオード34に電流が流れる。抵抗36の両端に、図8(a)の正弦波の負電圧期間の電圧を反転させた形状の電圧が発生する。以上のように、図8(b)の信号波形を得ることができる。なお、前述した、べき乗の非線形性を持たせるには、正弦波発振回路35から出力される正弦波の振幅や周波数を変えて用いれば良い。   Next, FIG. 7 shows another circuit configuration for generating the signal waveform of FIG. The circuit in FIG. 7 is a full-wave rectifier circuit including a sine wave oscillation circuit 35, a diode group 30, and a resistor 36. The diode group 30 includes diodes 31 to 34. The output of the sine wave oscillation circuit 35 becomes a sine wave as shown in FIG. In the sine wave of FIG. 8A, current flows through the diode 31 and the diode 33 during the positive voltage period. A voltage having the same shape as the positive voltage period of the sine wave in FIG. 8A is generated at both ends of the resistor 36. On the other hand, current flows through the diode 32 and the diode 34 during the negative voltage period. A voltage having a shape obtained by inverting the voltage in the negative voltage period of the sine wave of FIG. 8A is generated at both ends of the resistor 36. As described above, the signal waveform of FIG. 8B can be obtained. It should be noted that in order to give the power nonlinearity described above, the amplitude and frequency of the sine wave output from the sine wave oscillation circuit 35 may be changed.

さらに、他の波形生成回路を図9に示す。図9の回路は同期検波回路であり、正弦波発振回路40、非反転増幅器41、反転増幅器42、インバータ43、アナログスイッチ44、45、コンパレータ46で構成される。正弦波発振回路40の出力は、非反転増幅器41の入力と反転増幅器42の入力とコンパレータ46の入力に接続されている。非反転増幅器41の出力はアナログスイッチ44の入力に、反転増幅器42の出力はアナログスイッチ45の入力に接続されている。コンパレータ46の出力はインバータ43の入力及びアナログスイッチ44の制御端子に接続されている。インバータ43の出力はアナログスイッチ45の制御端子に接続されている。また、アナログスイッチ44とアナログスイッチ45は接続されて、同期検波回路の出力信号となる。   Further, another waveform generation circuit is shown in FIG. The circuit in FIG. 9 is a synchronous detection circuit, and includes a sine wave oscillation circuit 40, a non-inverting amplifier 41, an inverting amplifier 42, an inverter 43, analog switches 44 and 45, and a comparator 46. The output of the sine wave oscillation circuit 40 is connected to the input of the non-inverting amplifier 41, the input of the inverting amplifier 42, and the input of the comparator 46. The output of the non-inverting amplifier 41 is connected to the input of the analog switch 44, and the output of the inverting amplifier 42 is connected to the input of the analog switch 45. The output of the comparator 46 is connected to the input of the inverter 43 and the control terminal of the analog switch 44. The output of the inverter 43 is connected to the control terminal of the analog switch 45. Further, the analog switch 44 and the analog switch 45 are connected to become an output signal of the synchronous detection circuit.

正弦波発振回路40からの正弦波信号が非反転増幅器41、反転増幅器42、及びコンパレータ46に入力されると、まず、正弦波の正電圧の期間は、非反転増幅器41により、正電圧信号が非反転増幅器41から出力される。また、反転増幅器42により、正電圧信号が反転されて負電圧信号となり、反転増幅器42から出力される。他方、正弦波信号がコンパレータ46にも入力されるので、正弦波信号の正電圧の期間におけるコンパレータ46の出力はハイレベルのパルス信号となる。   When the sine wave signal from the sine wave oscillation circuit 40 is input to the non-inverting amplifier 41, the inverting amplifier 42, and the comparator 46, first, during the positive voltage period of the sine wave, the non-inverting amplifier 41 generates a positive voltage signal. Output from the non-inverting amplifier 41. Further, the positive voltage signal is inverted by the inverting amplifier 42 to become a negative voltage signal, and is output from the inverting amplifier 42. On the other hand, since the sine wave signal is also input to the comparator 46, the output of the comparator 46 during the positive voltage period of the sine wave signal becomes a high level pulse signal.

このハイレベルの信号は、アナログスイッチ44を駆動してアナログスイッチ44を導通させ、非反転増幅器41の出力の正電圧信号がアナログスイッチ44を介して出力される。一方、アナログスイッチ45は、コンパレータ46の出力がインバータ43によって反転されたローレベルの信号が印加されるので、アナログスイッチ45は導通せず、反転増幅器42の出力の負電圧信号は出力されない。   This high level signal drives the analog switch 44 to make the analog switch 44 conductive, and a positive voltage signal output from the non-inverting amplifier 41 is output via the analog switch 44. On the other hand, since the analog switch 45 is applied with a low level signal obtained by inverting the output of the comparator 46 by the inverter 43, the analog switch 45 is not turned on and the negative voltage signal output from the inverting amplifier 42 is not output.

次に、正弦波の負電圧の期間は、非反転増幅器41の出力は負電圧信号、反転増幅器42の出力は正電圧信号、コンパレータ46の出力はローレベル信号となる。このローベル信号により、アナログスイッチ44はオフの状態となり、非反転増幅器41の出力はアナログスイッチ44から出力されない。一方、コンパレータ46の出力は、インバータ43によって反転されてハイレベル信号となるので、アナログスイッチ45は導通し、反転増幅器42の出力の正電圧信号は、アナログスイッチ45から出力される。   Next, during a sine wave negative voltage period, the output of the non-inverting amplifier 41 is a negative voltage signal, the output of the inverting amplifier 42 is a positive voltage signal, and the output of the comparator 46 is a low level signal. The analog switch 44 is turned off by this low level signal, and the output of the non-inverting amplifier 41 is not output from the analog switch 44. On the other hand, since the output of the comparator 46 is inverted by the inverter 43 to become a high level signal, the analog switch 45 becomes conductive, and the positive voltage signal output from the inverting amplifier 42 is output from the analog switch 45.

以上のようにして、図7の全波整流回路の出力と同様な出力信号が得られる。この波形が、図9のVsigに示されている。なお、前述した、べき乗の非線形性を持たせるには、正弦波発振回路40から出力される正弦波の振幅や周波数を変えて用いれば良い。   As described above, an output signal similar to the output of the full-wave rectifier circuit of FIG. 7 is obtained. This waveform is shown as Vsig in FIG. In order to give the power nonlinearity described above, the amplitude and frequency of the sine wave output from the sine wave oscillation circuit 40 may be changed.

次に、図7、9で説明した正弦波発振回路35、40の回路構成例を図12に示す。図12は、ウィーンブリッジ発振回路を示す。オペアンプ61、抵抗60、62、63、65、キャパシタ64、66で構成される。オペアンプ61の正帰還側は、オペアンプ61の出力に直列に接続されたキャパシタ66と抵抗65、及び抵抗65とGNDとの間に並列に接続された抵抗63と抵抗64によるバンドパスフィルタが構成されている。このバンドパスフィルタは、発振させたい周波数帯だけを通すものである。一方、負帰還側は、オペアンプ61の非反転増幅率を決める抵抗62、抵抗60により構成される。   Next, FIG. 12 shows a circuit configuration example of the sine wave oscillation circuits 35 and 40 described with reference to FIGS. FIG. 12 shows a Wien bridge oscillation circuit. An operational amplifier 61, resistors 60, 62, 63 and 65, and capacitors 64 and 66 are included. On the positive feedback side of the operational amplifier 61, a capacitor 66 and a resistor 65 connected in series to the output of the operational amplifier 61, and a bandpass filter composed of a resistor 63 and a resistor 64 connected in parallel between the resistor 65 and GND are configured. ing. This band pass filter passes only the frequency band to be oscillated. On the other hand, the negative feedback side includes a resistor 62 and a resistor 60 that determine the non-inverting amplification factor of the operational amplifier 61.

抵抗60、62、63、65の抵抗値をそれぞれR4、R3、R2、R1とし、キャパシタ64、66のキャパシタンスをそれぞれC2、C1とする。オペアンプ61の非反転増幅率A=(1+(R3/R4))であるので、この増幅率Aを変えることで、正弦波出力の振幅を変化させることができる。また、ウィーンブリッジ発振回路の発振条件は、増幅率A≧3である。   The resistance values of the resistors 60, 62, 63, and 65 are R4, R3, R2, and R1, respectively, and the capacitances of the capacitors 64 and 66 are C2 and C1, respectively. Since the non-inverting amplification factor A of the operational amplifier 61 is equal to (1+ (R3 / R4)), the amplitude of the sine wave output can be changed by changing the amplification factor A. The oscillation condition of the Wien bridge oscillation circuit is amplification factor A ≧ 3.

他方、正帰還側のバンドパスフィルタによる正弦波の周波数条件fは、f=1/(2π(C1C2R1R2)1/2)と表わせる。ここで、C1=C2=C0と同じ値のキャパシタンスを用い、R1=R2=R0と同じ抵抗値を用いれば、f=1/(2πR0C0)となる。 On the other hand, the frequency condition f of the sine wave by the band-pass filter on the positive feedback side can be expressed as f = 1 / (2π (C1C2R1R2) 1/2 ). Here, if the same value of capacitance as C1 = C2 = C0 is used and the same resistance value as R1 = R2 = R0 is used, then f = 1 / (2πR0C0).

以上のように、正弦波発振回路35、40にウィーンブリッジ発振回路を適用し、かつR3、R4の比率を変えることで正弦波出力の振幅を変化させることができ、また、C1、C2、R1、R2の値を変化させることで、正弦波出力の周波数を変化させることができる。これにより、図7、9の回路では、図10のような、べき乗の非線形性を持たせることができる。   As described above, the Wien bridge oscillation circuit is applied to the sine wave oscillation circuits 35 and 40, and the amplitude of the sine wave output can be changed by changing the ratio of R3 and R4, and C1, C2, R1 The frequency of the sine wave output can be changed by changing the value of R2. As a result, the circuits of FIGS. 7 and 9 can have power nonlinearity as shown in FIG.

以上のように、発光素子5の入出力を非線形に変化させることができ、ガンマ補正を行うことができる。したがって、図1の回路及び、非線形波形信号の生成回路として、図3、7、9などを選択して用いて1ピクセル分の回路を構成し、これらを2次元状に配列すれば、ガンマ補正処理を行うことができる発光装置を得ることができる。   As described above, the input / output of the light emitting element 5 can be changed nonlinearly, and gamma correction can be performed. Therefore, as a circuit of FIG. 1 and a circuit for generating a non-linear waveform signal, a circuit for one pixel is configured by selecting and using FIGS. 3, 7, 9 and the like, and if these are arranged two-dimensionally, gamma correction is performed. A light-emitting device that can be processed can be obtained.

本発明の発光装置の信号処理回路の構成は、特に発光素子を有する表示装置の入出力特性の改善に適用することができる。   The configuration of the signal processing circuit of the light-emitting device of the present invention can be applied particularly to the improvement of input / output characteristics of a display device having a light-emitting element.

1 インバータ
1a FET
1b FET
2 FET
3 FET
4 キャパシタ
5 FET
6 キャパシタ
7 FET
8 定電流源
9 キャパシタ
10 キャパシタ
11 電源電圧回路
12 ピクセル回路
1 Inverter 1a FET
1b FET
2 FET
3 FET
4 Capacitor 5 FET
6 Capacitor 7 FET
8 Constant current source 9 Capacitor 10 Capacitor 11 Power supply voltage circuit 12 Pixel circuit

Claims (9)

発光装置に接続された駆動回路に供給されるパルス幅の変化により発光装置の輝度レベルを変化させる発光装置用信号処理回路であって、
入力される輝度信号を保持するとともに前記輝度信号と入力される非線形波形信号とに基づいて出力パルス幅を決定し、前記駆動回路にパルス信号を供給するパルス幅変調回路と、
前記非線形波形信号を生成する非線形波形信号生成回路とを備え、
前記非線形波形信号は三角波の線形部に非線形性を持たせ
前記非線形波形信号生成回路は、キャパシタを用いた三角波生成回路の前記キャパシタを非線形キャパシタにより構成することを特徴とする発光装置用信号処理回路。
A signal processing circuit for a light emitting device that changes a luminance level of the light emitting device by a change in a pulse width supplied to a drive circuit connected to the light emitting device,
A pulse width modulation circuit that holds an input luminance signal and determines an output pulse width based on the luminance signal and an input nonlinear waveform signal, and supplies the pulse signal to the driving circuit;
A non-linear waveform signal generating circuit for generating the non-linear waveform signal,
The nonlinear waveform signal has nonlinearity in the linear part of the triangular wave ,
The signal processing circuit for a light-emitting device, wherein the nonlinear waveform signal generation circuit includes the capacitor of a triangular wave generation circuit using a capacitor .
発光装置に接続された駆動回路に供給されるパルス幅の変化により発光装置の輝度レベルを変化させる発光装置用信号処理回路であって、  A signal processing circuit for a light emitting device that changes a luminance level of the light emitting device by a change in a pulse width supplied to a drive circuit connected to the light emitting device,
入力される輝度信号を保持するとともに前記輝度信号と入力される非線形波形信号とに基づいて出力パルス幅を決定し、前記駆動回路にパルス信号を供給するパルス幅変調回路と、  A pulse width modulation circuit that holds an input luminance signal and determines an output pulse width based on the luminance signal and an input nonlinear waveform signal, and supplies the pulse signal to the driving circuit;
前記非線形波形信号を生成する非線形波形信号生成回路とを備え、  A non-linear waveform signal generating circuit for generating the non-linear waveform signal,
前記非線形波形信号は三角波の線形部に非線形性を持たせ、  The nonlinear waveform signal has nonlinearity in the linear part of the triangular wave,
前記非線形波形信号生成回路は、正弦波発生回路から出力される正弦波を用いた全波整流回路により構成されていることを特徴とする発光装置用信号処理回路。  The signal processing circuit for a light-emitting device, wherein the nonlinear waveform signal generation circuit is configured by a full-wave rectification circuit using a sine wave output from a sine wave generation circuit.
発光装置に接続された駆動回路に供給されるパルス幅の変化により発光装置の輝度レベルを変化させる発光装置用信号処理回路であって、  A signal processing circuit for a light emitting device that changes a luminance level of the light emitting device by a change in a pulse width supplied to a drive circuit connected to the light emitting device,
入力される輝度信号を保持するとともに前記輝度信号と入力される非線形波形信号とに基づいて出力パルス幅を決定し、前記駆動回路にパルス信号を供給するパルス幅変調回路と、  A pulse width modulation circuit that holds an input luminance signal and determines an output pulse width based on the luminance signal and an input nonlinear waveform signal, and supplies the pulse signal to the driving circuit;
前記非線形波形信号を生成する非線形波形信号生成回路とを備え、  A non-linear waveform signal generating circuit for generating the non-linear waveform signal,
前記非線形波形信号は三角波の線形部に非線形性を持たせ、  The nonlinear waveform signal has nonlinearity in the linear part of the triangular wave,
前記非線形波形信号生成回路は、正弦波発生回路から出力される正弦波を用いた同期検波回路により構成されていることを特徴とする発光装置用信号処理回路。  The signal processing circuit for a light emitting device, wherein the nonlinear waveform signal generation circuit is configured by a synchronous detection circuit using a sine wave output from a sine wave generation circuit.
前記正弦波発生回路は、出力される正弦波の周波数及び振幅を適宜設定できることを特徴とする請求項2又は請求項3のいずれかに記載の発光装置用信号処理回路。4. The signal processing circuit for a light emitting device according to claim 2, wherein the sine wave generation circuit can appropriately set the frequency and amplitude of the output sine wave. 前記正弦波発生回路は、ウィーンブリッジ発振回路であることを特徴とする請求項4に記載の発光装置用信号処理回路。5. The signal processing circuit for a light-emitting device according to claim 4, wherein the sine wave generation circuit is a Wien bridge oscillation circuit. 前記三角波の線形部に非線形性を持たせたのは、べき乗の非線形性であることを特徴とする請求項1〜請求項5のいずれか1項に記載の発光装置用信号処理回路。6. The signal processing circuit for a light emitting device according to claim 1, wherein the linear part of the triangular wave is provided with nonlinearity of power. 前記パルス幅変調回路は、前記入力される輝度信号を保持する第1の動作期間と、前記非線形波形信号が入力されてパルス幅が変化したパルス信号を出力する第2の動作期間により作動することを特徴とする請求項1〜請求項6のいずれか1項のいずれかに記載の発光装置用信号処理回路。The pulse width modulation circuit operates in a first operation period in which the input luminance signal is held and a second operation period in which the nonlinear waveform signal is input and a pulse signal whose pulse width is changed is output. The signal processing circuit for a light-emitting device according to any one of claims 1 to 6, wherein 前記発光装置は発光素子で構成されており、前記発光素子の輝度レベルを変化させることを特徴とする請求項1〜請求項7のいずれか1項に記載の発光装置用信号処理回路。The signal processing circuit for a light-emitting device according to claim 1, wherein the light-emitting device includes a light-emitting element and changes a luminance level of the light-emitting element. 前記発光素子は、発光ダイオードであることを特徴とする請求項8に記載の発光装置用信号処理回路。The signal processing circuit for a light emitting device according to claim 8, wherein the light emitting element is a light emitting diode.
JP2011040458A 2011-02-25 2011-02-25 Signal processing circuit for light emitting device Expired - Fee Related JP5771807B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011040458A JP5771807B2 (en) 2011-02-25 2011-02-25 Signal processing circuit for light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011040458A JP5771807B2 (en) 2011-02-25 2011-02-25 Signal processing circuit for light emitting device

Publications (2)

Publication Number Publication Date
JP2012178708A JP2012178708A (en) 2012-09-13
JP5771807B2 true JP5771807B2 (en) 2015-09-02

Family

ID=46980271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011040458A Expired - Fee Related JP5771807B2 (en) 2011-02-25 2011-02-25 Signal processing circuit for light emitting device

Country Status (1)

Country Link
JP (1) JP5771807B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117595067B (en) * 2024-01-18 2024-04-02 深圳市吉斯迪科技有限公司 Constant-current power supply circuit of capacitor energy-storage pulse laser

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100944U (en) * 1989-01-31 1990-08-10
US6249269B1 (en) * 1998-04-30 2001-06-19 Agilent Technologies, Inc. Analog pixel drive circuit for an electro-optical material-based display device
JP2006073894A (en) * 2004-09-03 2006-03-16 Advanced Telecommunication Research Institute International Semiconductor device
JP5280739B2 (en) * 2008-06-11 2013-09-04 株式会社ジャパンディスプレイ Image display device

Also Published As

Publication number Publication date
JP2012178708A (en) 2012-09-13

Similar Documents

Publication Publication Date Title
KR102276536B1 (en) Light-emitting element drive circuit, display device, and a-d conversion circuit
US9424770B2 (en) Error compensator and organic light emitting display device using the same
US9972246B2 (en) Pixel and organic light emitting display including the same
CN108735146B (en) Pixel circuit
US9591715B2 (en) OLED driving compensation circuit and driving method thereof
JP3935891B2 (en) Ramp voltage generator and active matrix drive type display device
JP4630789B2 (en) Light emitting display device and pixel circuit
JP6882591B2 (en) AMOLED pixel drive circuit and pixel drive method
US9978308B2 (en) Pixel voltage compensation circuit
US20060022305A1 (en) Active-matrix-driven display device
CN110232889B (en) Pixel driving circuit and display panel
JP2009237194A (en) Display driving circuit and display driving method
US11100869B2 (en) Semiconductor apparatus for driving display device
US11087693B2 (en) Pixel circuit, method of driving pixel circuit, display panel and display device
KR102467464B1 (en) Data driver and data voltage setting method thereof
KR20180008652A (en) A pixel circuit and a driving method thereof,
JP2010266491A (en) Display apparatus, method for controlling light detection operation
US9478167B2 (en) Organic light emitting display and method for driving the same
CN100437680C (en) Display device
JP6035473B2 (en) Display device, driving method of display device, and electronic apparatus
JP5771807B2 (en) Signal processing circuit for light emitting device
KR102348665B1 (en) Organic light emitting display apparatus
CN109920377B (en) Pixel circuit and driving method thereof
KR20150107715A (en) Display device, display drive device, drive method, and electronic apparatus
JP4817915B2 (en) Image display apparatus and driving method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150522

R150 Certificate of patent or registration of utility model

Ref document number: 5771807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees