JP5267363B2 - Multilayer electronic components - Google Patents
Multilayer electronic components Download PDFInfo
- Publication number
- JP5267363B2 JP5267363B2 JP2009162066A JP2009162066A JP5267363B2 JP 5267363 B2 JP5267363 B2 JP 5267363B2 JP 2009162066 A JP2009162066 A JP 2009162066A JP 2009162066 A JP2009162066 A JP 2009162066A JP 5267363 B2 JP5267363 B2 JP 5267363B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode
- width
- element body
- ceramic green
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、積層型電子部品に関する。 The present invention relates to a multilayer electronic component.
従来、積層型電子部品として、両端部から中央位置に向かってそれぞれ延びる一対の電極パターンが形成された一対の誘電体層同士の間に、中央位置に矩形状の電極パターンが形成された誘電体層を挟みこむように積層することによって素体を形成し、当該素体の両端部に端子電極を形成したものが知られている。この積層型電子部品は、各々の電極パターンによって、直列に接続された複数の容量成分が形成される構成とすることができる。 Conventionally, as a multilayer electronic component, a dielectric in which a rectangular electrode pattern is formed at a central position between a pair of dielectric layers each having a pair of electrode patterns extending from both ends toward the central position An element body is formed by stacking layers so as to sandwich layers, and terminal electrodes are formed at both ends of the element body. This multilayer electronic component can be configured such that a plurality of capacitance components connected in series are formed by each electrode pattern.
上述の積層型電子部品においては、電極同士が対向することによって容量成分が形成される部分それぞれに対して電圧が印加されると、当該電極同士が対向する部分に電歪効果により機械的歪みが生じる。従って、交流電圧を印加した場合、電歪によって積層型電子部品には振動が生じる。 In the above-described multilayer electronic component, when a voltage is applied to each of the portions where the capacitive component is formed when the electrodes face each other, mechanical strain is caused by the electrostrictive effect at the portion where the electrodes face each other. Arise. Therefore, when an AC voltage is applied, vibration is generated in the multilayer electronic component due to electrostriction.
本発明は、上記課題を解決するためになされたものであり、電歪によって生じる振動を抑制することのできる積層型電子部品を提供することを目的とする。 SUMMARY An advantage of some aspects of the invention is to provide a multilayer electronic component capable of suppressing vibration caused by electrostriction.
本発明に係る積層型電子部品は、複数の誘電体層を積層することによって形成される素体と、素体の一端部に形成される第一端子電極と、素体の他端部に形成される第二端子電極と、素体の内部において所定の幅で一端部から他端部側へ向かって延び、第一端子電極と電気的に接続された第一内部電極と、素体の内部において所定の幅で他端部から一端部側へ向かって延び、第二端子電極と電気的に接続された第二内部電極と、素体の内部において第一内部電極と第二内部電極との間に直列に接続された複数の容量成分が形成されるように、所定の幅で一端部と他端部との間で延び、第一端子電極及び第二端子電極と電気的に絶縁された第三内部電極と、を備え、第三内部電極は、容量成分を形成しない部分に、容量成分を形成する部分よりも狭い幅を有する幅狭部を有することを特徴とする。 The multilayer electronic component according to the present invention includes an element body formed by laminating a plurality of dielectric layers, a first terminal electrode formed at one end of the element body, and formed at the other end of the element body. A second terminal electrode, a first internal electrode extending from one end to the other end with a predetermined width inside the element body, and electrically connected to the first terminal electrode, and the interior of the element body A second internal electrode extending from the other end portion toward the one end portion side with a predetermined width and electrically connected to the second terminal electrode, and a first internal electrode and a second internal electrode inside the element body The first terminal electrode and the second terminal electrode are electrically insulated from each other with a predetermined width so as to form a plurality of capacitance components connected in series therebetween. A third internal electrode, wherein the third internal electrode is formed in a portion where no capacitive component is formed, than in a portion where the capacitive component is formed. Characterized in that it has a narrow portion having a narrow width.
本発明に係る積層型電子部品は、例えば、第一端子電極に電気的に接続された第一内部電極と、第一端子電極及び第二端子電極から電気的に絶縁された第三内部電極とで誘電体層を挟み込むと共に、第二端子電極に電気的に接続された第二内部電極と第三内部電極とで誘電体層を挟み込むことによって、複数の容量成分を直列接続したような構成とすることができる。そして、本発明に係る積層型電子部品では、第三内部電極の容量成分を形成しない部分において、容量成分を形成する部分よりも狭い幅を有する幅狭部を有している。このような幅狭部が形成されることによって、容量成分に寄与しない部分において電極が形成されていない部分の面積が広くなり、素体の焼成時に誘電体層同士が密着性の高い状態で固定される。これによって、電歪によって生じる振動を抑制することができる。 The multilayer electronic component according to the present invention includes, for example, a first internal electrode electrically connected to the first terminal electrode, a third internal electrode electrically insulated from the first terminal electrode and the second terminal electrode, And a structure in which a plurality of capacitance components are connected in series by sandwiching the dielectric layer between the second internal electrode electrically connected to the second terminal electrode and the third internal electrode. can do. In the multilayer electronic component according to the present invention, the portion of the third internal electrode where the capacitance component is not formed has a narrow portion having a width narrower than the portion where the capacitance component is formed. By forming such a narrow part, the area of the part where no electrode is formed in the part that does not contribute to the capacitance component is widened, and the dielectric layers are fixed with high adhesion when the element body is fired. Is done. Thereby, vibration caused by electrostriction can be suppressed.
本発明に係る積層型電子部品において、具体的に、第三内部電極は、第一内部電極の一部及び第二内部電極の一部と誘電体層を挟むことによって複数の容量成分を形成し、幅狭部は、素体の一端部と他端部との間の中央位置に形成されることが好ましい。これによって、電歪による膨らみが大きくなる中央位置において誘電体層同士が密着性の高い状態で固定され、電歪によって生じる振動を抑制することができる。 In the multilayer electronic component according to the present invention, specifically, the third internal electrode forms a plurality of capacitance components by sandwiching a dielectric layer between a part of the first internal electrode and a part of the second internal electrode. The narrow portion is preferably formed at a central position between one end and the other end of the element body. As a result, the dielectric layers are fixed in a highly adhesive state at the center position where the swelling due to electrostriction becomes large, and vibrations caused by electrostriction can be suppressed.
また、本発明に係る積層型電子部品において、第一内部電極は、容量成分を形成する部分と第一端子電極とを接続する引出部を有し、第二内部電極は、容量成分を形成する部分と第二端子電極とを接続する引出部を有し、引出部は、容量成分を形成する部分よりも狭い幅を有する幅狭部をそれぞれ有することが好ましい。これによって、素体の両端部付近においても電極が形成されていない部分の面積を広くすることができる。これによって、誘電体層同士の密着性を向上させ、電歪によって生じる振動を一層抑制することができる。 In the multilayer electronic component according to the present invention, the first internal electrode has a lead portion that connects the portion forming the capacitive component and the first terminal electrode, and the second internal electrode forms the capacitive component. It is preferable to have a lead part for connecting the part and the second terminal electrode, and the lead part preferably has a narrow part having a narrower width than the part forming the capacitive component. As a result, the area of the portion where the electrode is not formed can be increased even in the vicinity of both ends of the element body. As a result, the adhesion between the dielectric layers can be improved, and vibration caused by electrostriction can be further suppressed.
また、本発明に係る積層型電子部品において、第三内部電極の幅狭部は、積層方向から見て、第一内部電極及び第二内部電極の幅狭部よりも狭い幅を有することが好ましい。電歪による振動では端部付近よりも中央位置側での膨らみが大きくなるが、第三内部電極の幅狭部を小さくすることによって、中央位置側で電極が形成されていない部分を大きくすることができ、これによって、中央位置での誘電体層同士の密着性を向上させて電歪によって生じる振動を一層抑制することができる。 In the multilayer electronic component according to the present invention, it is preferable that the narrow portion of the third internal electrode has a width narrower than the narrow portions of the first internal electrode and the second internal electrode when viewed from the stacking direction. . In the vibration due to electrostriction, the bulge on the center position side is larger than the vicinity of the end, but by reducing the narrow part of the third internal electrode, the part where the electrode is not formed on the center position side is enlarged. Thus, the adhesion between the dielectric layers at the center position can be improved, and vibration caused by electrostriction can be further suppressed.
また、本発明に係る積層型電子部品において、第三内部電極の幅狭部は、当該第三内部電極が容量成分を形成しない部分において幅方向にくびれることによって形成されていることが好ましい。例えば、第三内部電極の容量成分を形成しない部分に貫通孔を形成することによって一対の幅狭部を形成した場合は、第三内部電極の幅方向外側において誘電体層同士が密着する部分と、貫通孔の内部において誘電体層同士が密着する部分とが幅狭部で分断される構成となる。一方、幅方向にくびれることによって幅狭部が形成されている場合は、第三内部電極の幅方向外側において誘電体層同士が密着する部分と、幅狭部の両側において誘電体層同士が密着する部分とが分断されことなく連続した構成となる。これによって、誘電体層同士の密着性を一層向上させ、電歪によって生じる振動を一層抑制することができる。 In the multilayer electronic component according to the present invention, the narrow portion of the third internal electrode is preferably formed by constricting in the width direction at a portion where the third internal electrode does not form a capacitive component. For example, when a pair of narrow portions is formed by forming a through hole in a portion of the third internal electrode where no capacitance component is formed, a portion where the dielectric layers are in close contact with each other on the outer side in the width direction of the third internal electrode The portion where the dielectric layers are in close contact with each other inside the through hole is divided by the narrow portion. On the other hand, when the narrow portion is formed by constricting in the width direction, the portion where the dielectric layers are in close contact with each other on the outer side in the width direction of the third internal electrode, and the dielectric layers are in close contact on both sides of the narrow portion It becomes a continuous structure without being divided from the part to be. As a result, the adhesion between the dielectric layers can be further improved, and vibrations caused by electrostriction can be further suppressed.
本発明によれば、電歪によって生じる振動を抑制することができる。 According to the present invention, vibration caused by electrostriction can be suppressed.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
[第一実施形態]
図1〜図4を参照して、本発明の第一実施形態に係る積層型コンデンサ(積層型電子部品)C1の構成を説明する。図1は、本発明の第一実施形態に係る積層型コンデンサC1を示す斜視図である。図2は、図1に示すII−II線に沿った断面図である。図3は、素体を誘電体層ごとに展開した展開図である。図4は、第一内部電極及び第二内部電極を積層方向から見た図である。なお、図4には、第三内部電極が仮想線で示されている。図1に示すように、積層型コンデンサC1は、複数の長方形板状の誘電体層を積層して一体化することによって略直方体形状に構成された素体1と、第一端子電極2及び第二端子電極3を備えている。積層コンデンサC1は、長さ1.6〜5.7mm、幅0.8〜5.0mm、厚さ0.8〜3.2mm程度である。
[First embodiment]
The configuration of the multilayer capacitor (multilayer electronic component) C1 according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a perspective view showing the multilayer capacitor C1 according to the first embodiment of the present invention. FIG. 2 is a cross-sectional view taken along the line II-II shown in FIG. FIG. 3 is a development view in which the element body is developed for each dielectric layer. FIG. 4 is a view of the first internal electrode and the second internal electrode as viewed from the stacking direction. In FIG. 4, the third internal electrode is indicated by a virtual line. As shown in FIG. 1, the multilayer capacitor C1 includes an
第一端子電極2は、素体1の長手方向の一端部1aに形成される外部電極であり、素体1の一端部1a側の端面を覆うと共に、当該端面に隣接する四つの側面の一部を覆うように形成されている。また、第二端子電極3は、素体1の長手方向の他端部1bに形成される外部電極であり、素体1の他端部1b側の端面を覆うと共に、当該端面に隣接する四つの側面の一部を覆うように形成されている。第一端子電極2及び第二端子電極3は、素体1の外面にCuやNi、あるいはAg、Pd等を主成分とする導電性ペーストをディップなどによって付着させた後に所定温度(例えば、700℃程度)にて焼き付け、更に電気メッキを施すことにより、形成される。電気メッキには、Ni、Sn等を用いることができる。第一端子電極2及び第二端子電極3の厚さは、20〜700μm程度に設定される。
The
素体1は、図2及び図3に示すように、複数の長方形板状の誘電体層6と、複数の内部電極層7及び複数の中間内部電極層8とが積層された積層体として構成されている。内部電極層7と中間内部電極層8とは、素体1内において誘電体層6の積層方向(以下、単に「積層方向」と称する。)に沿ってそれぞれ一層ずつ配置されている。内部電極層7と中間内部電極層8とは、少なくとも一層の誘電体層6を挟むように対向配置されている。実際の積層型コンデンサC1では、複数の誘電体層6は、互いの間の境界が視認できない程度に一体化されている。具体的には、素体1は、図3に示すように、電極パターンが形成されていないセラミックグリーンシート10、内部電極層7の電極パターンが形成されたセラミックグリーンシート11、中間内部電極層8の電極パターンが形成されたセラミックグリーンシート12、内部電極層7の電極パターンが形成されたセラミックグリーンシート13、中間内部電極層8の電極パターンが形成されたセラミックグリーンシート14、内部電極層7の電極パターンが形成されたセラミックグリーンシート15、中間内部電極層8の電極パターンが形成されたセラミックグリーンシート16、内部電極層7の電極パターンが形成されたセラミックグリーンシート17、中間内部電極層8の電極パターンが形成されたセラミックグリーンシート18、内部電極層7の電極パターンが形成されたセラミックグリーンシート19を重ね合わせて焼成して一体化することによって形成される。各セラミックグリーンシートはBaTiO3、CaZrO3などを主成分として構成され、その厚さ、すなわち焼成後の誘電体層6の厚さは、6〜60μmとされている。
As shown in FIGS. 2 and 3, the
内部電極層7は、素体1の内部に配置されて第一端子電極2と電気的に接続される第一内部電極20、素体1の内部に配置されて第二端子電極3と電気的に接続される第二内部電極30を備えて構成される。また、中間内部電極層8は、第一端子電極2及び第二端子電極3と電気的に絶縁された第三内部電極40を備えて構成されている。第一内部電極20、第二内部電極30及び第三内部電極40は、NiやNi合金などの導電材を含んでおり、当該導電性材料を含む導電性ペーストの焼結体として構成される。
The
図3及び図4に示すように、第一内部電極20は、セラミックグリーンシート11,13,15,17,19の一端部11a,13a,15a,17a,19aから長手方向の中央位置へ向かって所定の幅で延びて矩形状に形成される。また、第二内部電極30は、セラミックグリーンシート11,13,15,17,19の他端部11b,13b,15b,17b,19bから長手方向の中央位置へ向かって所定の幅で延びて矩形状に形成される。第一内部電極20と第二内部電極30とは、積層方向から見て長手方向の中央位置において互いに離間しているため、セラミックグリーンシート11,13,15,17,19の上面には、長手方向の中央位置において幅方向の全領域に亘って露出する露出部53が形成される。また、第一内部電極20及び第二内部電極30の幅方向の両端部は、セラミックグリーンシート11,13,15,17,19の幅方向の両端部からそれぞれ等間隔に離間している。第一内部電極20及び第二内部電極30は、長さ0.6〜2.5mm、幅0.5〜4.5mm、厚さ1.0〜2.0mmに形成される。
As shown in FIGS. 3 and 4, the first
また、第三内部電極40は、セラミックグリーンシート12,14,16,18の中央位置から一端部12a,14a,16a,18a側及び他端部12b,14b,16b,18b側へ向かって所定の幅で延びる長方形状に形成される。第三内部電極40の幅方向の両端部は、セラミックグリーンシート12,14,16,18の幅方向の両端部からそれぞれ等間隔に離間している。第三内部電極40の一端部は、セラミックグリーンシート12,14,16,18の一端部12a,14a,16a,18aから離間しており、これによって、セラミックグリーンシート12,14,16,18の上面には、一端部12a,14a,16a,18a付近において幅方向の全領域に亘って露出する露出部54が形成される。また、第三内部電極40の他端部は、セラミックグリーンシート12,14,16,18の他端部12b,14b,16b,18bから離間しており、これによって、セラミックグリーンシート12,14,16,18の上面には、他端部12b,14b,16b,18b付近において幅方向の全領域に亘って露出する露出部55が形成される。第三内部電極40は、長さ1.4〜5.0mm、幅0.6〜4.5mm、厚さ1.0〜2.0μmに形成される。
The third
第一内部電極20は、第三内部電極40の一部と対向して誘電体層6を積層方向に挟み込むことによって容量成分を形成することとなる活性部分(容量成分を形成する部分)21と、活性部分21及び第一端子電極2同士を接続する引出部22とを有している。引出部22の中央位置には、セラミックグリーンシート11,13,15,17,19の幅方向に延びる長方形状の貫通孔である開口部23が形成される。この開口部23が形成されることによって、セラミックグリーンシート11,13,15,17,19の上面が露出する露出部51が形成される。また、開口部23の長辺方向の両端側、すなわちセラミックグリーンシート11,13,15,17,19における幅方向の両端側には、幅狭部24がそれぞれ形成される。幅狭部24は、活性部分21よりも狭い幅を有している。
The first
第二内部電極30は、第三内部電極40の一部と対向して誘電体層6を積層方向に挟み込むことによって容量成分を形成することとなる活性部分(容量成分を形成する部分)31と、活性部分31及び第二端子電極3同士を接続する引出部32とを有している。引出部32の中央位置には、セラミックグリーンシート11,13,15,17,19の幅方向に延びる長方形状の貫通孔である開口部33が形成される。この開口部33が形成されることによって、セラミックグリーンシート11,13,15,17,19の上面が露出する露出部52が形成される。また、開口部33の長辺方向の両端側、すなわちセラミックグリーンシート11,13,15,17,19における幅方向の両端側には、幅狭部34がそれぞれ形成される。幅狭部34は、活性部分31よりも狭い幅を有している。
The second
第三内部電極40は、第一内部電極20の一部と対向して誘電体層6を積層方向に挟み込むことによって容量成分を形成することとなる活性部分(容量成分を形成する部分)41と、第二内部電極30の一部と対向して誘電体層6を積層方向に挟み込むことによって容量成分を形成することとなる活性部分(容量成分を形成する部分)42とを有している。活性部分41と活性部分42との間の容量成分を形成しない部分、すなわちセラミックグリーンシート12,14,16,18の長手方向の中央位置には、当該セラミックグリーンシート12,14,16,18の幅方向に延びる長方形状の貫通孔である開口部43が形成される。この開口部43は、積層方向から見て、セラミックグリーンシート11,13,15,17,19の露出部53と重なる位置に形成される。この開口部43が形成されることによって、セラミックグリーンシート12,14,16,18の上面が露出する露出部56が形成される。また、開口部43の長辺方向の両端側、すなわちセラミックグリーンシート12,14,16,18における幅方向の両端側には、幅狭部44がそれぞれ形成される。幅狭部44は、活性部分41,42よりも狭い幅を有している。積層方向から見て、第三内部電極40の幅狭部44の幅は、第一内部電極20の幅狭部24及び第二内部電極30の幅狭部34の幅よりも小さくされており、第三内部電極40の幅狭部44の長さは、第一内部電極20の幅狭部24及び第二内部電極30の幅狭部34の長さよりも大きくされている。これによって、開口部43は、積層方向から見て、開口部23及び開口部33よりも大きくされている。
The third
セラミックグリーンシート10,11,12,13,14,15,16,17,18,19を積層させて焼結させた場合、セラミックグリーンシート11,13,15,17,19の両端部においては開口部23,33に対応する露出部51,52が、中央位置においては第一内部電極20及び第二内部電極30との間に形成される露出部53が、一枚上側のセラミックグリーンシートの下面に密着して固定される。また、セラミックグリーンシート12,14,16,18の両端部においては、第三内部電極40の両端側に形成される露出部54,55が、中央位置においては開口部43に対応する露出部56が、一枚上側のセラミックグリーンシートの下面に密着して固定される。これによって、図2に示すように、素体1には、長手方向の中央位置において、開口部43に対応する位置で誘電体層6同士が高い密着性で固定された領域Aが形成される。また、素体1には、一端部1a付近において、開口部23に対応する位置で誘電体層6同士が高い密着性で固定された領域Bが形成されると共に、他端部1b付近において、開口部33に対応する位置で誘電体層6同士が高い密着性で固定された領域Cが形成される。
When the ceramic
次に、図5及び図6を参照して、第一内部電極20と、第二内部電極30と、第三内部電極40の好適な寸法関係について説明する。なお、図5及び図6においては、第一内部電極20と第二内部電極30とは、セラミックグリーンシートの長手方向の中心線に対して線対称な関係にあるため、第一内部電極20及び第二内部電極30の何れか一方のみについて説明する。まず、図5(a)に示すように、第一内部電極20の幅方向の両端側におけるセラミックグリーンシートの露出部の幅をaとし、幅狭部24の幅をbとし、開口部23と一端部11a,13a,15a,17a,19aとの間の距離をcとした場合、a≦b,cの関係を満たすことが好ましい。この関係を満たすことによって、第一内部電極20及び第二内部電極30における導通不良を防止することができる。例えば、a=0.1〜0.3mm、b=0.05〜0.3mm、c=0.05〜0.3mm程度に設定される。
Next, with reference to FIG.5 and FIG.6, the suitable dimensional relationship of the 1st
また、図5(b)に示すように、第一内部電極20と第二内部電極30との間の距離をdとし、第三内部電極40の開口部43の幅をeとした場合、d≧eの関係を満たすことが好ましい。この関係を満たすことによって、所望の静電容量を確保しつつ、電歪による応力集中を緩和することができる。更に、図5(b)に示すように、第三内部電極40の幅狭部44の幅をfとし、第三内部電極40の幅方向の両端側における、セラミックグリーンシートの露出部の幅をgとした場合、g≦fの関係を満たすことが好ましい。この関係を満たすことによって、第三内部電極40における導通不良を防止することができる。例えば、d=0.1〜0.3mm、e=0.05〜0.3mm、f=0.05〜0.3mm、g=0.1〜0.3mm程度に設定される。
5B, when the distance between the first
また、図6(a)に示すように、開口部33と他端部11b,13b,15b,17b,19bとの間の距離をhとし、第三内部電極40の活性部分42における他端部と開口部33との間の距離をkとした場合、k≦hの関係を満たすことが好ましい。この関係を満たすことによって、第二内部電極30の第二端子電極3との接続不良を防止することができる。例えば、h=0.05〜0.3mm、k=0〜0.2mm程度に設定される。
Further, as shown in FIG. 6A, the distance between the
また、図6(b)に示すように、第一内部電極20の幅方向の両端側におけるセラミックグリーンシートの露出部の幅をaとし、開口部23の幅をmとし、開口部23の長さをnとした場合、a≦m,nの関係を満たすことが好ましい。この関係を満たすことによって、誘電体層6同士の密着性を確実に確保することができ、電歪による応力集中を緩和することができる。例えば、m=0.03〜0.3mm、n=0.03〜4.0mm程度に設定される。
Further, as shown in FIG. 6B, the width of the exposed portion of the ceramic green sheet on both ends in the width direction of the first
次に、図2、図3及び図7を参照して、本実施形態に係る積層型コンデンサC1の作用・効果について説明する。図7は、第一実施形態に係る積層型コンデンサC1の作用・効果を説明するための概略断面図である。図7(a)は電圧を印加する前の積層型コンデンサの様子を示し、図7(b)は従来の積層型コンデンサCPに電圧を印加したときの様子を示し、図7(c)は本実施形態に係る積層型コンデンサC1に電圧を印加したときの様子を示す。従来の積層型コンデンサCPは、積層型コンデンサC1とは異なり、第一内部電極20、第二内部電極30及び第三内部電極40が幅狭部を有していない。この従来の積層型コンデンサCPにおいては、電極同士が対向することによって容量成分が形成される部分それぞれに対して電圧が印加されると、当該電極同士が対向する部分に電歪効果により機械的歪みが生じる。従って、この電歪によって、図7(b)に示すように素体1が大きく膨らみ、交流電圧を印加した場合、この電歪によって積層型コンデンサCPには振動が生じる。
Next, operations and effects of the multilayer capacitor C1 according to the present embodiment will be described with reference to FIGS. FIG. 7 is a schematic cross-sectional view for explaining the operation and effect of the multilayer capacitor C1 according to the first embodiment. 7A shows a state of the multilayer capacitor before voltage is applied, FIG. 7B shows a state when voltage is applied to the conventional multilayer capacitor CP, and FIG. A state when a voltage is applied to the multilayer capacitor C1 according to the embodiment is shown. In the conventional multilayer capacitor CP, unlike the multilayer capacitor C1, the first
一方、本実施形態に係る積層型コンデンサC1は、第一端子電極2に電気的に接続された第一内部電極20と、第一端子電極2及び第二端子電極3から電気的に絶縁された第三内部電極40とで誘電体層6を挟み込むと共に、第二端子電極3に電気的に接続された第二内部電極30と第三内部電極40とで誘電体層6を挟み込むことによって、二つの容量成分を直列接続したような構成とすることができる。そして、本実施形態に係る積層型コンデンサC1では、容量成分が形成されていない部分、すなわち第一内部電極20と第二内部電極30とが互いに離間している中央位置において、第三内部電極40が第一内部電極20及び第二内部電極30と対向する部分である活性部分41,42よりも狭い幅を有する幅狭部44を有している。このような幅狭部44によって開口部43が形成され、当該開口部43に対応する位置に露出部56が形成されることによって、中央位置において電極が形成されていない部分の面積が広くなり、素体1の焼成時に誘電体層6同士が密着性の高い状態で固定される。これによって、図7(c)に示すように、素体1の中央位置の領域Aにおける膨らみが抑えられ、電歪によって生じる振動を抑制することができる。
On the other hand, the multilayer capacitor C <b> 1 according to the present embodiment is electrically insulated from the first
また、本実施形態に係る積層型コンデンサC1において、第一内部電極20は、第三内部電極40と対向する部分である活性部分21と第一端子電極2とを接続する引出部22を有し、第二内部電極30は、第三内部電極40と対向する部分である活性部分31と第二端子電極3とを接続する引出部32を有し、引出部22及び引出部32は、活性部分21,31よりも狭い幅を有する幅狭部24,34をそれぞれ有している。これによって、素体1の両端部1a,1b付近においても電極が形成されていない部分の面積を広くすることができる。これによって、誘電体層6同士の密着性を向上させ、図7(c)に示すように、素体1の両端部1a,1b付近の領域B,Cにおける膨らみが抑えられ、電歪によって生じる振動を一層抑制することができる。
In the multilayer capacitor C <b> 1 according to the present embodiment, the first
また、本実施形態に係る積層型コンデンサC1において、第三内部電極40の幅狭部44は、積層方向から見て、第一内部電極20及び第二内部電極30の幅狭部24,34よりも小さい。電歪による振動では中央位置での膨らみが大きくなるが、第三内部電極40の幅狭部44を小さくすることによって、中央位置付近で電極が形成されていない部分を大きくすることができ、これによって、中央位置での誘電体層6同士の密着性を向上させて電歪によって生じる振動を一層抑制することができる。
In the multilayer capacitor C1 according to the present embodiment, the
[第二実施形態]
本発明の第二実施形態に係る積層型コンデンサについて、図8及び図9を参照して説明する。図8は、第二実施形態に係る積層型コンデンサの素体を誘電体層ごとに展開した展開図である。図9は、第一内部電極及び第二内部電極を積層方向から見た図である。なお、図9には、第三内部電極が仮想線で示されている。第二実施形態に係る積層型コンデンサは、第一内部電極、第二内部電極、及び第三電極が幅方向にくびれることによって各幅狭部が形成されている点で、第一実施形態に係る積層型コンデンサと主に相違している。
[Second Embodiment]
A multilayer capacitor according to a second embodiment of the present invention will be described with reference to FIGS. FIG. 8 is a development view in which the multilayer capacitor according to the second embodiment is developed for each dielectric layer. FIG. 9 is a view of the first internal electrode and the second internal electrode as viewed from the stacking direction. In FIG. 9, the third internal electrode is indicated by a virtual line. The multilayer capacitor according to the second embodiment is related to the first embodiment in that each narrow portion is formed by constricting the first internal electrode, the second internal electrode, and the third electrode in the width direction. Mainly different from multilayer capacitors.
第二実施形態に係る積層型コンデンサの素体100は、図8に示すように、複数の長方形板状の誘電体層106と、複数の内部電極層107及び複数の中間内部電極層108とが積層された積層体として構成されている。内部電極層107と中間内部電極層108とは、素体100内において誘電体層106の積層方向(以下、単に「積層方向」と称する。)に沿ってそれぞれ一層ずつ配置されている。内部電極層107と中間内部電極層108とは、少なくとも一層の誘電体層106を挟むように対向配置されている。実際の積層型コンデンサC1では、複数の誘電体層106は、互いの間の境界が視認できない程度に一体化されている。具体的には、素体100は、図8に示すように、電極パターンが形成されていないセラミックグリーンシート110、内部電極層107の電極パターンが形成されたセラミックグリーンシート111、中間内部電極層108の電極パターンが形成されたセラミックグリーンシート112、内部電極層107の電極パターンが形成されたセラミックグリーンシート113、中間内部電極層108の電極パターンが形成されたセラミックグリーンシート114、内部電極層107の電極パターンが形成されたセラミックグリーンシート115、中間内部電極層108の電極パターンが形成されたセラミックグリーンシート116、内部電極層107の電極パターンが形成されたセラミックグリーンシート117、中間内部電極層108の電極パターンが形成されたセラミックグリーンシート118、内部電極層107の電極パターンが形成されたセラミックグリーンシート119を重ね合わせて焼成して一体化することによって形成される。
As shown in FIG. 8, the multilayer
内部電極層107は、素体100の内部に配置されて第一端子電極2と電気的に接続される第一内部電極120、素体100の内部に配置されて第二端子電極3と電気的に接続される第二内部電極130を備えて構成される。また、中間内部電極層108は、第一端子電極2及び第二端子電極3と電気的に絶縁された第三内部電極140を備えて構成されている。
The
図8及び図9に示すように、第一内部電極120は、セラミックグリーンシート111,113,115,117,119の一端部111a,113a,115a,117a,119aから長手方向の中央位置へ向かって所定の幅で延びて矩形状に形成される。また、第二内部電極130は、セラミックグリーンシート111,113,115,117,119の他端部111b,113b,115b,117b,119bから長手方向の中央位置へ向かって所定の幅で延びて矩形状に形成される。第一内部電極120と第二内部電極130とは、積層方向から見て長手方向の中央位置において互いに離間しているため、セラミックグリーンシート111,113,115,117,119の上面には、長手方向の中央位置において幅方向の全領域に亘って露出する露出部153が形成される。また、第一内部電極120及び第二内部電極130の幅方向の両端部は、セラミックグリーンシート111,113,115,117,119の幅方向の両端部からそれぞれ等間隔に離間している。また、第三内部電極140は、セラミックグリーンシート112,114,116,118の中央位置から一端部112a,114a,116a,118a側及び他端部112b,114b,116b,118b側へ向かって所定の幅で延びる長方形状に形成される。第三内部電極140の幅方向の両端部は、セラミックグリーンシート112,114,116,118の幅方向の両端部からそれぞれ等間隔に離間している。第三内部電極140の一端部は、セラミックグリーンシート112,114,116,118の一端部112a,114a,116a,118aから離間しており、これによって、セラミックグリーンシート112,114,116,118の上面には、一端部112a,114a,116a,118a付近において幅方向の全領域に亘って露出する露出部154が形成される。また、第三内部電極140の他端部は、セラミックグリーンシート112,114,116,118の他端部112b,114b,116b,118bから離間しており、これによって、セラミックグリーンシート112,114,116,118の上面には、他端部112b,114b,116b,118b付近において幅方向の全領域に亘って露出する露出部155が形成される。
As shown in FIGS. 8 and 9, the first
第一内部電極120は、第三内部電極140の一部と対向して誘電体層106を積層方向に挟み込むことによって容量成分を形成することとなる活性部分(容量成分を形成する部分)121と、活性部分121及び第一端子電極2同士を接続する引出部122とを有している。引出部122には、電極が幅方向にくびれることによって、活性部分121よりも狭い幅を有する幅狭部124が形成される。この幅狭部124が形成されることにより、幅狭部124の幅方向の両側には、略コ字状の開口部123が形成され、これによって、セラミックグリーンシート111,113,115,117,119の上面が露出する露出部151が形成される。この幅狭部124は、長さ100〜130μm、幅30〜300μmに設定される。
The first
第二内部電極130は、第三内部電極140の一部と対向して誘電体層106を積層方向に挟み込むことによって容量成分を形成することとなる活性部分(容量成分を形成する部分)131と、活性部分131及び第二端子電極3同士を接続する引出部132とを有している。引出部132には、電極が幅方向にくびれることによって、活性部分131よりも狭い幅を有する幅狭部134が形成される。この幅狭部134が形成されることにより、幅狭部134の幅方向の両側には、略コ字状の開口部133が形成され、これによって、セラミックグリーンシート111,113,115,117,119の上面が露出する露出部152が形成される。この幅狭部134は、長さ100〜130μm、幅30〜300μmに設定される。
The second
第三内部電極140は、第一内部電極120の一部と対向して誘電体層106を積層方向に挟み込むことによって容量成分を形成することとなる活性部分(容量成分を形成する部分)141と、第二内部電極130の一部と対向して誘電体層106を積層方向に挟み込むことによって容量成分を形成することとなる活性部分(容量成分を形成する部分)142とを有している。活性部分141と活性部分142との間の容量成分を形成しない部分、すなわちセラミックグリーンシート112,114,116,118の長手方向の中央位置において、電極が幅方向にくびれることによって、活性部分141,142よりも狭い幅を有する幅狭部144が形成される。この幅狭部144が形成されることにより、幅狭部144の幅方向の両側には、略コ字状の開口部143が形成され、これによって、セラミックグリーンシート112,114,116,118の上面が露出する露出部156が形成される。積層方向から見て、第三内部電極140の幅狭部144の幅は、第一内部電極120の幅狭部124及び第二内部電極130の幅狭部134の幅よりも小さくされており、第三内部電極140の幅狭部144の長さは、第一内部電極120の幅狭部124及び第二内部電極130の幅狭部134の長さよりも大きくされている。これによって、開口部143は、開口部123及び開口部133よりも大きくされている。この幅狭部144は、長さ100〜130μm、幅30〜300μmに設定される。
The third
セラミックグリーンシート110,111,112,113,114,115,116,117,118,119を積層させて焼結させた場合、セラミックグリーンシート111,113,115,117,119の両端部においては開口部123,133に対応する露出部151,152が、中央位置においては第一内部電極120及び第二内部電極130との間に形成される露出部153が、一枚上側のセラミックグリーンシートの下面に密着して固定される。また、セラミックグリーンシート112,114,116,118の両端部においては、第三内部電極140の両端側に形成される露出部154,155が、中央位置においては開口部143に対応する露出部156が、一枚上側のセラミックグリーンシートの下面に密着して固定される。これによって、素体100には、長手方向の中央位置において、開口部143に対応する位置で誘電体層6同士が高い密着性で固定された領域が形成される。また、素体100には、一端部付近において、開口部123に対応する位置で誘電体層106同士が高い密着性で固定された領域が形成されると共に、他端部付近において、開口部133に対応する位置で誘電体層106同士が高い密着性で固定された領域が形成される。
When the ceramic
第二実施形態に係る積層型コンデンサにおいても、第一端子電極2に電気的に接続された第一内部電極120と、第一端子電極2及び第二端子電極3から電気的に絶縁された第三内部電極140とで誘電体層106を挟み込むと共に、第二端子電極3に電気的に接続された第二内部電極130と第三内部電極140とで誘電体層106を挟み込むことによって、二つの容量成分を直列接続したような構成とすることができる。そして、本実施形態に係る積層型コンデンサでは、第一内部電極120と第二内部電極130とが互いに離間している中央位置において、第三内部電極140が第一内部電極120及び第二内部電極130と対向する部分である活性部分141,142よりも狭い幅を有する幅狭部144を有している。このような幅狭部144によって開口部143が形成され、当該開口部143に対応する位置に露出部156が形成されることによって、中央位置において電極が形成されていない部分の面積が広くなり、素体100の焼成時に誘電体層106同士が密着性の高い状態で固定される。これによって、素体100の中央位置における膨らみが抑えられ、電歪によって生じる振動を抑制することができる。
Also in the multilayer capacitor according to the second embodiment, the first
また、第二実施形態に係る積層型コンデンサにおいても、第一内部電極120は、第三内部電極140と対向する部分である活性部分121と第一端子電極2とを接続する引出部122を有し、第二内部電極130は、第三内部電極140と対向する部分である活性部分131と第二端子電極3とを接続する引出部132を有し、引出部122及び引出部132は、活性部分121,131よりも狭い幅を有する幅狭部124,134をそれぞれ有している。これによって、素体100の両端部付近においても電極が形成されていない部分の面積を広くすることができる。これによって、誘電体層106同士の密着性を向上させ、素体100の両端部付近における膨らみが抑えられ、電歪によって生じる振動を一層抑制することができる。
Also in the multilayer capacitor according to the second embodiment, the first
また、第二実施形態に係る積層型コンデンサにおいて、第三内部電極140の幅狭部144は、当該第三内部電極140が中央位置において幅方向にくびれることによって形成されている。第一実施形態に係る積層型コンデンサにおいては、第三内部電極40の幅方向外側において誘電体層同士が密着する部分と、開口部43の内部において誘電体層6同士が密着する部分とが幅狭部44で分断される構成となる。一方、幅方向にくびれることによって幅狭部144が形成されている場合は、第三内部電極140の幅方向外側において誘電体層6同士が密着する部分と、幅狭部144の両側において誘電体層6同士が密着する部分とが分断されことなく連続した構成となる。これによって、中央位置付近における誘電体層6同士の密着性を一層向上させ、電歪によって生じる振動を一層抑制することができる。
In the multilayer capacitor according to the second embodiment, the
本発明は、上述した実施形態に限定されるものではない。例えば、第二実施形態においては、幅狭部はセラミックグリーンシートにおける幅方向の中央位置に設けられていたが、中央位置からずれていてもよい。 The present invention is not limited to the embodiment described above. For example, in the second embodiment, the narrow portion is provided at the center position in the width direction of the ceramic green sheet, but may be shifted from the center position.
また、上述の実施形態では、第一内部電極、第二内部電極、及び第三内部電極の全てに幅狭部が形成されていたが、少なくとも第三内部電極のみに形成されていればよく、第一内部電極及び第二内部電極に幅狭部が形成されていなくともよい。 Further, in the above-described embodiment, the narrow portion is formed in all of the first internal electrode, the second internal electrode, and the third internal electrode, but it is sufficient that the narrow internal portion is formed only at least in the third internal electrode, Narrow portions may not be formed in the first internal electrode and the second internal electrode.
また、上述の実施形態では、一つのセラミックグリーンシート上に第一内部電極及び第二内部電極が形成され、一枚下のセラミックグリーンシート上に一つの第三内部電極が形成されている実施形態について説明したが、例えば、一つのセラミックグリーンシート上に第一内部電極及び第二内部電極が形成されると共に第一内部電極と第二内部電極との間に第三内部電極が形成され、一枚下のセラミックグリーンシート上に2つの第三内部電極が形成されている実施形態においても本発明を適用することができる。この場合、一枚下の第三内部電極の一方は、第一内部電極の一部及び上側の第三内部電極の一部との間に容量成分を形成し、第三内部電極の他方は、上側の第三内部電極の一部及び第二内部電極の一部との間に容量成分を形成する構成となる。そして、上述の実施形態とは異なり、一枚下の第三内部電極の幅狭部は素体の中央位置ではなく、一枚上の第一内部電極と第三内部電極との間の領域、あるいは第二内部電極と第三内部電極との間の領域に形成される。なお、更に第三内部電極の数を増やした積層型電子部品についても、本発明を適用することができる。 Further, in the above-described embodiment, the first internal electrode and the second internal electrode are formed on one ceramic green sheet, and the one third internal electrode is formed on the lower ceramic green sheet. For example, the first internal electrode and the second internal electrode are formed on one ceramic green sheet, and the third internal electrode is formed between the first internal electrode and the second internal electrode. The present invention can also be applied to an embodiment in which two third internal electrodes are formed on an underside ceramic green sheet. In this case, one of the lower third internal electrodes forms a capacitive component between a part of the first internal electrode and a part of the upper third internal electrode, and the other of the third internal electrodes is A capacitance component is formed between a part of the upper third internal electrode and a part of the second internal electrode. And unlike the above-mentioned embodiment, the narrow part of the third internal electrode one sheet lower is not the central position of the element body, but the region between the first internal electrode and the third internal electrode on one sheet, Alternatively, it is formed in a region between the second internal electrode and the third internal electrode. Note that the present invention can also be applied to a multilayer electronic component in which the number of third internal electrodes is further increased.
1,100…素体、1a…一端部、1b…他端部、2…第一端子電極、3…第二端子電極、6,106…誘電体層、20,120…第一内部電極、21,31,121,131…活性部分(容量成分を形成する部分)、22,122…引出部、24,124…幅狭部、30,130…第二内部電極、32,132…引出部、34,134…幅狭部、40,140…第三内部電極、41,141…活性部分(容量成分を形成する部分)、42,142…活性部分(容量成分を形成する部分)、44,144…幅狭部、C1…積層型コンデンサ(積層型電子部品)。 DESCRIPTION OF SYMBOLS 1,100 ... Element body, 1a ... One end part, 1b ... Other end part, 2 ... First terminal electrode, 3 ... Second terminal electrode, 6,106 ... Dielectric layer, 20, 120 ... First internal electrode, 21 , 31, 121, 131... Active portion (portion forming a capacitive component), 22, 122... Extraction portion, 24, 124... Narrow portion, 30, 130 ... second internal electrode, 32, 132. , 134 ... narrow part, 40, 140 ... third internal electrode, 41, 141 ... active part (part forming a capacitive component), 42, 142 ... active part (part forming a capacitive component), 44, 144 ... Narrow part, C1 ... multilayer capacitor (multilayer electronic component).
Claims (5)
前記素体の一端部に形成される第一端子電極と、
前記素体の他端部に形成される第二端子電極と、
前記素体の内部において所定の幅で前記一端部から前記他端部側へ向かって延び、前記第一端子電極と電気的に接続された第一内部電極と、
前記素体の内部において所定の幅で前記他端部から前記一端部側へ向かって延び、前記第二端子電極と電気的に接続された第二内部電極と、
前記素体の内部において前記第一内部電極と前記第二内部電極との間に直列に接続された複数の容量成分が形成されるように、所定の幅で前記一端部と前記他端部との間で延び、前記第一端子電極及び前記第二端子電極と電気的に絶縁された第三内部電極と、を備え、
前記第三内部電極は、容量成分を形成しない部分に、容量成分を形成する部分よりも狭い幅を有する幅狭部を有し、
前記第一内部電極と前記第二内部電極とは、前記素体の前記一端部と前記他端部との間の中央位置において互いに離間することで、中央位置において前記誘電体層が露出する第1の露出部が形成され、
前記幅狭部で前記第三内部電極の幅が狭くなることによって、前記誘電体層が露出する第2の露出部が形成され、
前記第三内部電極は、前記第一内部電極の一部及び前記第二内部電極の一部と前記誘電体層を挟むことによって前記複数の容量成分を形成し、
前記幅狭部は、前記素体の前記一端部と前記他端部との間の中央位置に形成され、
前記第2の露出部は、積層方向から見て前記第1の露出部と重なる位置に形成されることを特徴とする積層型電子部品。 An element body formed by laminating a plurality of dielectric layers;
A first terminal electrode formed at one end of the element body;
A second terminal electrode formed on the other end of the element body;
A first internal electrode extending from the one end to the other end with a predetermined width inside the element body and electrically connected to the first terminal electrode;
A second internal electrode extending from the other end portion toward the one end portion side with a predetermined width inside the element body and electrically connected to the second terminal electrode;
The one end and the other end with a predetermined width so that a plurality of capacitance components connected in series between the first internal electrode and the second internal electrode are formed inside the element body. A third internal electrode extending between and electrically insulated from the first terminal electrode and the second terminal electrode,
The third internal electrode, the portion not forming a capacitive component, have a narrow portion having a width narrower than the portion forming a capacitive component,
The first internal electrode and the second internal electrode are separated from each other at a central position between the one end portion and the other end portion of the element body, so that the dielectric layer is exposed at the central position. 1 exposed portion is formed,
When the width of the third internal electrode is reduced at the narrow portion, a second exposed portion is formed to expose the dielectric layer,
The third internal electrode forms the plurality of capacitance components by sandwiching the dielectric layer with a part of the first internal electrode and a part of the second internal electrode,
The narrow portion is formed at a central position between the one end portion and the other end portion of the element body,
The multilayer electronic component, wherein the second exposed portion is formed at a position overlapping the first exposed portion when viewed from the stacking direction .
前記第二内部電極は、容量成分を形成する部分と前記第二端子電極とを接続する引出部を有し、
前記引出部は、前記容量成分を形成する部分よりも狭い幅を有する幅狭部をそれぞれ有することを特徴とする請求項1記載の積層型電子部品。 The first internal electrode has a lead portion for connecting a portion forming a capacitive component and the first terminal electrode,
The second internal electrode has a lead portion for connecting a portion forming a capacitive component and the second terminal electrode,
2. The multilayer electronic component according to claim 1 , wherein each of the lead portions has a narrow portion having a narrower width than a portion forming the capacitance component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009162066A JP5267363B2 (en) | 2009-07-08 | 2009-07-08 | Multilayer electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009162066A JP5267363B2 (en) | 2009-07-08 | 2009-07-08 | Multilayer electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011018758A JP2011018758A (en) | 2011-01-27 |
JP5267363B2 true JP5267363B2 (en) | 2013-08-21 |
Family
ID=43596333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009162066A Active JP5267363B2 (en) | 2009-07-08 | 2009-07-08 | Multilayer electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5267363B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5353911B2 (en) | 2011-01-28 | 2013-11-27 | 株式会社村田製作所 | Electronic components and board modules |
JP5201223B2 (en) * | 2011-01-28 | 2013-06-05 | 株式会社村田製作所 | Electronic components and board modules |
JP5321630B2 (en) * | 2011-03-30 | 2013-10-23 | Tdk株式会社 | Multilayer capacitor |
JP5899699B2 (en) | 2011-08-10 | 2016-04-06 | Tdk株式会社 | Multilayer capacitor |
JP2013162013A (en) * | 2012-02-07 | 2013-08-19 | Tdk Corp | Laminate capacitor |
KR101761936B1 (en) * | 2012-03-13 | 2017-07-26 | 삼성전기주식회사 | Multilayered ceramic capacitor |
JP6344184B2 (en) * | 2014-09-30 | 2018-06-20 | 株式会社村田製作所 | Ceramic electronic component and method for manufacturing the same |
KR20220072410A (en) * | 2020-11-25 | 2022-06-02 | 삼성전기주식회사 | Multilayered ceramic capacitor and board having the same mounted thereon |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07135124A (en) * | 1993-11-09 | 1995-05-23 | Kyocera Corp | Multilayered ceramic capacitor |
JPH10199753A (en) * | 1997-01-14 | 1998-07-31 | Murata Mfg Co Ltd | Multilayer ceramic electronic component |
JP2000340455A (en) * | 1999-05-31 | 2000-12-08 | Kyocera Corp | Laminated ceramic capacitor and manufacture thereof |
JP2001217137A (en) * | 2000-02-04 | 2001-08-10 | Tdk Corp | Laminated ceramic electronic component and manufacturing method therefor |
KR100944098B1 (en) * | 2005-08-19 | 2010-02-24 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic capacitor |
JP4656064B2 (en) * | 2007-02-02 | 2011-03-23 | Tdk株式会社 | Multilayer capacitor |
-
2009
- 2009-07-08 JP JP2009162066A patent/JP5267363B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011018758A (en) | 2011-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5267363B2 (en) | Multilayer electronic components | |
JP4374041B2 (en) | Multilayer capacitor | |
JP4404089B2 (en) | Feedthrough capacitor array | |
JP5035319B2 (en) | Multilayer capacitor | |
JP4475294B2 (en) | Multilayer capacitor | |
JP5035318B2 (en) | Multilayer capacitor | |
JP6552050B2 (en) | Multilayer ceramic electronic components | |
JP5949476B2 (en) | Multilayer capacitor | |
JP2019091877A (en) | Multilayer capacitor | |
JP2012043947A (en) | Package structure of multilayer capacitor | |
JP6550737B2 (en) | Multilayer ceramic capacitor | |
JP4479747B2 (en) | Multilayer capacitor | |
JP5929279B2 (en) | Multilayer capacitor | |
KR20150053424A (en) | Multi-layered ceramic electronic component and board having the same mounted thereon | |
JP2009130219A (en) | Multilayer capacitor | |
JP5170066B2 (en) | Multilayer capacitor | |
JP5251834B2 (en) | Multilayer capacitor | |
JP5278476B2 (en) | Multilayer capacitor | |
JP5861531B2 (en) | Multilayer capacitor | |
JP2021129007A (en) | Electronic component | |
JP6201477B2 (en) | Multilayer capacitor | |
JP6459717B2 (en) | Multilayer ceramic capacitor | |
JP6380065B2 (en) | Multilayer ceramic capacitor | |
JP2022073905A (en) | Electronic component | |
JP2010098052A (en) | Laminated feedthrough capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120229 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5267363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |