JP5266359B2 - ピクセル、ピクセル配列及びピクセル配列を含む画像センサー - Google Patents

Description

本発明の実施形態は、ピクセル、ピクセル配列及びピクセル配列を含む画像センサーに関する。

従来技術による画像センサーは、フォトダイオードとトランジスタを備えるピクセル構造を含み、このような構造からなるピクセルは、入射される光がフォトダイオードの電子を励起させて電流が流れるが、光の強度に応じて流れる電流の量が異なることから一定の時間が過ぎた後、シャッタースイッチがオンになって、信号がセンサーノードに伝達されることで映像の信号を得ることになる。

しかし、センサーノードのコンデンサの容量に応じて信号のレベルが決められるが、従来のセンサーノードのコンデンサの容量は、固定されていることから画像センサーの動作範囲が縮むこととなり、自動露出を画像センサーそのもので行なうことができないため、画像信号処理ブロックで判断してセンサーの露出時間を調節するかまたは映像信号に利得を加えて行わなければならないという問題があった。

このような問題を解決するために、モス（ＭＯＳ）コンデンサを用いたバラクタを採用してバラクタのコンデンサ容量を調節することで画像センサーの動作範囲を広げる技術が提示されている。

しかし、従来技術によれば、バラクタのゲートに外部バイアスを付けなければキャパシタンスが形成されないという限界があり、セルフバイアスの制御が困難という問題がある。

また、従来技術によれば、バラクタのゲートを制御するローゲートドライバー（Ｒｏｗ Ｇａｔｅ Ｄｒｉｖｅｒ）を要し、これを接続する配線の追加を要するため有効フィルファクタ（Ｅｆｆｅｃｔｉｖｅ Ｆｉｌｌ Ｆａｃｔｏｒ）が減少するという問題がある。

一方、従来技術によれば、低照度と高照度にて読み取るデュアルキャプチャ方式が提示されているが、従来の技術によるデュアルキャプチャの画像センサーは、２回以上画像を読み取らなければならないのでフレームレートの速度が高くないという短所がある。

本発明の一の目的は、セルフバイアスされるバラクタコンデンサを含むピクセル配列及びこれを含む画像センサーを提供することにある。

本発明の実施形態によるピクセルは、光電変換部と、光電変換部で変換された電荷を蓄積するためのコンデンサと、コンデンサに接続されコンデンサの電位に応じてキャパシタンスが変化する可変コンデンサと、コンデンサの電位を出力するためのスイッチング素子と、を含む。

また、本発明の実施形態によるピクセル配列は、ピクセルを配列に含むことができる。

また、本発明の実施形態による画像センサーは、ピクセル配列を含む。

本発明の実施形態によれば、セルフバイアスされるバラクタコンデンサを含むピクセル配列及びこれを含む画像センサーを提供することができる。

例えば、本発明の実施形態によるバラクタを用いてフローティング・ディフュージョン（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ、以下ではＦＤと略する）の電位の変化に対して外部バイアス制御なしに自動的にＦＤに追加コンデンサを設けることで、低照度においては感度を維持して、高照度においてはＦＤのキャパシティを増加させてワイドダイナミックレンジ（Ｗｉｄｅ Ｄｙｎａｍｉｃ Ｒａｎｇｅ、以下ではＷＤＲと略する）の理想的な線形‐対数（Ｌｉｎ−Ｌｏｇ）の感度を示すことができる。

また、本発明の実施形態によれば、さらにＦＤノードを一種のメモリとして使用することでトランスファトランジスタＴｘのマルチクロックを適用して小さいフォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ、以下ではＰＤと略する）によってもフレームレートの速度を維持しつつマルチキャプチャ方式の画像を具現することができる。

本発明の第１の実施形態によるピクセル配列の回路の例示図である。 本発明の第２の実施形態によるピクセル配列の回路の例示図である。 本発明の実施形態によるピクセル配列におけるバラクタコンデンサの特性であって、実際の測定値の例示である。 光の強度に応じる出力信号の比を示す感度グラフである。 従来の技術におけるＦＤ電位を示す図である。 本発明の実施形態によるピクセル配列におけるバラクタコンデンサのセルフバイアスの例示図である。 本発明の実施形態によるピクセル配列における読み出しタイミング図である。 本発明の実施形態によるピクセル配列における読み出しタイミング図である。

実施形態の説明に当たって、各層（膜）、領域、パターン又は構造物が、基板、各層（膜）、領域、パッド又はパターンの「上」又は「下」に形成される点が記載される場合において、「上」と「下」は、「直接」又は「他の層を介在して」形成されることを全て含む。また、各層の上又は下に関する基準は、図面を基準に説明する。

図面において、各層の厚さや大きさは、説明上の便宜及び明確性のため誇張されるか省略され、又は概略的に図示されている。また、各構成要素の大きさは、実際の大きさをそのまま反映するものではない。

（実施例）
図１は、第１実施形態によるピクセル及びピクセル配列の回路の例示図であり、図２は、第２実施形態によるピクセル及びピクセル配列の回路の例示図である。

実施の形態によるピクセル、ピクセル配列及びこれを含む画像センサーは、光電変換部と、光電変換部から変換された電荷を蓄積するためのコンデンサと、コンデンサに接続され、コンデンサの電位によってキャパシタンスが変化する可変コンデンサと、コンデンサの電位を出力するためのスイッチング素子と、を含んでもよい。

実施形態は、ＷＤＲピクセルと、ピクセル配列と、ピクセル配列を含む画像センサーと、に適用されてもよいが、これには限られない。

光電変換部は、フォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ、以下ではＰＤと略する）、フォトゲートなどを含んでもよく、コンデンサは、フローティングディフュージョン（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ、以下ではＦＤと略する）領域であってもよいが、これには限られない。

スイッチング素子は、光電変換部とコンデンサとの間に備えられ、光電変換部で変換された電荷をコンデンサに伝達するための伝達スイッチング素子と、電源電圧ラインとコンデンサとの間に備えられ、コンデンサの電位をリセットさせるためのリセットスイッチング素子と、電源電圧ラインに接続され、コンデンサの電位を出力するための出力スイッチング素子と、を含んでもよいが、これには限られない。

例えば、伝達スイッチング素子は、トランスファトランジスタＴｘを含んでもよく、リセットスイッチング素子はリセットトランジスタＲｘを含んでもよく、出力スイッチング素子はソースフォロワ駆動トランジスタＤｘを含んでもよいが、これには限られない。

可変コンデンサはコンデンサと電気的に接続され、可変コンデンサはバラクタコンデンサＶｃａｐであってもよいが、これには限られない。

例えば、実施形態によるピクセル、ピクセル配列及びこれを含む画像センサーは、基板に形成された光電変換部と、光電変換部の一側の基板の上に配置されるトランジスタと、トランジスタの一側の基板に形成されたコンデンサと、コンデンサの上に形成されたバラクタコンデンサＶｃａｐと、を含んでもよく、バラクタコンデンサＶｃａｐはセルフバイアスされてもよい。

図１では、４Ｔｒ ＣＩＳを例として示しているが、これには限られない。例えば、トランジスタは、光電変換部の一側に備えたトランスファトランジスタＴｘと、トランスファトランジスタＴｘの一側に備えたリセットトランジスタＲｘ、ソースフォロワ駆動トランジスタＤｘ、セレクトトランジスタＳｘなどを含んでもよいが、これには限られない。

実施形態において、バラクタコンデンサは、ＦＤの電位が増加することによってバラクタコンデンサのキャパシタンスが増加できるように接続されてもよい。例えば、図１におけるバラクタコンデンサＶｃａｐの一方のノードを、コンデンサ、例えば、ＦＤ領域やソースフォロワＳＦ駆動トランジスタＤｘのゲートに接続して、他方はＰ−ｓｕｂ基板に接続すると、ピクセル内のバラクタコンデンサを具現することができる。

また、図２は、コンデンサが共有（Ｓｈａｒｅｄ）された構造の例示図である。

実施形態において、光電変換部は第１光電変換部と第２光電変換部を含み、スイッチング素子は、第１光電変換部で変換された電荷をコンデンサに伝達するための第１伝達スイッチング素子及び第２光電変換部で変換された電荷をコンデンサに伝達するための第２伝達スイッチング素子を含み、第１伝達スイッチング素子及び第２伝達スイッチング素子は、コンデンサ及び可変トランジスタと電気的に共有されて接続されてもよい。

例えば、実施形態は第１トランスファトランジスタＴｘ１と第２トランスファトランジスタＴｘ２を含み、第１トランスファトランジスタＴｘ１と第２トランスファトランジスタＴｘ２はＦＤを共有し、バラクタコンデンサＶｃａｐをＦＤノードとＰ−ｓｕｂで両端に構成して正常動作するバラクタコンデンサを構成してもよい。このような方式で、４−Ｓｈａｒｅｄ、６−Ｓｈａｒｅｄ、８−Ｓｈａｒｅｄなど、どのような共有構造であっても適用が可能である。

例えば、実施形態によると、バラクタコンデンサを利用してＦＤの電位の変化に対して、外部バイアス制御なしに自動的にＦＤに追加的なキャパシティを設けることで、低照度では感度を維持し、高照度ではＦＤのキャパシティを増加させてＷＤＲの理想的な線形−対数の感度を示すことができる。

図３は、実施形態によるピクセル配列におけるバラクタコンデンサの特性で、実際の測定値の例示図である。

実施形態において、バラクタコンデンサはＰＭＯＳのバラクタコンデンサであってもよいが、これには限られない。

図３のように、バイアスが高い方から低い方に向くことによって、キャパシタンスの値は数倍以上増加している。このような原理は、ＰＭＯＳの場合、約３Ｖ〜約１Ｖ（ほぼフラットバンド電圧）近くではＰ−ｓｕｂの電子がチャンネルの近くに集まるべきであるが、小数キャリアであるためチャンネルの近くにおける蓄積がうまくできず、モスキャパシタンス（以下では、ＭＯＳＣＡＰとする）が小さい。しかし、フラットバンドを超えるようになると多数キャリアの正孔が集まるようになるが、このときはチャンネルキャリアの断面が非常に鋭くなり、ＭＯＳＣＡＰが増加する可能性がある。

〔数１〕
Ｃ（ｖ）＝Ｃ₀＋Ｃ₁×ｔａｎｈ（Ｖ_GB−Ｖ_C1／Ｎ_C1）

式１で示したように、全体のキャパシタンスの大きさはｔａｎｈ（Ｖ_GB） によって決められるが、この場合には、実施形態はノーマルＭＯＳＣＡＰにおけるソース／ドレイン接合キャパシタンスがないため、むしろゲートバイアスに支配的な特性を表し、制御性能が高くなる。

実施形態において、バラクタコンデンサはＰＭＯＳバラクタであってもよいが、これには限られない。

バラクタコンデンサは、ＰＭＯＳバラクタである場合、Ｐ−ｓｕｂ基板にＰ型でドーピングをするため、接合ドーピングやポリゲートドーピングも工程の進行上、問題なく行うことができる。

図４は、光強度による出力信号の比を示す感度グラフである。

従来のＷＤＲのうち、その殆どはＦＤにコンデンサを追加することでダイナミックレンジが増加して認識可能な光強度が増加するが、感度が低くなるという短所がある。

一方、実施形態におけるバラクタの方式は、低照度では高い感度を維持し、高照度でのみＦＤ ＣＡＰが増加することで、対数スケールでキャパシタンスが増加することにより対数スケール出力を示す。これによって、最も理想的な線形‐対数スケール感度を具現することができる。

図５は、従来技術におけるＦＤ電位を示すグラフであり、図６は、実施形態によるピクセル及びピクセル配列におけるバラクタコンデンサのセルフバイアスの例示図である。

実施形態において、電荷共有せず、電荷ダンピングのための完全な伝送のため、ＦＤ電位の上側（Ｔｏｐ）はＰＤ電位の下側（Ｂｏｔｔｏｍ）より大きくなければならない。

図５は、従来技術におけるノーマルの場合のＦＤ電位を示す図である。これに対し、図６は、実施形態によるピクセル配列におけるバラクタコンデンサのセルフバイアスの例示図であり、バラクタコンデンサのＦＤノードに電子が蓄積されることで電位が低くなり、コンデンサの容量が自動的に変わる模様を示している。図５及び図６における高照度は約１Ｖで、低照度は約２．５Ｖであってもよいが、これには限られない。

図７及び図８は、実施形態によるピクセル配列における読み出しタイミング図である。

従来技術によるデュアルキャプチャ構造の画像センサーは、２回以上ずつ画像を読まなければならないので、フレームレートの速度が高くないという短所がある。

実施形態において、スイッチング素子は、光電変換部で変換された電荷をコンデンサに伝達するための伝達スイッチング素子を含み、可変コンデンサを利用して伝達スイッチング素子のマルチクロックでコンデンサがストレージの役割を果たすことができる。

例えば、実施形態のようにセルフバイアスされるバラクタを利用する場合、ＴＸマルチクロックのみでＦＤがストレージの役割を果たすため、ＰＤに電子を何回も読むことができ、マルチキャプチャ方式の画像を具現することができる。

例えば、実施形態によると、追加的にＦＤノードを一種のメモリとして使用することで、トランスファトランジスタＴｘのマルチクロックを適用して小さいＰＤでもフレームレートの速度を維持しながらマルチキャプチャ方式の画像を具現することができる。

実施形態によると、ＰＤのリフレッシュの後、リセットと信号の読み出しの間（すわなち、マルチキャプチャ周期）にＰＤを空けながらずっとＦＤ領域に電子情報を蓄積するので、実際のＰＤの容量が増加するように見え、これによって高照度のＤＲが増加するという効果がある。

従って、実施形態によると、バラクタコンデンサを利用してトランスファトランジスタＴｘのマルチクロックでもＦＤ領域がストレージの役割を果たすことができる。

実施形態によると、セルフバイアスされるバラクタコンデンサを含むピクセル配列及びこれを含む画像センサーを提供することができる。

例えば、実施形態によると、バラクタを利用してＦＤの電位の変化に対して外部バイアス制御なしに自動的にＦＤに追加的なキャパシティを設けることで、低照度では感度を維持し、高照度ではＦＤのコンデンサを増加させてＷＤＲの理想的な線形−対数の感度を示すことができる。

また、実施形態によると、追加的にＦＤノードを一種のメモリとして使用することで、トランスファトランジスタＴｘのマルチクロックを適用して小さいＰＤでもフレームレートの速度を維持しながらマルチキャプチャ方式の画像を具現することができる。

以上、実施例で説明された特徴、構造、効果などは少なくとも一つの実施例に含まれるが、必ずしも一つの実施例にのみ限られることはない。更に、各実施例で例示された特徴、構造、効果などは、実施例の属する分野における通常の知識を有する者によって他の実施例に対しても組み合わせ又は変化させて実施することが可能である。従って、このような組み合わせと変形に関する内容は、実施例の範囲に含まれることとして解釈されるべきである。

また、以上で実施例を中心に説明したが、これは単なる例示に過ぎず、実施例には限られない。また、実施例の属する分野における通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上で例示されていない様々な変形と応用が可能であるということを理解できるはずである。例えば、実施例に具体的に示された各構成要素は、変形して実施できるものである。そして、このような変形と応用に関する差は、添付された特許請求の範囲で設定している実施例の範囲に含まれるものとして解釈されるべきである。

Claims (18)

1. 光電変換部と、
   前記光電変換部で変換された電荷を蓄積するためのコンデンサと、
   前記コンデンサに接続されて前記コンデンサの電位に応じてキャパシタンスが変化する可変コンデンサと、
   前記コンデンサの電位を出力するためのスイッチング素子と、を含むピクセル。
2. 前記可変コンデンサは、セルフバイアスされる請求項１に記載のピクセル。
3. 前記可変コンデンサは、ｐ型可変コンデンサである請求項１に記載のピクセル。
4. 前記スイッチング素子は、前記コンデンサの電位を出力するための出力スイッチング素子を含み、
   前記可変コンデンサの一方のノードは前記コンデンサまたは前記出力スイッチング素子のゲートと、他方のノードは基板と接続される請求項１に記載のピクセル。
5. 前記スイッチング素子は、前記光電変換部で変換された電荷を前記コンデンサに伝達するための伝達スイッチング素子を含み、
   前記可変コンデンサを用いて前記伝達スイッチング素子のゲートに、ＦＤをリセットせずに、前記伝達スイッチング素子を複数回ＯＮ／ＯＦＦさせる制御信号を与えるマルチクロックによりで前記コンデンサがストレージの役割を果たす請求項１に記載のピクセル。
6. 前記スイッチング素子は、前記光電変換部と前記コンデンサの間に備えられ、前記光電変換部で変換された電荷を前記コンデンサに伝達するための伝達スイッチング素子と、電源電圧ラインと前記コンデンサの間に備えられ前記コンデンサの電位をリセットするためのリセットスイッチング素子と、前記電源電圧ラインに接続されて前記コンデンサの電位を出力するための出力スイッチング素子と、をさらに含み、
   前記可変コンデンサは、前記コンデンサと電気的に接続される請求項１に記載のピクセル。
7. 前記コンデンサは、共有されることを特徴とする請求項１に記載のピクセル。
8. 前記光電変換部は、第１光電変換部と第２光電変換部を含み、
   前記スイッチング素子は、前記第１光電変換部で変換された電荷を前記コンデンサに伝達するための第１伝達スイッチング素子と、前記第２光電変換部で変換された電荷を前記コンデンサに伝達するための第２伝達スイッチング素子と、を含み、
   前記第１伝達スイッチング素子と前記第２伝達スイッチング素子は、前記コンデンサと前記可変トランジスタと電気的に共有され接続された請求項７に記載のピクセル。
9. 前記可変コンデンサは、前記コンデンサに並列に接続されて前記コンデンサの電位が増加することによってキャパシタンスが増加する請求項１に記載のピクセル。
10. 請求項１乃至９のうちのいずれか一項に記載のピクセルを配列に含むピクセル配列。
11. 請求項１０のピクセル配列を含む画像センサー。
12. 前記コンデンサの予め定めた電位の間で可変コンデンサのセルフバイアスが実行されることを特徴とする請求項１または２に記載のピクセル。
13. 前記コンデンサの予め定めた電位で可変コンデンサがセルフバイアスされ、それにより可変コンデンサのキャパシタンスが増加することを特徴とする請求項１または２に記載のピクセル。
14. 前記可変コンデンサのセルフバイアスは、前記コンデンサの電位が小さくなる２.０V〜０Vの間で実行されることを特徴とする請求項１３に記載のピクセル。
15. 前記可変コンデンサのセルフバイアスは、前記コンデンサの電位が小さくなる１.５V〜０.５Vの間で実行されることを特徴とする請求項１または２に記載のピクセル。
16. セルフバイアスされる可変コンデンサとしてバラクタを用いた場合、TXマルチクロックにより前記コンデンサがストレージの役割を果たすため、前記光電変換部の電子を複数回読むことができるので、マルチキャプチャ方式の画像を具現することを特徴とする請求項２に記載のピクセル。
17. 前記コンデンサノードをメモリとして用いることで、トランスファトランジスタTxのマルチクロックを適用して予め定めた光電変換部出力より小さい場合でもフレームレートの速度を維持しながらマルチキャプチャ方式の画像を具現することを特徴とする請求項２に記載のピクセル。
18. 前記光電変換部のリフレッシュ後、リセットと信号の読み出しの間に前記光電変換部を空けながら、前記コンデンサであるフローティングディフュージョン領域に電子情報が継続的に蓄積されることを特徴とする請求項１に記載のピクセル。

Images