JP5264020B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5264020B2
JP5264020B2 JP2011064043A JP2011064043A JP5264020B2 JP 5264020 B2 JP5264020 B2 JP 5264020B2 JP 2011064043 A JP2011064043 A JP 2011064043A JP 2011064043 A JP2011064043 A JP 2011064043A JP 5264020 B2 JP5264020 B2 JP 5264020B2
Authority
JP
Japan
Prior art keywords
display
transistor
pixel
display area
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011064043A
Other languages
English (en)
Other versions
JP2011154391A (ja
Inventor
久 大谷
光明 納
康子 椎名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011064043A priority Critical patent/JP5264020B2/ja
Publication of JP2011154391A publication Critical patent/JP2011154391A/ja
Application granted granted Critical
Publication of JP5264020B2 publication Critical patent/JP5264020B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、自発光素子を有する表示装置に関する。また、自発光素子を有する表示装置
を含む携帯端末に関する。
近年、エレクトロルミネッセンス(Electro Luminescence)素子
を代表とする自発光素子を有する表示装置の研究開発が進められている。発光素子を有す
る表示装置は、自発光型ゆえの高画質、広視野角、バックライトが不必要であることによ
る薄型、軽量の利点を活かして、幅広い利用が期待されている(例えば、特許文献1参照
)。
特開2004−302485号公報
電子機器が有する表示画面において、電池残量や電波強度などのアイコン表示は、常に
同じ位置に表示されるため、焼き付きが発生することがあった。
本発明は、上記の実情を鑑み、焼き付きの発生による影響を受けない表示装置の提供を
課題とする。また、高機能化と高付加価値化を実現するために、消費電力を抑制した表示
装置の提供、信号の書き込みを正確に行うことができる表示装置の提供、デューティ比を
向上させた表示装置の提供を課題とする。さらに、高機能化と高付加価値化を実現した携
帯端末の提供を課題とする。
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。
本発明の表示装置は、第1の画素を複数含む第1の表示領域と、第2の画素を複数含む
第2の表示領域を有し、前記第1の画素及び前記第2の画素の各々は発光素子を有するこ
とを特徴とする。また、前記第1の画素及び前記第2の画素の各々は、列方向及び行方向
の一方のピッチが同じであり、他方のピッチが異なることを特徴とする。第1の表示領域
は待ち受け画面やメールの本文等を表示し、第2の表示領域は電池残量や電波強度等のア
イコンを表示する。つまり、第2の表示領域は、アイコン以外は表示しないため、焼き付
きが発生しても、その影響を受けることがない。
本発明の表示装置は、透光性を有する基板の一表面に設けられた第1の画素を複数有す
る第1の表示領域と、第2の画素を複数有する第2の表示領域を有し、前記第1の画素及
び前記第2の画素の各々は、前記基板の一表面と反対の表面の方向と、対向基板の方向に
発光する発光素子を有することを特徴とする。基板の表裏に発光する発光素子を有するこ
とにより、表裏で表示を行う両面表示装置の提供が実現し、その結果、高機能化と高付加
価値化が実現する。
また、本発明の表示装置は、基板の一表面に第1の偏光板を有し、前記基板と対向する
対向基板の一表面に第2の偏光板を有する。さらに、前記第1の偏光板と前記第2の偏光
板のなす角度は、40度乃至90度であることを特徴とする。上記構成により、表示を行
う領域以外は、黒の表示を行うため、どちら側から見ても、背景が透けてみえることがな
い。
本発明の表示装置は、第1の表示領域及び第2の表示領域が含む複数の信号線に接続す
るソースドライバと、前記第1の表示領域及び前記第2の表示領域が含む複数の走査線に
接続するゲートドライバを有することを特徴とする。または、第1の表示領域及び第2の
表示領域が含む複数の信号線に接続するソースドライバと、前記第1の表示領域が含む複
数の走査線に接続する第1のゲートドライバと、前記第2の表示領域が含む複数の走査線
に接続する第2のゲートドライバと有することを特徴とする。
上記構成を有する場合、第1の表示領域及び第2の表示領域は、行方向のピッチが同じ
で、列方向のピッチが異なる複数の画素を有する。そうすると、走査線の本数が減少する
ため、画素に対する信号の書き込み回数が減少し、ソースドライバの消費電力を抑制する
ことができる。また、書き込みの回数が減少することから、ソースドライバの周波数に余
裕をもたせて、信号の書き込みを正確に行うことができる。さらに、書き込みの回数が減
少することから、表示期間を長くして、デューティ比を向上させることができる。
本発明の表示装置は、第1の表示領域が含む複数の信号線に接続する第1のソースドラ
イバと、第2の表示領域が含む複数の信号線に接続する第2のソースドライバと、前記第
1の表示領域及び前記第2の表示領域が含む複数の走査線に接続するゲートドライバを有
することを特徴とする。または、第1の表示領域が含む複数の信号線に接続する第1のソ
ースドライバと、第2の表示領域が含む複数の信号線に接続する第2のソースドライバと
、前記第1の表示領域が含む複数の走査線に接続する第1のゲートドライバと、前記第2
の表示領域が含む複数の走査線に接続する第2のゲートドライバを有することを特徴とす
る。
上記構成によると、第1の表示領域及び第2の表示領域の各々は、独立したソースドラ
イバを有する。従って、両表示領域で、供給する信号を変えたり、階調数を変えたりする
ことが可能となり、消費電力の抑制が実現する。
上記構成を有する場合、第1の表示領域及び第2の表示領域が含む複数の信号線はデジ
タルデータ線に接続することを特徴とする。デジタルデータ線とは、デジタルビデオ信号
を伝達する配線である。上記特徴により、第1の表示領域及び第2の表示領域の各々が含
む画素には、デジタルビデオ信号が供給され、両者ともデジタルビデオ信号による表示(
以下デジタル表示と表記)を行う。そして、両者とも時間階調表示を行う場合、第1の表
示領域及び第2の表示領域の各々で、サブフレーム期間の数を変えれば、表現する階調数
を変えることができる。そうすると、消費電力の抑制が実現する。
また、上記構成を有する場合、第1の表示領域が含む複数の信号線はデジタルデータ線
に電気的に接続し、第2の表示領域が含む複数の信号線はアナログデータ線に電気的に接
続することが好ましい。アナログデータ線とは、アナログビデオ信号を伝達する配線であ
る。上記特徴により、第1の表示領域が含む画素にはデジタルビデオ信号が供給され、第
2の表示領域を含む画素にはアナログビデオ信号が供給される。つまり、第1の表示領域
はデジタル表示(例えば時間階調表示)を行い、第2の表示領域はアナログビデオ信号に
よる表示(以下アナログ表示)を行う。このように、アナログ表示を行う表示領域を有す
ることにより、信号の書き込み回数が減少するため、ソースドライバの消費電力を抑制す
ることができる。また、書き込みの回数が減少することから、ソースドライバの周波数に
余裕をもたせて、信号の書き込みを正確に行うことができる。さらに、書き込みの回数が
減少することから、表示期間を長くして、デューティ比を向上させることができる。
本発明の表示装置は、第1の表示領域が含む第1の画素と、第2の表示領域が含む第2
の画素の各々が有するTFTの個数は異なることを特徴とし、具体的には、前記第1の画
素が含むTFTは3つ又は4つであり、前記第2の画素が含むTFTは2つであることを
特徴とする。上記特徴により、デジタル表示とアナログ表示の各々に合わせた画素回路を
提供することができる。
本発明は、上記に挙げた表示装置を具備する携帯端末を提供することを特徴とする。上
記特徴により、高機能化と高付加価値化が実現する。
本発明の表示装置は、決まった画像以外の表示は行わない1つ又は複数の表示領域を有
することを特徴とし、上記特徴により、前記1つ又は複数の表示領域に焼き付きが発生し
ても、その影響を受けることがない。
本発明の表示装置は、行方向のピッチが同じで、列方向のピッチが異なる複数の画素を
有することを特徴とし、上記特徴により、走査線の本数が減少し、そのため、画素に対す
る信号の書き込み回数が減少し、ソースドライバの消費電力を抑制することができる。ま
た、書き込みの回数が減少することから、ソースドライバの周波数に余裕をもたせて、信
号の書き込みを正確に行うことができる。さらに、書き込みの回数が減少することから、
表示期間を長くして、デューティ比を向上させることができる。
本発明の実施の形態1を説明する図。 本発明の実施の形態1を説明する図。 本発明の実施の形態2を説明する図。 本発明の実施の形態3を説明する図。 本発明の実施の形態3を説明する図。 本発明の実施例3を説明する図。 本発明の実施例4を説明する図。 本発明の実施例5を説明する図。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の
構成において、同じものを指す符号は異なる図面間で共通して用いる。
(実施の形態1)
本発明は、文字や画像を表示する機能を有する表示手段を具備する電子機器に適用する
ことが可能であり、ここでは、折り畳み型携帯端末を例示する。携帯端末は、絶縁表面を
有し、ガラス、石英、金属や有機物に相当する基板10に設けられた表示領域15を有す
る(図1(A)参照)。表示領域15は、メールの内容や待ち受け画面を表示する第1の
表示領域11と、メール、残量表示及び電波強度等のアイコンを表示する第2の表示領域
12を有する(図1(B)参照)。また、表示領域15は、第1の画素13を複数含む第
1の表示領域11と、第2の画素14を複数含む第2の表示領域12を有する(図1(C
)参照)。
第1の画素13と第2の画素14の各々は、列方向及び行方向の一方のピッチが同じで
あり、他方のピッチが異なる。より分かりやすく説明すると、第1の画素13の列方向に
おけるピッチa、行方向のピッチb、第2の画素14の列方向におけるピッチc、行方向
のピッチd(a、b、c、dは0以上の数)とすると、列方向のピッチが同じであり、行
方向のピッチが異なる場合には、a=c、b<dを満たす(図1(D)参照)。一方、列
方向のピッチが同じであり、行方向のピッチが異なる場合には、a<c、b=dを満たす
(図1(E)参照)。
第1の表示領域11と第2の表示領域12の各々は、列方向に信号線を複数有し、行方
向に走査線を複数有する。そして、画素の列方向のピッチが同じであり、行方向のピッチ
が異なる場合、第1の表示領域11と第2の表示領域12は、各列に信号線16が設けら
れ、各行に走査線17が設けられる(図1(D)参照)。上記構成では、両領域で同じ信
号線16を用いることができる。但し、両領域で、独立したソースドライバが設けられる
場合、各々の領域で信号線を設けることができる
一方、画素の列方向のピッチが異なり、行方向のピッチが同じである場合、第1の表示
領域11と第2の表示領域12は、各列で独立した信号線18、19が設けられ、各行に
走査線20が設けられる(図1(E)参照)。
また、第1の画素13と第2の画素14の各々は、発光素子を有する。発光素子28は
、絶縁表面を有する基板10の一表面21に設けられた導電層23、電界発光層24及び
導電層25の積層体に相当する。発光素子が光を発する方向は、以下の3つに分別するこ
とができる。一つは、発光素子が基板10側に発光する場合(下面出射)であり、一つは
基板10と対向する対向基板27側に発光する場合(上面出射)であり、一つは基板10
側と対向基板27側に発光する場合、つまり基板10の一表面21の反対の表面22と、
対向基板27側に発光する場合(両面出射)である。両面出射を行う場合、基板10は透
光性を有することが必須の要件である。
電界発光層24には有機材料(低分子、高分子、中分子)、有機材料と無機材料を組み
合わせた材料、シングレット材料、トリプレット材料又はそれらを組み合わせた材料のい
ずれを用いてもよい。また発光素子は、電界発光層24が複数の層からなる積層型、電界
発光層24が一つの層からなる単層型、電界発光層24が複数の層からなるがその境界が
明確ではない混合型のいずれでもよい。また発光素子から発せられる光には、一重項励起
状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光
(リン光)とが含まれており、本発明はその一方又は両方を用いることができる。また、
発光素子の積層構造には、下から陽極\電界発光層\陰極の順積み、下から陰極\電界発
光層\陽極の逆積みがあるが、光の発する方向に従って、適切な構造を形成するとよい。
発光素子は、広視野角、バックライトを必要としないことによる薄型、軽量を実現し、
また応答速度が速いために動画の表示に適する。このような発光素子を用いた表示装置を
用いることにより、高機能化と高付加価値化が実現する。
次に、第1の表示領域11と第2の表示領域12の周囲に設けられるドライバについて
図2を用いて説明する。まず、第1の表示領域11及び第2の表示領域12が含む複数の
信号線に接続するソースドライバ31と、第1の表示領域11及び第2の表示領域12が
含む複数の走査線に接続するゲートドライバ32を有する場合について説明する(図2(
A)参照)。この場合、第1の表示領域11が含む第1の画素13と、第2の表示領域1
2が含む第2の画素14の各々は、列方向のピッチが同じであり、行方向のピッチが異な
る。また、第1の表示領域11及び第2の表示領域12が含む複数の信号線は、ソースド
ライバ31を介して、データ線33に接続する。データ線33は、アナログビデオ信号を
伝達するアナログデータ線、又はデジタル信号を伝達するデジタルデータ線に相当する。
次に、第1の表示領域11及び第2の表示領域12が含む複数の信号線に接続するソー
スドライバ31と、第1の表示領域11が含む複数の走査線に接続する第1のゲートドラ
イバ34と、第2の表示領域12が含む複数の走査線に接続する第2のゲートドライバ3
5を有する場合について説明する(図2(B)参照)。この場合、第1の画素13と第2
の画素14の各々は、列方向のピッチが同じであり、行方向のピッチが異なる。第1の表
示領域11及び第2の表示領域12が含む複数の信号線は、ソースドライバ31を介して
、データ線33に接続する。
上記のように、第1の画素13及び第2の画素14の列方向のピッチが同じであり、行
方向のピッチが異なる場合は、走査線の本数を少なくすることができるため、画素に対す
る信号の書き込み回数が減少し、ソースドライバの消費電力を抑制することができる。ま
た、書き込みの回数が減少することから、ソースドライバの周波数に余裕をもたせて、信
号の書き込みを正確に行うことができる。さらに、書き込みの回数が減少することから、
表示期間を長くして、デューティ比を向上させることができる。
次に、第1の表示領域11が含む複数の信号線に接続する第1のソースドライバ36と
、第2の表示領域12が含む複数の信号線に接続する第2のソースドライバ37と、第1
の表示領域及び第2の表示領域が含む複数の走査線に接続するゲートドライバ38を有す
る場合について説明する(図2(C)参照)。この場合、第1の画素13と第2の画素1
4の各々は、列方向及び行方向の一方のピッチが同じであり、他方のピッチが異なること
を特徴とする。第1の表示領域11が含む複数の信号線は、第1のソースドライバ36を
介して、データ線39に接続し、第2の表示領域12が含む複数の信号線は、第2のソー
スドライバ37を介して、データ線40に接続する。データ線39、40は、アナログデ
ータ線又はデジタルデータ線に相当する。
最後に、第1の表示領域11が含む複数の信号線に接続する第1のソースドライバ36
と、第2の表示領域12が含む複数の信号線に接続する第2のソースドライバ37と、第
1の表示領域11が含む複数の走査線に接続する第1のゲートドライバ41と、第2の表
示領域が含む複数の走査線に接続する第2のゲートドライバ42を有する場合について説
明する(図2(D)参照)。この場合、第1の画素13と第2の画素14の各々は、列方
向及び行方向の一方のピッチが同じであり、他方のピッチが異なることを特徴とする。第
1の表示領域11が含む複数の信号線は、第1のソースドライバ36を介して、データ線
39に接続し、第2の表示領域12が含む複数の信号線は、第2のソースドライバ37を
介して、データ線40に接続する。
上記のように、第1の表示領域11及び第2の表示領域12の各々が、独立したソース
ドライバを有する場合、第1の表示領域11が含む複数の信号線はデジタルデータ線39
に接続し、第2の表示領域が含む複数の信号線はアナログデータ線40に接続することが
好ましい。上記構成によると、第1の表示領域11はデジタル表示を行い、第2の表示領
域12はアナログ表示を行う。そして、第1の表示領域11は時間階調表示を行い、第2
の表示領域12はアナログ表示を行う場合、サブフレーム期間毎に、第2の表示領域12
に信号の書き込みを行う必要はない。フレーム期間が開始後、最初の書き込み期間に、第
1の表示領域11及び第2の表示領域12に信号の書き込みを行い、その後、前記フレー
ム期間が終了するまで、第1の表示領域11の画素のみに信号の書き込みを行えばよい。
これは、第2の表示領域12は、アナログ表示を行うため、1フレーム期間に信号の書き
込みを1回だけ行えばよいことに起因し、消費電力の抑制が実現する。この場合、第1の
表示領域11、第2の表示領域12の各表示領域で階調数を変えてもよい。
また、上記構成では、各ソースドライバの構成は異なる。より具体的には、デジタルデ
ータ線に接続するソースドライバは、シフトレジスタ、ラッチ等から構成される。一方、
アナログデータ線に接続するソースドライバは、シフトレジスタ、サンプリング回路等か
ら構成される。
また、第1の表示領域11及び第2の表示領域12が含む複数の信号線は、デジタルデ
ータ線39、40に接続してもよい。上記構成によると、第1の表示領域11及び第2の
表示領域12は、共にデジタル表示を行う。そして、第1の表示領域11及び第2の表示
領域12が共に時間階調表示を行う場合、各表示領域で階調数を変えてもよい。つまり、
高精細な画像を表示する第1の表示領域11と、決まった画像のみを表示する第2の表示
領域12とで、1フレーム期間におけるサブフレーム期間の数を変えてもよい。上記構成
により、消費電力の抑制が実現する。
本発明は、第1の表示領域11、第2の表示領域12を有し、第2の表示領域12には
、決まった画像以外の表示は行わない。従って、第2の表示領域12に焼き付きが発生し
ても、その影響を受けることがない。
(実施の形態2)
本発明は、第1の画素を複数含む第1の表示領域と、第2の画素を複数含む第2の表示
領域を有することを特徴とする。ここでは、各表示領域に含まれる画素の回路構成につい
て、図3を用いて説明する。
まず、画素が2つのTFTを含む構成(2TFT/Cell)について説明する(図3
(A)参照)。画素63は、列方向に配置された信号線51と電源線52、行方向に配置
された走査線53と電源線54の各配線で囲まれた領域に、ビデオ信号の入力を制御する
スイッチング用TFT55、発光素子58の両電極間に流れる電流値を制御する駆動用T
FT56、前記駆動用TFT56のゲート・ソース間電圧を保持する容量素子57を有す
る。容量素子57は、駆動用TFT56のゲート容量や他の寄生容量で賄うことができる
場合には、明示的に設けなくてもよい。上記構成は、TFTの個数が少ないために、歩留
まりの向上が実現する。また、レイアウトの点から有利であり、開口率の向上が実現する
次に、画素が3つのTFTを含む構成(3TFT/Cell)について説明する(図3
(B)参照)。本構成は、図3(A)に示す構成に、消去用TFT59と走査線60を新
たに配置した構成である。消去用TFT59の配置により、発光素子58に強制的に電流
が流れない状態を作ることができる。従って、全ての画素に対する信号の書き込みを待つ
ことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができる。その
結果、デューティ比が向上して、動画の表示は特に良好に行うことができる。
最後に、画素が4つのTFTを含む構成(4TFT/Cell)について説明する(図
3(C)参照)。本構成は、図3(B)に示す構成に、TFT61と電源線62を新たに
配置した構成である。TFT61のゲート電極は、一定の電位に保持した電源線62に接
続する。つまり、TFT61のゲート電極の電位は固定される。また、TFT61は、飽
和領域で動作させて、常に電流を流せる状態にする。一方、駆動用TFT56のゲート電
極は、スイッチング用TFT55のソース又はドレインに接続する。つまり、駆動用TF
T56のゲート電極には、ビデオ信号が入力される。また、駆動用TFT56は線形領域
で動作させる。
上記構成によると、線形領域で動作する駆動用TFT56のソース・ドレイン間電圧V
DSの値は小さい。そのため、駆動用TFT56のゲート・ソース間電圧VGSの僅かな変動
は、発光素子58に流れる電流値には影響を及ぼさない。従って、発光素子58に流れる
電流値は、飽和領域で動作するTFT61のソース・ドレイン間電流により決定する。従
って、電流制御用TFT61の特性バラツキに起因した発光素子58の輝度ムラを改善し
て画質を高めることができる。なお、各トランジスタを線形領域と飽和領域で動作させる
ために、TFT61のチャネル長L1、チャネル幅W1、駆動用TFT56のチャネル長L
2、チャネル幅W2は、L1/W1:L2/W2=5〜6000:1を満たすように設定すると
よい。また、TFT61には、エンハンスメント型だけでなく、ディプリーション型のT
FTを用いてもよい。
なお、本発明の表示装置には、アナログのビデオ信号、デジタルのビデオ信号のどちら
を用いてもよい。但し、デジタルのビデオ信号を用いる場合、そのビデオ信号が電圧を用
いているのか、電流を用いているのかで異なる。つまり、発光素子の発光時において、画
素に入力されるビデオ信号は、定電圧のものと、定電流のものがある。ビデオ信号が定電
圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定
のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定
のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧
が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動であ
る。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明の表示装
置には、電圧のビデオ信号、電流のビデオ信号のどちらを用いてもよく、また定電圧駆動
、定電流駆動のどちらを用いてもよい。
上述したように、第1の表示領域及び第2の表示領域の各々が、独立したソースドライ
バを有する場合、第1の表示領域はデジタル表示を行い、第2の表示領域はアナログ表示
を行うことができる。このような場合には、第1の表示領域11を構成する第1の画素1
3は、3TFT/Cell又は4TFT/Cellの構成とし、第2の表示領域12を構
成する第2の画素14は2TFT/Cellの構成とするとよい。これは、第2の表示領
域12には、決まった画像が表示されるためであり、消費電力の抑制が実現する。本実施
の形態は、上記の実施の形態と自由に組み合わせることができる。
(実施の形態3)
本発明は、透光性を有する基板の一表面に設けられた第1の画素を複数有する第1の表
示領域11と、第2の画素を複数有する第2の表示領域12を有し、前記第1の画素及び
前記第2の画素の各々は、前記基板の一表面又は前記基板の一表面と反対の表面の方向と
、対向基板の方向に発光する発光素子を有することを特徴とする。ここでは、基板に光学
フィルムを設けた形態について説明する。
まず、パネル73の一表面に第1の偏光板71を有し、前記パネル73の一表面と反対
の表面に第2の偏光板72を有する形態について図4(A)(B)を用いて説明する。第
1の表示領域11と第2の表示領域12を有するパネル73の表裏には、第1の偏光板7
1及び第2の偏光板72が貼られている。第1の偏光板71及び第2の偏光板72は、そ
の偏光方向が交差するように配置することで外光を遮断することができる。交差する角度
は、40度乃至90度、好ましくは70度乃至90度、より好ましくは90度とすればよ
い。上記構成により、表示を行う領域以外は、黒の表示を行うため、どちらの側から見て
も、背景が透けてみえることがない。また、第1の偏光板71及び第2の偏光板72の配
置により、パネル73内部の反射による不要光を削減することができるため、コントラス
トを改善する。なお第1の偏光板71及び第2の偏光板72は、一方又は双方を回動自在
とする手段を付加して、交差する角度を変えることによりパネルの透過率を変化させるこ
ともできる。すなわち、調光機能を付加してもよい。
次に、パネル73の一表面に1枚又は複数枚の波長板若しくは当該フィルム(ここでは
、1枚の第1の1/4波長板74とする)と第1の偏光板71を有し、パネル73の一表
面と反対の表面に1枚又は複数枚の波長板若しくは当該フィルム(ここでは、1枚の第2
の1/4波長板75とする)と第2の偏光板72を有する形態について、図4(C)を用
いて説明する。このように、光学機能性波長板若しくは当該フィルムを付加すると、外光
による透過光及び反射光によるコントラストを改善し、表示品質が向上し、特に黒色のし
ずみ込みを良いものとすることができる。
続いて、本発明の表示装置を具備した携帯端末について、図5(A)〜(F)を用いて
説明する。図5(A)は開いた状態で内側から見た図、図5(B)は開いた状態の断面図
、図5(C)は開いた状態で外側から見た図、図5(D)は閉じた状態で第1の筐体93
11側から見た図、図5(E)は閉じた状態の断面図、図5(F)は第2の筐体9312
側から見た図である。本発明の携帯端末は、受話部9301と両面表示を行うパネル(以
下両面表示パネルと表記)9307を有する第1の筐体9311と、送話部9304と操
作ボタン9303を有する第2の筐体9312を有し、ヒンジを介して連結される。
両面表示パネル9307の表裏には、第1の表示画面9305と第2の表示画面930
6が設けられる。また、両面表示パネル9307の表裏には、偏光板9308、9309
が貼られている。2枚の偏光板9308、9309は、その偏光方向が交差するように配
置することで外光を遮断することができる。
また本発明の携帯端末は、開閉検知手段を有し、当該手段は、第1の筐体9311に設
けられた突起9313と、第2の筐体9312に設けられた穴(凹部)9314及び制御
手段9315から構成される。第1の筐体9311と第2の筐体9312が閉じた状態に
なると、突起9313が穴9314の下部に配置された制御手段9315に接する状態と
なり、そうすると、第1の表示画面9305において通常表示を行うように設定される。
一方、第1の筐体9311と第2の筐体9312を開いた状態にすると、制御手段931
5に接する突起がない状態となり、そうすると、第2の表示画面9306において通常表
示を行うように設定される。なお、開閉検知手段は、上記構成に制約されず、通常のボタ
ンを用いて、使用者が行ってもよい。上記のように、両面表示パネルを具備した携帯端末
を提供する本発明は、高機能化と高付加価値化が実現する。本実施の形態は、上記の実施
の形態と自由に組み合わせることができる。
本実施例は、第1の画素を複数含む第1の表示領域と、第2の画素を複数含む第2の表
示領域を有する表示装置において、前記第1の表示領域及び前記第2の表示領域における
表示のバリエーションについて表1を用いて説明する。
Figure 0005264020
表1中、RGB発光とは、各副画素が含む発光素子の電界発光層の材料が異なる場合で
あり、各副画素が含む発光素子から発せられる光が異なる場合である。白色発光とは、画
素が含む発光素子から発せられる光が白色の場合である。青色発光とは、画素が含む発光
素子から発せられる光が青色の場合である。単色発光とは、画素が含む発光素子から発せ
られる光が赤、緑等のある1つの色の場合である。CFはカラーフィルタである。
第1の表示領域11及び第2の表示領域12がRGB発光又は単色発光を行う場合、第
1の表示領域11及び第2の表示領域12は共にカラー表示又はモノクロ表示を行う。ま
た、第1の表示領域11及び第2の表示領域12が白色発光又は青色発光を行う場合、C
F又は色変換層の有無に従って、前記第1の表示領域11及び前記第2の表示領域12は
カラー表示又はモノクロ表示を行う。
第1の表示領域11及び第2の表示領域12が共にカラー表示又はモノクロ表示である
場合、作り分ける必要がないため、歩留まりの向上を実現する。RGB発光を採用する場
合、発光の利用効率の向上を実現する。また、白色発光又は青色発光を採用する場合、電
界発光層を塗り分ける必要がないため、歩留まりの向上を実現する。さらに、CF又は色
変換層を採用する場合、色純度やコントラストの向上を実現する。また、第1の表示領域
11及び第2の表示領域12とで、一方がカラー表示、他方がモノクロ表示である場合、
高機能化と高付加価値化を実現する。本実施例は、上記の実施の形態と自由に組み合わせ
ることができる。
本実施例は、基板の一表面又は前記基板の一表面と反対の表面と、対向基板側に発光す
る発光素子を有する表示装置、つまり、基板側に第1の表示画面を有し、前記基板と対向
する対向基板側に第2の表示画面を有する表示装置において、前記第1の表示画面及び前
記第2の表示画面における表示のバリエーションについて表2を用いて説明する。
Figure 0005264020
第1の画素及び第2の画素が含む発光素子がRGB発光又は単色発光を行う場合、第1
の表示画面及び第2の表示画面は共にカラー表示又はモノクロ表示を行う。また、第1の
画素及び第2の画素が含む発光素子が白色発光又は青色発光を行う場合、CF又は色変換
層の有無に従って、第1の表示画面及び第2の表示画面はカラー表示又はモノクロ表示を
行う。
第1の表示画面及び第2の表示画面が共にカラー表示又はモノクロ表示である場合、作
り分ける必要がないため、歩留まりの向上を実現する。RGB発光を採用する場合、発光
の利用効率の向上を実現する。また、白色発光又は青色発光を採用する場合、電界発光層
を塗り分ける必要がないため、歩留まりの向上を実現する。さらに、CF又は色変換層を
採用する場合、色純度やコントラストの向上を実現する。また、第1の表示画面及び第2
の表示画面で、一方がカラー表示、他方がモノクロ表示である場合、高機能化と高付加価
値化を実現する。本実施例は、上記の実施の形態、実施例と自由に組み合わせることがで
きる。
本実施例は、第1の画素を複数含む第1の表示領域と、第2の画素を複数含む第2の表
示領域を有し、前記第2の表示領域を複数設ける形態について説明する。
基板110上に、第1の画素を複数含む第1の表示領域111と、第2の画素を複数含
む第2の表示領域112、113を有する(図6(A)参照)。上述したように、第1の
画素と第2の画素の各々は、発光素子を有する。また、第1の画素と第2の画素の各々は
、列方向及び行方向の一方のピッチが同じであり、他方のピッチが異なる。
続いて、第1の表示領域111と第2の表示領域112、113の周囲に設けられるド
ライバについて説明する。まず、第1の表示領域111及び第2の表示領域112、11
3が含む複数の信号線に接続するソースドライバ114と、第1の表示領域111及び第
2の表示領域112、113が含む複数の走査線に接続するゲートドライバ115を有す
る場合について説明する(図6(B)参照)。この場合、第1の表示領域11が含む第1
の画素と、第2の表示領域12が含む第2の画素の各々は、列方向のピッチが同じであり
、行方向のピッチが異なる。
次に、第1の表示領域111及び第2の表示領域112、113が含む複数の信号線に
接続するソースドライバ114と、第1の表示領域111及び第2の表示領域113が含
む複数の走査線に接続する第1のゲートドライバ116と、第2の表示領域112が含む
複数の走査線に接続する第2のゲートドライバ117を有する場合について説明する(図
6(C)参照)。この場合も、第1の画素と第2の画素の各々は、列方向のピッチが同じ
であり、行方向のピッチが異なる。なお、ゲートドライバは、第1の表示領域111と第
2の表示領域113とで分けて設けてもよい。
次に、第2の表示領域113が含む複数の信号線に接続する第1のソースドライバ11
8と、第1の表示領域111及び第2の表示領域112が含む複数の信号線に接続する第
2のソースドライバ119と、第1の表示領域111及び第2の表示領域112、113
が含む複数の走査線に接続するゲートドライバ120を有する場合について説明する(図
6(D)参照)。この場合、第1の画素と第2の画素の各々は、列方向及び行方向の一方
のピッチが同じであり、他方のピッチが異なることを特徴とする。
最後に、第2の表示領域113が含む複数の信号線に接続する第1のソースドライバ1
18と、第1の表示領域111及び第2の表示領域112が含む複数の信号線に接続する
第2のソースドライバ119と、第1の表示領域111が含む複数の走査線に接続する第
1のゲートドライバ121と、第2の表示領域112が含む複数の走査線に接続する第2
のゲートドライバ122と、第2の表示領域113が含む第3のゲートドライバ123を
有する場合について説明する(図6(E)参照)。この場合、第1の画素と第2の画素の
各々は、列方向及び行方向の一方のピッチが同じであり、他方のピッチが異なることを特
徴とする。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
複数の表示領域を備えた電子機器として、テレビ装置、デジタルカメラ、デジタルビデ
オカメラ、携帯電話装置(携帯電話機)、PDA等の携帯情報端末、携帯型ゲーム機、モ
ニター、ノート型パソコン、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録
媒体を備えた画像再生装置等が挙げられる。以下にはその具体例について説明する。
図7(A)はデジタルビデオカメラであり、表示部9701、9702等を含む。図7(
B)は携帯情報端末であり、本体9201、表示部9202等を含む。図7(C)は携帯
型テレビ装置であり、本体9401、表示部9402等を含む。本発明は、表示部970
1、9202、9302を含む表示装置の構成に適用される。本発明の適用により、焼き
付きの影響を防止した電子機器の提供を可能とし、エンドユーザーに渡った後における前
記電子機器の長寿命化が実現される。本実施例は、上記の実施の形態、実施例と自由に組
み合わせることができる。
本発明は、第1の表示領域11と第2の表示領域12を有し、第1の表示領域11は第1
の画素13を複数有し、第2の表示領域12は第2の画素14を複数有し、第1の画素1
3及び第2の画素14の各々は発光素子を有するものであり、第1の画素13及び第2の
画素14の各々の列方向及び行方向の一方のピッチは同じであり、第1の画素13及び第
2の画素14の各々の列方向及び行方向の他方のピッチは異なることを特徴とする。上記
特徴に加えて、本発明は、第1の画素13の面積と、第2の画素14の面積が異なること
を特徴とする。さらに、第1の画素13の発光部81の面積と、第2の画素14の発光部
82の面積が異なることを特徴とする(図8(A)(B)参照)。画素の発光部とは、画
素において発光素子が発光する部分であり、換言すると、画素においてトランジスタや各
種の配線を除いた部分である。
また、本発明の表示装置が含む第1の表示領域11は、メールの内容や待ち受け画面を表
示する領域であり、第2の表示領域12は、残量表示や電波強度等のアイコンを表示する
領域であることを特徴とする。上記特徴に加えて、本発明は、第2の画素14の面積は、
第1の画素13の面積よりも大きいことを特徴とし、さらに、第2の画素14の発光部8
2の面積が、第1の画素13の発光部81の面積よりも大きいことを特徴とする。上記特
徴により、第1の画素13の全体から得る輝度と、第2の画素14の全体から得る輝度が
同じであるとき、第2の画素14の発光素子の電流値は、第1の画素13の発光素子の電
流値よりも小さくすることができる。つまり、第2の画素14の発光素子の電流密度(単
位面積当たりの電流値)は、第1の画素13の発光素子の電流密度よりも小さくすること
ができる。発光素子の劣化は、総電流量に依存しており、第2の画素14の発光素子の電
流密度を、第1の画素13の電流密度よりも小さくすることができると、第2の画素14
の発光素子の総電流量は、第1の画素13の発光素子の総電流量よりも小さくすることが
できる。従って、第2の画素14の発光素子は、第1の画素13の発光素子よりも、劣化
の進行を遅くすることができる。また、焼き付きの発生は、発光素子の劣化の進行具合に
も依存するため、発光素子の劣化の進行を遅い第2の表示領域12では、焼き付きの発生
を抑制することができる。
10 基板
11 第1の表示領域
12 第2の表示領域
13 第1の画素
14 第2の画素
15 表示領域
16 信号線
17 走査線
18 信号線
19 信号線
20 走査線
23 導電層
24 電界発光層
25 導電層
27 対向基板
28 発光素子

Claims (4)

  1. 第1のトランジスタと第2のトランジスタと第1の発光素子とを有する第1の画素を有し、
    第3のトランジスタと第4のトランジスタと第5のトランジスタと第2の発光素子とを有する第2の画素を有し、
    第1の領域に前記第1の画素を複数有し、
    第2の領域に前記第2の画素を複数有し、
    前記第1の領域においてモノクロ表示をすることができる機能を有し、
    前記第2の領域においてカラー表示をすることができる機能を有し、
    前記第1の発光素子の発光部の面積は、前記第2の発光素子の発光部の面積よりも大きく、
    前記第1のトランジスタは、前記第1の発光素子に流れる電流の値を制御することができる機能を有し、
    前記第2のトランジスタは、ビデオ信号の入力を制御することができる機能を有し、
    前記第3のトランジスタは、前記第2の発光素子に流れる電流の値を制御することができる機能を有し、
    前記第4のトランジスタは、ビデオ信号の入力を制御することができる機能を有し、
    前記第5のトランジスタは、前記第2の発光素子に電流が流れないようにすることができる機能を有することを特徴とする表示装置。
  2. 第1のトランジスタと第2のトランジスタと第1の発光素子とを有する第1の画素を有し、
    第3のトランジスタと第4のトランジスタと第5のトランジスタと第2の発光素子とを有する第2の画素を有し、
    第1の領域に前記第1の画素を複数有し、
    第2の領域に前記第2の画素を複数有し、
    前記第1の領域においてモノクロ表示をすることができる機能を有し、
    前記第2の領域においてカラー表示をすることができる機能を有し、
    前記第1の発光素子の発光部の面積は、前記第2の発光素子の発光部の面積よりも大きく、
    前記第1のトランジスタは、第1の駆動用トランジスタとしての機能を有し、
    前記第2のトランジスタは、第2のスイッチング用トランジスタとしての機能を有し、
    前記第3のトランジスタは、第1の駆動用トランジスタとしての機能を有し、
    前記第4のトランジスタは、第2のスイッチング用トランジスタとしての機能を有し、
    前記第5のトランジスタは、消去用トランジスタとしての機能を有することを特徴とする表示装置。
  3. 第1のトランジスタと第2のトランジスタと第1の発光素子とを有する第1の画素を有し、
    第3のトランジスタと第4のトランジスタと第5のトランジスタと第2の発光素子とを有する第2の画素を有し、
    第1の領域に前記第1の画素を複数有し、
    第2の領域に前記第2の画素を複数有し、
    前記第1の領域においてモノクロ表示をすることができる機能を有し、
    前記第2の領域においてカラー表示をすることができる機能を有し、
    前記第1のトランジスタは、前記第1の発光素子に流れる電流の値を制御することができる機能を有し、
    前記第2のトランジスタは、ビデオ信号の入力を制御することができる機能を有し、
    前記第3のトランジスタは、前記第2の発光素子に流れる電流の値を制御することができる機能を有し、
    前記第4のトランジスタは、ビデオ信号の入力を制御することができる機能を有し、
    前記第5のトランジスタは、前記第2の発光素子に電流が流れないようにすることができる機能を有することを特徴とする表示装置。
  4. 第1のトランジスタと第2のトランジスタと第1の発光素子とを有する第1の画素を有し、
    第3のトランジスタと第4のトランジスタと第5のトランジスタと第2の発光素子とを有する第2の画素を有し、
    第1の領域に前記第1の画素を複数有し、
    第2の領域に前記第2の画素を複数有し、
    前記第1の領域においてモノクロ表示をすることができる機能を有し、
    前記第2の領域においてカラー表示をすることができる機能を有し、
    前記第1のトランジスタは、第1の駆動用トランジスタとしての機能を有し、
    前記第2のトランジスタは、第2のスイッチング用トランジスタとしての機能を有し、
    前記第3のトランジスタは、第1の駆動用トランジスタとしての機能を有し、
    前記第4のトランジスタは、第2のスイッチング用トランジスタとしての機能を有し、
    前記第5のトランジスタは、消去用トランジスタとしての機能を有することを特徴とする表示装置。
JP2011064043A 2003-11-27 2011-03-23 表示装置 Expired - Fee Related JP5264020B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011064043A JP5264020B2 (ja) 2003-11-27 2011-03-23 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003397909 2003-11-27
JP2003397909 2003-11-27
JP2011064043A JP5264020B2 (ja) 2003-11-27 2011-03-23 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004342723A Division JP4785373B2 (ja) 2003-11-27 2004-11-26 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012258611A Division JP5409887B2 (ja) 2003-11-27 2012-11-27 表示装置

Publications (2)

Publication Number Publication Date
JP2011154391A JP2011154391A (ja) 2011-08-11
JP5264020B2 true JP5264020B2 (ja) 2013-08-14

Family

ID=44540337

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011064043A Expired - Fee Related JP5264020B2 (ja) 2003-11-27 2011-03-23 表示装置
JP2012258611A Expired - Fee Related JP5409887B2 (ja) 2003-11-27 2012-11-27 表示装置
JP2013206880A Expired - Fee Related JP5589134B2 (ja) 2003-11-27 2013-10-02 表示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2012258611A Expired - Fee Related JP5409887B2 (ja) 2003-11-27 2012-11-27 表示装置
JP2013206880A Expired - Fee Related JP5589134B2 (ja) 2003-11-27 2013-10-02 表示装置

Country Status (1)

Country Link
JP (3) JP5264020B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296119B2 (en) 2019-01-24 2022-04-05 Boe Technology Group Co., Ltd. Pixel arrangement structure, display panel and display device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000105573A (ja) * 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 表示装置及びそれを用いた携帯端末装置
JP2001100669A (ja) * 1999-09-30 2001-04-13 Minolta Co Ltd 情報表示装置、その駆動方法、及び携帯端末装置
JP3923238B2 (ja) * 1999-07-07 2007-05-30 シャープ株式会社 表示装置
JP2001085154A (ja) * 1999-09-16 2001-03-30 Denso Corp 表示装置
JP2002050477A (ja) * 2000-08-01 2002-02-15 Denso Corp El表示装置
JP4675005B2 (ja) * 2000-08-18 2011-04-20 株式会社半導体エネルギー研究所 発光装置、電子機器
JP2002148604A (ja) * 2000-11-07 2002-05-22 Matsushita Electric Ind Co Ltd 液晶表示装置およびそれを用いた携帯型情報通信装置
JP3861682B2 (ja) * 2000-12-27 2006-12-20 カシオ計算機株式会社 フィールドシーケンシャル液晶表示装置
JP2003162236A (ja) * 2001-11-27 2003-06-06 Seiko Epson Corp 画像表示装置
CN100386792C (zh) * 2002-03-04 2008-05-07 三洋电机株式会社 有机电致发光显示装置及其应用
JP2003316315A (ja) * 2002-04-23 2003-11-07 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
JP2003316322A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP4785373B2 (ja) * 2003-11-27 2011-10-05 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
JP2011154391A (ja) 2011-08-11
JP5409887B2 (ja) 2014-02-05
JP2014052643A (ja) 2014-03-20
JP2013083991A (ja) 2013-05-09
JP5589134B2 (ja) 2014-09-10

Similar Documents

Publication Publication Date Title
US11107402B2 (en) Display screen, display device integrated with display screen, and cover plate
JP4712397B2 (ja) 表示装置
US7453426B2 (en) Display device and electronic apparatus
US9111842B2 (en) Display device
US7714500B2 (en) Display device
JP2012133372A (ja) 表示装置
JP4939770B2 (ja) 表示装置
US20080068307A1 (en) Gate and data drivers for display
JP4785373B2 (ja) 表示装置
CN110164940B (zh) 有机发光显示面板和显示装置
JP5589134B2 (ja) 表示装置
JP2006019142A (ja) 発光素子及び画像表示装置
JP2003330391A (ja) 発光装置及び電子機器
KR100923497B1 (ko) 액정표시장치 및 구동방법
JP4801570B2 (ja) 表示装置
JP2010276706A (ja) 電気光学装置及び電子機器
JP2004325600A (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130429

R150 Certificate of patent or registration of utility model

Ref document number: 5264020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees