JP5256618B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5256618B2
JP5256618B2 JP2007037938A JP2007037938A JP5256618B2 JP 5256618 B2 JP5256618 B2 JP 5256618B2 JP 2007037938 A JP2007037938 A JP 2007037938A JP 2007037938 A JP2007037938 A JP 2007037938A JP 5256618 B2 JP5256618 B2 JP 5256618B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
compound semiconductor
rod
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007037938A
Other languages
Japanese (ja)
Other versions
JP2008205095A (en
Inventor
俊浩 江原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2007037938A priority Critical patent/JP5256618B2/en
Publication of JP2008205095A publication Critical patent/JP2008205095A/en
Application granted granted Critical
Publication of JP5256618B2 publication Critical patent/JP5256618B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置及び半導体装置の製造方法に関し、特に、窒化物系化合物半導体を用いた半導体装置及び半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device, and more particularly to a semiconductor device using a nitride compound semiconductor and a method for manufacturing the semiconductor device.

窒化ガリウム(GaN)のような窒化物系化合物半導体は、高温・高出力・高周波の面で良好な特性を有する半導体材料として注目されている。また、窒化物系化合物半導体は、窒化ガリウムアルミニウム(AlGaN)、窒化ガリウム(GaN)のヘテロ構造とすることにより、電子移動度を大きくすることができるため、高速スイッチング・大電流化が要求される半導体装置に用いることが好適である。このような窒化物系化合物半導体は、例えば、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)などに用いられる。   Nitride-based compound semiconductors such as gallium nitride (GaN) are attracting attention as semiconductor materials having good characteristics in terms of high temperature, high output, and high frequency. In addition, since nitride compound semiconductors have a heterostructure of gallium aluminum nitride (AlGaN) and gallium nitride (GaN), the electron mobility can be increased, so that high-speed switching and high current are required. It is suitable for use in a semiconductor device. Such a nitride-based compound semiconductor is used for, for example, a high electron mobility transistor (HEMT).

ところで、窒化物系化合物半導体においては、バルク結晶や半導体表面に多量の深い準位(トラップ)が存在している。このため、半導体装置への逆方向電圧印加期間中又はオフ期間中に、例えば、半導体基板の結晶内のトラップにキャリアが捕獲され、その後、半導体装置への順方向電圧印加時またはオンした時、出力電流が低下してしまう、いわゆる電流コラプス現象が発生してしまうという問題がある(例えば、非特許文献1。)。   By the way, in a nitride-based compound semiconductor, a large amount of deep levels (traps) exist on the bulk crystal or the semiconductor surface. For this reason, during reverse voltage application period or off period to the semiconductor device, for example, carriers are trapped in the trap in the crystal of the semiconductor substrate, and then when the forward voltage is applied to the semiconductor device or turned on, There is a problem that a so-called current collapse phenomenon occurs in which the output current decreases (for example, Non-Patent Document 1).

これまでに、電流コプラス現象を抑制する方法として、SiNから構成される絶縁膜を半導体層の露出部に設けることが提案されている(例えば、特許文献1。)。
Binari, S.C., Ikossi, K., Roussos, J.A., Kruppa, W. Doewon Park Dietrich, H.B., Koleske, D.D., Wickenden, A.E., Henry, R.L., "Trapping effects and microwave power performance in AlGaN/GaN HEMTs", IEEE Transactions on Electron Devices, IEEE, 第48巻, 第3号, p. 465-471, (2001年3月) 特開2005−286135号公報
Until now, as a method for suppressing the current coplus phenomenon, it has been proposed to provide an insulating film made of SiN x on an exposed portion of a semiconductor layer (for example, Patent Document 1).
Binari, SC, Ikossi, K., Roussos, JA, Kruppa, W. Doewon Park Dietrich, HB, Koleske, DD, Wickenden, AE, Henry, RL, "Trapping effects and microwave power performance in AlGaN / GaN HEMTs", IEEE Transactions on Electron Devices, IEEE, Vol. 48, No. 3, p. 465-471, (March 2001) JP-A-2005-286135

しかし、SiNから構成される絶縁膜を、電流コラプス現象を有効に抑制する態様で形成する工程は、複雑であり、各種の微調整を要するものである。 However, the process of forming the insulating film composed of SiN x in a manner that effectively suppresses the current collapse phenomenon is complicated and requires various fine adjustments.

本発明は上記実情に鑑みてなされたものであって、電流コラプス現象を容易かつ良好に抑制することができる半導体装置及びその製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor device that can easily and satisfactorily suppress a current collapse phenomenon and a method for manufacturing the same.

上記目的を達成するため、本発明の第1の観点に係る半導体装置は、
基板と、
前記基板の一方の主面に形成された化合物半導体層と、
前記化合物半導体層の上に形成されたドレイン電極と、
前記化合物半導体層の上に形成されたソース電極と、
前記化合物半導体層の上に前記ドレイン電極と前記ソース電極との間に形成されたゲート電極と、
前記化合物半導体層の上の当該化合物半導体層が露出している領域のうち前記ドレイン電極と前記ゲート電極との間の領域の少なくとも一部を覆うように形成された絶縁膜と、
前記絶縁膜の上面に配置された棒状分子を含む膜と、
を備え、
前記絶縁膜の上面には前記ゲート電極と前記ドレイン電極とを結ぶ方向に延伸する溝が設けられており、
前記棒状分子は、
少なくとも一部が前記溝の内側に入っており、前記溝内に配置された前記棒状分子の長軸方向が前記ゲート電極と前記ドレイン電極とを結ぶ方向となるように配置されている、
ことを特徴とする。
In order to achieve the above object, a semiconductor device according to the first aspect of the present invention includes:
A substrate,
A compound semiconductor layer formed on one main surface of the substrate;
A drain electrode formed on the compound semiconductor layer;
A source electrode formed on the compound semiconductor layer;
A gate electrode formed on the compound semiconductor layer between the drain electrode and the source electrode;
An insulating film formed so as to cover at least a part of a region between the drain electrode and the gate electrode in a region where the compound semiconductor layer on the compound semiconductor layer is exposed;
A film containing rod-like molecules disposed on the upper surface of the insulating film;
With
A groove extending in a direction connecting the gate electrode and the drain electrode is provided on the upper surface of the insulating film,
The rod-like molecule is
At least a portion is inside the groove, and the long axis direction of the rod-like molecule arranged in the groove is arranged to be a direction connecting the gate electrode and the drain electrode,
It is characterized by that.

上記目的を達成するため、本発明の第2の観点に係る半導体装置は、
基板と、
前記基板の一方の主面に形成された化合物半導体層と、
前記化合物半導体層の上に形成されたアノード電極と、
前記化合物半導体層の上に形成されたカソード電極と、
前記化合物半導体層の上の当該化合物半導体層が露出している領域のうち前記アノード電極と前記カソード電極との間の領域の少なくとも一部を覆うように形成された絶縁膜と、
前記絶縁膜の上面に配置された棒状分子を含む膜と、
を備え、
前記絶縁膜の上面には前記アノード電極と前記カソード電極とを結ぶ方向に延伸する溝が設けられており、
前記棒状分子は、
少なくとも一部が前記溝の内側に入っており、前記溝内に配置された前記棒状分子の長軸方向が前記アノード電極と前記カソード電極とを結ぶ方向となるように配置されている、
ことを特徴とする。
In order to achieve the above object, a semiconductor device according to the second aspect of the present invention provides:
A substrate,
A compound semiconductor layer formed on one main surface of the substrate;
An anode electrode formed on the compound semiconductor layer;
A cathode electrode formed on the compound semiconductor layer;
An insulating film formed to cover at least a part of a region between the anode electrode and the cathode electrode in a region where the compound semiconductor layer on the compound semiconductor layer is exposed;
A film containing rod-like molecules disposed on the upper surface of the insulating film;
With
A groove extending in a direction connecting the anode electrode and the cathode electrode is provided on the upper surface of the insulating film,
The rod-like molecule is
At least a portion is inside the groove, and the long axis direction of the rod-like molecule arranged in the groove is arranged to be a direction connecting the anode electrode and the cathode electrode,
It is characterized by that.

前記化合物半導体層は、例えば、窒化物系化合物半導体から構成される。   The compound semiconductor layer is made of, for example, a nitride compound semiconductor.

前記化合物半導体層は、第1の化合物半導体層と第2の化合物半導体層とから構成され、前記第1の化合物半導体層と前記第2の化合物半導体層との界面近傍に2次元電子ガス層を有する、ことが望ましい。   The compound semiconductor layer includes a first compound semiconductor layer and a second compound semiconductor layer, and a two-dimensional electron gas layer is provided in the vicinity of the interface between the first compound semiconductor layer and the second compound semiconductor layer. It is desirable to have.

前記棒状分子は、例えば、単層膜又はアモルファス膜として形成されている。   The rod-like molecule is formed, for example, as a single layer film or an amorphous film.

前記棒状分子は、例えば、主骨格に二重結合又はベンゼン環を有する。   The rod-like molecule has, for example, a double bond or a benzene ring in the main skeleton.

前記棒状分子は、例えば、電子供与性基又は電子吸引性基を有する。   The rod-like molecule has, for example, an electron donating group or an electron withdrawing group.

前記棒状分子は、例えば、π電子を有する有機化合物から構成される。   The rod-like molecule is composed of, for example, an organic compound having π electrons.

上記目的を達成するため、本発明の第3の観点に係る半導体装置製造方法は、
基板上に化合物半導体層を形成する化合物半導体層形成工程と、
前記化合物半導体層の上に、ドレイン電極とソース電極とを形成し、前記ドレイン電極と前記ソース電極との間にさらにゲート電極を形成する電極形成工程と、
前記化合物半導体層の上面の当該化合物半導体層が露出している領域のうち前記ドレイン電極と前記ゲート電極との間の領域の少なくとも一部を覆うように絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の上面に前記ゲート電極と前記ドレイン電極とを結ぶ方向に延伸するを形成する溝形成工程と、
棒状分子を含む膜を前記絶縁膜上に形成する膜形成工程と、
を備え、
前記棒状分子は、
少なくとも一部が前記溝の内側に入っており、前記溝内に配置された前記棒状分子の長軸方向が前記ゲート電極と前記ドレイン電極とを結ぶ方向となるように配置されている、
ことを特徴とする
In order to achieve the above object, a semiconductor device manufacturing method according to a third aspect of the present invention includes:
A compound semiconductor layer forming step of forming a compound semiconductor layer on the substrate;
An electrode forming step of forming a drain electrode and a source electrode on the compound semiconductor layer, and further forming a gate electrode between the drain electrode and the source electrode;
An insulating film forming step of forming an insulating film so as to cover at least a part of a region between the drain electrode and the gate electrode in a region where the compound semiconductor layer on the upper surface of the compound semiconductor layer is exposed;
A groove forming step of forming a groove extending in a direction connecting the said gate electrode and said drain electrode on the upper surface of the insulating film,
A film forming step of forming a film containing rod-like molecules on the insulating film;
With
The rod-like molecule is
At least a portion is inside the groove, and the long axis direction of the rod-like molecule arranged in the groove is arranged to be a direction connecting the gate electrode and the drain electrode,
It is characterized by that .

上記目的を達成するため、本発明の第4の観点に係る半導体装置製造方法は、
基板上に化合物半導体層を形成する化合物半導体層形成工程と、
前記化合物半導体層の上に、アノード電極とカソード電極とを形成する電極形成工程と、
前記化合物半導体層の上面の当該化合物半導体層が露出している領域のうち前記アノード電極と前記カソード電極との間の領域の少なくとも一部を覆うように絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の上面に前記アノード電極と前記カソード電極とを結ぶ方向に延伸する溝を形成する溝形成工程と、
棒状分子を含む膜を前記絶縁膜上に形成する膜形成工程と、
を備え、
前記棒状分子は、
少なくとも一部が前記溝の内側に入っており、前記溝内に配置された前記棒状分子の長軸方向が前記アノード電極と前記カソード電極とを結ぶ方向となるように配置されている、
ことを特徴とする
In order to achieve the above object, a semiconductor device manufacturing method according to a fourth aspect of the present invention includes:
A compound semiconductor layer forming step of forming a compound semiconductor layer on the substrate;
An electrode forming step of forming an anode electrode and a cathode electrode on the compound semiconductor layer;
An insulating film forming step of forming an insulating film so as to cover at least part of a region between the anode electrode and the cathode electrode in a region where the compound semiconductor layer on the upper surface of the compound semiconductor layer is exposed;
Forming a groove extending in a direction connecting the anode electrode and the cathode electrode on an upper surface of the insulating film;
A film forming step of forming a film containing rod-like molecules on the insulating film;
With
The rod-like molecule is
At least a portion is inside the groove, and the long axis direction of the rod-like molecule arranged in the groove is arranged to be a direction connecting the anode electrode and the cathode electrode,
It is characterized by that .

本発明によれば、電流コラプス現象を容易かつ良好に抑制することができる。   According to the present invention, the current collapse phenomenon can be easily and satisfactorily suppressed.

(第1の実施の形態)
以下、本発明の第1の実施の形態における半導体装置について説明する。本実施の形態では、高電子移動度トランジスタ(HEMT)を備える半導体装置の場合を例に本発明を説明する。
(First embodiment)
The semiconductor device according to the first embodiment of the present invention will be described below. In this embodiment mode, the present invention is described using a semiconductor device including a high electron mobility transistor (HEMT) as an example.

図1は、本実施の形態に係る半導体装置であるHEMT111を斜め上方からみた様子を模式的に示す図である。この装置の構成を明らかにするために、以下では、棒状分子163の例を列挙しその挙動を説明した後に、点線195で示す部分の断面図と、点線193で示す部分の断面図と、点線191で示す部分の断面図と、を参照しつつ説明する。   FIG. 1 is a diagram schematically showing a state in which a HEMT 111 which is a semiconductor device according to the present embodiment is viewed obliquely from above. In order to clarify the configuration of this apparatus, in the following, after listing examples of rod-like molecules 163 and explaining their behavior, a sectional view of a portion indicated by a dotted line 195, a sectional view of a portion indicated by a dotted line 193, and a dotted line A description will be given with reference to a cross-sectional view of a portion indicated by 191.

棒状分子163としては、例えば、図2(a)〜図2(e)に示すように、ベンゼン環を有する有機化合物であるピレン、テトラセン、フェナントレン、アントラセン、クリセン、ペンタセン等が挙げられる。棒状分子163としては、あるいは例えば、図2(f)に示すように、主骨格に二重結合を有する有機化合物である1,3-ブタジエン-1-ナトリウム-4-アミン等が挙げられる。これらの分子はいずれもπ電子を有する有機化合物から構成される棒状分子であり、図2において両矢印で示すとおり、外部から電場が印加されると、長軸方向に分極する。   Examples of the rod-like molecule 163 include pyrene, tetracene, phenanthrene, anthracene, chrysene, and pentacene, which are organic compounds having a benzene ring, as shown in FIGS. 2 (a) to 2 (e). Examples of the rod-like molecule 163 include 1,3-butadiene-1-sodium-4-amine which is an organic compound having a double bond in the main skeleton, as shown in FIG. Each of these molecules is a rod-like molecule composed of an organic compound having π electrons, and is polarized in the major axis direction when an electric field is applied from the outside, as indicated by a double arrow in FIG.

かかる分極の様子を図3に示す。例えばベンゼン環を有する化合物であるアントラセンの場合には、図3(a)のように分子の長軸方向の両端に配置された電極1、2に電圧を印加すると、電場が発生し、分子内の14個のπ電子の全てが白抜き矢印で示されるようにプラス電極2側に寄る。その結果、図中の記号δ及びδで示されるとおり、分子内に誘起双極子が生じる。 The state of such polarization is shown in FIG. For example, in the case of anthracene which is a compound having a benzene ring, when a voltage is applied to the electrodes 1 and 2 arranged at both ends in the long axis direction of the molecule as shown in FIG. All of the 14 π electrons are close to the positive electrode 2 side as indicated by white arrows. As a result, induced dipoles are generated in the molecule as indicated by symbols δ + and δ in the figure.

あるいは例えば二重結合を有する化合物である1,3-ブタジエン-1-ナトリウム-4-アミンの場合には、図3(b)に示すように、もともと電子を引き寄せる傾向が潜在する電子吸引基と、もともと電子を放出する傾向が潜在する電子供与性基と、が、分子の長軸方向の両端に存在する。よって、外部から電場が印加されない場合でも、分子内に電荷の偏りは存在する。一方、図3(b)に示すように、外部の電極1、2により電場が生じると、分子内の二重結合によるπ電子の全てが白抜き矢印で示されるようにプラス電極2側に寄る。その結果、図中の記号δ及びδで示されるとおり、もともと潜在する分子内の電荷の偏り以上の電荷の偏りが分子内に生じる。 Alternatively, for example, in the case of 1,3-butadiene-1-sodium-4-amine, which is a compound having a double bond, as shown in FIG. 3 (b), an electron withdrawing group that originally has a tendency to attract electrons and Electron donating groups that originally have a tendency to emit electrons are present at both ends of the long axis of the molecule. Therefore, even when an electric field is not applied from the outside, there is a charge bias in the molecule. On the other hand, as shown in FIG. 3B, when an electric field is generated by the external electrodes 1 and 2, all of the π electrons due to double bonds in the molecule approach the positive electrode 2 side as indicated by the white arrow. . As a result, as shown by the symbols δ + and δ in the figure, a charge bias that is greater than the potential bias in the molecule originally occurs in the molecule.

電子吸引性基としては、図3(b)に示した
−Na
の他にも、例えば、
−CH、−NH
に置き換えてもよい。一方、電子供与性基としては、図3(b)に示した
−NH
の他にも、例えば、
−NO、−SO
に置き換えてもよい。また、HEMT111に用いる棒状分子163は、必ずしも、電子吸引性基と電子供与性基の両方を備える必要はなく、どちらか片方だけを備えるものであっても、両方がなくてもよい。つまり、二重結合や三重結合にみられるπ電子を有するものであればよい。さらにまた、棒状分子163としては、ベンゼン環に電子吸引性基と電子供与性基の何れか一方又は両方が結合したものであってもよい。
As the electron-withdrawing group, -Na shown in FIG.
Besides, for example,
It may be replaced by —CH 3 , —NH 2 or the like. On the other hand, as the electron-donating group, —NH 2 shown in FIG.
Besides, for example,
-NO 2, may be replaced by -SO 3 or the like. Further, the rod-like molecule 163 used in the HEMT 111 does not necessarily need to include both the electron-withdrawing group and the electron-donating group, and may have either one or both. That is, any material having π electrons found in a double bond or a triple bond may be used. Furthermore, the rod-like molecule 163 may be one in which either or both of an electron-withdrawing group and an electron-donating group are bonded to a benzene ring.

図4は、本実施の形態のHEMT111の、図1の点線195に対応する断面の模式図である。図示するように、HEMT111は、基板141と、緩衝層143と、窒化物系化合物半導体から構成される電子走行層121と、窒化物系化合物半導体から構成される電子供給層123と、ソース電極151と、ゲート電極153と、ドレイン電極155と、絶縁膜125と、を備えている。   FIG. 4 is a schematic diagram of a cross section corresponding to the dotted line 195 in FIG. 1 of the HEMT 111 according to the present embodiment. As illustrated, the HEMT 111 includes a substrate 141, a buffer layer 143, an electron transit layer 121 composed of a nitride compound semiconductor, an electron supply layer 123 composed of a nitride compound semiconductor, and a source electrode 151. A gate electrode 153, a drain electrode 155, and an insulating film 125.

電子走行層121と電子供給層123とはヘテロ界面をなし、該界面近傍の電子走行層121には2次元電子ガス層(2DEG層)131が生じている。電子供給層123の表面近傍には結晶欠陥等により電子をトラップする表面準位133が存在する。   The electron transit layer 121 and the electron supply layer 123 form a heterointerface, and a two-dimensional electron gas layer (2DEG layer) 131 is generated in the electron transit layer 121 near the interface. Near the surface of the electron supply layer 123, there exists a surface state 133 that traps electrons due to crystal defects or the like.

基板141には、例えば、シリコン基板が用いられている。本実施の形態では、シリコン単結晶から形成された基板が用いられている。   For example, a silicon substrate is used as the substrate 141. In the present embodiment, a substrate formed from a silicon single crystal is used.

緩衝層143は、基板141の一方の主面上、例えば、基板141の上に形成されている。緩衝層143は、電子走行層121と基板141との間に基板141の結晶方位を良好に受け継ぐための層である。緩衝層143は、窒化物系化合物半導体から構成されている。緩衝層143は、例えば、AlGa1−KN(0<K≦1)とGaNとを交互に積層してもよいし、AlGa1−KN層、GaN層などの単一層から構成される公知の緩衝層を設けてもよい。なお、緩衝層143は単一層で形成するよりも交互に積層することが望ましい。交互に積層することによって電子走行層121の反りやクラックを防止して結晶品質を向上させ、電子走行層121を厚く積層することができるためである。 The buffer layer 143 is formed on one main surface of the substrate 141, for example, on the substrate 141. The buffer layer 143 is a layer for favorably inheriting the crystal orientation of the substrate 141 between the electron transit layer 121 and the substrate 141. The buffer layer 143 is made of a nitride compound semiconductor. For example, the buffer layer 143 may be formed by alternately laminating Al K Ga 1-K N (0 <K ≦ 1) and GaN, or from a single layer such as an Al K Ga 1-K N layer or a GaN layer. You may provide the well-known buffer layer comprised. Note that the buffer layers 143 are preferably stacked alternately rather than being formed as a single layer. This is because by alternately laminating, the electron transit layer 121 can be prevented from warping and cracking to improve crystal quality, and the electron transit layer 121 can be laminated thickly.

電子走行層121は、緩衝層143の上に形成されている。電子走行層121は、いわゆる電流通路としての機能を有する。電子走行層121は、例えば、緩衝層143上に有機金属気相成長法(MOCVD法)によってGaNを積層することにより形成される。   The electron transit layer 121 is formed on the buffer layer 143. The electron transit layer 121 has a function as a so-called current path. The electron transit layer 121 is formed, for example, by stacking GaN on the buffer layer 143 by metal organic chemical vapor deposition (MOCVD).

電子供給層123は、電子走行層121の上にヘテロ接合を形成している。電子供給層123は、電子を供給する機能を有する。電子供給層123は、例えば、電子走行層121を構成する窒化物系化合物半導体と格子定数が異なり、かつより広いバンドギャップエネルギーを有する窒化物系化合物半導体から構成され、本実施の形態では、例えば、窒化ガリウムアルミニウム(AlGaN)から構成されている。電子供給層123は、例えば、電子走行層121上に有機金属気相成長法(MOCVD法)によってAlGaNを積層することにより形成される。なお、AlGaNの他に、AlαβGa1−α−βN(Mはボロン(B)又はインジウム(In);0≦α≦1、0≦β≦1、0<1−α−β<1であればよい。) The electron supply layer 123 forms a heterojunction on the electron transit layer 121. The electron supply layer 123 has a function of supplying electrons. The electron supply layer 123 is made of, for example, a nitride compound semiconductor that has a lattice constant different from that of the nitride compound semiconductor constituting the electron transit layer 121 and has a wider band gap energy. And gallium aluminum nitride (AlGaN). The electron supply layer 123 is formed, for example, by stacking AlGaN on the electron transit layer 121 by metal organic chemical vapor deposition (MOCVD). In addition to the AlGaN, Al α M β Ga 1 -α-β N (M is boron (B) or indium (In); 0 ≦ α ≦ 1,0 ≦ β ≦ 1,0 <1-α-β <1 is sufficient.)

ソース電極151は、電子供給層123の所定の領域上(HEMT111の主面上)に形成されている。ソース電極151は、例えば、電子供給層123とオーミック(低抵抗)接合するように形成されている。本実施の形態では、ソース電極151は、チタン(Ti)膜と、Ti膜の上に形成された金(Au)膜とから構成されている。ソース電極151は、電子供給層123上に、例えば、スパッタリング等によりTi膜及びAu膜を形成し、ドライエッチング等によって所定の形状にパターニングしてアニール処理することによって電子供給層123上に形成される。   The source electrode 151 is formed on a predetermined region of the electron supply layer 123 (on the main surface of the HEMT 111). The source electrode 151 is formed so as to be in ohmic (low resistance) junction with the electron supply layer 123, for example. In the present embodiment, the source electrode 151 is composed of a titanium (Ti) film and a gold (Au) film formed on the Ti film. The source electrode 151 is formed on the electron supply layer 123 by, for example, forming a Ti film and an Au film by sputtering or the like on the electron supply layer 123, patterning the film into a predetermined shape by dry etching or the like, and performing annealing treatment. The

ゲート電極153は、電子供給層123の所定の領域上(HEMT111の主面上)に、絶縁膜125を介して形成されている。本実施の形態では、ゲート電極153は、ニッケル(Ni)膜またはプラチナ(Pt)膜と、かかるNi膜またはPt膜の上に形成された金(Au)膜とから構成されている。ゲート電極153は、絶縁膜125上に、例えば、スパッタリング等によりNi膜(またはPt膜)及びAu膜を形成し、ドライエッチング等によって所定の形状にパターニングしてアニーリング処理することによって絶縁膜125上に形成される。   The gate electrode 153 is formed on a predetermined region of the electron supply layer 123 (on the main surface of the HEMT 111) with an insulating film 125 interposed therebetween. In the present embodiment, the gate electrode 153 is composed of a nickel (Ni) film or platinum (Pt) film and a gold (Au) film formed on the Ni film or Pt film. The gate electrode 153 is formed on the insulating film 125 by, for example, forming a Ni film (or Pt film) and an Au film by sputtering or the like, patterning the film into a predetermined shape by dry etching or the like, and performing an annealing process. Formed.

ゲート電極153は、例えば、電子供給層123の上に、既知の材質の絶縁膜125を介してアルミニウム等の金属やポリシリコンから構成される膜を形成したものであってもよい。   For example, the gate electrode 153 may be formed by forming a film made of a metal such as aluminum or polysilicon on the electron supply layer 123 with an insulating film 125 made of a known material interposed therebetween.

また、電子供給層123の上に絶縁膜125を介さず、電子供給層123とショットキー接触する材料、例えばタングステン(W)、パラジウム(Pd)、モリブデン(Mo)等の金属から構成される膜を形成してもよい。   Further, a material that is in Schottky contact with the electron supply layer 123, for example, a metal such as tungsten (W), palladium (Pd), or molybdenum (Mo), without the insulating film 125 interposed on the electron supply layer 123. May be formed.

ドレイン電極155は、ソース電極151と同様に形成されている。   The drain electrode 155 is formed in the same manner as the source electrode 151.

HEMT111は、本実施の形態では、電子供給層123の露出部を覆うように形成された絶縁膜125を備える。絶縁膜125は、SiOから構成される。絶縁膜125は、電子供給層123を保護する保護膜としての機能を兼ねている。 In this embodiment, the HEMT 111 includes an insulating film 125 formed so as to cover the exposed portion of the electron supply layer 123. Insulating film 125 is composed of SiO 2. The insulating film 125 also functions as a protective film that protects the electron supply layer 123.

図5は、本実施の形態のHEMT111の、図1の点線193に対応する断面の模式図である。図4とほぼ同様であるが、本断面図においては、絶縁膜125の上面にゲート電極153とドレイン電極155とを結ぶ方向に設けられた溝161と、長軸方向が該方向になるように該溝の内側に配置された棒状分子163と、がさらに示されている。なお、棒状分子163は、必ずしも全てが溝161に収まっている必要はなく、溝161からあふれるように配置されているものがあってもよい。電流コラプス抑制膜は、このように配置された棒状分子163から構成されている。電流コラプス抑制膜は、例えば、棒状分子163を真空蒸着することにより形成される。   FIG. 5 is a schematic diagram of a cross section corresponding to the dotted line 193 in FIG. 1 of the HEMT 111 according to the present embodiment. 4 is substantially the same as FIG. 4, but in this cross-sectional view, a groove 161 provided in the direction connecting the gate electrode 153 and the drain electrode 155 on the upper surface of the insulating film 125, and the major axis direction is the direction. Further shown is a rod-like molecule 163 disposed inside the groove. Note that the rod-shaped molecules 163 do not necessarily have to be entirely accommodated in the grooves 161, and some may be arranged so as to overflow from the grooves 161. The current collapse suppression film is composed of rod-like molecules 163 arranged in this way. The current collapse suppression film is formed, for example, by vacuum-depositing rod-like molecules 163.

なお、図2(f)のように電子吸引性基と電子供与性基のどちらか一方又は両方を備える場合、ゲート電極153とドレイン電極155との間に電圧を印加してゲート電極153側がδとなるように棒状分子163を配置する。 2F, when one or both of an electron-withdrawing group and an electron-donating group is provided, a voltage is applied between the gate electrode 153 and the drain electrode 155 so that the gate electrode 153 side is δ The rod-shaped molecule 163 is arranged so as to be + .

図6は、本実施の形態のHEMT111の、図1の点線191に対応する断面の模式図である。溝161は、図1及び図6に示すように、断面を四角形とし、隣り合う溝同士の間が空いて平面になっていてもよい。溝161は、あるいは、断面を逆三角形状にして絶縁膜125の上面に隙間なく設けてもよいし、隣り合う溝同士の間に隙間が形成されてもよい。溝161の幅は、例えば1〜100μm、好ましくは1〜20μmである。溝161の深さは絶縁膜125の厚み未満であり、例えば5nm〜5μmである。溝161の間隔は、溝161が電極間に少なくとも1本は必要であることから、0.1μm〜電極間距離である。   FIG. 6 is a schematic diagram of a cross section corresponding to the dotted line 191 in FIG. 1 of the HEMT 111 according to the present embodiment. As shown in FIGS. 1 and 6, the groove 161 may have a rectangular cross section, and may be a flat surface with a gap between adjacent grooves. Alternatively, the groove 161 may have an inverted triangular cross section and may be provided on the upper surface of the insulating film 125 without a gap, or a gap may be formed between adjacent grooves. The width of the groove 161 is, for example, 1 to 100 μm, preferably 1 to 20 μm. The depth of the groove 161 is less than the thickness of the insulating film 125, and is, for example, 5 nm to 5 μm. The distance between the grooves 161 is 0.1 μm to the distance between the electrodes since at least one groove 161 is required between the electrodes.

棒状分子163は、幅が例えば2〜20オングストロームであって、上述の溝161とは構造の規模が大きく異なる。にもかかわらず、上述のような溝161を設けることにより、棒状分子163はその長軸方向を溝の延伸方向に一致させて絶縁膜125の上面に付着することが、実験により確かめられている。その詳細なメカニズムは未解明であるものの、液晶分子が、ラビングされた基板に配向を揃えて付着するという、よく知られた現象と類似した現象であると考えられる。   The rod-like molecule 163 has a width of, for example, 2 to 20 angstroms, and is greatly different in structure scale from the above-described groove 161. Nevertheless, by providing the groove 161 as described above, it has been experimentally confirmed that the rod-like molecule 163 adheres to the upper surface of the insulating film 125 with the long axis direction coinciding with the extending direction of the groove. . Although the detailed mechanism is not yet elucidated, it is considered that this is a phenomenon similar to a well-known phenomenon in which liquid crystal molecules adhere to a rubbed substrate in a uniform alignment.

次に、以上のように構成されたHEMT111の作用、効果について、図7及び図8を参照しつつ説明する。本発明の特徴を明らかにするために、電流コラプス抑制膜を有しない、一般的な従来のHEMT911(図9及び図10)の作用、効果についても、並行して説明する。図8は、HEMT111の断面模式図であり、図1の点線193で示される断面に相当する。図10は、HEMT911の断面模式図であり、図9の点線995で示される断面に相当する。   Next, the operation and effect of the HEMT 111 configured as described above will be described with reference to FIGS. In order to clarify the characteristics of the present invention, the operation and effect of a general conventional HEMT 911 (FIGS. 9 and 10) having no current collapse suppression film will be described in parallel. FIG. 8 is a schematic cross-sectional view of the HEMT 111, which corresponds to the cross section indicated by the dotted line 193 in FIG. FIG. 10 is a schematic cross-sectional view of the HEMT 911 and corresponds to the cross section indicated by the dotted line 995 in FIG.

図7及び図9は、オフ(ゲート電極153が負電位で、ドレイン電極155がソース電極151よりも高い電位)状態のHEMT111及び911を示す図である。図7及び図9に示すように、ソース電極151に接続されたスイッチ185がBに接続(HEMT111及びHEMT911をオフにすべくゲート電極153に負の電圧をそれぞれ印加、例えば、図においてVOFF=5Vを印加)すると、HEMT111及びHEMT911(ドレイン電極155とソース電極151との間、及び、ドレイン電極155とゲート電極153との間)には数100Vもの電圧VDS及びVDS+VOFFが印加される。なお、ゲートに負の電圧を与えるのは、そうしないと、多くの場合、いわゆるノーマリオン特性として知られているように、ドレインとソースの間に電流が生じてしまうため、HEMTがオフ状態にならないからである。 7 and 9 are diagrams showing the HEMTs 111 and 911 in the off state (the gate electrode 153 has a negative potential and the drain electrode 155 has a higher potential than the source electrode 151). As shown in FIGS. 7 and 9, a switch 185 connected to the source electrode 151 is connected to B (a negative voltage is applied to the gate electrode 153 to turn off the HEMT 111 and the HEMT 911, for example, V OFF = When 5 V is applied), voltages V DS and V DS + V OFF of several hundred volts are applied to the HEMT 111 and the HEMT 911 (between the drain electrode 155 and the source electrode 151 and between the drain electrode 155 and the gate electrode 153). The If the negative voltage is applied to the gate, otherwise, a current is generated between the drain and the source as is known as a so-called normally-on characteristic, so that the HEMT is turned off. Because it will not be.

続いて、図7及び図9において、スイッチ185をBからAに切り替えると、HEMT111及びHEMT911はオンして、ドレイン電極155とソース電極151の間には出力電流が流れる。このとき、電流コラプス抑制膜を備えない従来のHEMT911においては、電流コラプス現象のために、出力電流が低下する。   7 and 9, when the switch 185 is switched from B to A, the HEMT 111 and the HEMT 911 are turned on, and an output current flows between the drain electrode 155 and the source electrode 151. At this time, in the conventional HEMT 911 that does not include the current collapse suppression film, the output current decreases due to the current collapse phenomenon.

ここで、電流コラプス現象とは、オフ状態のときにHEMTに前述の高電圧が印加されることによって、図9及び図10に示すように、電子991が表面準位133にトラップされ、トラップされた電子によって生じる電界が、2DEG層131における電子ガスの濃度を減少させる現象と考えられる。   Here, the current collapse phenomenon is that when the above-described high voltage is applied to the HEMT in the off state, the electrons 991 are trapped and trapped at the surface level 133 as shown in FIGS. It can be considered that the electric field generated by the electrons decreases the concentration of the electron gas in the 2DEG layer 131.

電子が多くトラップされる場所は、電子供給層123の表面近傍に広く分布する表面準位133のうちでも、特に、ゲート電極153とドレイン電極155との間であって、しかも、ゲート電極に近い位置(図9及び図10において点線の四角形及び楕円835により示される位置)にある表面準位であることが知られている。したがって、図10に示すように、かかる位置にある表面準位にトラップされた電子による上述の作用により、2DEG層131の濃度は、かかる位置の直下に相当する部分において、減少させられている。電子の通路の一部である2DEG層131の濃度がそのように減少させられることにより、オンに切り替えた時にドレイン電極155とソース電極151との間に十分な電流が流れなくなる。電流コラプス現象による出力低下とは、このようなものであると考えられる。   Among the surface states 133 widely distributed in the vicinity of the surface of the electron supply layer 123, a place where many electrons are trapped is particularly between the gate electrode 153 and the drain electrode 155 and close to the gate electrode. It is known that the surface level is at a position (a position indicated by a dotted square and an ellipse 835 in FIGS. 9 and 10). Therefore, as shown in FIG. 10, the concentration of the 2DEG layer 131 is decreased in the portion corresponding to the position immediately below the position by the above-described action by the electrons trapped in the surface level at the position. By so reducing the concentration of the 2DEG layer 131 that is part of the electron path, sufficient current does not flow between the drain electrode 155 and the source electrode 151 when switched on. It is considered that the output reduction due to the current collapse phenomenon is such a thing.

それに対して、本実施の形態に係るHEMT111においては、以下のように、電流コラプス現象を抑制する。HEMT111においては、オフ状態のときにはもちろんのこと、オン状態(図7のスイッチ185がAに接続)になっても、VDSがその時のゲート・ソース間電圧VONよりはるかに高電圧であることから、依然として、ドレイン電極155の電位はゲート電極153の電位よりも高い。よって、棒状分子163は、プラスの電極であるドレイン電極155と、マイナスの電極であるゲート電極153とに挟まれた状態にあり、ちょうど図3に示した誘起双極子が生じる状態になっている。棒状分子163に誘起双極子が生じた様子は、図7及び図8において、棒状分子163に+及び−の記号を付すことにより模式的に示されている。 On the other hand, in the HEMT 111 according to the present embodiment, the current collapse phenomenon is suppressed as follows. In the HEMT 111, of course, V DS is much higher than the gate-source voltage V ON at that time even when the HEMT 111 is in an off state (switch 185 in FIG. 7 is connected to A). Therefore, the potential of the drain electrode 155 is still higher than the potential of the gate electrode 153. Therefore, the rod-like molecule 163 is sandwiched between the drain electrode 155 which is a positive electrode and the gate electrode 153 which is a negative electrode, and is in a state where the induced dipole shown in FIG. 3 is generated. . A state in which an induced dipole is generated in the rod-shaped molecule 163 is schematically shown in FIGS. 7 and 8 by attaching + and − symbols to the rod-shaped molecule 163.

誘起双極子を生じ得る棒状分子を材料として、その長軸方向をゲート電極153とドレイン電極151を結ぶ方向にそろえつつ電流コラプス抑制膜を作成すると、電流コラプス現象を良好に抑制することが、実験的に確認された。向きの揃った誘起双極子の集合体が、なんらかの電磁気学的作用により、表面準位133に電子がトラップされるのを防止したり、表面準位133にいったんトラップされた電子を引き抜いたり、あるいは、たとえ電子がトラップされたままであったとしても、トラップされた電子によって生じる電界を緩和したりすると考えられる。   Using a rod-like molecule capable of generating an induced dipole as a material, and forming a current collapse suppression film while aligning the long axis direction to the direction connecting the gate electrode 153 and the drain electrode 151, it is possible to suppress the current collapse phenomenon well. Confirmed. The assembly of induced dipoles with the same orientation prevents electrons from being trapped at the surface level 133 by some electromagnetic action, pulls out the electrons once trapped at the surface level 133, or Even if the electrons remain trapped, it is considered that the electric field generated by the trapped electrons is relaxed.

上述の電磁気学的作用の詳細の解明は不十分であるものの、例えば、次のような作用が考えられる。すなわち、分極した棒状分子163のうち、最もゲート電極153に近い位置にある棒状分子の、正極側の部分(正に帯電した部分)が、図8の下向き漏斗状の点線837に示す範囲に、正電荷としての影響を及ぼす。かかる影響が及ぶ範囲は、表面準位133のうちでも、上述のように電子が最もトラップされやすい位置835(図8の点線の楕円で示される位置)を含んでいる。そのため、該位置における表面準位133による電子のトラップが抑制される。   Although elucidation of the details of the above-described electromagnetic action is insufficient, for example, the following action can be considered. That is, of the polarized rod-shaped molecules 163, the portion on the positive electrode side (positively charged portion) of the rod-shaped molecules closest to the gate electrode 153 is within the range indicated by the downward funnel-shaped dotted line 837 in FIG. Influence as a positive charge. The range affected by this includes the position 835 (position indicated by a dotted ellipse in FIG. 8) in which the electrons are most easily trapped in the surface level 133 as described above. Therefore, trapping of electrons by the surface level 133 at the position is suppressed.

このように、電流コラプス抑制膜を備えたHEMT111は、電流コラプス現象を良好に抑制する。しかも、棒状分子163の方向を制御するには絶縁膜125の表面に溝161を掘るだけでよいし、該溝161のサイズは少なくともμmオーダーであるためその形成にあたっては特殊な微細加工を要さず、また、後に製法に関する実施形態として述べるように棒状分子163はよく知られた方法で絶縁膜125に吸着させる。つまり、本発明によれば、きわめて容易に電流コラプスを抑制せしめることができる。   As described above, the HEMT 111 including the current collapse suppression film favorably suppresses the current collapse phenomenon. Moreover, in order to control the direction of the rod-like molecule 163, it is only necessary to dig a groove 161 on the surface of the insulating film 125, and since the size of the groove 161 is at least on the order of μm, special fine processing is required for its formation. In addition, the rod-like molecules 163 are adsorbed on the insulating film 125 by a well-known method as will be described later as an embodiment relating to the manufacturing method. That is, according to the present invention, current collapse can be suppressed very easily.

なお、有機半導体膜をデバイスとして用いる研究が様々に行われているが、本発明に係る半導体装置においては、電流コラプス抑制膜が有機化合物分子から構成される場合でも、該膜は半導体装置そのもの、つまり電流通路の一部、として機能するものではない。   In addition, although various studies using an organic semiconductor film as a device have been conducted, in the semiconductor device according to the present invention, even when the current collapse suppression film is composed of organic compound molecules, the film is the semiconductor device itself, That is, it does not function as a part of the current path.

(第2の実施の形態)
第2の実施の形態として、ショットキーバリアダイオード(SBD)を備える半導体装置の場合を例に本発明を説明する。なお、本実施の形態では、第1の実施の形態と同一の部材については同一の符号を付し、その説明を省略する。このため、本実施の形態では、第1の実施の形態との相違点を中心に説明する。
(Second Embodiment)
As a second embodiment, the present invention will be described by taking as an example a semiconductor device including a Schottky barrier diode (SBD). In the present embodiment, the same members as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted. For this reason, in this embodiment, a description will be given centering on differences from the first embodiment.

図11は本実施の形態のSBD1111を斜め上方からみた様子を模式的に示した図である。ただし、図を見やすくするために、絶縁膜125を仮想的に取り外して上方に移動させて表示してある。また、本発明の特徴である、絶縁膜125上に形成された後述の溝を見やすく表示するために、図11に限り、絶縁膜125の一部にハッチングを施してある。さらに、同じく図を見やすくするために、本来多数存在する棒状分子163は、図11においては一部を残して省略して表示ある。なお、図11の点線1191の位置における断面模式図が図12であり、図11の点線1193に位置における断面模式図が図13である。   FIG. 11 is a diagram schematically showing the SBD 1111 according to the present embodiment as viewed obliquely from above. However, in order to make the drawing easier to see, the insulating film 125 is virtually removed and moved upward. In addition, in order to make it easy to see a later-described groove formed on the insulating film 125, which is a feature of the present invention, a part of the insulating film 125 is hatched only in FIG. Further, in order to make the drawing easier to see, the rod-like molecules 163 that are originally present in large numbers are omitted from the illustration in FIG. 11 is a schematic cross-sectional view at the position of the dotted line 1191 in FIG. 11, and FIG. 13 is a schematic cross-sectional view at the position of the dotted line 1193 in FIG.

SBD1111の電子供給層123の所定の領域上(SBDの主面上)には、アノード電極1151と、カソード電極1155とが形成されている。   An anode electrode 1151 and a cathode electrode 1155 are formed on a predetermined region (on the main surface of the SBD) of the electron supply layer 123 of the SBD 1111.

アノード電極1151は、例えば、電子供給層123とショットキー接合を有するように形成されている。本実施の形態では、アノード電極1151は、ニッケル(Ni)、プラチナ(Pt)、タングステン(W)、パラジウム(Pd)、モリブデン(Mo)等の金属膜と、かかる金属膜の上に形成された金(Au)膜とから構成されている。アノード電極1151は、電子供給層123上に、例えば、スパッタリング等により上記金属膜を形成し、ドライエッチング等によって所定の形状にパターニングしてアニール処理することによって電子供給層123上に形成される。   The anode electrode 1151 is formed to have, for example, a Schottky junction with the electron supply layer 123. In this embodiment mode, the anode electrode 1151 is formed on a metal film such as nickel (Ni), platinum (Pt), tungsten (W), palladium (Pd), molybdenum (Mo), and the like. It is composed of a gold (Au) film. The anode electrode 1151 is formed on the electron supply layer 123 by, for example, forming the metal film on the electron supply layer 123 by sputtering or the like, patterning it into a predetermined shape by dry etching or the like, and performing annealing treatment.

カソード電極1155は、例えば、電子供給層123とオーミック接合(低抵抗接触)するように形成されている。本実施の形態では、カソード電極1155は、チタン(Ti)膜と、Ti膜の上に形成された金(Au)膜とから構成されている。カソード電極1155は、電子供給層123上に、例えば、スパッタリング等によりTi膜及びAu膜を形成し、ドライエッチング等によって所定の形状にパターニングしてアニール処理することによって電子供給層123上に形成される。   The cathode electrode 1155 is formed to be in ohmic contact (low resistance contact) with the electron supply layer 123, for example. In the present embodiment, the cathode electrode 1155 includes a titanium (Ti) film and a gold (Au) film formed on the Ti film. The cathode electrode 1155 is formed on the electron supply layer 123 by, for example, forming a Ti film and an Au film by sputtering or the like on the electron supply layer 123, patterning them into a predetermined shape by dry etching or the like, and performing annealing treatment. The

断面図である図12においては、アノード電極1151とカソード電極1155とが交互に並んでいるが、図11に示すように、装置全体としては、アノード電極1151とカソード電極1155とが交互に形成されており、アノード電極1151とカソード電極1155が串状(かぎつめ状)にかみ合った形状をしている。   In FIG. 12, which is a cross-sectional view, the anode electrodes 1151 and the cathode electrodes 1155 are alternately arranged. However, as shown in FIG. 11, the anode electrodes 1151 and the cathode electrodes 1155 are alternately formed in the entire apparatus. The anode electrode 1151 and the cathode electrode 1155 have a skewered shape.

絶縁膜125の上面には、アノード電極1151とカソード電極1155とを結ぶ方向に、先の実施の形態と同様に、溝161が掘られている。棒状分子163は、その長軸方向(分極方向)を該溝の延伸方向と一致させつつ、保護膜125の上面に吸着して、電流コラプス抑制膜をなす。図11及び図13に示すように、棒状分子163は、必ずしも全てが溝161に収まっている必要はなく、溝161からあふれるように吸着しているものがあってもよい。   On the upper surface of the insulating film 125, a groove 161 is dug in the direction connecting the anode electrode 1151 and the cathode electrode 1155, as in the previous embodiment. The rod-like molecule 163 is adsorbed on the upper surface of the protective film 125 while making the major axis direction (polarization direction) coincide with the extending direction of the groove to form a current collapse suppressing film. As shown in FIGS. 11 and 13, the rod-like molecules 163 do not necessarily have to be entirely accommodated in the groove 161, and some of them may be adsorbed so as to overflow from the groove 161.

なお、図2(f)のように電子吸引性基と電子供与性基のどちらか一方または両方を備える場合、アノード電極1151とカソード電極1155に逆バイアスとなる電圧を印加して、アノード電極1151側にδがくるように棒状分子163を配置する。 In the case where either or both of an electron withdrawing group and an electron donating group are provided as shown in FIG. 2 (f), a reverse bias voltage is applied to the anode electrode 1151 and the cathode electrode 1155, and the anode electrode 1151 is applied. The rod-like molecule 163 is arranged so that δ + comes to the side.

このように構成されたSBD1111の作用、効果について、電流コラプス抑制膜を備えない、一般的な従来のSBD1411(図14及び図15)における問題点とその解消という視点から説明する。   The operation and effect of the SBD 1111 configured as described above will be described from the viewpoint of a problem in a general conventional SBD 1411 (FIGS. 14 and 15) that does not include a current collapse suppression film and its solution.

図11では図面を見やすくするために省略したが、SBDを動作させるための一般的な回路は図14に示すとおりであり、SBD1111の場合もSBD1411の場合も同じである。図14に示すように、はじめ、カソード電極1155に接続されたスイッチ1461は、B(V:数100V)に接続される。これによりSBD1111及びSBD1411には数100V(順バイアス時の電圧波高値よりも大きい波高値)の逆バイアス(アノード電極1151の電位がカソード電極1155の電位よりも低い状態)が印加される。 Although omitted in FIG. 11 for easy understanding of the drawing, a general circuit for operating the SBD is as shown in FIG. 14, and the same applies to the case of the SBD 1111 and the case of the SBD 1411. As shown in FIG. 14, first, the switch 1461 connected to the cathode electrode 1155 is connected to B (V R : several hundreds V). As a result, a reverse bias (a state where the potential of the anode electrode 1151 is lower than the potential of the cathode electrode 1155) of several hundred volts (a peak value larger than the voltage peak value during forward bias) is applied to the SBD 1111 and the SBD 1411.

続いて、スイッチ1461をBからAに切り替えると、SBD1111及びSBD1411には順バイアス電圧(V:数V)が印加され、SBD1111及びSBD1411の内部でアノード電極1151からカソード電極1155に向かって電流が流れる。このとき、従来のSBD1411においては、電流コラプス現象のために、出力電流が低下する。 Subsequently, when the switch 1461 is switched from B to A, a forward bias voltage (V F : several V) is applied to the SBD 1111 and SBD 1411, and current flows from the anode electrode 1151 to the cathode electrode 1155 inside the SBD 1111 and SBD 1411. Flowing. At this time, in the conventional SBD 1411, the output current decreases due to the current collapse phenomenon.

ここで、電流コラプス現象とは、逆バイアス状態のときにSBDに前述の高電圧が印加されることによって、図15に示すように、電子991が表面準位133にトラップされ、トラップされた電子によって生じる電界が、2DEG層131における電子ガスの濃度を減少させる現象と考えられる。   Here, the current collapse phenomenon means that when the above-described high voltage is applied to the SBD in the reverse bias state, the electrons 991 are trapped at the surface level 133 as shown in FIG. It is considered that the electric field generated by the phenomenon reduces the concentration of the electron gas in the 2DEG layer 131.

電子が多くトラップされる場所は、電子供給層123の表面近傍に広く分布する表面準位133のうちでも、特に、アノード電極1151に近い位置(図15において点線の楕円835により示される位置)にある表面準位であることが知られている。したがって、図15に示すように、かかる位置にある表面準位にトラップされた電子による上述の作用により、2DEG層131は、かかる位置の直下に相当する部分において、濃度が減少させられている。電子の通路の一部である2DEG層131の濃度がそのように減少させられることにより、順バイアスに切り替えた時に、アノード電極1151とカソード電極1155との間に十分な電流が流れなくなる。電流コラプス現象による出力低下とは、このようなものであると考えられる。   Among the surface states 133 widely distributed in the vicinity of the surface of the electron supply layer 123, a place where many electrons are trapped is particularly at a position close to the anode electrode 1151 (position indicated by a dotted ellipse 835 in FIG. 15). It is known to have a certain surface level. Therefore, as shown in FIG. 15, the concentration of the 2DEG layer 131 is reduced in the portion corresponding to the position immediately below the position due to the above-described action by the electrons trapped in the surface level at the position. Since the concentration of the 2DEG layer 131 which is a part of the electron path is reduced as described above, a sufficient current does not flow between the anode electrode 1151 and the cathode electrode 1155 when switching to the forward bias. It is considered that the output reduction due to the current collapse phenomenon is such a thing.

それに対して、本実施の形態に係るSBD1111においては、以下のように、電流コラプス現象を抑制する。SBD1111が逆バイアス状態のとき、カソード電極1155の電位はアノード電極1151の電位よりも高い。よって、棒状分子163は、プラスの電極であるカソード電極1155と、マイナスの電極であるアノード電極1151とに挟まれた状態にあり、ちょうど図3に示した誘起双極子が生じる状態になっている。誘起双極子が生じた様子は、図12において、棒状分子163に+及び−の記号を付すことにより模式的に示されている。   On the other hand, in the SBD 1111 according to the present embodiment, the current collapse phenomenon is suppressed as follows. When the SBD 1111 is in a reverse bias state, the potential of the cathode electrode 1155 is higher than the potential of the anode electrode 1151. Therefore, the rod-like molecule 163 is sandwiched between the cathode electrode 1155 that is a positive electrode and the anode electrode 1151 that is a negative electrode, and the induced dipole shown in FIG. 3 is generated. . The appearance of the induced dipole is schematically shown in FIG. 12 by attaching + and − symbols to the rod-like molecule 163.

誘起双極子を生じ得る棒状分子を材料として、その長軸方向をアノードとカソードを結ぶ方向にそろえつつ電流コラプス抑制膜を作成すると、電流コラプス現象を良好に抑制することが、実験的に確認された。向きの揃った誘起双極子の集合体が、なんらかの電磁気学的作用により、表面準位133に電子がトラップされるのを防止したと考えられる。   It has been experimentally confirmed that the current collapse phenomenon can be satisfactorily suppressed by creating a current collapse suppression film using rod-shaped molecules that can generate induced dipoles and aligning the major axis in the direction connecting the anode and cathode. It was. It is considered that the assembly of induced dipoles having the same orientation prevented electrons from being trapped at the surface level 133 by some electromagnetic action.

上述の電磁気学的作用の詳細の解明は不十分であるものの、先の実施形態の場合(HEMTの場合)と同様に、例えば、次のような作用が考えられる。すなわち、分極した棒状分子163のうち、最もアノード電極1151に近い位置にある棒状分子の、正極側の部分(正に帯電した部分)が、図12の下向き漏斗状の点線837に示す範囲に、正電荷としての影響を及ぼす。かかる影響が及ぶ範囲は、表面準位133のうちでも、上述のように電子が最もトラップされやすい位置835(図12の点線の楕円で示される位置)を含んでいる。そのため、該位置における表面準位133による電子のトラップが抑制される。   Although elucidation of the details of the above-described electromagnetic action is insufficient, the following action can be considered, for example, as in the case of the previous embodiment (in the case of HEMT). That is, of the polarized rod-like molecules 163, the portion on the positive electrode side (positively charged portion) of the rod-like molecule closest to the anode electrode 1151 is within the range indicated by the downward funnel-shaped dotted line 837 in FIG. Influence as a positive charge. The range affected by this includes the position 835 (position indicated by the dotted ellipse in FIG. 12) in which the electrons are most easily trapped in the surface level 133 as described above. Therefore, trapping of electrons by the surface level 133 at the position is suppressed.

このように、電流コラプス抑制膜を備えたSBD1111は、電流コラプス現象を良好に抑制する。   As described above, the SBD 1111 including the current collapse suppression film favorably suppresses the current collapse phenomenon.

ただし、先の実施の形態の場合(HEMTの場合)と異なり、SBD1111が順バイアス状態になったときには、SBD1111には順方向電圧が印加されていることになるから、アノード電極1151とカソード電極1155の正負が、逆バイアス状態のときとは逆転する。すると、棒状分子163の誘起双極子の向きも逆転してしまう。よって、上に例として挙げた作用だけでは、SBDの場合には、HEMTの場合と異なり、オン状態になってからは、表面準位133にいったんトラップされた電子を引き抜くことまではできないものと考えられる。   However, unlike the case of the previous embodiment (in the case of HEMT), when the SBD 1111 is in a forward bias state, a forward voltage is applied to the SBD 1111, and thus the anode electrode 1151 and the cathode electrode 1155. The sign of is reversed from that in the reverse bias state. Then, the direction of the induced dipole of the rod-like molecule 163 is also reversed. Therefore, with only the action described above as an example, in the case of SBD, unlike the case of HEMT, it is impossible to extract electrons once trapped in the surface level 133 after being turned on. Conceivable.

なお、溝の形状や大きさについては、先の実施形態の場合(HEMTの場合)と同様である。   The shape and size of the groove are the same as in the previous embodiment (in the case of HEMT).

(第3の実施の形態)
第3の実施の形態として、半導体装置の製造方法を例に本発明を説明する。HEMTの場合もSBDの場合も手順は概ね同様であるので、まとめて説明する。
(Third embodiment)
As a third embodiment, the present invention will be described by taking a semiconductor device manufacturing method as an example. The procedure is almost the same for both HEMT and SBD, and will be described collectively.

まず、装置として機能する半導体層をエピタキシャル成長させるために、既知の材料であるシリコン、SiC、セラミック等を用いて、土台となる基板141を準備する。   First, in order to epitaxially grow a semiconductor layer functioning as an apparatus, a base substrate 141 is prepared using silicon, SiC, ceramic, or the like that is a known material.

次に、該基板141の上に、緩衝層143として既知の窒化物系化合物半導体層をエピタキシャル成長により積層する。   Next, a nitride compound semiconductor layer known as the buffer layer 143 is stacked on the substrate 141 by epitaxial growth.

さらに、電子走行層121となる第1半導体層、電子供給層123となる第2半導体層を、順次、エピタキシャル成長により積層することにより、半導体基体を得る。第1及び第2半導体層は、いずれも窒化物系化合物半導体ではあるが、格子定数が異なることから、両層はヘテロ界面をなし、該界面近傍には2DEG層131が生じる。   Further, a semiconductor substrate is obtained by sequentially stacking a first semiconductor layer to be the electron transit layer 121 and a second semiconductor layer to be the electron supply layer 123 by epitaxial growth. The first and second semiconductor layers are both nitride-based compound semiconductors, but have different lattice constants. Therefore, both layers form a heterointerface, and a 2DEG layer 131 is formed in the vicinity of the interface.

以上で半導体基体の作製が完了する。この後は、得たい装置の具体的な仕様、例えばHEMTやSBDの仕様に合わせて、第2半導体層の上に、フォトリソグラフィー等の既知の手法により、必要な電極を形成する。例えば、HEMTを作成したい場合には、ソース電極151、ゲート電極153、及び、ドレイン電極155、を形成する。SBDを作成したい場合には、アノード電極1151と、カソード電極1155と、を形成する。電極は、必要に応じて、半導体基体とショットキー接合するようにしたり、半導体基体とオーミック接合するようにしたり、半導体基体と絶縁膜125を介して接合したりするようにする。   This completes the fabrication of the semiconductor substrate. Thereafter, necessary electrodes are formed on the second semiconductor layer by a known technique such as photolithography in accordance with the specific specifications of the device to be obtained, for example, the specifications of HEMT and SBD. For example, when it is desired to create a HEMT, a source electrode 151, a gate electrode 153, and a drain electrode 155 are formed. When it is desired to create an SBD, an anode electrode 1151 and a cathode electrode 1155 are formed. If necessary, the electrode is Schottky bonded to the semiconductor substrate, ohmic bonded to the semiconductor substrate, or bonded to the semiconductor substrate via the insulating film 125.

第2半導体層の表面を覆いつくすように、上面に絶縁膜125を形成する。または、電極も含めて第2半導体層の表面全体を覆いつくすように、絶縁膜125を形成してもよい。   An insulating film 125 is formed on the upper surface so as to cover the surface of the second semiconductor layer. Alternatively, the insulating film 125 may be formed so as to cover the entire surface of the second semiconductor layer including the electrodes.

既知の任意の手法により、絶縁膜125の上面に、断面形状が長方形状又は逆三角形状の溝161を掘る。溝161の深さは絶縁膜125の厚み未満であり、例えば5nm〜5μmである。溝161の幅は例えば1〜100μm、好ましくは1〜20μmである。溝161の間隔は、溝161が電極間に少なくとも1本は必要であることから、0.1μm〜電極間距離である。溝161が延伸する方向は、HEMTを作製する場合には、ゲート電極153とドレイン電極155とを結ぶ方向、SBDを作製する場合には、アノード電極1151とカソード電極1155とを結ぶ方向となるようにする。   A trench 161 having a rectangular or inverted triangular cross-sectional shape is dug on the upper surface of the insulating film 125 by any known method. The depth of the groove 161 is less than the thickness of the insulating film 125, and is, for example, 5 nm to 5 μm. The width of the groove 161 is, for example, 1 to 100 μm, preferably 1 to 20 μm. The distance between the grooves 161 is 0.1 μm to the distance between the electrodes since at least one groove 161 is required between the electrodes. The direction in which the groove 161 extends is the direction connecting the gate electrode 153 and the drain electrode 155 when manufacturing the HEMT, and the direction connecting the anode electrode 1151 and the cathode electrode 1155 when manufacturing the SBD. To.

溝161の掘られた絶縁膜125上に、棒状分子163からなる単層膜若しくは多層膜又はアモルファス状膜を、真空蒸着法又は溶液からの蒸発法により成膜する。   A single layer film, a multilayer film, or an amorphous film made of rod-like molecules 163 is formed on the insulating film 125 dug in the groove 161 by a vacuum evaporation method or an evaporation method from a solution.

このように成膜すると、棒状分子163に生じ得る誘起双極子が電流コラプス現象の抑制に有効な向きになるように、棒状分子163が配向制御される結果となる。よって、絶縁膜125上の上述の電流コラプス抑制膜は、電流コラプス現象を良好に抑制する機能を有するものとなる。   When the film is formed in this manner, the orientation of the rod-like molecule 163 is controlled so that the induced dipole that can be generated in the rod-like molecule 163 has an effective orientation for suppressing the current collapse phenomenon. Therefore, the above-described current collapse suppression film on the insulating film 125 has a function of satisfactorily suppressing the current collapse phenomenon.

なお、絶縁膜125に前記溝161を掘らずに棒状分子163を蒸着した場合や、前記溝161の延伸方向と直交する方向に溝161を掘った場合には、電流コラプス現象を抑制する効果が小さくなるか、又は、逆効果が生じることがある。   When the rod-like molecule 163 is deposited without digging the groove 161 in the insulating film 125, or when the groove 161 is dug in a direction perpendicular to the extending direction of the groove 161, an effect of suppressing the current collapse phenomenon is obtained. It may be small or adverse effects may occur.

図16に、SBDにおいて、棒状分子163を絶縁膜125上に吸着しない場合、棒状分子163から構成される膜を絶縁膜125上に設けたが該棒状分子163の配向がバラバラである場合、及び、アノードとカソードを結ぶ方向に棒状分子163が配向するよう溝161により制御して形成した電流コラプス抑制膜を絶縁膜125上に設けた場合、各々の、逆バイアス印加後のオン抵抗を測定した結果を示す。電流コラプス抑制膜が、電流コラプス現象を抑制していることが分かる。   In FIG. 16, in the SBD, when the rod-like molecule 163 is not adsorbed on the insulating film 125, a film composed of the rod-like molecule 163 is provided on the insulating film 125, but the orientation of the rod-like molecule 163 is different, and When the current collapse suppression film formed by controlling the groove 161 so that the rod-like molecules 163 are oriented in the direction connecting the anode and the cathode is provided on the insulating film 125, the on-resistance after applying the reverse bias was measured. Results are shown. It can be seen that the current collapse suppression film suppresses the current collapse phenomenon.

なお、図面はあくまでも説明のための模式図であって、実物の大きさを再現したものではない。例えば、電流コラプス抑制膜を構成する棒状分子163は、理解を容易にするために誇張して描かれたものであって、その形や、その数や、絶縁膜125上に掘られた溝161との大きさの比率等は、実際の装置とは異なる。   The drawings are merely schematic diagrams for explanation, and do not reproduce the actual size. For example, the rod-like molecule 163 constituting the current collapse suppression film is exaggerated for easy understanding, and its shape, the number thereof, and the groove 161 dug on the insulating film 125 are illustrated. The ratio of the size and the like are different from the actual device.

本発明は上記実施形態に限定されず、種々の変形が可能である。電流コラプス抑制膜を構成するに際しては、棒状分子163を、その長軸方向が電位差の大きい電極を結ぶ方向に揃うように配置することが重要なのであるから、上記実施形態の構成要素を適宜組み合わせてもよい。例えば、HEMTの場合にも、電極ごと覆った絶縁膜125の上に、全面的に溝161を設けてもよいし、SBDの場合にも、電極を残して電子供給層123の露出部だけを覆った絶縁膜125の上に溝161を設けてもよい。   The present invention is not limited to the above embodiment, and various modifications are possible. In constructing the current collapse suppression film, it is important to arrange the rod-like molecules 163 so that the major axis direction thereof is aligned with the direction connecting the electrodes having a large potential difference. Therefore, the constituent elements of the above embodiments are appropriately combined. Also good. For example, in the case of HEMT, the groove 161 may be provided on the entire surface of the insulating film 125 covering the entire electrode, or in the case of SBD, only the exposed portion of the electron supply layer 123 is left leaving the electrode. A groove 161 may be provided over the covered insulating film 125.

さらに、HEMTの場合、上述のとおり、問題となる電子はゲート電極153の付近に集中的にトラップされる傾向があるから、ゲート電極153とドレイン電極155の間のうち、ゲート電極153に近い部分にのみ溝161を設けてその部分だけ電流コラプス抑制膜を設けても十分な効果がある。SBDの場合も同様にアノード電極1151に近い部分にのみ溝161を設けてその部分だけ電流コラプス抑制膜を設けても十分な効果がある。さらにまた、HEMTの場合ならゲート電極153に近い部分に、SBDの場合ならアノード電極1151に近い部分に、溝161の間隔を狭めてより多くの溝161を設け、該溝161の内側に電流コラプス抑制膜を設けてもよい。あるいはまた、HEMTの場合ならゲート電極153に近い部分において、SBDの場合ならアノード電極1151に近い部分において、電流コラプス抑制膜を厚く形成しても十分な効果がある。なお、電流コラプス抑制膜は、棒状分子163から構成される層が複数積層された状態のものであってもよい。   Further, in the case of HEMT, as described above, the problematic electrons tend to be trapped intensively in the vicinity of the gate electrode 153, and therefore, a portion near the gate electrode 153 between the gate electrode 153 and the drain electrode 155. Even if the groove 161 is provided only in this portion and the current collapse suppression film is provided only in that portion, there is a sufficient effect. Similarly, in the case of SBD, a sufficient effect can be obtained by providing the groove 161 only in the portion close to the anode electrode 1151 and providing the current collapse suppression film only in that portion. Further, in the case of HEMT, a larger number of grooves 161 are provided in the portion close to the gate electrode 153 and in the case of SBD near the anode electrode 1151 by narrowing the interval between the grooves 161, and the current collapse is provided inside the groove 161. A suppression film may be provided. Alternatively, a thick current collapse suppression film can be obtained in a portion close to the gate electrode 153 in the case of HEMT and in a portion close to the anode electrode 1151 in the case of SBD. Note that the current collapse suppression film may be in a state where a plurality of layers composed of rod-like molecules 163 are stacked.

本発明は、表面準位133に電子がトラップされる半導体装置全てに適用することができる。本発明は、上述のHEMTやSBDの他に、例えば、MESFET等に適用することもできる。また、本発明は、窒化物系化合物半導体以外のGaAs等の化合物半導体層を有する半導体装置にも適用することができる。   The present invention can be applied to all semiconductor devices in which electrons are trapped in the surface state 133. The present invention can be applied to, for example, a MESFET in addition to the above-described HEMT and SBD. The present invention can also be applied to a semiconductor device having a compound semiconductor layer such as GaAs other than a nitride compound semiconductor.

さらにまた、少なくとも最下層の棒状分子が適切な方向に配置されていれば、電流コラプス抑制効果は生じ得る。よって、電流コラプス抑制膜は、棒状分子163の多層膜、多結晶、及び、アモルファスといった態様のものであってもよい場合もある。   Furthermore, if at least the lowermost rod-like molecule is arranged in an appropriate direction, a current collapse suppressing effect can be produced. Therefore, the current collapse suppression film may be in the form of a multilayer film of rod-like molecules 163, polycrystalline, or amorphous.

本発明の第1の実施の形態に係る、HEMTとして機能する半導体装置を斜め上方からみた様子を模式的に示す図である。It is a figure which shows typically a mode that the semiconductor device which functions as HEMT based on the 1st Embodiment of this invention was seen from diagonally upward. 棒状分子の具体例を示す図である。It is a figure which shows the specific example of a rod-shaped molecule | numerator. 正負に帯電した電極により生じた電場により、棒状分子が分極して誘起双極子を生じる様子を示す図である。It is a figure which shows a mode that a rod-shaped molecule polarizes with the electric field produced by the positively and negatively charged electrode, and an induced dipole is produced. 本発明の第1の実施の形態に係る、HEMTとして機能する半導体装置の、ひとつめの断面模式図である。1 is a first schematic cross-sectional view of a semiconductor device functioning as a HEMT according to a first embodiment of the present invention. 本発明の第1の実施の形態に係る、HEMTとして機能する半導体装置の、ふたつめの断面模式図である。It is a 2nd cross-sectional schematic diagram of the semiconductor device which functions as HEMT based on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係る、HEMTとして機能する半導体装置の、みっつめの断面模式図である。1 is a third cross-sectional schematic view of a semiconductor device functioning as a HEMT according to a first embodiment of the present invention. 本発明の第1の実施の形態に係る、HEMTとして機能する半導体装置のオフ状態とオン状態とを説明するための図である。It is a figure for demonstrating the OFF state and ON state of the semiconductor device which functions as HEMT based on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係る、HEMTとして機能する半導体装置の動作を説明するための、該装置の断面模式図である。It is a cross-sectional schematic diagram of the device for explaining the operation of the semiconductor device functioning as a HEMT according to the first embodiment of the present invention. 従来のHEMTを斜め上方からみた様子を模式的に示す図である。It is a figure which shows typically a mode that the conventional HEMT was seen from diagonally upward. 従来のHEMTの動作を説明するための、該HEMTの断面模式図である。It is a cross-sectional schematic diagram of this HEMT for demonstrating operation | movement of the conventional HEMT. 本発明の第2の実施の形態に係る、SBDとして機能する半導体装置を斜め上方からみた様子を模式的に示す図である。It is a figure which shows typically a mode that the semiconductor device which functions as SBD based on the 2nd Embodiment of this invention was seen from diagonally upward. 本発明の第2の実施の形態に係る、SBDとして機能する半導体装置の、ひとつめの断面模式図であって、動作を説明するための図である。FIG. 6 is a first schematic cross-sectional view of a semiconductor device functioning as an SBD according to a second embodiment of the present invention, and is a view for explaining an operation. 本発明の第2の実施の形態に係る、SBDとして機能する半導体装置の、ふたつめの断面模式図である。It is a 2nd cross-sectional schematic diagram of the semiconductor device which functions as SBD based on the 2nd Embodiment of this invention. 従来のSBDを斜め上方からみた様子を模式的に示す図である。It is a figure which shows typically a mode that the conventional SBD was seen from diagonally upward. 従来のSBDの動作を説明するための、該SBDの断面模式図である。It is a cross-sectional schematic diagram of the SBD for explaining the operation of the conventional SBD. 電流コラプス抑制膜を設けた効果を示す実験結果である。It is an experimental result which shows the effect which provided the current collapse suppression film | membrane.

符号の説明Explanation of symbols

1 マイナス電極
2 プラス電極
111 第1の実施の形態に係るHEMT
121 電子走行層
123 電子供給層
125 絶縁膜
131 2次元電子ガス層(2DEG層)
133 表面準位
141 基板
143 緩衝層
151 ソース電極
153 ゲート電極
155 ドレイン電極
161 溝
163 棒状分子
171 ドレイン・ソース間電圧印加用電源
173 負荷抵抗
181 オフ用ゲート電源
183 オン用ゲート電源
185 HEMT用スイッチ
835 電子がトラップされやすい位置
837 負電極に隣接する棒状分子の正電荷の効果が及ぶ部分
911 従来のHEMT
991 表面準位にトラップされた電子
1111 第2の実施の形態に係るSBD
1151 アノード電極
1155 カソード電極
1411 従来のSBD
1461 SBD用スイッチ
DESCRIPTION OF SYMBOLS 1 Negative electrode 2 Positive electrode 111 HEMT which concerns on 1st Embodiment
121 Electron travel layer 123 Electron supply layer 125 Insulating film 131 Two-dimensional electron gas layer (2DEG layer)
133 Surface State 141 Substrate 143 Buffer Layer 151 Source Electrode 153 Gate Electrode 155 Drain Electrode 161 Groove 163 Rod Molecule 171 Power Supply for Drain-Source Voltage 173 Load Resistance 181 Off Gate Power Supply 183 On Gate Power Supply 185 HEMT Switch 835 A position where electrons are easily trapped 837 A portion where a positive charge effect of a rod-shaped molecule adjacent to the negative electrode reaches 911 Conventional HEMT
991 Electrons trapped at the surface level 1111 SBD according to the second embodiment
1151 Anode electrode 1155 Cathode electrode 1411 Conventional SBD
1461 Switch for SBD

Claims (10)

基板と、
前記基板の一方の主面に形成された化合物半導体層と、
前記化合物半導体層の上に形成されたドレイン電極と、
前記化合物半導体層の上に形成されたソース電極と、
前記化合物半導体層の上に前記ドレイン電極と前記ソース電極との間に形成されたゲート電極と、
前記化合物半導体層の上の当該化合物半導体層が露出している領域のうち前記ドレイン電極と前記ゲート電極との間の領域の少なくとも一部を覆うように形成された絶縁膜と、
前記絶縁膜の上面に配置された棒状分子を含む膜と、
を備え、
前記絶縁膜の上面には前記ゲート電極と前記ドレイン電極とを結ぶ方向に延伸する溝が設けられており、
前記棒状分子は、
少なくとも一部が前記溝の内側に入っており、前記溝内に配置された前記棒状分子の長軸方向が前記ゲート電極と前記ドレイン電極とを結ぶ方向となるように配置されている、
ことを特徴とする半導体装置。
A substrate,
A compound semiconductor layer formed on one main surface of the substrate;
A drain electrode formed on the compound semiconductor layer;
A source electrode formed on the compound semiconductor layer;
A gate electrode formed on the compound semiconductor layer between the drain electrode and the source electrode;
An insulating film formed so as to cover at least a part of a region between the drain electrode and the gate electrode in a region where the compound semiconductor layer on the compound semiconductor layer is exposed;
A film containing rod-like molecules disposed on the upper surface of the insulating film;
With
A groove extending in a direction connecting the gate electrode and the drain electrode is provided on the upper surface of the insulating film,
The rod-like molecule is
At least a portion is inside the groove, and the long axis direction of the rod-like molecule arranged in the groove is arranged to be a direction connecting the gate electrode and the drain electrode,
A semiconductor device.
基板と、
前記基板の一方の主面に形成された化合物半導体層と、
前記化合物半導体層の上に形成されたアノード電極と、
前記化合物半導体層の上に形成されたカソード電極と、
前記化合物半導体層の上の当該化合物半導体層が露出している領域のうち前記アノード電極と前記カソード電極との間の領域の少なくとも一部を覆うように形成された絶縁膜と、
前記絶縁膜の上面に配置された棒状分子を含む膜と、
を備え、
前記絶縁膜の上面には前記アノード電極と前記カソード電極とを結ぶ方向に延伸する溝が設けられており、
前記棒状分子は、
少なくとも一部が前記溝の内側に入っており、前記溝内に配置された前記棒状分子の長軸方向が前記アノード電極と前記カソード電極とを結ぶ方向となるように配置されている、
ことを特徴とする半導体装置。
A substrate,
A compound semiconductor layer formed on one main surface of the substrate;
An anode electrode formed on the compound semiconductor layer;
A cathode electrode formed on the compound semiconductor layer;
An insulating film formed to cover at least a part of a region between the anode electrode and the cathode electrode in a region where the compound semiconductor layer on the compound semiconductor layer is exposed;
A film containing rod-like molecules disposed on the upper surface of the insulating film;
With
A groove extending in a direction connecting the anode electrode and the cathode electrode is provided on the upper surface of the insulating film,
The rod-like molecule is
At least a portion is inside the groove, and the long axis direction of the rod-like molecule arranged in the groove is arranged to be a direction connecting the anode electrode and the cathode electrode,
A semiconductor device.
前記化合物半導体層は、
窒化物系化合物半導体から構成される、
ことを特徴とする請求項1又は2に記載の半導体装置。
The compound semiconductor layer is
Composed of nitride compound semiconductors,
The semiconductor device according to claim 1 or 2, characterized in that.
前記化合物半導体層は、
第1の化合物半導体層と第2の化合物半導体層とから構成され、前記第1の化合物半導体層と前記第2の化合物半導体層との界面近傍に2次元電子ガス層を有する、
ことを特徴とする請求項1乃至の何れか1項に記載の半導体装置。
The compound semiconductor layer is
It is composed of a first compound semiconductor layer and a second compound semiconductor layer, and has a two-dimensional electron gas layer in the vicinity of the interface between the first compound semiconductor layer and the second compound semiconductor layer.
The semiconductor device according to any one of claims 1 to 3, characterized in that.
前記棒状分子は、
単層膜又はアモルファス膜として形成されている、
ことを特徴とする請求項1乃至の何れか1項に記載の半導体装置。
The rod-like molecule is
Formed as a single layer film or an amorphous film,
The semiconductor device according to any one of claims 1 to 4, characterized in that.
前記棒状分子は、
主骨格に二重結合又はベンゼン環を有する、
ことを特徴とする請求項1乃至の何れか1項に記載の半導体装置。
The rod-like molecule is
Has a double bond or benzene ring in the main skeleton,
6. The semiconductor device according to any one of claims 1 to 5 , wherein:
前記棒状分子は、
電子供与性基又は電子吸引性基を有する、
ことを特徴とする請求項1乃至の何れか1項に記載の半導体装置。
The rod-like molecule is
Having an electron donating group or an electron withdrawing group,
The semiconductor device according to any one of claims 1 to 6, characterized in that.
前記棒状分子は、
π電子を有する有機化合物から構成される、
ことを特徴とする請求項1乃至の何れか1項に記載の半導体装置。
The rod-like molecule is
composed of organic compounds having π electrons,
The semiconductor device according to any one of claims 1 to 7, characterized in that.
基板上に化合物半導体層を形成する化合物半導体層形成工程と、
前記化合物半導体層の上に、ドレイン電極とソース電極とを形成し、前記ドレイン電極と前記ソース電極との間にさらにゲート電極を形成する電極形成工程と、
前記化合物半導体層の上面の当該化合物半導体層が露出している領域のうち前記ドレイン電極と前記ゲート電極との間の領域の少なくとも一部を覆うように絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の上面に前記ゲート電極と前記ドレイン電極とを結ぶ方向に延伸するを形成する溝形成工程と、
棒状分子を含む膜を前記絶縁膜上に形成する膜形成工程と、
を備え、
前記棒状分子は、
少なくとも一部が前記溝の内側に入っており、前記溝内に配置された前記棒状分子の長軸方向が前記ゲート電極と前記ドレイン電極とを結ぶ方向となるように配置されている、
ことを特徴とする、半導体装置の製造方法。
A compound semiconductor layer forming step of forming a compound semiconductor layer on the substrate;
An electrode forming step of forming a drain electrode and a source electrode on the compound semiconductor layer, and further forming a gate electrode between the drain electrode and the source electrode;
An insulating film forming step of forming an insulating film so as to cover at least a part of a region between the drain electrode and the gate electrode in a region where the compound semiconductor layer on the upper surface of the compound semiconductor layer is exposed;
A groove forming step of forming a groove extending in a direction connecting the said gate electrode and said drain electrode on the upper surface of the insulating film,
A film forming step of forming a film containing rod-like molecules on the insulating film;
With
The rod-like molecule is
At least a portion is inside the groove, and the long axis direction of the rod-like molecule arranged in the groove is arranged to be a direction connecting the gate electrode and the drain electrode,
A method for manufacturing a semiconductor device.
基板上に化合物半導体層を形成する化合物半導体層形成工程と、
前記化合物半導体層の上に、アノード電極とカソード電極とを形成する電極形成工程と、
前記化合物半導体層の上面の当該化合物半導体層が露出している領域のうち前記アノード電極と前記カソード電極との間の領域の少なくとも一部を覆うように絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の上面に前記アノード電極と前記カソード電極とを結ぶ方向に延伸する溝を形成する溝形成工程と、
棒状分子を含む膜を前記絶縁膜上に形成する膜形成工程と、
を備え、
前記棒状分子は、
少なくとも一部が前記溝の内側に入っており、前記溝内に配置された前記棒状分子の長軸方向が前記アノード電極と前記カソード電極とを結ぶ方向となるように配置されている、
ことを特徴とする、半導体装置の製造方法。
A compound semiconductor layer forming step of forming a compound semiconductor layer on the substrate;
An electrode forming step of forming an anode electrode and a cathode electrode on the compound semiconductor layer;
An insulating film forming step of forming an insulating film so as to cover at least part of a region between the anode electrode and the cathode electrode in a region where the compound semiconductor layer on the upper surface of the compound semiconductor layer is exposed;
Forming a groove extending in a direction connecting the anode electrode and the cathode electrode on an upper surface of the insulating film;
A film forming step of forming a film containing rod-like molecules on the insulating film;
With
The rod-like molecule is
At least a portion is inside the groove, and the long axis direction of the rod-like molecule arranged in the groove is arranged to be a direction connecting the anode electrode and the cathode electrode,
A method for manufacturing a semiconductor device.
JP2007037938A 2007-02-19 2007-02-19 Semiconductor device and manufacturing method of semiconductor device Expired - Fee Related JP5256618B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007037938A JP5256618B2 (en) 2007-02-19 2007-02-19 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007037938A JP5256618B2 (en) 2007-02-19 2007-02-19 Semiconductor device and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2008205095A JP2008205095A (en) 2008-09-04
JP5256618B2 true JP5256618B2 (en) 2013-08-07

Family

ID=39782311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007037938A Expired - Fee Related JP5256618B2 (en) 2007-02-19 2007-02-19 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5256618B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5609083B2 (en) * 2009-12-01 2014-10-22 日本電気株式会社 SEMICONDUCTOR DEVICE, ELECTRONIC DEVICE, METHOD FOR MANUFACTURING AND USING SEMICONDUCTOR DEVICE

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03197395A (en) * 1989-12-25 1991-08-28 Sumitomo Electric Ind Ltd Method for growing organic crystal
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP4385206B2 (en) * 2003-01-07 2009-12-16 日本電気株式会社 Field effect transistor
JP2006269586A (en) * 2005-03-23 2006-10-05 Toshiba Corp Semiconductor element
WO2007007589A1 (en) * 2005-07-08 2007-01-18 Nec Corporation Field effect transistor and method for manufacturing same
JP4730529B2 (en) * 2005-07-13 2011-07-20 サンケン電気株式会社 Field effect transistor

Also Published As

Publication number Publication date
JP2008205095A (en) 2008-09-04

Similar Documents

Publication Publication Date Title
JP5955519B2 (en) Nitride semiconductor device and manufacturing method thereof
JP6522521B2 (en) Electrode of semiconductor device and method of manufacturing the same
US9660048B2 (en) High electron mobility transistors exhibiting dual depletion and methods of manufacturing the same
US7652311B2 (en) III-nitride device with reduced piezoelectric polarization
CN109037324B (en) HEMT transistor with high stress compliance during off-state and method of fabricating the same
WO2006132418A1 (en) Field effect transistor
JP2010045343A (en) Semiconductor device
JP5655424B2 (en) Compound semiconductor device
JP2007273640A (en) Semiconductor device
JP2012231106A (en) Nitride semiconductor element and manufacturing method for the same
WO2014050740A1 (en) Switching element
JP2008078526A (en) Nitride semiconductor device and its manufacturing method
CN108054208A (en) Lateral type gallium nitride-based field effect transistor and preparation method thereof
JP4815020B2 (en) Nitride semiconductor device
JP2010199481A (en) Field-effect semiconductor device and method of manufacturing the same
JP2013062494A (en) Nitride semiconductor device
JP6225584B2 (en) Semiconductor device evaluation method, semiconductor device and manufacturing method thereof
JP4869564B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2011142358A (en) Nitride semiconductor device
JPWO2011132285A1 (en) Semiconductor device and manufacturing method thereof
JP5256618B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2010153748A (en) Method of manufacturing field effect semiconductor device
JP2005203544A (en) Nitride semiconductor device and its manufacturing method
JP2017143231A (en) Semiconductor device
CN113972263B (en) Enhanced AlGaN/GaN HEMT device and preparation method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees