JP5248396B2 - 固体撮像素子及びその製造方法、放射線撮像装置及びその製造方法、並びに固体撮像素子の検査方法 - Google Patents

Description

本発明は、固体撮像素子及びその製造方法、放射線撮像装置及びその製造方法、並びに固体撮像素子の検査方法に関するものである。

固体撮像素子として、ＣＭＯＳ技術を用いたものが知られており、その中でもパッシブピクセルセンサ（ＰＰＳ: Passive Pixel Sensor）方式のものが知られている。ＰＰＳ方式の固体撮像素子は、入射光強度に応じた量の電荷を発生するフォトダイオードを含むＰＰＳ型の画素がＭ行Ｎ列に２次元配列された受光部を備え、各画素において光入射に応じてフォトダイオードで発生した電荷を蓄積して電圧値に変換し、画素データとして出力するものである。

一般に、各列のＭ個の画素それぞれは、その列に対応して設けられている読出用配線を介して積分回路と接続されている。そして、積分回路から出力された電圧値は一旦ホールドされ、シフトレジスタにより制御されながら順次出力される。

このようなＰＰＳ方式の固体撮像素子は、様々な用途で用いられ、例えば、シンチレータ部と組み合わされてＸ線フラットパネルとして医療用途や工業用途でも用いられ、更に具体的にはＸ線ＣＴ装置やマイクロフォーカスＸ線検査装置等においても用いられる。

ＰＰＳ方式の固体撮像素子を製造する際には、検査用のプローブを端子電極に当てることで受光部や積分回路、シフトレジスタ等の動作を確認することが一般的である。例えば、特許文献１には、固体撮像装置の検査を行う際にプローブを精度よくパッド（端子電極）に当たるようにするために、パッドの形状を改良することが記載されている。また、特許文献２には、複数のＭＯＳ型固体撮像素子が一枚の半導体ウェハ上に形成されている場合に、プローブ検査によって各素子の良否を判別する方法が記載されている。

なお、特許文献３には、ＣＭＯＳイメージセンサにおいて、各画素のフォトダイオードに画素単位で電荷を注入することで、光を照射することなく機能を確認する技術が開示されている。

特開２００３−３１９２７０号公報 特開２００１−８２３７号公報 特開２００６−１２８２４４号公報

Ｘ線ＣＴ装置などの用途に固体撮像素子が用いられる場合、例えば１２ｃｍ四方といった大面積の受光部が必要となる場合がある。このような場合、大面積の受光部やこれに対応する積分回路等を作製するために、半導体ウェハ上の領域を複数に分割し、各領域毎に対応するマスクを用いて半導体構造を形成する。例えば、積分回路やシフトレジスタを有する回路部分（以下、信号出力部とする）は、受光部の列数Ｎが複数に分割されて成る各列群のそれぞれに対応して、同一構造のものが複数配設される。したがって、積分回路のリセット信号やシフトレジスタのクロック信号を入力するための端子電極、出力信号を取り出すための端子電極が、各列群のそれぞれに対応して多数配設されることとなる。

このような固体撮像素子において受光部や積分回路等の検査を行う場合、特許文献１，２に示されたように各端子電極にプローブを当てる方法では、多数のプローブを端子電極に同時に接触させる必要がある。しかし、多数のプローブの先端位置を均一に揃えることは困難であり、このような方法ではプローブと端子電極との接触不良等が生じやすいので、正確に検査を行うことが難しい。

本発明は、上記問題点を解消する為になされたものであり、大面積の固体撮像素子及びその製造方法、これらを備える放射線撮像装置及びその製造方法、並びに大面積の固体撮像素子の検査方法において、受光部や積分回路等のより正確で且つ容易な検査を可能とすることを目的とする。

上記課題を解決するために、本発明による固体撮像素子は、フォトダイオードを各々含むＭ×Ｎ個（Ｍ＜Ｎ、Ｍ及びＮは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、２以上の列を各々含みＮ列が分割されて成る複数の列群のそれぞれに対応して設けられた複数の信号出力部と、画素からの電荷出力を各行毎に制御する垂直シフトレジスタとを備える。複数の信号出力部のそれぞれは、各列群に含まれる２以上の列のそれぞれに対応して設けられ、各列に含まれる画素から出力された電荷を蓄積して電圧信号に変換する２以上の積分回路と、２以上の積分回路それぞれの出力端に接続された２以上の保持回路と、２以上の保持回路から順に電圧信号を出力させる水平シフトレジスタと、積分回路のリセットを行うリセット信号、保持回路への電圧信号の入力を制御するホールド信号、水平シフトレジスタの動作を開始する水平スタート信号、水平シフトレジスタのクロックを規定する水平クロック信号、垂直シフトレジスタの動作を開始する垂直スタート信号、及び垂直シフトレジスタのクロックを規定する垂直クロック信号のそれぞれを入力する複数の端子電極を含む入力端子電極群と、保持回路からの出力信号を提供する出力端子電極とを有している。

そして、この固体撮像素子においては、各信号出力部の積分回路にリセット信号を提供するためのリセット用共通配線、各信号出力部の保持回路にホールド信号を提供するための保持用共通配線、垂直シフトレジスタに垂直スタート信号を提供するための垂直スタート用共通配線、及び、垂直シフトレジスタに垂直クロック信号を提供するための垂直クロック用共通配線のそれぞれが、複数の信号出力部にわたって配設されており、各信号出力部のリセット信号用の端子電極、ホールド信号用の端子電極、垂直スタート信号用の端子電極、及び垂直クロック信号用の端子電極のそれぞれが、スイッチ手段を介してリセット用共通配線、保持用共通配線、垂直スタート用共通配線、及び垂直クロック用共通配線のそれぞれに接続されており、各信号出力部が、スイッチ手段の接続／非接続を制御するためのスイッチ制御信号を入力する制御端子電極を更に有する。

この固体撮像装置は次のように動作する。まず、受光部及び信号出力部の動作を検査する際、制御端子電極にプローブを接触させてスイッチ制御信号を与えることにより、各スイッチ手段が接続状態となる。同時に、入力用端子電極群に含まれる複数の端子電極のそれぞれにプローブを接触させることにより、各入力信号（リセット信号、ホールド信号、水平スタート信号、水平クロック信号、垂直スタート信号、及び垂直クロック信号）を与える。これらの入力信号のうち、水平スタート信号及び水平クロック信号は、各信号出力部において水平シフトレジスタを駆動する。また、リセット信号、ホールド信号、垂直スタート信号、及び垂直クロック信号は、スイッチ手段を介してそれぞれリセット用共通配線、保持用共通配線、垂直スタート用共通配線、及び垂直クロック用共通配線へ提供される。そして、リセット信号はリセット用共通配線を介して全ての信号出力部へ配信され、各信号出力部の積分回路へ提供される。ホールド信号もまた、保持用共通配線を介して全ての信号出力部へ配信され、各信号出力部の保持回路へ提供される。垂直スタート信号及び垂直クロック信号は、垂直スタート用共通配線及び垂直クロック用共通配線を介して垂直シフトレジスタへ提供され、垂直シフトレジスタを駆動する。その結果得られた出力信号は、各信号出力部に設けられた出力端子電極からプローブを介して取り出される。

上記の動作によって、受光部のうち一つの列群、該列群に対応する信号出力部、及び垂直シフトレジスタの動作確認を好適に行うことができる。その際、他の信号出力部に含まれる積分回路や保持回路も動作するので、受光部における当該列群以外の領域で生成された電荷は好適にリセットされる。この一連の動作を複数の列群のそれぞれについて行うことにより、受光部の全ての領域、複数の信号出力部および垂直シフトレジスタの動作を好適に検査することができる。

なお、この固体撮像装置が通常の動作を行う場合には、いずれか一つの信号出力部の制御端子電極にスイッチ制御信号を与えて該信号出力部のスイッチ手段を接続状態とするとともに、リセット信号、ホールド信号、垂直スタート信号、及び垂直クロック信号を、その信号出力部の端子電極から全ての信号出力部へ与える。

以上述べたように、本発明に係る固体撮像素子によれば、受光部のＮ列が複数に分割されて成る列群毎、すなわち信号出力部毎にプローブを順次接触させて検査を行うことができるので、全ての信号出力部の端子電極に同時にプローブを接触させる方法と比較して、一度に接触させるプローブの数が少なくて済む。したがって、受光部が大面積である場合であっても、受光部及び複数の信号出力部の検査をより正確且つ容易にできる。

また、固体撮像素子は、複数の信号出力部のそれぞれが、電源電圧を入力する電源用端子電極を更に有しており、各信号出力部の電源用端子電極が、複数の信号出力部にわたって設けられた配線によって互いに接続されていることを特徴としてもよい。これにより、信号出力部毎にプローブを順次接触させて検査を行う際に、各信号出力部の端子電極から電源電圧を供給できるので、検査を更に容易にできる。

また、本発明による放射線撮像装置は、上述した何れかの固体撮像素子と、受光部上に設けられ、入射した放射線に応じてシンチレーション光を発生して放射線像を光像へと変換し、該光像を受光部へ出力するシンチレータとを備えることを特徴とする。この放射線撮像装置によれば、上述したいずれかの固体撮像素子を備えることによって、固体撮像素子の受光部及び信号出力部の検査を正確且つ容易にできるので、信頼性の高い放射線撮像装置を提供することができる。

また、本発明による固体撮像素子の製造方法は、フォトダイオードを各々含むＭ×Ｎ個（Ｍ＜Ｎ、Ｍ及びＮは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、２以上の列を各々含みＮ列が分割されて成る複数の列群のそれぞれに対応して設けられた複数の信号出力部と、画素からの電荷出力を各行毎に制御する垂直シフトレジスタとを備える固体撮像素子を製造する方法である。この固体撮像素子の製造方法は、各列群に含まれる２以上の列のそれぞれに対応して設けられ、各列に含まれる画素から出力された電荷を蓄積して電圧信号に変換する２以上の積分回路と、２以上の積分回路それぞれの出力端に接続された２以上の保持回路と、２以上の保持回路から順に電圧信号を出力させる水平シフトレジスタと、積分回路のリセットを行うリセット信号、保持回路への電圧信号の入力を制御するホールド信号、水平シフトレジスタの動作を開始する水平スタート信号、水平シフトレジスタのクロックを規定する水平クロック信号、垂直シフトレジスタの動作を開始する垂直スタート信号、及び垂直シフトレジスタのクロックを規定する垂直クロック信号のそれぞれを入力する複数の端子電極を含む入力端子電極群と、保持回路からの出力信号を提供する出力端子電極とを、半導体基板上において複数の信号出力部となる各領域に形成すると共に、受光部及び垂直シフトレジスタを該半導体基板上に形成する形成工程と、受光部及び複数の信号出力部の動作を各列群毎に検査し、正常に動作する半導体基板を選択する検査工程と、検査工程において選択された半導体基板における各信号出力部の入力端子電極群及び出力端子電極のそれぞれと、半導体基板の外部に用意された配線パターンとをワイヤボンディングにより接続するワイヤボンディング工程とを含む。形成工程の際、各信号出力部の積分回路にリセット信号を提供するためのリセット用共通配線、各信号出力部の保持回路にホールド信号を提供するための保持用共通配線、垂直シフトレジスタに垂直スタート信号を提供するための垂直スタート用共通配線、及び、垂直シフトレジスタに垂直クロック信号を提供するための垂直クロック用共通配線のそれぞれを、複数の信号出力部にわたって形成し、また、各信号出力部のリセット信号用の端子電極、ホールド信号用の端子電極、垂直スタート信号用の端子電極、及び垂直クロック信号用の端子電極のそれぞれを、スイッチ手段を介してリセット用共通配線、保持用共通配線、垂直スタート用共通配線、及び垂直クロック用共通配線のそれぞれに接続し、また、スイッチ手段の接続／非接続を制御するためのスイッチ制御信号を入力する制御端子電極を各信号出力部に形成する。そして、検査工程の際、各信号出力部毎に、制御端子電極にプローブを接触させてスイッチ制御信号を与えることによりスイッチ手段を接続状態とするとともに、入力端子電極群に別のプローブを接触させることにより、リセット信号、ホールド信号、水平スタート信号、水平クロック信号、垂直スタート信号、及び垂直クロック信号のそれぞれを入力端子電極群に与え、出力端子電極に更に別のプローブを接触させて電圧信号を取得することにより、受光部及び複数の信号出力部の動作を検査する。

この固体撮像素子の製造方法では、検査工程において、制御端子電極および入力用端子電極群にプローブを接触させて各信号（スイッチ制御信号、リセット信号、ホールド信号、水平スタート信号、水平クロック信号、垂直スタート信号、及び垂直クロック信号）を与える。このとき、水平スタート信号及び水平クロック信号は、各信号出力部において水平シフトレジスタを駆動する。また、リセット信号、ホールド信号、垂直スタート信号、及び垂直クロック信号は、スイッチ手段を介してそれぞれリセット用共通配線、保持用共通配線、垂直スタート用共通配線、及び垂直クロック用共通配線へ提供される。そして、リセット信号はリセット用共通配線を介して全ての信号出力部へ配信され、各信号出力部の積分回路へ提供される。ホールド信号もまた、保持用共通配線を介して全ての信号出力部へ配信され、各信号出力部の保持回路へ提供される。垂直スタート信号及び垂直クロック信号は、垂直スタート用共通配線及び垂直クロック用共通配線を介して垂直シフトレジスタへ提供され、垂直シフトレジスタを駆動する。その結果得られた出力信号は、各信号出力部に設けられた出力端子電極からプローブを介して取り出される。

上記方法によって、受光部のうち一つの列群、該列群に対応する信号出力部、及び垂直シフトレジスタの動作確認を好適に行うことができる。その際、他の信号出力部に含まれる積分回路や保持回路も動作するので、受光部における当該列群以外の領域で生成された電荷は好適にリセットされる。この一連の動作を複数の列群のそれぞれについて行うことにより、受光部の全ての領域、複数の信号出力部および垂直シフトレジスタの動作を好適に検査することができる。

なお、この固体撮像素子の製造方法により製造された固体撮像素子が通常の動作を行う場合には、いずれか一つの信号出力部の制御端子電極にスイッチ制御信号を与えて該信号出力部のスイッチ手段を接続状態とするとともに、リセット信号、ホールド信号、垂直スタート信号、及び垂直クロック信号を、その信号出力部の端子電極から全ての信号出力部へ与える。

以上述べたように、本発明に係る固体撮像素子の製造方法によれば、受光部のＮ列が複数に分割されて成る列群毎、すなわち信号出力部毎にプローブを順次接触させて検査を行うことができるので、全ての信号出力部の端子電極に同時にプローブを接触させる方法と比較して、一度に接触させるプローブの数が少なくて済む。したがって、受光部が大面積である場合であっても、受光部及び複数の信号出力部の検査をより正確且つ容易にできる。

また、固体撮像素子の製造方法は、形成工程の際、電源電圧を入力する電源用端子電極を、半導体基板上において複数の信号出力部となる各領域に形成し、各信号出力部の電源用端子電極を互いに接続する配線を複数の信号出力部にわたって形成することを特徴としてもよい。これにより、信号出力部毎にプローブを順次接触させて検査を行う際に、各信号出力部の端子電極から電源電圧を供給できるので、検査を更に容易にできる。

また、本発明による放射線撮像装置の製造方法は、上述した何れかの固体撮像素子の製造方法に加え、入射した放射線に応じてシンチレーション光を発生して放射線像を光像へと変換し、該光像を受光部へ出力するシンチレータを受光部上に設けるシンチレータ付加工程を含むことを特徴とする。この放射線撮像装置の製造方法によれば、上述したいずれかの固体撮像素子の製造方法を含むことによって、固体撮像素子の受光部及び複数の信号出力部の検査を正確かつ容易にできるので、信頼性の高い放射線撮像装置を提供することができる。

また、本発明による固体撮像素子の検査方法は、フォトダイオードを各々含むＭ×Ｎ個（Ｍ＜Ｎ、Ｍ及びＮは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、２以上の列を各々含みＮ列が分割されて成る複数の列群のそれぞれに対応して設けられた複数の信号出力部と、画素からの電荷出力を各行毎に制御する垂直シフトレジスタとを備え、複数の信号出力部のそれぞれが、各列群に含まれる２以上の列のそれぞれに対応して設けられ、各列に含まれる画素から出力された電荷を蓄積して電圧信号に変換する２以上の積分回路と、２以上の積分回路それぞれの出力端に接続された２以上の保持回路と、２以上の保持回路から順に電圧信号を出力させる水平シフトレジスタと、積分回路のリセットを行うリセット信号、保持回路への電圧信号の入力を制御するホールド信号、水平シフトレジスタの動作を開始する水平スタート信号、水平シフトレジスタのクロックを規定する水平クロック信号、垂直シフトレジスタの動作を開始する垂直スタート信号、及び垂直シフトレジスタのクロックを規定する垂直クロック信号のそれぞれを入力する複数の端子電極を含む入力端子電極群と、保持回路からの出力信号を提供する出力端子電極とを有する固体撮像素子を検査する方法である。この固体撮像素子の検査方法においては、各信号出力部の積分回路にリセット信号を提供するためのリセット用共通配線、各信号出力部の保持回路にホールド信号を提供するための保持用共通配線、垂直シフトレジスタに垂直スタート信号を提供するための垂直スタート用共通配線、及び、垂直シフトレジスタに垂直クロック信号を提供するための垂直クロック用共通配線のそれぞれを、複数の信号出力部にわたって形成し、また、各信号出力部のリセット信号用の端子電極、ホールド信号用の端子電極、垂直スタート信号用の端子電極、及び垂直クロック信号用の端子電極のそれぞれを、スイッチ手段を介してリセット用共通配線、保持用共通配線、垂直スタート用共通配線、及び垂直クロック用共通配線のそれぞれに接続し、また、スイッチ手段の接続／非接続を制御するためのスイッチ制御信号を入力する制御端子電極を各信号出力部に形成し、各信号出力部毎に、制御端子電極にプローブを接触させてスイッチ制御信号を与えることによりスイッチ手段を接続状態とするとともに、入力端子電極群に別のプローブを接触させることにより、リセット信号、ホールド信号、水平スタート信号、水平クロック信号、垂直スタート信号、及び垂直クロック信号のそれぞれを入力端子電極群に与え、出力端子電極に更に別のプローブを接触させて電圧信号を取得することにより、受光部及び複数の信号出力部の動作を検査する。

この固体撮像素子の検査方法によれば、前に述べた固体撮像素子の製造方法と同様、受光部のＮ列が複数に分割されて成る列群毎、すなわち信号出力部毎にプローブを順次接触させて検査を行うことができるので、全ての信号出力部の端子電極に同時にプローブを接触させる方法と比較して、一度に接触させるプローブの数が少なくて済む。したがって、受光部が大面積である場合であっても、受光部及び複数の信号出力部の検査をより正確且つ容易にできる。

本発明によれば、大面積の固体撮像素子及びその製造方法、これらを備える放射線撮像装置及びその製造方法、並びに固体撮像素子の検査方法において、受光部や積分回路等のより正確で且つ容易な検査を可能とすることができる。

第１実施形態に係る固体撮像素子１の概略構成図である。 図１に示す固体撮像素子１のII−II線に沿った断面を示す側断面図である。 図１に示した固体撮像素子１の構成要素のうち、受光部１０に含まれるＮ列のうち一部、該一部の列に対応する信号出力部２０、及び垂直シフトレジスタ３０の構成をより詳細に示した回路図である。 図１に示した固体撮像素子１の構成要素のうち、信号出力部２０の構成をより詳細に示した回路図である。 通常動作モードにおける固体撮像素子１の状態を示すブロック図である。 検査モードにおける固体撮像素子１の状態を示すブロック図である。 通常動作モードおよび検査モードにおける各信号のタイミングチャートである。 第２実施形態に係る放射線撮像装置２の構成を示す平面図である。 図８に示す放射線撮像装置２のIX−IX線に沿った断面を示す側断面図である。 放射線撮像装置２を製造するための各工程を示す図である。

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

（第１の実施の形態）
図１は、本実施形態に係る固体撮像素子１の概略構成図である。また、図２は、図１に示す固体撮像素子１のII−II線に沿った断面を示す側断面図である。本実施形態に係る固体撮像素子１は、受光部１０、複数の信号出力部２０および垂直シフトレジスタ３０を備える。なお、図１では、受光部１０の一部の領域Ｄを拡大して示している。

図１に示すように、複数の信号出力部２０のそれぞれは、受光部１０の行方向に沿った一辺に隣接して配置されており、垂直シフトレジスタ３０は、受光部１０の列方向に沿った他の一辺に隣接して配置されている。また、受光部１０は、Ｍ×Ｎ個の画素１１がＭ行Ｎ列に２次元配列されたものである。ここで、Ｍ，Ｎそれぞれは２以上の整数である。各画素１１は、ＰＰＳ方式のものであって、共通の構成を有している。

受光部１０の各行を構成するＮ個の画素１１それぞれは、各行に対応して配設された行選択用配線１３により垂直シフトレジスタ３０と接続されている。垂直シフトレジスタ３０は、画素１１からの電荷出力を各行毎に制御するために設けられる。また、受光部１０の各列を構成するＭ個の画素１１それぞれの出力端は、各列に対応して配設された読出用配線１２により、複数の信号出力部２０のいずれかと接続されている。

受光部１０の各画素１１は、フォトダイオードＰＤおよび読出用スイッチＳＷａを含む。フォトダイオードＰＤのアノード端子は接地され、フォトダイオードＰＤのカソード端子は読出用スイッチＳＷａを介して読出用配線１２と接続されている。フォトダイオードＰＤは、入射光強度に応じた量の電荷を発生し、その発生した電荷を接合容量部に蓄積する。読出用スイッチＳＷａには、垂直シフトレジスタ３０から行選択用配線１３を介して行選択制御信号が与えられる。行選択制御信号は、受光部１０の各行に含まれるＮ個の画素１１の読出用スイッチＳＷａの開閉動作を指示するものである。

各画素１１では、行選択制御信号がロー（Ｌ）レベルであるときに、読出用スイッチＳＷａが開いて、フォトダイオードＰＤで発生した電荷は、読出用配線１２へ出力されることなく、接合容量部に蓄積される。一方、行選択制御信号がハイ（Ｈ）レベルであるときに、読出用スイッチＳＷａが閉じて、それまでフォトダイオードＰＤで発生して接合容量部に蓄積されていた電荷は、読出用スイッチＳＷａを経て、読出用配線１２へ出力される。

また、受光部１０、信号出力部２０、及び垂直シフトレジスタ３０は、半導体基板１４の主面に作り込まれている。なお、この半導体基板１４は、機械的強度を維持するための平板状の基材に貼り付けられてもよい。

図３は、図１に示した固体撮像素子１の構成要素のうち、受光部１０に含まれるＮ列のうち一部の構成と、該一部の列に対応する信号出力部２０の構成と、垂直シフトレジスタ３０の構成とをより詳細に示した回路図である。

垂直シフトレジスタ３０は、互いに直列に接続された複数のシフトレジスタ３１と、受光部１０の各行に対応して設けられた否定論理和回路（ＮＯＲゲート）３２及びバッファ３３とを含んで構成されている。複数のシフトレジスタ３１のそれぞれには、各シフトレジスタ３１の動作クロックを規定する垂直クロック信号Ｃｋｖが与えられる。また、複数のシフトレジスタ３１から成る直列回路の一端には、垂直シフトレジスタ３０の動作を開始させる垂直スタート信号Ｓｐｖが与えられる。

初段に位置するシフトレジスタ３１に垂直スタート信号Ｓｐｖが入力されると、各シフトレジスタ３１の出力電圧Ｓｈｉｆｔは、垂直クロック信号Ｃｋｖのタイミングに合わせて一定期間だけ順に立ち下がる。そして、各シフトレジスタ３１の出力電圧Ｓｈｉｆｔは、各行毎に設けられたＮＯＲゲート３２に順に入力され、ゲート信号Ｇａｔｅとの否定論理和がバッファ３３へ出力される。バッファ３３から出力された信号は、行選択制御信号Ｖｓｅｌとして行選択用配線１３へ提供される。なお、ゲート信号Ｇａｔｅは、行選択制御信号Ｖｓｅｌに含まれるパルスの時間幅を短縮するための信号である。

また、図３に示すように、本実施形態における複数の信号出力部２０は、受光部１０の複数の列群、すなわち２以上の列を各々含むように受光部１０のＮ列が分割されて構成された列群のそれぞれに対応して設けられている。例えば、図３に示した回路では一つの列群が５本の画素列を含んでおり、この５本の画素列に対して一つの信号出力部２０が配置されている。受光部１０の各列を構成するＭ個の画素１１それぞれの出力端は、読出用配線１２を介して、その列が含まれる列群に対応して設けられた信号出力部２０（具体的には、当該信号出力部２０において各列毎に設けられた積分回路２１）それぞれと接続される。

図４は、図１に示した固体撮像素子１の構成要素のうち、信号出力部２０の構成をより詳細に示した回路図である。なお、図４には、複数の信号出力部２０のうち、垂直シフトレジスタ３０（図１を参照）寄りの２つの信号出力部２０が示されている。

複数の信号出力部２０のそれぞれは、積分回路２１、保持回路２２、及び水平シフトレジスタ２３を含んで構成されている。積分回路２１は、当該信号出力部２０に接続された各列群に含まれる２以上の列のそれぞれに対応して２個以上設けられており、対応する列の読出用配線１２に接続された入力端を有する。積分回路２１は、各列に含まれる画素１１から読出用配線１２を介して出力された電荷を蓄積して、その蓄積電荷量に応じた電圧値を出力端から保持回路２２へ出力する。各積分回路２１は、リセット用配線Ｌｒと接続されている。リセット用配線Ｌｒにはリセット信号Ｒｓｔが与えられる。リセット信号Ｒｓｔは、積分回路２１の放電用スイッチの開閉動作を指示し、積分回路２１のリセットを行うための信号である。

保持回路２２は、各積分回路２１に対応して２個以上設けられている。保持回路２２は、対応する積分回路２１の出力端にスイッチを介して接続された入力端を有しており、この入力端に入力される電圧値を保持し、その保持した電圧値を出力端からスイッチ手段を介して電圧出力用配線Ｌｏｕｔへ出力する。各保持回路２２は、保持用配線Ｌｈと接続されている。保持用配線Ｌｈにはホールド信号Ｈｌｄが与えられる。ホールド信号Ｈｌｄは、各保持回路２２と各積分回路２１との間のスイッチの開閉動作を指示することにより、保持回路２２への電圧信号の入力を制御するための信号である。

水平シフトレジスタ２３は、各保持回路２２と電圧出力用配線Ｌｏｕｔとを順に接続させることにより、保持回路２２のそれぞれから電圧信号を順次出力させる。水平シフトレジスタ２３は、保持回路２２と同数のシフトレジスタ２４（主にフリップフロップにより構成される）が互いに直列に接続されて構成されている。初段のシフトレジスタ２４の入力端は、スタート用配線Ｌｓｔと接続されている。スタート用配線Ｌｓｔには水平スタート信号Ｓｐｈが与えられる。水平スタート信号Ｓｐｈは、水平シフトレジスタ２３の動作を開始させるための信号である。次段以降のシフトレジスタ２４の入力端は、その前段のシフトレジスタ２４の出力端と接続されている。これらのシフトレジスタ２４は、入力端に入力された信号をトリガとして、所定時間遅延した信号を出力する。各シフトレジスタ２４の出力端は、対応する列の保持回路２２と電圧出力用配線Ｌｏｕｔとの間に設けられたスイッチ手段の制御端にそれぞれ接続されている。

また、本実施形態の固体撮像素子１は、リセット用共通配線Ｌｃｒ、保持用共通配線Ｌｃｈ、ゲート用共通配線Ｌｇ、垂直スタート用共通配線Ｌｓｐｖ、及び垂直クロック用共通配線Ｌｃｋｖを更に備えている。これらの共通配線Ｌｃｒ，Ｌｃｈ，Ｌｇ，Ｌｓｐｖ，及びＬｃｋｖは、複数の信号出力部２０にわたって配設されている。

リセット用共通配線Ｌｃｒは、積分回路２１のリセットを行うリセット信号Ｒｓｔを各信号出力部２０の積分回路２１それぞれに提供するための配線である。リセット用共通配線Ｌｃｒは各信号出力部２０のリセット用配線Ｌｒに接続されており、リセット信号Ｒｓｔは、リセット用共通配線Ｌｃｒからリセット用配線Ｌｒを介して積分回路２１それぞれへ提供される。

保持用共通配線Ｌｃｈは、保持回路２２への電圧信号の入力を制御するホールド信号Ｈｌｄを各信号出力部２０の保持回路２２それぞれに提供するための配線である。保持用共通配線Ｌｃｈは各信号出力部２０の保持用配線Ｌｈに接続されており、ホールド信号Ｈｌｄは、保持用共通配線Ｌｃｈから保持用配線Ｌｈを介して保持回路２２それぞれと積分回路２１との間のスイッチ手段へ提供される。

ゲート用共通配線Ｌｇは、図３に示したゲート信号Ｇａｔｅを垂直シフトレジスタ３０に提供するための配線である。また、垂直スタート用共通配線Ｌｓｐｖは、垂直スタート信号Ｓｐｖを垂直シフトレジスタ３０に提供するための配線である。また、垂直クロック用共通配線Ｌｃｋｖは、垂直クロック信号Ｃｋｖを垂直シフトレジスタ３０に提供するための配線である。これらの共通配線Ｌｇ，Ｌｓｐｖ，及びＬｃｋｖは垂直シフトレジスタ３０に接続されている。

また、複数の信号出力部２０のそれぞれは、入力端子電極群２５を更に有する。入力端子電極群２５は、信号入力用の複数の端子電極（電極パッド）２５ａ〜２５ｇを含んでいる。

端子電極２５ａは、リセット信号Ｒｓｔを入力するための端子電極である。端子電極２５ｂは、ホールド信号Ｈｌｄを入力するための端子電極である。端子電極２５ｃは、水平シフトレジスタ２３の動作を開始する水平スタート信号Ｓｐｈを入力するための端子電極である。端子電極２５ｄは、水平シフトレジスタ２３のクロックを規定する水平クロック信号Ｃｋｈを入力するための端子電極である。端子電極２５ｅ〜２５ｇは、ゲート信号Ｇａｔｅ、垂直スタート信号Ｓｐｖ、及び垂直クロック信号Ｃｋｖをそれぞれ入力するための端子電極である。

リセット信号用の端子電極２５ａは、スイッチ手段ＳＷ１の一端に接続されている。スイッチ手段ＳＷ１の他端はリセット用共通配線Ｌｃｒに接続されており、スイッチ手段ＳＷ１が接続状態となることで、端子電極２５ａに入力されたリセット信号Ｒｓｔがリセット用共通配線Ｌｃｒへ提供される。

ホールド信号用の端子電極２５ｂは、スイッチ手段ＳＷ２の一端に接続されている。スイッチ手段ＳＷ２の他端は保持用共通配線Ｌｃｈに接続されており、スイッチ手段ＳＷ２が接続状態となることで、端子電極２５ｂに入力されたホールド信号Ｈｌｄが、保持用共通配線Ｌｃｈへ提供される。

水平スタート信号用の端子電極２５ｃは、スタート用配線Ｌｓｔに接続されている。端子電極２５ｃに入力された水平スタート信号Ｓｐｈは、当該信号出力部２０の水平シフトレジスタ２３の初段のシフトレジスタ２４へ提供される。また、水平クロック信号用の端子電極２５ｄは、各シフトレジスタ２４に接続されている。端子電極２５ｄに入力された水平クロック信号Ｃｋｈは、当該信号出力部２０の各シフトレジスタ２４へ提供される。

ゲート信号用の端子電極２５ｅは、スイッチ手段ＳＷ３の一端に接続されている。スイッチ手段ＳＷ３の他端は、ゲート用共通配線Ｌｇに接続されており、スイッチ手段ＳＷ３が接続状態となることで、端子電極２５ｅに入力されたゲート信号Ｇａｔｅが、垂直シフトレジスタ３０へ提供される。

垂直スタート信号用の端子電極２５ｆは、スイッチ手段ＳＷ４の一端に接続されている。スイッチ手段ＳＷ４の他端は、垂直スタート用共通配線Ｌｓｐｖに接続されており、スイッチ手段ＳＷ４が接続状態となることで、端子電極２５ｆに入力された垂直スタート信号Ｓｐｖが、垂直シフトレジスタ３０へ提供される。

垂直クロック信号用の端子電極２５ｇは、スイッチ手段ＳＷ５の一端に接続されている。スイッチ手段ＳＷ５の他端は、垂直クロック用共通配線Ｌｃｋｖに接続されており、スイッチ手段ＳＷ５が接続状態となることで、端子電極２５ｇに入力された垂直クロック信号Ｃｋｖが、垂直シフトレジスタ３０へ提供される。

また、複数の信号出力部２０のそれぞれは、出力端子電極２６、電源用端子電極２７ａ、及び基準電位用端子電極２７ｂを更に有する。出力端子電極２６は、保持回路２２から電圧出力用配線Ｌｏｕｔを介して出力された出力信号Ａｏｕｔを半導体基板１４の外部へ提供するための端子電極である。出力端子電極２６は、増幅素子（アンプ）を介して電圧出力用配線Ｌｏｕｔと接続されている。

電源用端子電極２７ａは、電源電圧の供給を受けるための端子電極である。基準電位用端子電極２７ｂは、基準電位を規定するための端子電極である。電源用端子電極２７ａ及び基準電位用端子電極２７ｂそれぞれは、複数の信号出力部２０にわたって設けられた電源配線Ｌｖｄｄ及び基準電位線Ｌｇｎｄそれぞれと接続されている。電源配線Ｌｖｄｄ及び基準電位線Ｌｇｎｄは、各信号出力部２０に電源電圧Ｖｄｄ及び基準電位ＧＮＤを配給する。また、電源配線Ｌｖｄｄ及び基準電位線Ｌｇｎｄは垂直シフトレジスタ３０まで延びており、垂直シフトレジスタ３０にも電源電圧Ｖｄｄ及び基準電位ＧＮＤを配給する。

また、複数の信号出力部２０のそれぞれは、制御端子電極２８を更に有する。制御端子電極２８は、スイッチ制御信号Ｅｎｂを入力するための端子電極である。スイッチ制御信号Ｅｎｂは、当該信号出力部２０におけるスイッチ手段ＳＷ１〜ＳＷ５の接続／非接続の制御をまとめて行うための信号である。制御端子電極２８はスイッチ制御用配線Ｌｉｎｓに接続されており、スイッチ制御信号Ｅｎｂは、スイッチ制御用配線Ｌｉｎｓを介して当該信号出力部２０の各スイッチ手段ＳＷ１〜ＳＷ５の制御端子へ提供される。また、制御端子電極２８は、抵抗を介して電源配線Ｌｖｄｄに接続されている。

以上の構成を備える、本実施形態による固体撮像素子１の動作について説明する。図５は、通常の動作時における固体撮像素子１の状態（主に、各スイッチ手段ＳＷ１〜ＳＷ５の状態。以下、この状態を通常動作モードという）を示すブロック図である。図６は、固体撮像素子１の受光部１０、信号出力部２０、及び垂直シフトレジスタ３０の機能をプローブを当てて検査する際の固体撮像素子１の状態（以下、この状態を検査モードという）を示すブロック図である。図７は、通常動作モード及び検査モードにおける各信号のタイミングチャートである。

まず、図５及び図７を参照して、固体撮像素子１の通常動作モードについて説明する。固体撮像素子１が通常の動作を行う際には、図５に示すように、全ての信号出力部２０において、水平スタート信号用の端子電極２５ｃ、水平クロック信号用の端子電極２５ｄ、出力端子電極２６、電源用端子電極２７ａ、及び基準電位用端子電極２７ｂのそれぞれに、ボンディングワイヤＷが接続される。そして、半導体基板１４の外部に設けられた電子部品等から、ボンディングワイヤＷを介して水平スタート信号Ｓｐｈ、水平クロック信号Ｃｋｈ、電源電圧Ｖｄｄ及び基準電位ＧＮＤが、複数の信号出力部２０のそれぞれへ入力される。

また、複数の信号出力部２０のうちいずれか一つの信号出力部２０において、リセット信号用の端子電極２５ａ、ホールド信号用の端子電極２５ｂ、ゲート信号用の端子電極２５ｅ、垂直スタート信号用の端子電極２５ｆ、垂直クロック信号用の端子電極２５ｇ、及び制御端子電極２８のそれぞれに、ボンディングワイヤＷが接続される。そして、半導体基板１４の外部に設けられた電子部品等から、ボンディングワイヤＷを介してリセット信号Ｒｓｔ、ホールド信号Ｈｌｄ、ゲート信号Ｇａｔｅ、垂直スタート信号Ｓｐｖ、垂直クロック信号Ｃｋｖ、及びスイッチ制御信号Ｅｎｂが、当該信号出力部２０へ入力される。

このとき、一つの信号出力部２０の制御端子電極２８にスイッチ制御信号Ｅｎｂが入力されることにより、その信号出力部２０におけるスイッチ制御用配線Ｌｉｎｓの電位は基準電位ＧＮＤ（すなわちＬレベル）に固定される。したがって、その信号出力部２０におけるスイッチ手段ＳＷ１〜ＳＷ５は接続状態となる。また、他の信号出力部２０においては、制御端子電極２８には何も接続されていないので、スイッチ制御用配線Ｌｉｎｓの電位は電源電圧Ｖｄｄ（すなわちＨレベル）に固定される。したがって、これらの信号出力部２０におけるスイッチ手段ＳＷ１〜ＳＷ５は非接続状態となる。

この状態において、まず、スイッチ制御信号Ｅｎｂが入力されている信号出力部２０において、垂直スタート信号用の端子電極２５ｆに、垂直スタート信号ＳｐｖとしてＬレベルのパルス信号が入力される（図７（ａ））。このパルス信号は、垂直スタート用共通配線Ｌｓｐｖを介して、垂直シフトレジスタ３０の最上段のシフトレジスタ３１（図３を参照）に提供される。このとき、垂直クロック信号用の端子電極２５ｇに、垂直クロック信号ＣｋｖとしてＬレベルのパルス信号が重ねて入力される（図７（ｂ））。このパルス信号は、垂直クロック用共通配線Ｌｃｋｖを介して、垂直シフトレジスタ３０の各シフトレジスタ３１に提供される。これらにより、最上段のシフトレジスタ３１から出力される出力電圧Ｓｈｉｆｔが、垂直クロック信号Ｃｋｖの次のパルス信号が入力されるまでＬレベルとなる（図７（ｃ））。

続いて、スイッチ制御信号Ｅｎｂが入力されている信号出力部２０において、リセット信号用の端子電極２５ａにリセット信号ＲｓｔとしてＬレベルの電圧が入力される（図７（ｊ））。この電圧は、リセット用共通配線Ｌｃｒを介して、各信号出力部２０の積分回路２１それぞれに提供される。これにより、複数の信号出力部２０のそれぞれにおいて各積分回路２１のリセット状態が解除される。このとき、ホールド信号用の端子電極２５ｂにホールド信号ＨｌｄとしてＨレベルの電圧が重ねて入力される（図７（ｋ））。この電圧もまた、保持用共通配線Ｌｃｈを介して複数の信号出力部２０それぞれに提供される。これにより、複数の信号出力部２０のそれぞれにおいて各積分回路２１と各保持回路２２とが互いに接続される。

続いて、スイッチ制御信号Ｅｎｂが入力されている信号出力部２０において、ゲート信号用の端子電極２５ｅにゲート信号ＧａｔｅとしてＬレベルのパルス信号が入力される（図７（ｆ））。このパルス信号は、ゲート用共通配線Ｌｇを介して垂直シフトレジスタ３０の各ＮＯＲゲート３２（図３を参照）に入力される。このとき、最上段のＮＯＲゲート３２では、シフトレジスタ３１からの出力電圧Ｓｈｉｆｔとゲート信号Ｇａｔｅとの否定論理和としてＨレベルのパルス信号が出力され、このパルス信号がバッファ３３を介して当該行の各行選択用配線１３へ行選択制御信号Ｖｓｅｌとして提供される（図７（ｇ））。これにより、受光部１０の第１行に含まれる各画素１１の読出用スイッチＳＷａが閉じ、フォトダイオードＰＤにおいて発生した電荷が読出用配線１２を通じて各列毎に積分回路２１へ移動する。

各積分回路２１では、リセット状態が解除されているので電荷が蓄積され、この蓄積電荷量に応じた電圧値が保持回路２２へ出力される。この電圧値は、保持回路２２において保持される。

このようにして、受光部１０の第１行に含まれる各画素１１からの電荷を保持回路２２にて保持させたのち、スイッチ制御信号Ｅｎｂが入力されている信号出力部２０において、ホールド信号ＨｌｄをＬレベルに戻し（図７（ｋ））、リセット信号ＲｓｔをＨレベルに戻す（図７（ｊ））。これにより、複数の信号出力部２０のそれぞれにおいて各積分回路２１がリセットされ、且つ各積分回路２１と各保持回路２２とが互いに非接続状態となる。

続いて、複数の信号出力部２０のそれぞれにおいて、水平スタート信号用の端子電極２５ｃに水平スタート信号ＳｐｈとしてＬレベルのパルス信号が入力され（図７（ｌ））、このパルス信号が水平シフトレジスタ２３の初段のシフトレジスタ２４に提供される。そして、水平クロック信号用の端子電極２５ｄに水平クロック信号ＣｋｈとしてＬレベルのパルス信号が重ねて入力され（図７（ｍ））、このパルス信号が水平シフトレジスタ２３の各シフトレジスタ２４に提供される。これにより、各シフトレジスタ２４からの出力電圧が各保持回路２２と電圧出力用配線Ｌｏｕｔとを順次接続し、各保持回路２２に保持されていた電圧値が出力信号Ａｏｕｔとして出力端子電極２６に順次提供される（図７（ｎ））。こうして、受光部１０の第１行に相当する出力信号Ａｏｕｔが、各信号出力部２０の出力端子電極２６からボンディングワイヤＷを介して取り出される。

次に、スイッチ制御信号Ｅｎｂが入力されている信号出力部２０において、端子電極２５ｇに垂直クロック信号ＣｋｖとしてＬレベルのパルス信号が再度入力されると（図７（ｂ））、最上段のシフトレジスタ３１からの出力電圧ＳｈｉｆｔがＨレベルに戻るとともに（図７（ｃ））、次段のシフトレジスタ３１からの出力電圧ＳｈｉｆｔがＨレベルとなる（図７（ｄ））。そして、リセット信号Ｒｓｔ及びホールド信号Ｈｌｄが上記と同様に端子電極２５ａ，２５ｂにそれぞれ入力されたのち、ゲート信号用の端子電極２５ｅにゲート信号ＧａｔｅとしてＬレベルのパルス信号が入力され（図７（ｆ））、このパルス信号が垂直シフトレジスタ３０の各ＮＯＲゲート３２に入力される。ＮＯＲゲート３２へのゲート信号ＧａｔｅがＨレベルに戻ったとき、最上段のＮＯＲゲート３２からの出力信号はＬレベルに戻り、また、次段のＮＯＲゲート３２からは、シフトレジスタ３１からの出力電圧Ｓｈｉｆｔとゲート信号Ｇａｔｅとの否定論理和としてＨレベルのパルス信号が出力され、このパルス信号がバッファ３３を介して当該行の各行選択用配線１３へ行選択制御信号Ｖｓｅｌとして提供される（図７（ｈ））。これにより、受光部１０の第２行に含まれる各画素１１の読出用スイッチＳＷａが閉じ、フォトダイオードＰＤにおいて発生した電荷が読出用配線１２を通じて各列毎に積分回路２１へ移動する。以後、第１行の場合と同様に、複数の信号出力部２０のそれぞれにおいて水平スタート信号Ｓｐｈ及び水平クロック信号Ｃｋｈが入力されることにより（図７（ｌ），図７（ｍ））、受光部１０の第２行に相当する出力信号Ａｏｕｔが、各信号出力部２０の出力端子電極２６からボンディングワイヤＷを介して取り出される（図７（ｎ））。

以上の動作が、各行毎に順次繰り返される。そして、垂直クロック信号ＣｋｖとしてＭ回目のパルス信号が入力されると（図７（ｂ））、最下段のシフトレジスタ３１からの出力電圧ＳｈｉｆｔがＨレベルとなり（図７（ｅ））、ゲート信号Ｇａｔｅとしてパルス信号が入力されると（図７（ｆ））、最下段のＮＯＲゲート３２からの出力信号が、バッファ３３を介して第Ｍ行の各行選択用配線１３へ行選択制御信号Ｖｓｅｌとして提供される（図７（ｉ））。そして、他の行の場合と同様にして、受光部１０の第Ｍ行に相当する出力信号Ａｏｕｔが、各信号出力部２０の出力端子電極２６から取り出されると（図７（ｎ））、１フレームに相当するデータ取得が完了する。

次に、図６及び図７を参照して、固体撮像素子１の検査モードについて説明する。このモードは、各信号出力部２０の各端子電極にワイヤボンディングがなされる前に、受光部１０、複数の信号出力部２０、及び垂直シフトレジスタ３０の機能を検査するためのモードである。

まず、図６に示すように、複数の信号出力部２０のうち一つの信号出力部２０において、リセット信号用の端子電極２５ａ、ホールド信号用の端子電極２５ｂ、水平スタート信号用の端子電極２５ｃ、水平クロック信号用の端子電極２５ｄ、ゲート信号用の端子電極２５ｅ、垂直スタート信号用の端子電極２５ｆ、垂直クロック信号用の端子電極２５ｇ、出力端子電極２６、電源用端子電極２７ａ、基準電位用端子電極２７ｂ、及び制御端子電極２８のそれぞれに、検査用プローブＰが接触される。そして、これらの検査用プローブＰを介して、リセット信号Ｒｓｔ、ホールド信号Ｈｌｄ、水平スタート信号Ｓｐｈ、水平クロック信号Ｃｋｈ、ゲート信号Ｇａｔｅ、垂直スタート信号Ｓｐｖ、垂直クロック信号Ｃｋｖ、電源電圧Ｖｄｄ、基準電位ＧＮＤ、及びスイッチ制御信号Ｅｎｂが各端子電極に入力される。

このとき、制御端子電極２８にはスイッチ制御信号ＥｎｂとしてＬレベルの電圧が印加され、当該信号出力部２０におけるスイッチ手段ＳＷ１〜ＳＷ５は、図６に示すように接続状態となる。なお、他の信号出力部２０では制御端子電極２８には何も接続されていないので、他の信号出力部２０におけるスイッチ手段ＳＷ１〜ＳＷ５は非接続状態となっている。

この状態において、前述した図７（ａ）〜図７（ｎ）と同様に、リセット信号Ｒｓｔ、ホールド信号Ｈｌｄ、水平スタート信号Ｓｐｈ、水平クロック信号Ｃｋｈ、ゲート信号Ｇａｔｅ、垂直スタート信号Ｓｐｖ、及び垂直クロック信号Ｃｋｖを変化させる。これにより、受光部１０の一つの信号出力部２０に対応する列群の第１行ないし第Ｍ行に相当する出力信号Ａｏｕｔが、当該信号出力部２０の出力端子電極２６から検査用プローブＰを介して取り出される。このような一連の動作によって、受光部１０のうち一つの列群、該列群に対応する信号出力部２０、及び垂直シフトレジスタ３０の動作確認を行うことができる。なお、このとき受光部１０の他の列群に含まれる画素１１からも電荷が発生するが、リセット信号Ｒｓｔ及びホールド信号Ｈｌｄは他の信号出力部２０にも提供されているので、これらの電荷は積分回路２１においてリセットされて消滅することとなる。

以降、他の信号出力部２０についても同様に、一つの信号出力部２０毎に端子電極に対して検査用プローブＰが接触され、その都度その列群の第１行ないし第Ｍ行に相当する出力信号Ａｏｕｔが取り出される。こうして、受光部１０の全ての領域および複数の信号出力部２０の全てについて、機能の検査が行われる。

以上の構成を備える本実施形態の固体撮像素子１によれば、受光部１０のＮ列が複数に分割されて成る列群毎、すなわち信号出力部２０毎に検査用プローブＰを順次接触させて検査を行うことができるので、全ての信号出力部２０の端子電極に同時に検査用プローブＰを接触させる方法と比較して、一度に接触させる検査用プローブＰの数が少なくて済む。したがって、受光部１０が大面積である場合であっても、受光部１０及び複数の信号出力部２０の検査をより正確且つ容易にできる。

また、本実施形態のように、複数の信号出力部２０のそれぞれが、電源電圧Ｖｄｄを入力するための電源用端子電極２７ａを有しており、各信号出力部２０の電源用端子電極２７ａが、複数の信号出力部２０にわたって設けられた電源用配線Ｌｖｄｄによって互いに接続されていることが好ましい。このような構成により、受光部１０及び複数の信号出力部２０を検査する検査モードの際に、どの信号出力部２０からでも電源電圧Ｖｄｄを供給できるので、検査を更に容易にできる。

なお、本発明の課題を解決するための他の構成として、例えば以下のような構成も考えられる。すなわち、リセット信号Ｒｓｔ、ホールド信号Ｈｌｄ、水平スタート信号Ｓｐｈ、水平クロック信号Ｃｋｈ、ゲート信号Ｇａｔｅ、垂直スタート信号Ｓｐｖ、及び垂直クロック信号Ｃｋｖのそれぞれを入力するための検査用の一つの入力端子電極群、並びに出力信号Ａｏｕｔを出力する検査用の一つの出力端子電極を各信号出力部２０とは別に設け、複数の信号出力部２０にわたって配設された検査用の共通配線にこの検査用の入力端子電極群及び出力端子電極を接続し、各信号出力部２０において、積分回路２１、保持回路２２、及び水平シフトレジスタ２３の接続先を、この検査用の共通配線と、入力端子電極群２５及び出力端子電極２６との間で切り替えるような構成である。

このような構成であれば、複数の信号出力部２０それぞれに設けられた入力端子電極群２５及び出力端子電極２６ではなく、検査用に別途設けられた入力端子電極群及び出力端子電極に検査用プローブを接触させることによって、受光部１０及び信号出力部２０の動作を検査することができる。したがって、本実施形態に係る固体撮像素子１と同様、端子電極に接触させるプローブの数が少なくて済むので、受光部１０が大面積である場合であっても、受光部１０及び複数の信号出力部２０の検査をより正確且つ容易にできる。

しかしながら、このような構成では次の課題が新たに生じる。一つは、各信号出力部２０の動作に必要な全ての信号に対応する端子電極を信号出力部外に設ける都合上、複数の信号出力部２０にわたって配設される検査用共通配線の本数が多くなり、配線スペースを十分に確保する必要が生じる点である。また、他の一つは、検査用共通配線が断線等すると、受光部１０及び複数の信号出力部２０それぞれの機能は正常であっても、検査では異常な結果が出力されてしまう点である。

これに対し、本実施形態に係る固体撮像素子１によれば、各信号出力部２０の内部において配線すれば足りる信号（水平スタート信号Ｓｐｈ、水平クロック信号Ｃｋｈなど）があるので、複数の信号出力部２０にわたって配設される共通配線の本数を少なくでき、より小さな配線スペースで済む。また、検査モードで使用される配線のほとんどは通常動作モードでも使用されるので、検査用配線の断線による不都合を回避することができる。

（第２の実施の形態）
図８は、本発明の第２実施形態に係る放射線撮像装置２の構成を示す平面図である。また、図９は、図８に示す放射線撮像装置２のIX−IX線に沿った断面を示す側断面図である。

これらの図に示すように、放射線撮像装置２は、第１実施形態に係る固体撮像素子１と、固体撮像素子１の受光部１０上に設けられたシンチレータ１６（図９を参照。図８では図示を省略）と、放射線遮蔽部１７とを備えている。シンチレータ１６は、入射したＸ線等の放射線に応じてシンチレーション光を発生して放射線像を光像へと変換し、この光像を受光部１０へ出力する。シンチレータ１６は受光部１０を覆うように設置されるか、或いは受光部１０上に蒸着により設けられる。放射線遮蔽部１７は、放射線の透過率が極めて低い鉛等の材料からなる。放射線遮蔽部１７は半導体基板１４の周縁部を覆っており、信号出力部２０等への放射線の入射を防止する。なお、半導体基板１４において、受光部１０の縁部に沿って形成された画素は放射線遮蔽部１７によって覆われていて、光が入射せず電荷が発生しない被遮光画素となっている。

本実施形態による放射線撮像装置２によれば、第１実施形態に係る固体撮像素子１を備えることによって、固体撮像素子１の受光部１０及び信号出力部２０の検査を正確且つ容易に行うことができる。したがって、信頼性の高い放射線撮像装置２を提供することができる。

（第３の実施の形態）
ここで、本発明の第３実施形態として、第２実施形態に係る放射線撮像装置２を製造する方法について説明する。なお、この製造方法には、第１実施形態に係る固体撮像素子１の製造方法及び検査方法も含まれている。図１０は、放射線撮像装置２を製造するための各工程を示す図である。

まず、図１０（ａ）に示すように、第１実施形態にて説明した受光部１０、複数の信号出力部２０、及び垂直シフトレジスタ３０を、通常の半導体プロセス技術によりウェハ状の半導体基板１４の主面上に形成する（形成工程）。

すなわち、受光部１０として、フォトダイオードＰＤ及び読出用スイッチＳＷａを各々含むＭ×Ｎ個（Ｍ，Ｎは２以上の整数）の画素１１（図１を参照）を半導体基板１４に形成する。また、２以上の列を各々含みＮ列が分割されて成る複数の列群のそれぞれに対応して、複数の信号出力部２０を、受光部１０の行方向に沿った一辺に隣接して形成する。具体的には、図４に示したように、各信号出力部２０として、各列群に含まれる２以上の列のそれぞれに対応して設けられ、各列に含まれる画素１１から出力された電荷を蓄積して電圧信号に変換する２以上の積分回路２１と、２以上の積分回路２１それぞれの出力端に接続された２以上の保持回路２２と、２以上の保持回路２２から順に電圧信号Ａｏｕｔを出力させる水平シフトレジスタ２３と、端子電極２５ａ〜２５ｇを含む入力端子電極群２５、出力端子電極２６、電源用端子電極２７ａ、基準電位用端子電極２７ｂ、及び制御端子電極２８とを、半導体基板１４上において複数の信号出力部２０となる各領域に形成する。また、図２に示した垂直シフトレジスタ３０を、受光部１０の列方向に沿った他の一辺に隣接して形成する。

また、この形成工程では、リセット用共通配線Ｌｃｒ、保持用共通配線Ｌｃｈ、ゲート用共通配線Ｌｇ、垂直スタート用共通配線Ｌｓｐｖ、垂直クロック用共通配線Ｌｃｋｖ、電源用配線Ｌｖｄｄ、及び基準電位線Ｌｇｎｄのそれぞれを、複数の信号出力部２０にわたって形成する。そして、複数の信号出力部２０となる各領域において、リセット信号用の端子電極２５ａとリセット用共通配線Ｌｃｒとをスイッチ手段ＳＷ１を介して接続し、ホールド信号用の端子電極２５ｂと保持用共通配線Ｌｃｈとをスイッチ手段ＳＷ２を介して接続し、ゲート信号用の端子電極２５ｅとゲート用共通配線Ｌｇとをスイッチ手段ＳＷ３を介して接続し、垂直スタート信号用の端子電極２５ｆと垂直スタート用共通配線Ｌｓｐｖとをスイッチ手段ＳＷ４を介して接続し、垂直クロック信号用の端子電極２５ｇと垂直クロック用共通配線Ｌｃｋｖとをスイッチ手段ＳＷ５を介して接続する。また、電源用端子電極２７ａと電源用配線Ｌｖｄｄとを接続し、基準電位用端子電極２７ｂと基準電位線Ｌｇｎｄとを接続する。また、スイッチ手段ＳＷ１〜ＳＷ５の各制御端子を、制御端子電極２８に接続する。

また、この形成工程では、複数の信号出力部２０となる各領域において、水平スタート信号用の端子電極２５ｃを、水平シフトレジスタ２３の初段シフトレジスタ２４に接続する。また、水平クロック信号用の端子電極２５ｄを、水平シフトレジスタ２３の各シフトレジスタ２４に接続する。

続いて、受光部１０および複数の信号出力部２０の動作を各列群毎（すなわち各信号出力部２０毎）に検査し、複数の半導体基板１４の中から受光部１０および複数の信号出力部２０が正常に動作する半導体基板１４を選択する（検査工程）。

すなわち、図１０（ｂ）に示すように、複数の信号出力部２０のそれぞれに対して順に検査用プローブＰを接触させて信号入力を行う。このとき、各信号出力部２０は、検査用プローブＰの接触によって前述した検査モードとなる。具体的には、図６に示したように、一つの信号出力部２０において、電源用端子電極２７ａ及び基準電位用端子電極２７ｂのそれぞれに検査用プローブＰを接触させて電源電圧Ｖｄｄ及び基準電位ＧＮＤを入力すると共に、制御端子電極２８に別の検査用プローブＰを接触させてスイッチ制御信号Ｅｎｂを入力し、これにより各スイッチ手段ＳＷ１〜ＳＷ５を接続状態とする。同時に、入力端子電極群２５の各端子電極２５ａ〜２５ｇに更に別の検査用プローブＰを接触させることにより、リセット信号Ｒｓｔ、ホールド信号Ｈｌｄ、水平スタート信号Ｓｐｈ、水平クロック信号Ｃｋｈ、ゲート信号Ｇａｔｅ、垂直スタート信号Ｓｐｖ、及び垂直クロック信号Ｃｋｖのそれぞれを入力端子電極群２５の各端子電極２５ａ〜２５ｇに与える。これにより、当該信号出力部２０及び垂直シフトレジスタ３０において前述した検査モードの動作が行われ、出力端子電極２６に更に別の検査用プローブＰを接触させて電圧信号Ａｏｕｔを取得することにより、受光部１０のうち当該信号出力部２０に対応する列群、および当該信号出力部２０の動作を検査することができる。そして、このような操作を複数の信号出力部２０のそれぞれに対して行うことにより、受光部１０の全ての領域および全ての信号出力部２０の動作を好適に検査することができる。

続いて、図１０（ｃ）に示すように、半導体基板１４における受光部１０、複数の信号出力部２０、及び垂直シフトレジスタ３０の周囲の部分をダイシングにより切断する（切断工程）。なお、図１０（ｂ）に示した検査工程は、この切断工程の後に行っても良い。

続いて、図１０（ｄ）に示すように、シンチレータ１６を受光部１０上に設ける（シンチレータ付加工程）。このとき、シンチレータ１６としてシンチレータパネルを受光部１０を覆うように設置するか、或いは受光部１０上にシンチレータ材料を蒸着するとよい。また、このとき、複数の信号出力部２０の各端子電極２５ａ〜２５ｇ、２６、２７ａ、２７ｂ、及び２８が露出するように、シンチレータ１６を設ける。

続いて、図１０（ｅ）に示すように、半導体基板１４を配線基板１５に固定し、各信号出力部２０の各端子電極と、半導体基板１４の外部に用意された配線パターンとをボンディングワイヤＷにより接続する（ワイヤボンディング工程）。このとき、図５に示したように、水平スタート信号用の端子電極２５ｃ、水平クロック信号用の端子電極２５ｄ、出力端子電極２６、電源用端子電極２７ａ及び基準電位用端子電極２７ｂについては、複数の信号出力部２０の全てにおいてボンディングワイヤＷを接続する。一方、リセット信号用の端子電極２５ａ、ホールド信号用の端子電極２５ｂ、ゲート信号用の端子電極２５ｅ、垂直スタート信号用の端子電極２５ｆ、垂直クロック信号用の端子電極２５ｇ、及び制御端子電極２８については、複数の信号出力部２０のうちいずれか一つの信号出力部２０のみボンディングワイヤＷを接続する。

以上に説明した各工程により、固体撮像素子１、及びこの固体撮像素子１を備える放射線撮像装置２が製造される。

以上に説明した固体撮像素子１及び放射線撮像装置２の製造方法及び検査方法によれば、次の効果が得られる。すなわち、検査工程において、受光部１０のＮ列が複数に分割されて成る列群毎、すなわち信号出力部２０毎に検査用プローブＰを順次接触させて検査を行うことができる。したがって、全ての信号出力部２０の端子電極に同時に検査用プローブＰを接触させる方法と比較して、一度に接触させる検査用プローブＰの数が少なくて済むので、受光部１０が大面積である場合であっても、受光部１０及び複数の信号出力部２０の検査をより正確且つ容易にできる。

また、本実施形態のように、形成工程において、電源電圧Ｖｄｄを入力する電源用端子電極２７ａを、半導体基板１４上において複数の信号出力部２０となる各領域に形成し、各信号出力部２０の電源用端子電極２７ａを互いに接続する電源用配線Ｌｖｄｄを複数の信号出力部２０にわたって形成することが好ましい。このような構成により、検査工程の際にどの信号出力部２０からでも電源電圧Ｖｄｄを供給できるので、検査を更に容易にできる。

本発明による固体撮像素子及びその製造方法、放射線撮像装置及びその製造方法、並びに固体撮像素子の検査方法は、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記第３実施形態ではシンチレータ付加工程の前に検査工程を行っているが、本発明においては、検査工程をシンチレータ付加工程の後に行っても良い。

１…固体撮像素子、２…放射線撮像装置、１０…受光部、１１…画素、１２…読出用配線、１３…行選択用配線、１４…半導体基板、１５…配線基板、１６…シンチレータ、１７…放射線遮蔽部、２０…信号出力部、２１…積分回路、２２…保持回路、２３…水平シフトレジスタ、２４…シフトレジスタ、２５…入力端子電極群、２５ａ〜２５ｇ…端子電極、２６…出力端子電極、２７ａ…電源用端子電極、２７ｂ…基準電位用端子電極、２８…制御端子電極、３０…垂直シフトレジスタ、３１…シフトレジスタ、３２…ＮＯＲゲート、３３…バッファ、Ａｏｕｔ…出力信号、Ｃｋｈ…水平クロック信号、Ｃｋｖ…垂直クロック信号、Ｅｎｂ…スイッチ制御信号、Ｇａｔｅ…ゲート信号、Ｈｌｄ…ホールド信号、Ｒｓｔ…リセット信号、Ｓｐｈ…水平スタート信号、Ｓｐｖ…垂直スタート信号、Ｖｓｅｌ…行選択制御信号、Ｌｃｈ…保持用共通配線、Ｌｃｒ…リセット用共通配線、Ｌｇｎｄ…基準電位線、Ｌｈ…保持用配線、Ｌｉｎｓ…スイッチ制御用配線、Ｌｏｕｔ…電圧出力用配線、Ｌｒ…リセット用配線、Ｌｓｔ…スタート用配線、Ｌｖｄｄ…電源用配線、Ｐ…検査用プローブ、ＰＤ…フォトダイオード、ＳＷ１〜ＳＷ５…スイッチ手段、ＳＷａ…読出用スイッチ、Ｗ…ボンディングワイヤ。

Claims (7)

1. フォトダイオードを各々含むＭ×Ｎ個（Ｍ，Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、
   ２以上の列を各々含み前記Ｎ列が分割されて成る複数の列群のそれぞれに対応して設けられた複数の信号出力部と、
   前記画素からの電荷出力を各行毎に制御する垂直シフトレジスタと
   を備え、
   前記複数の信号出力部のそれぞれが、
   各列群に含まれる前記２以上の列のそれぞれに対応して設けられ、各列に含まれる前記画素から出力された電荷を蓄積して電圧信号に変換する２以上の積分回路と、
   前記２以上の積分回路それぞれの出力端に接続された２以上の保持回路と、
   前記２以上の保持回路から順に電圧信号を出力させる水平シフトレジスタと、
   前記積分回路のリセットを行うリセット信号、前記保持回路への電圧信号の入力を制御するホールド信号、前記水平シフトレジスタの動作を開始する水平スタート信号、前記水平シフトレジスタのクロックを規定する水平クロック信号、前記垂直シフトレジスタの動作を開始する垂直スタート信号、及び前記垂直シフトレジスタのクロックを規定する垂直クロック信号のそれぞれを入力する複数の端子電極を含む入力端子電極群と、
   前記保持回路からの出力信号を提供する出力端子電極と
   を有しており、
   各信号出力部の前記積分回路に前記リセット信号を提供するためのリセット用共通配線、各信号出力部の前記保持回路に前記ホールド信号を提供するための保持用共通配線、前記垂直シフトレジスタに前記垂直スタート信号を提供するための垂直スタート用共通配線、及び、前記垂直シフトレジスタに前記垂直クロック信号を提供するための垂直クロック用共通配線のそれぞれが、複数の信号出力部にわたって配設されており、
   各信号出力部の前記リセット信号用の端子電極、前記ホールド信号用の端子電極、前記垂直スタート信号用の端子電極、及び前記垂直クロック信号用の端子電極のそれぞれが、スイッチ手段を介して前記リセット用共通配線、前記保持用共通配線、前記垂直スタート用共通配線、及び前記垂直クロック用共通配線のそれぞれに接続されており、
   各信号出力部が、前記スイッチ手段の接続／非接続を制御するためのスイッチ制御信号を入力する制御端子電極を更に有することを特徴とする、固体撮像素子。
2. 前記複数の信号出力部のそれぞれが、電源電圧を入力する電源用端子電極を更に有しており、
   各信号出力部の前記電源用端子電極が、前記複数の信号出力部にわたって設けられた配線によって互いに接続されていることを特徴とする、請求項１に記載の固体撮像素子。
3. 請求項１または２に記載の固体撮像素子と、
   前記受光部上に設けられ、入射した放射線に応じてシンチレーション光を発生して放射線像を光像へと変換し、該光像を前記受光部へ出力するシンチレータと
   を備えることを特徴とする、放射線撮像装置。
4. フォトダイオードを各々含むＭ×Ｎ個（Ｍ，Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、
   ２以上の列を各々含み前記Ｎ列が分割されて成る複数の列群のそれぞれに対応して設けられた複数の信号出力部と、
   前記画素からの電荷出力を各行毎に制御する垂直シフトレジスタと
   を備える固体撮像素子を製造する方法であって、
   各列群に含まれる前記２以上の列のそれぞれに対応して設けられ、各列に含まれる前記画素から出力された電荷を蓄積して電圧信号に変換する２以上の積分回路と、前記２以上の積分回路それぞれの出力端に接続された２以上の保持回路と、前記２以上の保持回路から順に電圧信号を出力させる水平シフトレジスタと、前記積分回路のリセットを行うリセット信号、前記保持回路への電圧信号の入力を制御するホールド信号、前記水平シフトレジスタの動作を開始する水平スタート信号、前記水平シフトレジスタのクロックを規定する水平クロック信号、前記垂直シフトレジスタの動作を開始する垂直スタート信号、及び前記垂直シフトレジスタのクロックを規定する垂直クロック信号のそれぞれを入力する複数の端子電極を含む入力端子電極群と、前記保持回路からの出力信号を提供する出力端子電極とを、半導体基板上において前記複数の信号出力部となる各領域に形成すると共に、前記受光部及び前記垂直シフトレジスタを該半導体基板上に形成する形成工程と、
   前記受光部及び前記複数の信号出力部の動作を各列群毎に検査し、正常に動作する前記半導体基板を選択する検査工程と、
   前記検査工程において選択された前記半導体基板における各信号出力部の前記入力端子電極群及び前記出力端子電極のそれぞれと、前記半導体基板の外部に用意された配線パターンとをワイヤボンディングにより接続するワイヤボンディング工程と
   を含み、
   前記形成工程の際、各信号出力部の前記積分回路に前記リセット信号を提供するためのリセット用共通配線、各信号出力部の前記保持回路に前記ホールド信号を提供するための保持用共通配線、前記垂直シフトレジスタに前記垂直スタート信号を提供するための垂直スタート用共通配線、及び、前記垂直シフトレジスタに前記垂直クロック信号を提供するための垂直クロック用共通配線のそれぞれを複数の信号出力部にわたって形成し、また、各信号出力部の前記リセット信号用の端子電極、前記ホールド信号用の端子電極、前記垂直スタート信号用の端子電極、及び前記垂直クロック信号用の端子電極のそれぞれを、スイッチ手段を介して前記リセット用共通配線、前記保持用共通配線、前記垂直スタート用共通配線、及び前記垂直クロック用共通配線のそれぞれに接続し、また、前記スイッチ手段の接続／非接続を制御するためのスイッチ制御信号を入力する制御端子電極を各信号出力部に形成し、
   前記検査工程の際、各信号出力部毎に、前記制御端子電極にプローブを接触させて前記スイッチ制御信号を与えることにより前記スイッチ手段を接続状態とするとともに、前記入力端子電極群に別のプローブを接触させることにより、前記リセット信号、前記ホールド信号、前記水平スタート信号、前記水平クロック信号、前記垂直スタート信号、及び前記垂直クロック信号のそれぞれを前記入力端子電極群に与え、前記出力端子電極に更に別のプローブを接触させて電圧信号を取得することにより、前記受光部及び前記複数の信号出力部の動作を検査することを特徴とする、固体撮像素子の製造方法。
5. 前記形成工程の際、電源電圧を入力する電源用端子電極を、前記半導体基板上において前記複数の信号出力部となる各領域に形成し、各信号出力部の前記電源用端子電極を互いに接続する配線を前記複数の信号出力部にわたって形成することを特徴とする、請求項４に記載の固体撮像素子の製造方法。
6. 請求項４または５に記載の固体撮像素子の製造方法に加え、
   入射した放射線に応じてシンチレーション光を発生して放射線像を光像へと変換し、該光像を前記受光部へ出力するシンチレータを前記受光部上に設けるシンチレータ付加工程を前記検査工程の前または後に含むことを特徴とする、放射線撮像装置の製造方法。
7. フォトダイオードを各々含むＭ×Ｎ個（Ｍ，Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、
   ２以上の列を各々含み前記Ｎ列が分割されて成る複数の列群のそれぞれに対応して設けられた複数の信号出力部と、
   前記画素からの電荷出力を各行毎に制御する垂直シフトレジスタと
   を備え、
   前記複数の信号出力部のそれぞれが、
   各列群に含まれる前記２以上の列のそれぞれに対応して設けられ、各列に含まれる前記画素から出力された電荷を蓄積して電圧信号に変換する２以上の積分回路と、
   前記２以上の積分回路それぞれの出力端に接続された２以上の保持回路と、
   前記２以上の保持回路から順に電圧信号を出力させる水平シフトレジスタと、
   前記積分回路のリセットを行うリセット信号、前記保持回路への電圧信号の入力を制御するホールド信号、前記水平シフトレジスタの動作を開始する水平スタート信号、前記水平シフトレジスタのクロックを規定する水平クロック信号、前記垂直シフトレジスタの動作を開始する垂直スタート信号、及び前記垂直シフトレジスタのクロックを規定する垂直クロック信号のそれぞれを入力する複数の端子電極を含む入力端子電極群と、
   前記保持回路からの出力信号を提供する出力端子電極と
   を有する固体撮像素子を検査する方法であって、
   各信号出力部の前記積分回路に前記リセット信号を提供するためのリセット用共通配線、各信号出力部の前記保持回路に前記ホールド信号を提供するための保持用共通配線、前記垂直シフトレジスタに前記垂直スタート信号を提供するための垂直スタート用共通配線、及び、前記垂直シフトレジスタに前記垂直クロック信号を提供するための垂直クロック用共通配線のそれぞれを、複数の信号出力部にわたって形成し、また、各信号出力部の前記リセット信号用の端子電極、前記ホールド信号用の端子電極、前記垂直スタート信号用の端子電極、及び前記垂直クロック信号用の端子電極のそれぞれを、スイッチ手段を介して前記リセット用共通配線、前記保持用共通配線、前記垂直スタート用共通配線、及び前記垂直クロック用共通配線のそれぞれに接続し、また、前記スイッチ手段の接続／非接続を制御するためのスイッチ制御信号を入力する制御端子電極を各信号出力部に形成し、
   各信号出力部毎に、前記制御端子電極にプローブを接触させて前記スイッチ制御信号を与えることにより前記スイッチ手段を接続状態とするとともに、前記入力端子電極群に別のプローブを接触させることにより、前記リセット信号、前記ホールド信号、前記水平スタート信号、前記水平クロック信号、前記垂直スタート信号、及び前記垂直クロック信号のそれぞれを前記入力端子電極群に与え、前記出力端子電極に更に別のプローブを接触させて電圧信号を取得することにより、前記受光部及び前記複数の信号出力部の動作を検査することを特徴とする、固体撮像素子の検査方法。

Images