JP5238417B2 - ブレーキ指令システム - Google Patents

Description

本発明は、列車のブレーキ装置にブレーキ指令を出力するブレーキ指令装置に関する。

自動列車運転装置（ＡＴＯ）などの装置を採用した車両のブレーキ指令装置では、ＡＴＯからの自動ブレーキ指令と、マスコン（主制御装置）からの手動ブレーキ指令と、自動列車停止装置（ＡＴＳ）や自動列車制御装置（ＡＴＣ）などの保安装置からのブレーキ指令との３つの指令を受け、これらの指令のうち１つを選択してブレーキ装置に信号を送る必要がある。ここでマスコンは、運転台にて入力された運転指令等を処理して、力行指令及びブレーキ指令あるいは他の制御信号を出力する装置である。

従来のブレーキ指令装置は、例えばＡＴＯ及びマスコンからのブレーキ指令を比較して、高位の（大きな）ブレーキ指令を示す引き通し線を優先とし、他方の引き通し線をダイオード及びリレー等を使用して切り離すようにし、優先したブレーキ指令をブレーキ装置に出力していた（特許文献１）。
特開平７−００７８１７

しかし、特許文献１のような従来装置では、ＡＴＯや自動列車停止装置（ＡＴＳ）等のブレーキ制御信号を出力する制御装置が車両に３個以上設けられている場合、信号選択処理回路が複雑化し、高位を選択することが難しくなる。

本発明は、ＡＴＯやＡＴＳ等複数の制御装置から出力されるブレーキ指令を、リレーなどの部品を用いることなく簡単な構成にて伝送及び集約してブレーキ装置に供給する、管理及びメンテナンスが容易なブレーキ指令装置を提供することを目的とする。

本発明は、ブレーキ指令をシリアル伝送とし、ＡＴＯやＡＴＳ等複数のブレーキ制御装置から伝送されるブレーキ指令のＯＲ論理を演算し、演算結果を最終的なブレーキ指令として複数のブレーキ装置に伝送する構成を有する。

ＡＴＯやＡＴＳ等複数の制御装置から出力されるブレーキ指令を、リレーなどの部品を用いることなく簡単な構成にて伝送及び集約してブレーキ装置に供給する、管理及びメンテナンスが容易なブレーキ指令装置が提供される。

以下、本発明の実施形態について図面を参照して説明する。

図１は本発明によるブレーキ指令装置が適用される車両の構成を示す図である。先頭車両１２ａには、マスコン３、自動列車制御装置（ＡＴＣ）４、ＡＴＯ５、ＡＴＳ７などの複数の制御装置及び集約装置２が設けられ、各車両１２には複数のブレーキ装置（ＢＣＵ）６が設けられる。ＡＴＣはレールを介して制限速度情報などを受信して、現在の列車速度が制限を超過していればブレーキ指令を発生し、制限速度以下になるとブレーキを緩める指令を発生する保安装置である。ＡＴＳは軌道内所定位置に設けられた地上子から制限速度情報などを受信して、現在の列車速度が制限を超過していればブレーキ指令を発生し列車を停止させる保安装置である。ＡＴＯは路線の運転計画に基づいて各地点の目標速度を設定し、列車を目標速度で走行させる装置である。ここでは、ＡＴＣ４、ＡＴＯ５、ＡＴＳ７等のブレーキ指令を発生する装置をブレーキ制御装置として参照する。

これらマスコン３、複数のブレーキ制御装置４、５、７及び各車両のブレーキ装置６は、伝送ライン１０を介して集約装置２に接続されている。集約装置２は、各ブレーキ制御装置が送ってくるデータをビット単位でＯＲ演算し、演算結果を複数のブレーキ装置６への最終的なブレーキ指令として出力する。尚、最後尾車両１２ｂにもＡＴＣ等のブレーキ制御装置が設けられているが、動作は停止されている。

図２は本発明の第１実施例に係るブレーキ指令装置の構成を示すブロック図である。図２では簡単のために、ブレーキ制御装置としてＡＴＣ４、ＡＴＯ５が示されている。装置２〜５にはシリアルインターフェース８がそれぞれ設けられ、マスコン３、ＡＴＣ４、ＡＴＯ５は、集約装置２とシリアルデータ伝送を行う。マスコン３、ＡＴＣ４、ＡＴＯ５は、一例として差動信号形式で信号を伝送する。集約装置２の入力側伝送ライン１０ａは例えばツイストペアケーブルが用いられる。尚、信号伝送形式は差動信号形式に限らず、アースラインと信号ラインでも良く、伝送ライン１０ａはツイストペアケーブルに限らず、同軸ケーブルなど他の形式のケーブルを使用できる。

集約装置２から各ブレーキ装置６への伝送ライン１０ｂは、ブレーキ装置６のＩ／Ｏ部の構成に応じて、１０ａと同様に差動信号形式ツイストペアケーブルを用いたシリアル伝送でも良いし、例えば３ビットのパラレル信号伝送ラインでも良い。

次に集約装置２に伝送されるブレーキ指令信号について説明する。

図３は集約装置２の入出力信号を示すタイムチャートである。集約装置２へは、マスコン３、ＡＴＣ４、ＡＴＯ５からブレーキ指令がシリアル信号として伝送される。図３では例えばマスコン３から、ブレーキ指令としてＢ５（００１１１１１）、Ｂ４（０００１１１１）、Ｂ４（０００１１１１）が集約装置２に送信されている。マスコン３、ＡＴＣ４、ＡＴＯ５からのブレーキ指令信号は、例えば５０ｍｓ〜１００ｍｓの周期で、互いに非同期で伝送される。マスコン３、ＡＴＣ４、ＡＴＯ５から、図３のように例えばＢ５、Ｂ３、Ｂ４が入力されると、集約装置２は、それぞれの信号のＯＲ論理を演算し、演算結果Ｂ５を最終ブレーキ指令としてブレーキ装置に出力する。

図４は集約装置２の動作を説明するための図である。図４（ａ）はマスコン３から集約装置２に伝送されるブレーキ指令、図４（ｂ）はＡＴＣ４から集約装置２に伝送されるブレーキ指令、図４（ｃ）はＡＴＯ４から集約装置２に伝送されるブレーキ指令を示す。

ブレーキ指令としては、ここではＢ１〜Ｂ７の７段階用意され、ブレーキ指令Ｂ１が最も弱く、Ｂ７が最も強いブレーキ指令である。例えばブレーキ指令Ｂ１は、シリアルデータで示すと、（００００００１）であり、ブレーキ指令Ｂ７は（１１１１１１１）である。図４（ａ)〜図４（ｃ）のようにブレーキ指令は、その大きさに応じて最下位ビットから順に「１」が挿入されたシリアルデータで構成される。

集約装置２は図４（ｄ)のように、複数のブレーキ指令レジスタ３Ｒ、４Ｒ、５Ｒ、６Ｒを有している。レジスタ３Ｒはマスコン３から伝送されたブレーキ指令、レジスタ４ＲはＡＴＣ４から伝送されたブレーキ指令、レジスタ５ＲはＡＴＯ５から伝送されたブレーキ指令が格納される。

集約装置２はレジスタ３Ｒ、４Ｒ、５Ｒに格納されたデータのＯＲ論理を演算し、演算結果をレジスタ６Ｒに格納する。レジスタ６Ｒに格納されたデータは、伝送ライン１０ｂを介して各ブレーキ装置６に伝送される。例えば、図４（ａ）〜４（ｃ)の楕円に示すように、マスコン３からブレーキ指令Ｂ５、ＡＴＣ４からブレーキ指令Ｂ３、ＡＴＯ５からブレーキ指令Ｂ４が伝送されると、図４（ｄ)のように、レジスタ３Ｒ、４Ｒ、５Ｒには、それぞれブレーキ指令Ｂ５、Ｂ３、Ｂ４に対応するシリアルデータが格納される。集約装置２はブレーキ指令Ｂ５、Ｂ３、Ｂ４のＯＲ論理を演算し、演算結果すなわちブレーキ指令Ｂ５をレジスタ６Ｒに格納する。この演算結果は、伝送ライン１０ｂを介して各ブレーキ装置６に伝送される。

尚、上記説明では、ブレーキ指令は、その大きさに応じて最下位ビットから順に「１」が挿入されたシリアルデータで構成されたが、通常の２進形式のデータで伝送してもよい。つまり、ブレーキ指令Ｂ１、Ｂ２、Ｂ３…を、（００１）、（０１０）、（０１１）…のように伝送してもよい。その場合、集約装置２はマスコン３、ＡＴＣ４、ＡＴＯ５から伝送されるブレーキ指令のうち最高位の（最も大きな）ブレーキ指令を選択して、ブレーキ装置６に伝送する。

以上説明したように本発明の第１実施例によれば、マスコン、ＡＴＣ等複数のブレーキ制御装置からのブレーキ指令をリレーやダイオードを用いることなくＯＲ演算にて集約できるので、ブレーキ指令装置の管理あるいはメンテナンスが容易となる。また、ブレーキ指令がマスコン、ＡＴＣ、ＡＴＯ、ＡＴＣ及びブレーキ装置の間でシリアルデータとして伝送されるので、信号ラインの配線数を従来に比べ削減できる。更に、データが差動信号として伝送されるので、信号がノイズの影響をほとんど受けることがなく、全車両のブレーキ装置に同一の指令を送ることができる。またブレーキ指令はデジタル信号で伝送されるので、減衰することなく車両全体に同一の指令を送ることができる。

次に上記第１実施例の変形例を説明する。

図５は前述した第１実施例の変形例に係るブレーキ指令装置の構成を示すブロック図である。本実施例では、マスコン３、ＡＴＣ４、ＡＴＯ５は同一のシリアル信号経路１０ｃに接続されている。マスコン３、ＡＴＣ４、ＡＴＯ５はそれぞれに割り当てられ互いに重ならない時分割期間中に、ブレーキ指令を出力する。集約装置２は上記第１実施例と同様に、マスコン３、ＡＴＣ４、ＡＴＯ５からの信号のＯＲ論理を演算し、最終ブレーキ指令をブレーキ装置に出力する。

本実施例によれば、マスコン３、ＡＴＣ４、ＡＴＯ５が同一の信号配線を使用できるので、上記第１実施例より更に簡単な信号配線構成とすることができる。

次に本発明の第２実施例を説明する。

図６は本発明の第２実施例に係るブレーキ指令装置の構成を示すブロック図である。

本実施例では、マスコン３内部に集約装置が構成されている。マスコン３は、運転台から入力されるブレーキ指令と、ＡＴＣ４及びＡＴＯ５から入力されるブレーキ指令のＯＲ論理を演算し、複数のブレーキ装置６への最終的なブレーキ指令とする。

集約装置はプログラムの形式で具備することができ、マスコン３が該プログラムを実行することにより、図２の集約装置２の機能を実現できる。従ってこの第３実施例は、従来のマスコンに対して、ＡＴＣ４、ＡＴＯ５等からのブレーキ指令を入力するシリアルインターフェース８のみ、あるいはシリアルインターフェース８及びメモリの増設により、容易に実施可能である。

以上の説明はこの発明の実施の形態であって、この発明の装置及び方法を限定するものではなく、様々な変形例を容易に実施することができるものである。

本発明によるブレーキ指令装置が適用される車両の構成を示す図である。 本発明の第１実施例に係るブレーキ指令装置の構成を示すブロック図である。 集約装置２の入出力信号を示すタイムチャートである。 集約装置２の動作を説明するための図である。 第１実施例の変形例に係るブレーキ指令装置の構成を示すブロック図である。 本発明の第２実施例に係るブレーキ指令装置の構成を示すブロック図である。

符号の説明

２…集約装置、３…マスコン（運転台）、４…ＡＴＣ、５…ＡＴ０、６…ブレーキ装置、７…ＡＴＳ。

Claims (5)

1. 運転台にて入力された運転指令を処理して、力行指令及びｎビットからなる第１のブレーキ指令を出力する主制御部と、
   地上に配置された装置から受信される情報及び現在の列車速度を基に、ｎビットからなる第２のブレーキ指令を発生するブレーキ制御部と、
   前記主制御部からの第１のブレーキ指令を保持する第１のレジスタと、
   前記ブレーキ制御部からの第２のブレーキ指令を保持する第２のレジスタと、
   ｎビットからなり、列車の各車両に設けられたブレーキ装置に伝送されるブレーキ指令を保持する第３のレジスタと、
   前記第１のレジスタおよび前記第２のレジスタに保持された同一位置のビットに対するＯＲ論理演算を行い、この結果を前記第３のレジスタに書き込むとともに、この第３のレジスタに保持されたブレーキ指令を前記ブレーキ装置に伝送する集約部とを備え、
   前記主制御部及び前記ブレーキ制御部は、それぞれ前記集約部との間のシリアル伝送路を介して前記第１のブレーキ指令及び前記第２のブレーキ指令を伝送することを特徴とするブレーキ指令システム。
2. 前記第１のブレーキ指令及び前記第２のブレーキ指令は、ブレーキ指令の大きさに応じて最下位ビットから順に「１」が挿入されたデータであることを特徴とする請求項１に記載のブレーキ指令システム。
3. 前記第１のブレーキ指令と前記第２のブレーキ指令は、それぞれ前記主制御部と前記ブレーキ制御部から非同期で伝送されることを特徴とする請求項１又は請求項２に記載のブレーキ制御システム。
4. 地上に配置された装置から受信される情報及び現在の列車速度を基に、ｎビットからなる第２のブレーキ指令を生成するブレーキ制御部と、
   少なくとも第１ないし第３のレジスタを備え、運転台にて入力された運転指令を処理して力行指令及びｎビットからなる第１のブレーキ指令を生成し、この生成した第１のブレーキ指令を第１のレジスタに、前記ブレーキ制御部で発生しシリアルデータ伝送路を介して受信した前記第２のブレーキ指令を第２のレジスタにそれぞれ書き込み、前記第１のレジスタおよび前記第２のレジスタに保持された第１のブレーキ指令と第２のブレーキ指令の同一位置のビットに対するＯＲ論理演算を行い、この結果を前記第３のレジスタに書き込み、そして、この第３のレジスタに保持されたブレーキ指令を列車の各車両に設けられたブレーキ装置に供給する主制御部と
   を具備したことを特徴とするブレーキ指令システム。
5. 前記第１のブレーキ指令と前記第２のブレーキ指令は、それぞれ前記主制御部と前記ブレーキ制御部で非同期に生成されることを特徴とする請求項４に記載のブレーキ指令システム。

Images