JP5236825B1 - Test module for burn-in tester and burn-in tester - Google Patents
Test module for burn-in tester and burn-in tester Download PDFInfo
- Publication number
- JP5236825B1 JP5236825B1 JP2012096666A JP2012096666A JP5236825B1 JP 5236825 B1 JP5236825 B1 JP 5236825B1 JP 2012096666 A JP2012096666 A JP 2012096666A JP 2012096666 A JP2012096666 A JP 2012096666A JP 5236825 B1 JP5236825 B1 JP 5236825B1
- Authority
- JP
- Japan
- Prior art keywords
- board
- tester
- test
- substrate
- burn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 230000004308 accommodation Effects 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 4
- 238000005192 partition Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 240000006829 Ficus sundaica Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
- G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2862—Chambers or ovens; Tanks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
Abstract
【課題】簡素な構造及び製作工程でバーンインテスターを組み立てることができるバーンインテスター用テストモジュール及びバーンインテスターを提供する。
【解決手段】一枚のテストボードに積載された半導体素子にテスト信号を印加した後、フィードバック(Feedback)される結果信号を判読するために備えられるテスター基板、一側には半導体素子が積載した一枚のテストボードを収容するためのボード収容部を持ち、他側には前記テスター基板が収容される基板収容部を備え、前記ボード収容部に収容された前記テスター基板を支持する支持フレーム、及び前記テスター基板と前記ボード収容部に収容された一枚のテストボードに積載された半導体素子を電気的に連結するための連結基板を含む。
【選択図】図1A burn-in tester test module and a burn-in tester capable of assembling a burn-in tester with a simple structure and manufacturing process are provided.
A tester substrate is provided for reading a result signal fed back after applying a test signal to a semiconductor element mounted on a single test board. A semiconductor element is mounted on one side. A support frame for supporting the tester substrate housed in the board housing portion, comprising a board housing portion for housing the tester substrate on the other side, and having a board housing portion for housing the tester substrate on the other side; And a connection substrate for electrically connecting the tester substrate and the semiconductor elements mounted on one test board accommodated in the board accommodating portion.
[Selection] Figure 1
Description
本発明はパッケージされた半導体素子に電源を印加して作動させるとき、半導体素子の熱ストレスに対する信頼性をテストするためのバーンインテスター(Burn−In Tester)に関する。 The present invention relates to a burn-in tester for testing reliability of a semiconductor device against heat stress when a packaged semiconductor device is operated by applying power.
半導体素子は生産された後にいろいろのテストを経ることになる。本発明に係わるバーンインテストは、半導体素子に電気的信号を印加して作動させるとき、半導体素子が熱ストレスにいくらよく耐えることができるかを確認するテストである。そして、このようなバーンインテストを実施する装備がバーンインテスターである。
バーンインテスターは、半導体素子を収容するバーンインチャンバーと、バーンインチャンバーに収容された半導体素子にテスト信号を印加した後、フィードバック(Feedback)される結果信号を判読するためのテスター基板が収容されるテスターチャンバーとを備える。
Semiconductor devices undergo various tests after being produced. The burn-in test according to the present invention is a test for confirming how well a semiconductor element can withstand thermal stress when it is operated by applying an electrical signal to the semiconductor element. The equipment for performing such a burn-in test is a burn-in tester.
The burn-in tester includes a burn-in chamber that accommodates semiconductor elements, and a tester chamber that accommodates a tester substrate for reading a result signal fed back after applying a test signal to the semiconductor elements accommodated in the burn-in chamber. With.
一般に、半導体素子は、多数がいっぺんにテストできるようにテストボードに行列状に積載されたままバーンインチャンバーに収容され、処理容量を一層高めるために、バーンインチャンバーには複数のテストボードが一緒に収容される構造を持つ。そして、テストボードに積載された半導体素子はテストボードに備えられたボードコネクターを介してテスター基板に電気的に連結され、このような半導体素子とテスター基板間の電気的連結のための技術的事項は特許文献1(発明の名称:バーンインボード接続装置、これを備えたバーンインテスト装置及びバーンインボード接続方法)と特許文献2(考案の名称:半導体検査のためのバーンインテスターのフィードスローボード装着構造)などに開示されている。 Generally, semiconductor devices are housed in a burn-in chamber while being stacked in a matrix on a test board so that a large number of them can be tested at once, and in order to further increase the processing capacity, a plurality of test boards are housed together in the burn-in chamber. Have a structure. The semiconductor elements mounted on the test board are electrically connected to the tester board via a board connector provided on the test board, and technical matters for such electrical connection between the semiconductor elements and the tester board. Patent Document 1 (invention name: burn-in board connection device, burn-in test apparatus and burn-in board connection method including the same) and Patent Document 2 (design name: burn-in tester feed throw board mounting structure for semiconductor inspection) And the like.
一方、多数枚のテストボードに積載された半導体素子をテストするため、テスターチャンバーにもテストボードに相当する多数枚のテスター基板が備えられなければならないが、このように多数枚のテスター基板をテスターチャンバー内に備えるための構造が複雑で、その製作工程が煩わしい。 On the other hand, in order to test semiconductor elements mounted on a large number of test boards, the tester chamber must be equipped with a large number of tester boards corresponding to the test boards. The structure for providing in the chamber is complicated, and the manufacturing process is troublesome.
したがって、本発明の目的は、簡素な構造及び製作工程でバーンインテスターを組み立てることができる技術を提供することである。 Accordingly, an object of the present invention is to provide a technique capable of assembling a burn-in tester with a simple structure and manufacturing process.
前記のような目的を達成するための本発明によるバーンインテスター用テストモジュールは、一枚のテストボードに積載された半導体素子にテスト信号を印加した後、フィードバック(Feedback)される結果信号を判読するために備えられるテスター基板と、一側には半導体素子が積載した一枚のテストボードを収容するためのボード収容部を持ち、他側には前記テスター基板が収容される基板収容部を備え、前記ボード収容部に収容された前記テスター基板を支持する支持フレームと、及び前記テスター基板と前記ボード収容部に収容された一枚のテストボードに積載された半導体素子を電気的に連結するための連結基板と、を含む。
前記支持フレームの隔壁によって前記テスター基板と前記ボード収容部の間に断熱空間が形成されることができる。
前記連結基板は前記断熱空間上に位置することができる。
The test module for burn-in tester according to the present invention for achieving the above-mentioned object reads a result signal fed back after applying a test signal to a semiconductor element mounted on one test board. A tester substrate provided for the purpose, and a board accommodating portion for accommodating one test board loaded with semiconductor elements on one side, and a substrate accommodating portion for accommodating the tester substrate on the other side, A support frame for supporting the tester substrate accommodated in the board accommodating portion, and for electrically connecting the tester substrate and a semiconductor element mounted on one test board accommodated in the board accommodating portion. A coupling substrate.
A heat insulating space may be formed between the tester substrate and the board accommodating portion by the partition wall of the support frame.
The connection board may be located on the heat insulating space.
また、前記のような目的を達成するために、本発明によるバーンインテスターは、半導体素子が積載されたテストボードを収容するボード収容チャンバーと、テストボードに積載された半導体素子をテストするためのテスター基板を収容する基板収容チャンバーと、一側は前記ボード収容チャンバー側に位置するボード収容部を成し、他側は前記基板収容チャンバー側に位置する基板収容部を成し、前記基板収容部にテスター基板が固定されている構造を持つ複数のテストモジュール、及び前記複数のテストモジュールが積層されるとき、前記テストモジュールの積層を案内する案内要素を含む。 In order to achieve the above object, a burn-in tester according to the present invention includes a board accommodating chamber for accommodating a test board loaded with semiconductor elements, and a tester for testing the semiconductor elements loaded on the test board. A substrate accommodating chamber for accommodating a substrate, one side forming a board accommodating portion located on the board accommodating chamber side, and the other side constituting a substrate accommodating portion located on the substrate accommodating chamber side, A plurality of test modules having a structure in which a tester substrate is fixed, and a guide element for guiding the stacking of the test modules when the plurality of test modules are stacked.
前記複数のテストモジュールは互いに同一の形状及び構造を持つことができる。
前記複数のテストモジュールのそれぞれは前記テストモジュールであってもよい。
上下方向に積層される前記複数のテストモジュールの支持フレームの下端は下方に隣接したテストモジュールの支持フレームの上端によって支持される構造であってもよい。
前記複数のテストモジュールのそれぞれは前記ボード収容部と前記基板収容部の間に断熱部をさらに備えた構造を持ち、前記ボード収容チャンバーと前記基板収容チャンバーは前記断熱部によって区画されることができる。
The plurality of test modules may have the same shape and structure.
Each of the plurality of test modules may be the test module.
A structure in which the lower ends of the support frames of the plurality of test modules stacked in the vertical direction may be supported by the upper ends of the support frames of the test modules adjacent below.
Each of the plurality of test modules has a structure further including a heat insulating part between the board accommodating part and the board accommodating part, and the board accommodating chamber and the substrate accommodating chamber may be partitioned by the heat insulating part. .
このような本発明によれば次のような効果がある。
第一、別個に製作された同一構造のテストモジュールを手順に構わずに積載させるだけでバーンインテスターの製作が完了する簡素な構造及び製作工程を取るので、生産性が向上する効果がある。
第二、さらにテストボードを収容するボード収容部とテスター基板の間に断熱空間を備えて熱伝逹を遮断するので、テストの進行時にボード収容部の高熱によってテスター基板の作動異常または損傷の危険が最小化することができる効果がある。
According to the present invention, there are the following effects.
First, a simple structure and manufacturing process that completes the manufacture of the burn-in tester can be achieved by simply loading test modules having the same structure separately manufactured regardless of the procedure, which has the effect of improving productivity.
Secondly, because the heat transfer is cut off by providing a heat insulating space between the board housing part that houses the test board and the tester board, there is a risk of abnormal operation or damage of the tester board due to high heat of the board housing part during the progress of the test There is an effect that can be minimized.
以下、本発明による好適な実施例を添付図面に基づいて説明するが、説明の簡潔さのために重複説明はなるべく省略し、又は減らす。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. For the sake of brevity, redundant descriptions will be omitted or reduced as much as possible.
<テストモジュールについての説明>
図1は本発明の一実施例によるテストモジュール110の概略斜視図である。
本実施例によるテストモジュール110は、図1に示すように、テスター基板111、支持フレーム112、及び連結基板113などを含んでなる。
テスター基板111は、一枚のテストボードに積載された半導体素子にテスト信号を印加した後、フィードバック(Feedback)される結果信号を判読するために備えられる。
支持フレーム112はテスター基板111を支持するために備えられるもので、ボード収容部112a、基板収容部112b、及び断熱部112cに区分される。
<Explanation of test module>
FIG. 1 is a schematic perspective view of a
As shown in FIG. 1, the
The
The
ボード収容部112aにはテストボードが収容され、基板収容部112bにはテスター基板111が収容される。そして、断熱部111cは、隔壁W1、W2によって断熱空間Sを形成し、ボード収容部112aと基板収容部112bの間に位置する。すなわち、ボード収容部112aと基板収容部112bは断熱空間Sを持つ断熱部111cによって両側に分けられて位置するので、テストの際、テスター基板111がボード収容チャンバー内の高熱の影響からどのくらい遮断される。
A test board is accommodated in the
連結基板113は、一側はテストボードに電気的に連結され、他側はテスター基板111に電気的に連結されることにより、究極にテストボードに積載された半導体素子をテスター基板111に電気的に連結するために備えられる。すなわち、図2に示すように、断熱部113の断熱空間Sにより、ボード収容部112aに収容されたテストボードTBと基板収容部112bに収容されたテスター基板111が一定間隔で離隔されることによって互いに直接電気的に連結されることができない構造を別の連結基板113で改良している。そして、このような連結基板113は断熱空間S上に位置する。
The
<バーンインテスターについての説明>
図3は図1のテストモジュール110が適用された本発明の一実施例によるバーンインテスター100の概略組立図である。
<Explanation of burn-in tester>
FIG. 3 is a schematic assembly diagram of a burn-in
本実施例によるバーンインテスター100は、図3に示すように、前述した複数のテストモジュール110A〜110H、ボード収容チャンバー120(背景技術で説明したバーンインチャンバーと同様な機能をする)、基板収容チャンバー130、及び四本の案内棒141〜144を含んでなる。
ボード収容チャンバー120は半導体素子が積載されたテストボードTBを収容し、収容されたテストボードTBに積載された半導体素子に熱ストレスを加えるために備えられる。
基板収容チャンバー130はテストボードTBに積載された半導体素子をテストするためのテスター基板111らを収容するために備えられる。
As shown in FIG. 3, the burn-in
The
The
複数のテストモジュール110A〜110Hは、いずれにも図1に示すテストモジュール100が適用されるので、規格化した同一の形状及び構造を持つ。したがって、バーンインテスター100の組立ての際、別個に製作された同一の形状及び構造のテストモジュール110A〜110Hを単に上下方向に積層させることで組み立てることができるものである。そして、複数のテストモジュール110A〜110Hの支持フレーム112のボード収容部112aはボード収容チャンバー120側に位置し、支持フレーム112の基板収容部112bと基板収容部112bに固定収容されるテスター基板111はテスターチャンバー130側に位置するように積層される。ここで、図3に示すように、上下方向に積層されるテストモジュール(110A〜110Gのいずれか一つ)の支持フレーム112の下端は下方に隣接したテストモジュール(110B〜110Hのいずれか一つ)の支持フレーム112の上端によって支持される。すなわち、テストモジュール(110B〜110Hのいずれか一つ)の支持フレーム112の上端は上方に隣接したテストモジュール(110A〜110Gのいずれか一つ)の支持フレーム112の下端を支持するように積層される。したがって、テストモジュール110の積層作業が行われるとき、干渉などによってテスター基板111が損傷するおそれはない。
参考として、ボード収容チャンバー120と基板収容チャンバー130はテストモジュール110A〜110Hの支持フレーム112の断熱部112cによって区画される。
Since the
For reference, the
最後に、四本の案内棒141〜144は、上下方向に長い形状を持ち、テストモジュール110A〜110Hが上下方向に積層されるとき、適切に積層できるようにテストモジュール110A〜110Hの積層を案内するための案内要素として備えられる。したがって、積層されるテストモジュール110A〜110Hの適切な積層を案内することができる形状及び構造であるなら、どんな形状及び構造でも好ましく適用できる。
このような技術によれば、別に製作された同一規格のテストモジュールを上下方向に積層させることで、易しくバーンインテスターを組み立てることができる。
Finally, the four
According to such a technique, it is possible to easily assemble a burn-in tester by laminating separately produced test modules of the same standard in the vertical direction.
前述したように、本発明の具体的な説明は添付図面を参照する実施例によってなされたが、前述した実施例は本発明の好ましい例を説明したばかりであるので、本発明が前記実施例にだけ限定されるものとして理解されてはいけなく、本発明の権利範囲は後述する請求範囲及びその等価概念によって理解されなければならないであろう。 As described above, the specific description of the present invention has been made by the embodiments referring to the attached drawings. However, since the above-described embodiments have only described the preferred examples of the present invention, the present invention is not limited to the above embodiments. The scope of the present invention should be understood by the following claims and equivalents thereof.
本発明は、簡素な構造及び製作工程でバーンインテスターを組み立てることができるバーンインテスター用テストモジュール及びバーンインテスターに適用可能である。 The present invention is applicable to a burn-in tester test module and a burn-in tester that can assemble a burn-in tester with a simple structure and manufacturing process.
100 バーンインテスター
110 テストモジュール
111 テスター基板
112 支持フレーム
112a ボード収容部
112b 基板収容部
112c 断熱部
113 連結基板
120 ボード収容チャンバー
130 基板収容チャンバー
141〜144 案内棒
S 断熱空間
W1、W2 隔壁
DESCRIPTION OF
Claims (8)
一側には半導体素子が積載した一枚のテストボードを収容するためのボード収容部を持ち、他側には前記テスター基板が収容される基板収容部を備え、前記ボード収容部に収容された前記テスター基板を支持する支持フレーム、及び
前記テスター基板と前記ボード収容部に収容された一枚のテストボードに積載された半導体素子を電気的に連結するための連結基板、
を含むことを特徴とする、バーンインテスター用テストモジュール。 A tester board provided for reading a result signal fed back after applying a test signal to a semiconductor element mounted on one test board;
One side has a board accommodating part for accommodating one test board loaded with semiconductor elements, and the other side has a board accommodating part for accommodating the tester substrate, and is accommodated in the board accommodating part. A support frame for supporting the tester substrate, and a connection substrate for electrically connecting the tester substrate and a semiconductor element mounted on a single test board accommodated in the board accommodating portion;
A test module for a burn-in tester, comprising:
テストボードに積載された半導体素子をテストするためのテスター基板を収容する基板収容チャンバーと、
一側は前記ボード収容チャンバー側に位置するボード収容部を成し、他側は前記基板収容チャンバー側に位置する基板収容部を成し、前記基板収容部にテスター基板が固定されている構造を持つ複数のテストモジュール、及び
前記複数のテストモジュールが積層されるとき、前記テストモジュールの積層を案内する案内要素、
を含むことを特徴とする、バーンインテスター。 A board accommodating chamber for accommodating a test board loaded with semiconductor elements;
A substrate storage chamber for storing a tester substrate for testing semiconductor elements mounted on the test board;
One side constitutes a board accommodating portion located on the board accommodating chamber side, the other side constitutes a substrate accommodating portion located on the substrate accommodating chamber side, and a tester substrate is fixed to the substrate accommodating portion. A plurality of test modules, and a guide element that guides the stacking of the test modules when the plurality of test modules are stacked,
A burn-in tester characterized by including:
前記ボード収容チャンバーと前記基板収容チャンバーは前記断熱部によって区画されることを特徴とする、請求項4に記載のバーンインテスター。 Each of the plurality of test modules has a structure further including a heat insulating portion between the board housing portion and the substrate housing portion,
The burn-in tester according to claim 4, wherein the board accommodation chamber and the substrate accommodation chamber are partitioned by the heat insulating portion.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2012-0020849 | 2012-02-29 | ||
KR1020120020849A KR101309081B1 (en) | 2012-02-29 | 2012-02-29 | and Burn-In Tester |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5236825B1 true JP5236825B1 (en) | 2013-07-17 |
JP2013181975A JP2013181975A (en) | 2013-09-12 |
Family
ID=49041709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012096666A Active JP5236825B1 (en) | 2012-02-29 | 2012-04-20 | Test module for burn-in tester and burn-in tester |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5236825B1 (en) |
KR (1) | KR101309081B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020507764A (en) * | 2017-02-10 | 2020-03-12 | チェックサム, エルエルシーChecksum, Llc | Functional tester for printed circuit boards, related systems and methods |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2876106B2 (en) * | 1995-01-31 | 1999-03-31 | タバイエスペック株式会社 | Composite for burn-in and burn-in device using the composite |
KR19990046538A (en) * | 1999-03-26 | 1999-07-05 | 한상응 | Burn-in Tester System for IC with Actual Temperature State |
JP2001230573A (en) * | 2000-02-17 | 2001-08-24 | Fujita Seisakusho:Kk | Rack structure |
KR20030064025A (en) * | 2002-01-25 | 2003-07-31 | 주식회사 유니테스트 | Semiconductor testing apparatus using pc mother board with it's protection function |
US6815966B1 (en) * | 2002-06-27 | 2004-11-09 | Aehr Test Systems | System for burn-in testing of electronic devices |
-
2012
- 2012-02-29 KR KR1020120020849A patent/KR101309081B1/en active IP Right Grant
- 2012-04-20 JP JP2012096666A patent/JP5236825B1/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020507764A (en) * | 2017-02-10 | 2020-03-12 | チェックサム, エルエルシーChecksum, Llc | Functional tester for printed circuit boards, related systems and methods |
US11686759B2 (en) | 2017-02-10 | 2023-06-27 | Checksum, Llc | Functional tester for printed circuit boards, and associated systems and methods |
Also Published As
Publication number | Publication date |
---|---|
KR101309081B1 (en) | 2013-09-17 |
KR20130099382A (en) | 2013-09-06 |
JP2013181975A (en) | 2013-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101341566B1 (en) | A socket, a test equipment, and method for manufacturing a multi-chip semiconductor device package | |
CN1847859B (en) | Burn-in board, burn-in test method | |
KR100941703B1 (en) | Connector assembly, receptacle connector and interface apparatus | |
CN104422863B (en) | Semiconductor test device | |
JP2008076308A (en) | Interface device for electronic component test equipment | |
KR100761836B1 (en) | 3 dimensional socket board and parallel test board system comprising thereof | |
KR100817054B1 (en) | A socket for testing packages, a rubber for the test socket, and a guide for the test socket | |
JP2012044174A (en) | Junction box with test contact part | |
TWI752087B (en) | Socket for inspection of semiconductor devices | |
JP5236825B1 (en) | Test module for burn-in tester and burn-in tester | |
US8723545B2 (en) | Probe card | |
KR101164116B1 (en) | Testing board for burn-in tester | |
KR101151686B1 (en) | Burn-In Tester | |
US9470714B2 (en) | Testing apparatus for flash memory chip | |
KR20110099556A (en) | Apparatus for testing semiconductor package | |
US6777924B2 (en) | Method and magazine device for testing semiconductor devices | |
KR101497608B1 (en) | Semiconductor test socket and method for manufacturing a vertical pitch converter | |
KR101307423B1 (en) | Test tray and test handler comprising the same | |
JP5067244B2 (en) | IC socket and IC inspection method | |
JP2009139370A (en) | Test carrier, test device having the same, and test method of semiconductor device | |
KR101164114B1 (en) | Connector for semiconductor device testing equipment and test board for burn-in tester | |
KR102255941B1 (en) | Inspecting apparatus for electronic component, inspecting method for electronic component, and program of inspecting method | |
KR101104289B1 (en) | Test section unit, test head and electronic device testing apparatus | |
KR101309080B1 (en) | Connector for Semiconductor device Testing Equipment and Test board for Burn-In Tester | |
KR101785361B1 (en) | A magnet chuck |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130327 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5236825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |