JP5232954B2 - 液晶表示装置及びその駆動方法 - Google Patents

Description

本発明は、液晶表示装置及びその駆動方法に関する。

液晶表示装置は、現在、最も広く用いられている平板表示装置の一つである。液晶表示装置は二枚の表示パネルと液晶層とを含む。各表示パネルには画素電極や共通電極が形成されている。液晶層は二枚の表示パネルの間に挿入されている。画素電極と共通電極との間に電圧が印加されると、それらの間に挟まれた液晶層の部分には電場が生成され、その電場の大きさと方向とに応じて液晶分子の配向が決定される。更に、その配向に応じ、液晶層のその部分を透過する光の偏光方向が変化する。その変化は偏光子によって透過光の強度の変化に変換される。その強度変化は、画素電極と共通電極との間に印加される電圧で制御される。こうして、透過光の強度を画素ごとに調節することにより、液晶表示装置は映像を表示する。

外部からの電場の変化に対し、液晶の応答は一般に遅い。従って、液晶表示装置に対しては特に、動画像に対する画質の更なる向上が強く求められている。ここで、液晶の応答時間は、液晶キャパシタの充電に必要な時間、すなわち、液晶キャパシタが充電によってその両端電圧を目標電圧（液晶層の目標の透過率に相当する電圧）まで到達させるのに必要な時間に等価である。この時間は、その充電の直前にその液晶キャパシタに保持されていた両端電圧と目標電圧との間の差によって変わる。従って、その差が過大であれば、液晶キャパシタに対して印加される充電電圧を目標電圧に維持するだけでは、所定の時間内に液晶キャパシタの両端電圧を目標電圧まで到達させることができない。それ故、従来の液晶表示装置では、液晶の応答速度の向上を目的として、データ電圧や共通電圧を目標値より高く（又は低く）して画素電極や共通電極の電圧を目標値より高く（又は低く）維持する技術が知られている。

しかし、従来の技術では、画素電極や共通電極の電圧がほぼ１フレームの間、目標値より高く（又は低く）維持される。従って、画素電極や共通電極と他の構成要素との間に寄生する回路素子によって消費される無効電力を更に削減することが困難である。その結果、従来の技術では液晶表示装置の更なる省電力化が妨げられる。一方、液晶表示装置に対しては、携帯型電子機器での利用の増大やテレビ等の更なる大画面化に伴い、更なる省電力化が求められている。それ故、液晶の応答速度の更なる向上は、液晶表示装置の更なる省電力化を妨げることなく実現されねばならない。
本発明の目的は、画素電極の電圧を目標値より十分に高く（又は低く）維持する時間を短縮可能にすることで、消費電力を低く維持したまま、液晶の応答速度を更に向上させることができる液晶表示装置、を提供することにある。

本発明による液晶表示装置は、マトリックス状に配列されている複数の画素と維持電極線とを含む。各画素は液晶キャパシタとストレージキャパシタとを含む。ストレージキャパシタは、同じ画素の液晶キャパシタに接続されている第１端子、及び維持電極線に接続されている第２端子を含む。維持電極線に対しては外部から維持電極電圧が印加される。維持電極電圧のレベルは第１レベルと第２レベルとの間で周期的に変化する。ここで、第１レベルは第２レベルより高い。維持電極線は外部からの電圧は、第１レベルから第２レベルに変わるときには所定の持続時間、第２レベルより所定の補償値だけさらに下がる。逆に、第２レベルから第１レベルに変わるときには上記の持続時間と等しい時間、維持電極電圧のレベルは第１レベルより上記の補償値だけさらに上がる。

上記第２レベルと上記第３レベルとの間の差である補償値は好ましくは、現在のフレームとその直前のフレームとの間での入力映像信号の差から決定される。好ましくは、補償値が、現在のフレームとその直前のフレームとの間での入力映像信号の平均値の差から決定される。好ましくは、入力映像信号の平均値が画素行ごとに算出される。好ましくは、現在のフレームとその直前のフレームとの間で入力映像信号の平均値の差が大きいほど、補償値が大きく設定される。

本発明による液晶表示装置は、維持電極電圧を目標値より高く、又は低く変化させる。それにより、各画素ではストレージキャパシタを通じ、液晶キャパシタに対して印加される電圧が目標値より高く上昇し、又は低く下降する。その結果、液晶キャパシタの実際の両端電圧が各フレーム内で十分に目標値に到達する。こうして、液晶の応答速度が向上する。一方、維持電極電圧を目標値より高く、又は低く維持する時間は、１水平周期、すなわち、各液晶キャパシタに対してデータ電圧が印加される時間より十分に短くできる。従って、液晶表示装置の消費電力を十分に低く維持したまま、液晶の応答速度を十分に向上できる。

以下、添付の図面を参照しながら本発明の好ましい実施形態について詳細に説明する。
図１に、本発明の一実施形態による液晶表示装置のブロック図を示す。図２には、その液晶表示装置に含まれる一つの画素の構造を模式的に示す。図１に示すように、その液晶表示装置は、液晶表示パネルアセンブリ300、ゲート駆動部400、データ駆動部500、維持電極駆動部700、階調電圧生成部800、及び信号制御部600を含む。

液晶表示パネルアセンブリ300は、図１に示されているように、複数の信号線G₁〜G_n、D₁〜D_m、S₁〜S_n、及び、マトリックス状に配列された複数の画素PXを含む。一方、図２に示されているように、液晶表示パネルアセンブリ300は、互いに対向する下部表示パネル100と上部表示パネル200、及び、それらの間に挟まれている液晶層3を含む。

信号線は、ゲート線G₁〜G_n、データ線D₁〜D_m、及び維持電極線S₁〜S_nを含む。各信号線は好ましくは下部表示パネル100に形成され、各画素PXに接続されている。ゲート線G₁〜G_nは、ゲート駆動部400から各画素PXにゲート信号（“走査信号”ともいう）を伝達する。データ線D₁〜D_mは、データ駆動部500から各画素PXにデータ電圧を伝達する。維持電極線S₁〜S_nは、維持電極駆動部700から各画素PXに所定の電圧（以下、維持電極電圧という）を伝達する。各ゲート線G₁〜G_nは画素マトリックスの間を行方向に延びている。各データ線D₁〜D_mは画素マトリックスの間を列方向に延びている。各維持電極線S₁〜S_nは画素マトリックスの間を、各ゲート線G₁〜G_nとほとんど平行に延びている。

図２に示されているように、各画素PXは、スイッチング素子Q、液晶キャパシタClc、及びストレージキャパシタCstを含む。スイッチング素子Qは好ましくは、下部表示パネル100に備えられている薄膜トランジスタである。例えば、i番目（i＝1、2、…、n）のゲート線G_iとj番目（j＝1、2、…、m）のデータ線D_jとに接続された画素PXでは、スイッチング素子Qの制御端子はi番目のゲート線G_iに接続され、入力端子はj番目のデータ線D_jに接続され、出力端子は、同じ画素の液晶キャパシタClcとストレージキャパシタCstとのそれぞれの一端に接続されている。スイッチング素子Qはゲート線G_iからゲート信号を受け、その電圧のレベルに応じてオンオフする。スイッチング素子Qがオン状態にあるとき、スイッチング素子Qを通して液晶キャパシタClcとストレージキャパシタCstとがデータ線D_jに接続され、そこからデータ電圧を受ける。液晶キャパシタClcは、下部表示パネル100の画素電極191と上部表示パネル200の共通電極270とを二つの端子として含み、それら二つの電極191、270の間に挟まれた液晶層3の部分を誘電体として含む。画素電極191は各画素に形成され、同じ画素のスイッチング素子Qの出力端子に接続されている。画素電極191はスイッチング素子Qを通してデータ線D_jからデータ電圧を受ける。共通電極270は上部表示パネル200の全面に形成され、外部から共通電圧Vcomを受ける。ここで、共通電圧Vcomは好ましくは直流電圧である。図２とは異なり、共通電極270が下部表示パネル100に備えられていても良い。その場合、二つの電極191、270の少なくともいずれかが線状又は棒状に形成されていても良い。液晶キャパシタClcには、データ電圧と共通電圧Vcomとの間の差が保持される。ストレージキャパシタCstは液晶キャパシタClcの容量を補う。ストレージキャパシタCstは好ましくは、維持電極線S₁〜S_nと画素電極191とが絶縁体を隔てて重なっている部分から成る。従って、ストレージキャパシタCstには、データ電圧と維持電極電圧との間の差が保持される。

液晶表示装置での色表示方式には、各画素PXが基本色のいずれか一つを固有に表示する空間分割方式と、各画素PXが時間によって基本色を交互に表示する時間分割方式とが知られている。基本色の空間的な分布、又は時間的な変化によって所望の色相が画面に再現される。基本色としては好ましくは、三原色（赤色、緑色、青色）が利用される。図２は空間分割方式の一例であり、各画素PXが、画素電極191と対向する上部表示パネル200の領域にカラーフィルタ230を備えている。カラーフィルタ230の色は基本色のいずれかであり、一般に画素ごとに異なる。図２とは異なり、カラーフィルタ230が下部表示パネル100の画素電極191の上又は下に形成されていても良い。
尚、液晶表示パネルアセンブリ300の外面には、少なくとも一つの偏光子が接着されている（図示せず）。

階調電圧生成部800は好ましくは、階調電圧の集合（又は基準階調電圧の集合）を二組生成する。各階調電圧は画素PXの目標の透過率に対応づけられている。二組の集合のうち、一組では各階調電圧が共通電圧Vcomに対して正であり、他の一組では負である。
ゲート駆動部400は各ゲート線G₁〜G_nに接続され、ゲート信号を各ゲート線G₁〜G_nに対して印加する。ゲート信号の電圧はゲートオン電圧Vonとゲートオフ電圧Voffとの間で切り換えられる。

データ駆動部500は各データ線D₁〜D_mに接続されている。データ駆動部500は信号制御部600から映像信号DATを入力し、その映像信号DATの示す各画素の目標の輝度に応じ、階調電圧生成部800から出力される二組の階調電圧の集合の中からいずれかの階調電圧を選択する。選択された階調電圧はデータ電圧として、目標の画素に接続されたデータ線D₁〜D_mに対して印加される。ここで、階調電圧生成部800が基準階調電圧のみを提供する場合、データ駆動部500はその基準階調電圧を分圧し、画素の輝度の各階調に対応する階調電圧を生成する。こうして生成された階調電圧の集合の中から、データ駆動部500はデータ電圧を選択する。

維持電極駆動部700は各維持電極線S₁〜S_nに接続されている。維持電極駆動部700は外部から駆動電圧Vstを受け、その駆動電圧Vstから維持電極電圧を生成し、各維持電極線S₁〜S_nに対して印加する。維持電極電圧のレベルは好ましくは、第１レベルと、それより低い第２レベルとの間で変動する。第１レベルは好ましくは5Vであり、第２レベルは0Vである。維持電極駆動部700は好ましくは、隣接する二つの維持電極線間で維持電極電圧のレベルを反転させる。つまり、いずれか一つの維持電極線に対して第１レベルの維持電極電圧が印加されるとき、隣接する別の一つの維持電極線に対しては第２レベルの維持電極電圧が印加される。維持電極駆動部700の詳細については後述する。

信号制御部600は、ゲート駆動部400、データ駆動部500、及び維持電極駆動部700のそれぞれに制御信号を供給し、各動作を制御する。信号制御部600はまず、外部のグラフィックコントローラ（図示せず）から入力映像信号R、G、Bと入力制御信号とを受信する。ここで、入力制御信号は好ましくは、垂直同期信号Vsync、水平同期信号Hsync、メインクロックMCLK、及びデータイネーブル信号DEを含む。信号制御部600は次に、入力映像信号R、G、Bを、例えばガンマ補正により、液晶表示パネルアセンブリ300の動作条件に合うように適切に処理し、映像信号DATに変換する。ここで、映像信号DATは好ましくはデジタル信号である。信号制御部600は更に、入力映像信号R、G、Bと入力制御信号とに基づき、ゲート制御信号CONT1、データ制御信号CONT2、及び維持電極制御信号CONT3を生成する。ゲート制御信号CONT1はゲート駆動部400に送信される。ゲート制御信号CONT1は好ましくは、ゲート駆動部400に対してゲート線へのゲート信号の印加開始を指示するための走査開始信号、及び、ゲート駆動部400によるゲートオン電圧Vonの出力周期を制御するためのクロック信号を含む。ゲート制御信号CONT1はその他に、ゲート駆動部400によるゲートオン電圧Vonの持続時間を限定するための出力イネーブル信号をさらに含んでも良い。データ制御信号CONT2は映像信号DATと共に、データ駆動部500に送信される。データ制御信号CONT2は好ましくは、各画素行に対する映像信号DATの伝送開始をデータ駆動部500に知らせるための水平同期開始信号、各データ線D₁〜D_mに対するデータ電圧の印加をデータ駆動部500に指示するためのロード信号、及びデータクロック信号を含む。データ制御信号CONT2はその他に、共通電圧Vcomに対するデータ電圧の極性の反転をデータ駆動部500に指示するための反転信号をさらに含んでも良い。維持電極制御信号CONT3は維持電極駆動部700に送信される。維持電極制御信号CONT3は好ましくは、維持電極駆動部700による維持電極電圧のレベルの切り換え時期を制御するための信号、及び、維持電極駆動部700による維持電極電圧の補償値を制御するための信号を含む。

各駆動部400、500、600、700、800の各々は好ましくは、少なくとも一つの集積回路チップに組み込まれ、液晶表示パネルアセンブリ300の上に直接実装される。その他に、それらのチップがフレキシブル印刷回路膜の上に実装され、ＴＣＰ（tape carrier package）によって液晶表示パネルアセンブリ300に実装されても良い。それらのチップが更に、別の印刷回路基板の上に実装されても良い。それらとは更に異なり、各駆動部400、500、600、700、800が、各信号線G₁〜G_n、D₁〜D_m、S₁〜S_n、及びスイッチング素子Qなどと共に、液晶表示パネルアセンブリ300に直に集積化されても良い。各駆動部400、500、600、700、800はそれぞれ、単一のチップに組み込まれても良い。その場合、それらのいずれか、又はそれらに含まれるいずれかの回路素子が、各チップに外付けされても良い。

この液晶表示装置では、以上の構成要素が以下のように動作する。
まず、信号制御部600が、外部のグラフィックコントローラから入力映像信号R、G、Bと入力制御信号とを受信する。信号制御部600はそのとき、入力映像信号R、G、Bから映像信号DATを生成し、入力映像信号R、G、Bと入力制御信号とに基づいてゲート制御信号CONT1、データ制御信号CONT2、及び維持電極制御信号CONT3を生成する。ゲート制御信号CONT1はゲート駆動部400に送信され、データ制御信号CONT2と映像信号DATとはデータ駆動部500に送信され、維持電極制御信号CONT3は維持電極駆動部700に送信される。

データ駆動部500はデータ制御信号CONT2に従い、映像信号DATを目標の画素行ごとに受信する。データ駆動部500はそのとき、受信された映像信号DATから各画素の輝度の階調を解読し、それに対応する階調電圧を、その画素に伝達されるべきデータ電圧として選択する。こうして、デジタル信号である映像信号DATが、アナログ信号であるデータ電圧に変換される。その後、データ駆動部500は各データ電圧を、目標の画素に接続されたデータ線D₁〜D_mに対して印加する。

ゲート駆動部400はゲート制御信号CONT1に従い、ゲートオン電圧Vonをゲート線G₁〜G_nの一つに対して印加する。そのとき、そのゲート線G₁〜G_nに接続された一行の画素PXでは各スイッチング素子Qが導通するので、そのスイッチング素子Qに接続されたデータ線D₁〜D_mに対して印加されたデータ電圧がそのスイッチング素子Qを通じ、同じ画素PXの液晶キャパシタClcとストレージキャパシタCstとに対して印加される。

維持電極駆動部700は維持電極制御信号CONT3に従い、駆動電圧Vstから維持電極電圧を生成し、ゲート駆動部400からゲートオン電圧Vonが印加されたゲート線と同じ画素行に接続された維持電極線S₁〜S_nの一つに対して印加する。ここで、その維持電極電圧のレベルの切り換え時期は好ましくは、その画素行に含まれる各キャパシタClc、Cstの充電完了時、つまり、上記のゲート線G₁〜G_nに対して印加されるゲート信号がゲートオン電圧Vonからゲートオフ電圧Voffに切り換えられる時点である。維持電極電圧のレベルの切り換えに伴い、その画素行では各ストレージキャパシタCstの両端電圧、すなわち、各画素電極191と維持電極線との間の電圧が変化する。その電圧変化に加え、それに伴うストレージキャパシタCstの静電容量自体の変化により、各画素では液晶キャパシタClcとストレージキャパシタCstとの間で電荷の再配置が生じる。その結果、画素電極191の電圧（以下、画素電極電圧という）がデータ電圧から変化する。その電圧変化の詳細については後述する。

各画素PXの液晶層3では液晶分子の配列が液晶キャパシタの両端電圧（以下、画素電圧という）の大きさに応じて変化するので、その液晶層3を通過する光の偏光方向が変化する。この偏光方向の変化が、液晶表示パネルアセンブリ300の外面に接着された偏光子によってその画素PXの透過率の変化として画面に現れる。

１水平周期（水平同期信号Hsync及びデータイネーブル信号DEのそれぞれの一周期に等しい）ごとに上記の処理が、各ゲート線G₁〜G_nと各維持電極線S₁〜S_nとに対して順番に繰り返される。それにより、全てのゲート線G₁〜G_nに対して順番にゲートオン電圧Vonが印加され、全ての画素PXに対してデータ電圧が印加される。こうして、１フレームの映像が画面に表示される。

一つのフレームが終了すれば、その次のフレームが開始される。ここで、好ましくは、共通電圧Vcomに対するデータ電圧の極性が直前のフレームでの極性とは反対になるように、データ駆動部500に対して印加される反転信号の状態が制御される（“フレーム反転”）。更に好ましくは、同じフレーム内でも反転信号の特性により、画素行ごとにデータ電圧の極性が同一に維持されたまま、同じデータ線を通じて伝達されるデータ電圧の極性が水平周期ごとに反転しても良い（行反転）。

図３に、本発明の一実施形態による液晶表示装置で利用される各駆動信号の波形図を示す。図３では、データ駆動部500が行反転駆動により、共通電圧Vcomに対するデータ電圧Vdataの極性を１水平周期ごとに反転させる。例えば、時刻T1では、データ駆動部500が共通電圧Vcomに対するデータ電圧Vdataの極性を正から負に反転させる。そのとき、ゲート駆動部400がi番目のゲート線G_iに対するゲート信号g_iのレベルをゲートオフ電圧Voffからゲートオン電圧Vonに切り換える。それにより、i番目のゲート線G_iに接続された画素行ではスイッチング素子Qが導通し、そのスイッチング素子Qを通したデータ電圧Vdataの印加により液晶キャパシタClcが充電される。その結果、画素電極電圧Vp_iが共通電圧Vcomを下回る。一方、維持電極駆動部700はそのとき、i番目の維持電極線S_iに対する維持電極電圧Vst_iのレベルを第１レベルVaに維持する。

時刻T1から約１水平周期1Hが経過した時刻T2では、ゲート駆動部400がi番目のゲート線G_iに対するゲート信号g_iのレベルをゲートオン電圧Vonからゲートオフ電圧Voffに切り換える。一方、維持電極駆動部700がi番目の維持電極線S_iに対する維持電極電圧Vst_iのレベルを第１レベルVaから第２レベルVbに切り換える。ここで、第２レベルVbは第１レベルVaより低い。維持電極電圧Vst_iのレベル変化に伴い、ストレージキャパシタCstの両端電圧と静電容量とが変化する。その結果、画素電極電圧Vp_iが更に第１変化量ΔVpiaだけ下がる。

時刻T2から一定の時間Δt（以下、補正時間という）が経過した時刻T3では、維持電極駆動部700がi番目の維持電極線S_iに対する維持電極電圧Vst_iのレベルを第２レベルVbから第３レベルVcに切り換える。ここで、補正時間Δtは１水平周期1Hより短い。第３レベルVcは第２レベルVbより高く、第１レベルVaより低い。以下、第２レベルVbと第３レベルVcとの間の差を補償値ΔVという。維持電極電圧Vst_iのレベル変化に伴い、ストレージキャパシタCstの両端電圧と静電容量とが再び変化する。その結果、画素電極電圧Vp_iが第２変化量ΔVpibだけ上がる。その後、i番目の画素行では、画素電極電圧Vp_iのレベルが次のフレームまでそのまま維持される。

図３では、データ駆動部500がフレーム反転駆動により、共通電圧Vcomに対するデータ電圧Vdataの極性を１フレームごとに反転させる。従って、時刻T1から１フレーム後の時刻T6では、データ駆動部500が共通電圧Vcomに対するデータ電圧Vdataの極性を負から正に反転させる。そのとき、ゲート駆動部400がi番目のゲート線G_iに対するゲート信号g_iのレベルを再び、ゲートオフ電圧Voffからゲートオン電圧Vonに切り換える。それにより、i番目のゲート線G_iに接続された画素行では、データ電圧Vdataの印加で液晶キャパシタClcが充電される。その結果、画素電極電圧Vp_iが共通電圧Vcomを超える。一方、維持電極駆動部700はそのとき、i番目の維持電極線S_iに対する維持電極電圧Vst_iのレベルを第３レベルVcに維持する。

時刻T6から約１水平周期1Hが経過した時刻T7では、ゲート駆動部400がi番目のゲート線G_iに対するゲート信号g_iのレベルをゲートオン電圧Vonからゲートオフ電圧Voffに切り換える。一方、維持電極駆動部700がi番目の維持電極線S_iに対する維持電極電圧Vst_iのレベルを第３レベルVcから第４レベルVdに切り換える。ここで、第４レベルVdは第３レベルVcより高く、第１レベルVaよりも更に高い。好ましくは、第４レベルVdと第１レベルVaとの間の差は、第２レベルVbと第３レベルVcとの間の差である補償値ΔVに等しい。維持電極電圧Vst_iのレベル変化に伴い、ストレージキャパシタCstの両端電圧と静電容量とが変化する。その結果、画素電極電圧Vp_iが更に第１変化量ΔVpiaだけ上がる。

時刻T7から補正時間Δtが経過した時刻T8では、維持電極駆動部700がi番目の維持電極線S_iに対する維持電極電圧Vst_iのレベルを第４レベルVdから再び、第１レベルVaに切り換える。維持電極電圧Vst_iのレベル変化に伴い、ストレージキャパシタCstの両端電圧と静電容量とが更に変化する。その結果、画素電極電圧Vp_iが第２変化量ΔVpibだけ再び下がる。その後、i番目の画素行では、画素電極電圧Vp_iのレベルが次のフレームまでそのまま維持される。

i＋1番目の画素行についても同様である。但し、維持電極駆動部700は以下に述べるように、i番目の維持電極線S_iに対する維持電極電圧Vst_iとi＋1番目の維持電極線S_i＋1に対する維持電極電圧Vst_i+1との間に、１フレームと１水平周期1Hとの和に等しい位相差を設定する。
まず、時刻T2では、データ駆動部500が共通電圧Vcomに対するデータ電圧Vdataの極性を負から正に反転させる。そのとき、ゲート駆動部400がi＋1番目のゲート線G_i＋1に対するゲート信号g_i＋1のレベルをゲートオフ電圧Voffからゲートオン電圧Vonに切り換える。それにより、i＋1番目のゲート線G_i＋1に接続された画素行では、データ電圧Vdataの印加で液晶キャパシタClcが充電される。その結果、画素電極電圧Vp_i+1が共通電圧Vcomを超える。一方、維持電極駆動部700はそのとき、i＋1番目の維持電極線S_i＋1に対する維持電極電圧Vst_i+1のレベルを第３レベルVcに維持する。

時刻T2から約１水平周期1Hが経過した時刻T4では、ゲート駆動部400がi＋1番目のゲート線G_i＋1に対するゲート信号g_i+1のレベルをゲートオン電圧Vonからゲートオフ電圧Voffに切り換える。一方、維持電極駆動部700がi＋1番目の維持電極線S_i＋1に対する維持電極電圧Vst_i+1のレベルを第３レベルVcから第４レベルVdに切り換える。前述のとおり、第４レベルVdは第３レベルVdより高い。維持電極電圧Vst_i+1のレベル変化に伴い、ストレージキャパシタCstの両端電圧と静電容量とが変化する。その結果、画素電極電圧Vp_i+1が更に第１変化量ΔVpiaだけ上がる。

時刻T4から補正時間Δtが経過した時刻T5では、維持電極駆動部700がi＋1番目の維持電極線S_i＋1に対する維持電極電圧Vst_i+1のレベルを第４レベルVdから第１レベルVaに切り換える。維持電極電圧Vst_i+1のレベル変化に伴い、ストレージキャパシタCstの両端電圧と静電容量とが更に変化する。その結果、画素電極電圧Vp_i+1が第２変化量ΔVpibだけ再び下がる。その後、i＋1番目の画素行では、画素電極電圧Vp_i+1のレベルが次のフレームまでそのまま維持される。

時刻T2から１フレーム後の時刻T7では、データ駆動部500がフレーム反転駆動により、共通電圧Vcomに対するデータ電圧Vdataの極性を正から負に反転させる。そのとき、ゲート駆動部400がi＋1番目のゲート線G_i＋1に対するゲート信号g_i＋1のレベルを再び、ゲートオフ電圧Voffからゲートオン電圧Vonに切り換える。それにより、i＋1番目のゲート線G_i＋1に接続された画素行では、データ電圧Vdataの印加で液晶キャパシタClcが充電される。その結果、画素電極電圧Vp_i+1が共通電圧Vcomを下回る。一方、維持電極駆動部700はそのとき、i＋1番目の維持電極線S_i＋1に対する維持電極電圧Vst_i+1のレベルを第１レベルVaに維持する。

時刻T7から約１水平周期1Hが経過した時刻T9では、ゲート駆動部400がi＋1番目のゲート線G_i＋1に対するゲート信号g_i＋1のレベルをゲートオン電圧Vonからゲートオフ電圧Voffに切り換える。一方、維持電極駆動部700がi＋1番目の維持電極線S_i＋1に対する維持電極電圧Vst_i+1のレベルを第１レベルVaから第２レベルVbに切り換える。維持電極電圧Vst_i+1のレベル変化に伴い、ストレージキャパシタCstの両端電圧と静電容量とが変化する。その結果、画素電極電圧Vp_i+1が更に第１変化量ΔVpiaだけ下がる。

時刻T9から補正時間Δtが経過した時刻T10では、維持電極駆動部700がi＋1番目の維持電極線S_i＋1に対する維持電極電圧Vst_i+1のレベルを第２レベルVbから再び第３レベルVcに切り換える。維持電極電圧Vst_i+1のレベル変化に伴い、ストレージキャパシタCstの両端電圧と静電容量とが更に変化する。その結果、画素電極電圧Vp_i+1が第２変化量ΔVpibだけ再び上がる。その後、i＋1番目の画素行では、画素電極電圧Vp_i+1のレベルが次のフレームまでそのまま維持される。

以下、維持電極電圧の変化に伴う画素電極電圧の変化の詳細について説明する。
あるゲート線でゲート信号のレベルがゲートオン電圧Vonに維持される約１水平周期1Hの間、そのゲート線に接続された画素行では、データ線から導通状態のスイッチング素子Qを通して画素電極191に対し、データ電圧Vdataが印加される。続いて、ゲート信号のレベルがゲートオン電圧Vonからゲートオフ電圧Voffに切り換わると、各画素ではスイッチング素子Qの遮断により画素電極191がフローティング状態になる。そのとき、維持電極駆動部700が維持電極電圧VstをあるレベルV_Hから別のレベルV_Lに切り換えれば、各画素では液晶キャパシタClcとストレージキャパシタCstとの間で電荷の再配置が生じる。その再配置の完了によって液晶キャパシタClcが安定化すると、画素電極電圧Vpが下記の式(1)に示されているように、データ電圧Vdataから変化量Δだけ変化する：

Vp＝Vdata±Δ＝Vdata±C_st／(C_st＋C_lc)×(V_H−V_L)。 （1）

ここで、変数C_lcは液晶キャパシタClcの静電容量を示し、変数C_stはストレージキャパシタCstの静電容量を示す。各レベルV_H、V_Lはそれぞれ、維持電極電圧Vstの取り得る４つのレベルVa、Vb、Vc、Vdのいずれかである。

式(1)に示されているとおり、画素電極電圧Vpの変化量Δは、各キャパシタClc、Cstの静電容量C_lc、C_stと維持電極電圧Vstの変化量によって決まる。例えば、データ電圧Vdataの変動可能範囲が約0V〜5Vであり、液晶キャパシタClcの静電容量C_lcとストレージキャパシタCstの静電容量C_stとが同一に設計され、かつ、維持電極電圧Vstの変化量V_H−V_L＝5Vである場合、式(1)により、画素電極電圧Vp＝Vdata±2.5Vとなる。すなわち、維持電極電圧Vstの変化に伴い、画素電極電圧Vpはデータ電圧Vdataより約2.5Vほど増減される。その増減の極性は、共通電圧Vcomに対するデータ電圧Vdataの極性に等しい。つまり、共通電圧Vcomに対するデータ電圧Vdataの極性が正であれば画素電極電圧Vpはデータ電圧Vdataより2.5V増加し、負であれば2.5V減少する。このような画素電極電圧Vpの変化によって液晶キャパシタClcの両端電圧、すなわち画素電圧の変動可能範囲が拡大される。例えば、共通電圧Vcomが約2.5Vであり、かつデータ電圧Vdataの変動可能範囲が約0V〜5Vである場合、維持電極電圧Vstが一定に維持されていれば、画素電圧の変動可能範囲は約−2.5V〜＋2.5Vである。一方、維持電極電圧VstのレベルがV_H−V_L間で切り換えられれば、画素電圧の変動可能範囲は約−5V〜＋5Vに拡大される。維持電極電圧Vstの変化V_H−V_Lに伴う画素電極電圧Vpの変化量Δが大きいほど、画素電圧の変動可能範囲が広く、特にその上限が大きい。従って、液晶の応答が大きく加速される。

ここで、共通電圧Vcomは一定のレベルに固定されている。従って、共通電圧Vcomを低い電圧と高い電圧との間で変動させる場合より消費電力が低減する。例えば共通電圧を約0Vと5Vとの間で変動させる場合、データ線と共通電極との間に寄生するキャパシタに対して最大約±5Vの電圧が印加される。それに対し、共通電圧を約2.5Vに固定する場合、データ線と共通電極との間の寄生キャパシタに対して印加される電圧は最大約±2.5Vに留まる。その結果、データ線と共通電極との間の寄生キャパシタで消費される無効電力が低減するので、液晶表示装置の消費電力が削減される。

同じ画素の液晶キャパシタClcとストレージキャパシタCstとの間で電荷の再配置が完了し、液晶キャパシタClcが安定化した状態では、画素電極電圧Vpが上記の式(1)で表される。しかし、実際には液晶の応答は遅いので、維持電極電圧Vstのレベルが切り換えられてから液晶分子の配向状態が安定化するまでにはある程度の時間が必要である。その期間では、液晶分子の配向状態の変化に応じて液晶キャパシタClcの静電容量C_lcが変化する。従って、維持電極電圧Vstのレベルが切り換えられた時点での画素電極電圧Vpは、式(1)で与えられる画素電極電圧Vp、すなわち、液晶分子の配向状態が実際に安定化した時点での画素電極電圧Vpとは以下のように異なる。

ここで、以下の説明を具体的に行うために、まず、次の条件を想定する。
・階調の最高値（ノーマリーブラックの場合はホワイト階調）に対応するデータ電圧が液晶キャパシタClcに対して印加され、その後、液晶分子の配向状態が安定化したとき、液晶キャパシタClcの静電容量がC_lcであったとする。一方、階調の最低値（ノーマリーブラックの場合はブラック階調）に対応するデータ電圧が液晶キャパシタClcに対して印加され、その後、液晶分子の配向状態が安定化したとき、液晶キャパシタClcの静電容量がCminであったとする。その場合、階調の最高値に対応する静電容量C_lcが最低値に対応する静電容量Cminより約3倍大きい。
・維持電極電圧Vstのレベルの変化量V_H−V_Lを5Vに設定する：V_H−V_L＝5V。
・各画素ではストレージキャパシタCstの静電容量C_stが、階調の最高値に対応する液晶キャパシタClcの静電容量C_lcに等しく設定されている：C_st＝C_lc＝3×Cmin。

次に、以上の条件下で、ある画素の液晶キャパシタClcに対するデータ電圧Vdataを最大限に切り換える場合、すなわち、階調の最低値に対応するレベルから最高値に対応するレベルに切り換える場合を想定する。
階調の最高値に対応するデータ電圧Vdataが液晶キャパシタClcに対して印加された後、液晶分子の配向状態が安定化すれば、画素電極電圧Vpが式(1)を満たす。特に、V_H−V_L＝5Vであり、C_st＝C_lcであるので、画素電極電圧Vpのデータ電圧Vdataからの変化量Δが2.5Vである。

一方、階調の最高値に対応するデータ電圧Vdataが液晶キャパシタClcに対して印加された後、維持電極電圧Vstのレベルが切り換えられた直後では、液晶分子の配向状態が直前のフレームでの安定状態を維持している。特に、液晶キャパシタClcの静電容量が階調の最低値に対応する値Cmin、すなわち、同じ画素のストレージキャパシタCstの静電容量C_stの1／3倍に等しい：Cmin＝C_st／3。従って、画素電極電圧Vpは下記の式(2)で与えられる：

Vp＝Vdata±C_st／(C_st＋Cmin)×(V_H−V_L)
＝Vdata±C_st／(C_st＋C_st／3)×(V_H−V_L)
＝Vdata±(3／4)×(V_H−V_L)。 （2）

維持電極電圧Vstの変化V_H−V_L＝5Vである場合、式(2)より、画素電極電圧Vpのデータ電圧Vdataからの変化量Δは3.75Vである。このように、維持電極電圧Vstのレベルが切り換えられた直後では、液晶分子の配向状態が安定化した後より、画素電極電圧Vpのデータ電圧Vdataからの変化量Δが大きい。従って、維持電極電圧Vstのレベルが切り換えられた直後では、液晶キャパシタClcに対して更に大きな電圧が印加されるので、液晶の応答が更に加速される。

従来技術においては、図５に実線で示されているように、複数の連続するフレームで、画素電極電圧の同じ目標値Vtに相当するデータ電圧が同じ画素電極に対して繰り返し印加されても、データ電圧の印加が完了するごとにその画素電極の電圧Vpが目標値Vtから降下する。その結果、図５に破線で示されているように、一つのフレーム内ではその画素の透過率Rcが目標値までは到達できず、複数の連続するフレームを経て漸く目標値に到達する。
それに対し、本発明の上記の実施形態においては、図４に実線で示されているように、フレームの初期に画素電極電圧Vpが目標値Vtより十分に高く上昇する。その結果、図４に破線で示されているように、そのフレーム内でその画素の透過率Rcが速やかに目標値に到達する。このように、本発明の上記の実施形態は従来技術より、液晶の応答速度が高い。

本発明の上記の実施形態による液晶表示装置では更に、図３に示されているように、維持電極電圧Vstのレベルを第１レベルVaから第３レベルVcに切り換える場合はその前に、維持電極電圧Vstのレベルを一旦、補正時間Δtだけ、第３レベルVcより低い第２レベルVbに維持する。逆に、維持電極電圧Vstのレベルを第３レベルVcから第１レベルVaに切り換える場合はその前に、維持電極電圧Vstのレベルを一旦、補正時間Δtだけ、第１レベルVaより高い第４レベルVdに維持する。ここで、補正時間Δtは液晶の応答時間より十分に短いので、液晶キャパシタClcの静電容量は直前のフレームでの値を維持する。従って、１フレームに比べてごくわずかな補正時間Δt、維持電極電圧Vstのレベルを第２レベルVb又は第４レベルVdに維持するだけでも、すなわち、１フレームに比べて瞬間的に維持電極電圧Vstの変化量を補償値ΔVだけ大きくするだけでも、画素電極電圧Vpの変化量ΔVpiaを十分に増大できる。こうして、維持電極電圧Vstのレベルを十分に高く（又は低く）維持すべき時間が短縮されるので、消費電力が低く維持されたまま、液晶の応答速度が十分に向上する。好ましくは、図３に示されているように、第２レベルVb又は第４レベルVdの維持電極電圧Vstの持続時間、すなわち補正時間Δtはゲートオン電圧Vonの持続時間、すなわち１水平周期1Hより短い。

図６に、本発明の他の実施形態による液晶表示装置のブロック図を示す。図６に示されている液晶表示装置では図１に示されている構成要素に加え、信号制御部600が更に、制御信号補正部601を含む。尚、図６では、図１に示されている構成要素と同様な構成要素に対して同じ符号を付す。更に、それら同様な構成要素の詳細については、図１に関する上記の説明を援用する。

図７に、制御信号補正部601のブロック図を示す。制御信号補正部601は、第１演算器611、バッファー部612、及び第２演算器613を含む。第１演算器611は、外部から入力映像信号をフレーム単位で入力する。第１演算器611は更に、一フレームの入力映像信号g_nの示す画素の階調値を所定の画素範囲（好ましくは画素行）ごとに平均し、そのフレームの入力映像信号g_nの平均値Ag_nとして算出する。第１演算器611は続いて、それらの平均値Ag_nをバッファー部612及び第２演算器613に出力する。バッファー部612は、第１演算器611から出力された各フレームの入力映像信号g_nの平均値Ag_nを一フレームの間保持し、そのフレームの次のフレームで、直前のフレームの入力映像信号の平均値Ag_n-1として第２演算器613に出力する。第２演算器613は、第１演算器611からは現在のフレームの入力映像信号の平均値Ag_nを入力し、バッファー部612からは直前のフレームの入力映像信号の平均値Ag_n-1を入力する。第２演算器613は更に、それら二種類の平均値Ag_n、Ag_n-1を比較し、それらの間の差に基づいて出力値g_n’を生成する。ここで、第２演算器613は好ましくは、二種類の平均値Ag_n、Ag_n-1の間の差と出力値g_n’との間の関係をルックアップテーブルの形で予め記憶している。第２演算器613の出力値g_n’は維持電極制御信号CONT3の一部として維持電極駆動部700に出力される。維持電極駆動部700は第２演算器613の出力値g_n’に基づき、維持電極電圧Vstの補償値ΔVをフレームごとに変化させる。

あるフレームから次のフレームに切り換わるとき、それらのフレーム間で同じ画素に対する入力映像信号の示す階調値の差が大きいほど、その画素に含まれる液晶分子の配向状態を大きく変化させねばならない。従って、液晶の応答速度を十分に高くし、液晶分子の配向状態の変化を一フレーム内で更に確実に完了させるには、連続する二つのフレーム間での階調値の変化に応じて維持電極電圧Vstの補償値ΔVをフレームごとに最適化することが好ましい。そのような最適化は更に、維持電極電圧Vstの補償値ΔVを一定にする場合より、消費電力を更に削減できる。それ故、そのような最適化が実現されるように、連続する二つのフレーム間での入力映像信号の平均値Ag_n、Ag_n-1の差と第２演算器613の出力値g_n’との間の関係が決定される。その関係は好ましくは実験結果によって決定され、第２演算器613によってルックアップテーブルの形で記憶される。

図８に、図６、７に示されている液晶表示装置によって利用される駆動信号の波形図を示す。図８に示されている例では、（n−1）番目のフレーム(n−1)fからn番目のフレームnfにかけては入力映像信号の示す画素の階調の平均値が同一であるので、データ電圧Vdataが実質的に同一である。一方、n番目のフレームnfから（n＋1）番目のフレーム(n＋1)fにかけては入力映像信号の示す画素の階調の平均値が上昇するので、データ電圧Vdataの絶対値が上昇する。そのような階調の平均値のフレームごとの変化が、制御信号補正部601から維持電極駆動部700に、第２演算器613の出力値g_n’の変化として伝達される。維持電極駆動部700は第２演算器613の出力値g_n’の変化に基づき、n番目のフレームnfにおける維持電極電圧Vstの補償値ΔVaより、（n＋1）番目のフレーム(n＋1)fにおける維持電極電圧Vstの補償値ΔVbを大きくする。それにより、n番目のフレームnfにおける画素電極電圧Vpの変化量ΔVpiaより、（n＋1）番目のフレーム(n＋1)fにおける画素電極電圧Vpの変化量ΔVpia’が大きくなる。こうして、連続する二つのフレーム間で入力映像信号の示す画素の階調の平均値が大きく変化する場合でも、液晶の応答速度を十分に高く維持できるので、各画素の輝度が目標値まで更に速やかに到達できる。

図９に、図２に示されている下部表示パネル100の平面構造の一例を示す。図１０Ａは、図９に示されている折線Xa−Xaに沿った下部表示パネル100の断面図であり、図１０Ｂは、図９に示されている折線Xb−Xbに沿った下部表示パネル100の断面図である。
図１０Ａ及び図１０Ｂに示されているように、下部表示パネルは絶縁基板110を含む。絶縁基板110は好ましくは、透明なガラス又はプラスチックなどで作られている。絶縁基板110の上にはゲート線121及び維持電極線131が複数形成されている。

図９ではゲート線121が横方向に延びている。各ゲート線121は、各画素に向かって突出したゲート電極124と、面積の広い端部129とを含む。端部129は他の層又は外部のゲート駆動部400（図１、６参照）に接続される。ここで、ゲート駆動部400は好ましくは１以上のチップに組み込まれている。そのチップは、絶縁基板110の上に接着されたフレキシブル印刷回路膜（図示せず）の上に実装されても、絶縁基板110の上に直接実装されても良い。その他に、ゲート駆動部400自体が絶縁基板110に集積化されてもよい。その場合、ゲート線121が直接、ゲート駆動部400に接続されても良い。

図９では、各維持電極線131が各画素行の下端付近で、ゲート線121に沿って横方向に延びている。各維持電極線131の幅は画素ごとに、近くのゲート線121に向かって拡張され、各画素で拡張部137を形成している。各維持電極線131は好ましくは、端部で他の層又は外部の維持電極駆動部700（図１、６参照）に接続される。その場合、各維持電極線131の端部がゲート線121の端部129と同様に面積が広くても良い。尚、維持電極線131の形状及び配置はその他にも、多様に変更できる。維持電極駆動部700はゲート駆動部400と同様に、好ましくは１以上のチップに組み込まれている。そのチップは、絶縁基板110の上に接着されたフレキシブル印刷回路膜（図示せず）の上に実装されても、絶縁基板110の上に直接実装されても良い。その他に、維持電極駆動部700自体が絶縁基板110に集積化されても良い。その場合、維持電極線131が直接、維持電極駆動部700に接続されても良い。

ゲート線121と維持電極線131とは好ましくは、アルミニウム（Al）やアルミニウム合金などのアルミニウム系金属、銀（Ag）や銀合金などの銀系金属、銅（Cu）や銅合金などの銅系金属、モリブデン（Mo）やモリブデン合金などのモリブデン系金属、クロム（Cr）、タンタル（Ta）、又はチタニウム（Ti）から成る。ゲート線121と維持電極線131とは、物理的性質の異なる二つの導電膜を含む多重膜構造であっても良い。その一方の導電膜は好ましくは比抵抗の低い金属、更に好ましくは、アルミニウム系金属、銀系金属、又は銅系金属から成り、信号遅延や電圧降下を防ぐ。他方の導電膜は好ましくは、ＩＴＯ（indium tin oxide）又はＩＺＯ（indium zinc oxide）との物理的、化学的、及び電気的接触特性に優れた物質、更に好ましくは、モリブデン系金属、クロム、タンタル、又はチタニウムから成る。そのような導電膜の好ましい組み合わせとしては例えば、クロム下部膜とアルミニウム（合金）上部膜との組み合わせ、及び、アルミニウム（合金）下部膜とモリブデン（合金）上部膜との組み合わせがある。尚、ゲート線121及び維持電極線131はその他にも多様な金属又は導電体で作られても良い。図１０Ａ及び図１０Ｂに示されているように、ゲート線121及び維持電極線131の各側面は好ましくは、絶縁基板110の表面に対して傾斜している。その傾斜角は好ましくは、約30゜〜約80゜である。

図１０Ａ及び図１０Ｂに示されているように、絶縁基板110、ゲート線121、及び維持電極線131は、好ましくは窒化ケイ素（SiNx）又は酸化ケイ素（SiOx）から成るゲート絶縁膜140で覆われている。
図１０Ａに示されているように、ゲート絶縁膜140の上には、好ましくは水素化非晶質シリコン（a−Si：H）又は多結晶シリコンから成る線状半導体151が複数形成されている。図９では各線状半導体151が縦方向に延び、ゲート線121及び維持電極線131と交差している。各線状半導体151はゲート線121との交差点ごとに突出部154を含む。突出部154はその交差点からゲート線121に沿って横方向に突き出てゲート電極124に重なっている。各線状半導体151の幅はゲート線121及び維持電極線131との交差点付近で広くなり、その交差点全体を覆っている。線状半導体151の側面は好ましくは絶縁基板110の表面に対して傾斜している。更に好ましくは、その傾斜角は30゜〜80゜程度である。

図１０Ａに示されているように、各線状半導体151の上には、線状オーミックコンタクト部材161及び島型オーミックコンタクト部材165が複数形成されている。オーミックコンタクト部材161、165は好ましくは、リンなどのｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコン、又はシリサイドで作られている。線状オーミックコンタクト部材161は線状半導体151の上に形成され、そのほぼ全長にわたって延びている。線状オーミックコンタクト部材161は各画素に突出部163を含む。各突出部163は線状半導体151の各突出部154の上に配置されている。島型オーミックコンタクト部材165は各画素に一つずつ形成され、同じ画素に含まれる線状半導体151の突出部154の上で、線状オーミックコンタクト部材161の突出部163と所定の距離を隔てて対向している。オーミックコンタクト部材161、165の各側面は好ましくは、絶縁基板110の表面に対して傾斜している。更に好ましくは、その傾斜角は30゜〜80゜程度である。

図１０Ａ及び図１０Ｂに示されているように、オーミックコンタクト部材161、165、及びゲート絶縁膜140の上には、データ線171とドレイン電極175とが複数形成されている。各データ線171は各線状半導体151の上に形成され、その全長にわたって延び、更にその外側まで延びている。図９では、各データ線171は縦方向に延び、各ゲート線121及び各維持電極線131と交差している。各データ線171はゲート線121との交差点ごとにソース電極173を含む。ソース電極173はその交差点からゲート電極124の上に延びている。ソース電極173の平面形状は好ましくは、図９に示されているような鉤形である。各データ線171の端部179は面積が広く、他の層又は外部のデータ駆動部500（図１、６参照）に接続されている。データ駆動部500は好ましくは１以上のチップに組み込まれている。そのチップは、絶縁基板110の上に接着されたフレキシブル印刷回路膜（図示せず）の上に実装されても、絶縁基板110の上に直接実装されても良い。その他に、データ駆動部500自体が絶縁基板110に集積化されても良い。その場合、データ線171が直接、データ駆動部500に接続されても良い。ドレイン電極175は各画素に一つずつ形成され、データ線171から分離されている。各ドレイン電極175は、面積の広い一端部と棒状の他端部とを含む。面積の広い一端部はその全体が、各画素に含まれる維持電極線131の拡張部137に重なっている。棒状の他端部はゲート電極124の上に延び、その先端が、鉤形に曲がったソース電極173によって囲まれている。

各画素では、ゲート電極124、ソース電極173、ドレイン電極175、及び線状半導体151の突出部154が一つの薄膜トランジスタを構成している。その薄膜トランジスタのチャネルは、図９ではソース電極173とドレイン電極175との間に見えている線状半導体151の突出部154の領域に形成される。この薄膜トランジスタが、図２に示されているスイッチング素子Qとして利用される。

データ線171及びドレイン電極175は好ましくは、モリブデン、クロム、タンタル、又はチタニウムなどの耐熱性金属、又はそれらの合金から成る。データ線171及びドレイン電極175が、耐熱性金属膜と低抵抗導電膜とを含む多重膜構造であっても良い。多重膜構造の例としては、クロム又はモリブデン（合金）下部膜とアルミニウム（合金）上部膜との二重膜、及び、モリブデン（合金）下部膜とアルミニウム（合金）中間膜とモリブデン（合金）上部膜との三重膜がある。尚、データ線171及びドレイン電極175はその他にも多様な金属又は導電体で作られても良い。図１０Ａ及び図１０Ｂに示されているように、データ線171及びドレイン電極175の各側面は好ましくは、絶縁基板110の表面に対して30゜〜80゜程度の角度で傾斜している。

線状オーミックコンタクト部材161は、その下地にある線状半導体151とその上を覆うデータ線171との間で接触抵抗を低くする。島型オーミックコンタクト部材165は、その下地にある線状半導体151の突出部154とその上を覆うドレイン電極175との間で接触抵抗を低くする。
図９に示されているように、各線状半導体151の大部分は、その上を延びているデータ線171より幅が狭い。しかし、前述のとおり、ゲート線121との各交差点付近では線状半導体151はデータ線171より幅が広い。それにより、ゲート線121との各交差点付近ではデータ線171の表面のプロファイルが滑らかになるので、ゲート線121とデータ線171との間での漏れ電流が抑制される。その結果、過剰な漏れ電流に起因するデータ線171の断線が防止される。

線状半導体151には、ソース電極173とドレイン電極175との間の領域をはじめ、データ線171及びドレイン電極175のいずれによっても覆われずに露出した部分がある。図１０Ａ及び図１０Ｂに示されているように、ゲート絶縁膜140、データ線171、ドレイン電極175、及び線状半導体151の露出部分は保護膜180で覆われている。保護膜180は好ましくは無機絶縁物又は有機絶縁物から成り、更に好ましくは、その表面が平坦である。無機絶縁物の例としては窒化ケイ素と酸化ケイ素とがある。有機絶縁物は好ましくは感光性を示し、その比誘電率が約4.0以下である。保護膜180は更に、下部無機膜と上部有機膜との二重膜構造であっても良い。それにより、保護膜180は、有機膜の優れた絶縁特性を生かしながら、線状半導体151の露出部分の損傷を防ぐことができる。
図９、図１０Ａ、及び図１０Ｂに示されているように、保護膜180には、データ線171の端部179が露出するコンタクトホール182と、ドレイン電極175が露出するコンタクトホール185とが形成されている。更に、保護膜180とゲート絶縁膜140とには、ゲート線121の端部129が露出するコンタクトホール181が形成されている。

図９、１０Ａに示されているように、各画素では保護膜180の上に画素電極191が一つずつ形成されている。一方、図９、１０Ｂに示されているように、各ゲート線121の端部129では保護膜180の上にコンタクト補助部材81が形成され、データ線171の端部179では保護膜180の上に別のコンタクト補助部材82が形成されている。画素電極191とコンタクト補助部材81、82とは好ましくは、透過型の液晶表示装置では、ＩＴＯ又はＩＺＯなどの透明な導電物質から成り、反射型の液晶表示装置では、アルミニウム、銀、クロム、又はそれらの合金などの反射率の高い金属から成る。

図９に示されているように、各画素電極191は一つの画素のほぼ全体を覆っている。各画素電極191はコンタクトホール185を通じて同じ画素のドレイン電極175に接続されている。各画素電極191は更に、図２に示されているように、液晶層3を隔てて上部表示パネル200の共通電極270に対向している。上記の薄膜トランジスタ（図２ではスイッチング素子Q）がターンオンすると、画素電極191はドレイン電極175を通してデータ線171からデータ電圧を受ける。一方、共通電極270は外部から共通電圧を受ける。従って、画素電極191と共通電極270と間では液晶層3に電場が生成される。それによって、その液晶層3では液晶分子の配向方向がその電場の向きと強さとで決定される。このように決定された液晶分子の配向方向に応じ、その液晶層3を通過する光の偏光方向が変わる。

画素電極191、共通電極270、及びそれらの間に挟まれた液晶層3の部分は、図２に示されている液晶キャパシタClcと等価である。特に、薄膜トランジスタQがターンオフした後も、画素電極191と共通電極270との間の電圧は、画素電極191に対して印加されたデータ電圧と共通電圧との間の差の付近に維持される。
一方、画素電極191及びドレイン電極175と維持電極線131との間に寄生するキャパシタが、図２に示されているストレージキャパシタCstとして機能する。ストレージキャパシタCstの静電容量が液晶キャパシタClcの静電容量を補うので、画素電極191と共通電極270との間の電圧が更に安定に維持される。図９に示されている平面構造では、画素電極191及びドレイン電極175と重なる維持電極線131の部分に拡張部137が設けられ、重なり部分の面積を増加させている。それにより、ストレージキャパシタCstの静電容量が十分に大きく設計されている。

図９及び図１０Ｂに示されているように、コンタクト補助部材81はコンタクトホール181を通じてゲート線121の端部129に接続され、コンタクト補助部材82はコンタクトホール182を通じてデータ線171の端部179に接続されている。コンタクト補助部材81はゲート線121の端部129と外部のゲート駆動部400との間の接着を補完し、かつその接着部を保護する。コンタクト補助部材82はデータ線171の端部179と外部のデータ駆動部500との間の接着を補完し、かつその接着部を保護する。

図１１に、下部表示パネル100の平面構造の他の例を示す。図１２Ａは、図１１に示されている折線XIIa−XIIaに沿った下部表示パネル100の断面図である。図１２Ｂは、図１１に示されている折線XIIb−XIIbに沿った下部表示パネル100の断面図である。図１１〜１２Ｂでは、図９〜図１０Ｂに示されている構成要素と同様な構成要素に対しては同じ符号を付す。更に、それら同様な構成要素の詳細については、図９〜図１０Ｂについての説明を援用する。

図１１〜図１２Ｂに示されている下部表示パネルでは、図９〜図１０Ｂに示されているものと次の点で異なる。まず、線状半導体151と線状オーミックコンタクト部材161とが、各画素に設けられたそれぞれの突出部154、163を除き、データ線171の全体と実質的に同一の平面形状である。特に、線状半導体151と線状オーミックコンタクト部材161とが更に延長され、図１２Ｂに示されているように、データ線171の端部179の下地に含まれている。次に、各画素では、線状半導体151の突出部154と島型オーミックコンタクト部材165とがドレイン電極175の全体と実質的に同一の平面形状である。特に、線状半導体151の突出部154と島型オーミックコンタクト部材165とが、図１２Ａに示されているように、維持電極線131の拡張部137の上に重なっているドレイン電極175の一端部の下地全体に拡がっている。

以上、本発明の好ましい実施形態について詳細に説明した。しかし、本発明の技術的範囲は上記の実施形態には限定されない。添付の特許請求の範囲で定義されている本発明の基本概念を利用した当業者の種々の変形及び改良形態も、本発明の技術的範囲に属すると解されるべきである。

本発明の一実施形態による液晶表示装置のブロック図 図１に示されている液晶表示装置に含まれる一つの画素の構造の模式図 図１に示されている液晶表示装置で利用される各駆動信号の波形図 図１に示されている液晶表示装置での画素電極電圧の時間的変化とその画素の透過率の時間的変化との間の関係を示すグラフ 従来の液晶表示装置での画素電極電圧の時間的変化とその画素の透過率の時間的変化との間の関係を示すグラフ 本発明の他の実施形態による液晶表示装置のブロック図 図６に示されている制御信号補正部のブロック図 図６に示されている液晶表示装置で利用される各駆動信号の波形図 本発明の一実施形態による下部表示パネルの拡大平面図 図９に示されている折線Xa−Xaに沿った断面図 図９に示されている折線Xb−Xbに沿った断面図 本発明の他の実施形態による下部表示パネルの拡大平面図 図１１に示されている折線XIIa−XIIaに沿った断面図 図１１に示されている折線XIIb−XIIbに沿った断面図

符号の説明

3 液晶層
81、82 コンタクト補助部材
100 下部表示パネル
110 絶縁基板
121 ゲート線
124 ゲート電極
131 維持電極線
137 維持電極線の拡張部
140 ゲート絶縁膜
151 線状半導体
154 線状半導体の突出部
161 線状オーミックコンタクト部材
163 線状オーミックコンタクト部材の突出部
165 島型オーミックコンタクト部材
171 データ線
173 ソース電極
175 ドレイン電極
180 保護膜
181、182、185 コンタクトホール
191 画素電極
200 上部表示パネル
230 カラーフィルタ
270 共通電極
300 液晶表示パネルアセンブリ
400 ゲート駆動部
500 データ駆動部
600 信号制御部
601 制御信号補正部
611 第１演算部
612 バッファー部
613 第２演算部
700 維持電極駆動部
800 階調電圧生成部

Claims (19)

1. マトリックス状に配列されている複数の画素と維持電極線とを含む液晶表示装置であり、
   前記画素のそれぞれが、
   液晶キャパシタ、及び、
   前記液晶キャパシタに接続されている第１端子と、前記維持電極線に接続されている第２端子とを含むストレージキャパシタ、
   を有し、
   外部から前記維持電極線に対して印加される維持電極電圧のレベルが、第１レベルと、前記第１レベルより低い第２レベルとの間でフレームごとに変化し、
   第１フレームにおいて、前記維持電極電圧のレベルは、前記液晶キャパシタの充電が終わった後、前記第１レベルから前記第２レベルより低い第３レベルに変わった後、所定の持続時間が経過した後、前記第３レベルから前記第２レベルに上昇して前記第１フレームの残り時間の間に維持され、
   前記第１フレームの次の第２フレームにおいて、前記維持電極電圧のレベルは、前記液晶キャパシタの充電が終わった後、前記第２レベルから前記第１レベルより高い第４レベルに変わった後、前記持続時間が経過した後、前記第４レベルから前記第１レベルに下降して前記第２フレームの残り時間の間に維持される、
   液晶表示装置。
2. 前記持続時間が１水平周期以下である、請求項１に記載の液晶表示装置。
3. 隣接した二本の維持電極線の間では維持電極電圧のレベルが異なる、請求項１に記載の液晶表示装置。
4. 行反転駆動を行う、請求項１に記載の液晶表示装置。
5. フレーム反転駆動を行う、請求項１に記載の液晶表示装置。
6. 前記第２レベルと前記第３レベルとの間の差である補償値が、現在のフレームとその直前のフレームとの間での入力映像信号の差から決定される、請求項１に記載の液晶表示装置。
7. 前記補償値が、現在のフレームとその直前のフレームとの間での入力映像信号の平均値の差から決定される、請求項６に記載の液晶表示装置。
8. 前記入力映像信号の平均値が画素行ごとに算出される、請求項７に記載の液晶表示装置。
9. 現在のフレームと直前のフレームとの間で入力映像信号の平均値の差が大きいほど、前記補償値が大きく設定される、請求項７に記載の液晶表示装置。
10. 前記維持電極電圧を制御する維持電極駆動部、及び、
    外部からの入力映像信号を補正して出力映像信号として出力し、前記入力映像信号に基づいて前記維持電極駆動部を制御する信号制御部、
    をさらに含む、請求項７に記載の液晶表示装置。
11. 前記信号制御部が、
    現在のフレームに対する入力映像信号の平均値を算出して出力する第１演算器、
    現在のフレームに対する入力映像信号の平均値を記憶し、その記憶された平均値を次のフレームで、直前のフレームに対する入力映像信号の平均値として出力するバッファー部、及び、
    前記第１演算器から出力される入力映像信号の平均値と、前記バッファー部から出力される入力映像信号の平均値とを比較し、それらの平均値の間の差から前記補償値を決定し、前記補償値を示す制御信号を生成する第２演算部、
    を含む、請求項１０に記載の液晶表示装置。
12. 前記制御信号が前記維持電極駆動部に対して印加される、請求項１１に記載の液晶表示装置。
13. 前記第２演算部が、前記第１演算器から出力される入力映像信号の平均値と、前記バッファー部から出力される入力映像信号の平均値との間の差を前記補償値に対応づけるルックアップテーブル、を含む、請求項１１に記載の液晶表示装置。
14. 液晶キャパシタとストレージキャパシタとを含む複数の画素、及び維持電極線を有する液晶表示装置であり、前記画素のそれぞれでは、前記ストレージキャパシタが前記液晶キャパシタと前記維持電極線との間に接続された液晶表示装置、
    を駆動するための方法であり、
    第１フレームにおいて前記液晶キャパシタを充電する段階、
    前記第１フレームにおける前記液晶キャパシタの充電が終わった後、前記維持電極線に対して印加される維持電極電圧のレベルを第１レベルから第２レベルに変え、それにより、前記ストレージキャパシタを通じて前記液晶キャパシタの電圧を変える段階、
    前記第１フレームにおいて前記維持電極電圧のレベルを前記第１レベルから前記第２レベルに変えた後、所定の持続時間が経過した後に前記維持電極電圧のレベルを前記第２レベルから第３レベルに変え、それにより、前記ストレージキャパシタを通じて前記液晶キャパシタの電圧を変える段階、及び
    前記第１フレームの残り時間の間に前記維持電極電圧のレベルを前記第３レベルに維持する段階、
    を有する、液晶表示装置の駆動方法。
15. 前記第２レベルを前記第１レベルより低く設定する場合、前記第３レベルを前記第２レベルより高く設定する、請求項１４に記載の液晶表示装置の駆動方法。
16. 前記第２レベルを前記第１レベルより高く設定する場合、前記第３レベルを前記第２レベルより低く設定する、請求項１４に記載の液晶表示装置の駆動方法。
17. 前記第２レベルと前記第３レベルとの間の差を各フレームで同一に設定する、請求項１４に記載の液晶表示装置の駆動方法。
18. 前記第２レベルと前記第３レベルとの間の差を、現在のフレームとその直前のフレームとの間での入力映像信号の平均値の差から決定する、請求項１４に記載の液晶表示装置の駆動方法。
19. 現在のフレームとその直前のフレームとの間での入力映像信号の平均値の差が大きいほど、前記第２レベルと前記第３レベルとの間の差を大きくする、請求項１８に記載の液晶表示装置の駆動方法。

Images