JP2005077965A - 表示装置およびその駆動回路 - Google Patents

Abstract

【課題】低消費電力であって、かつ画素表示を制御するトランジスタのソース端子へ必要な範囲の電圧を確実に印加することができる表示装置およびその駆動回路を提供する。
【解決手段】対向電極駆動信号Ｖｏｐｐは、グランド電位ＶＳＳと基準電圧ＶＣとが一定周期で繰り返される。またノーマリーホワイト方式での白表示に対応する画素電極駆動信号ＶＤ０の電圧は、上記周期でＶＷ１およびＶＷ２となる。ここで、対応するトランジスタの寄生容量によるドレイン電圧変動量をΔＶＷ１，ΔＶＷ２とするとき、ソース駆動信号ＶＳ０の電圧は、同一周期で（ＶＷ１＋ΔＶＷ１）および最大値の（ＶＷ２＋ΔＶＷ２）とされる。したがって、ＶＤＤ≧（ＶＷ２＋ΔＶＷ２）を満たす限り、ΔＶＷ２＞（ＶＣ−ＶＷ２）となるときにもソース駆動信号電圧は必ずＶＤＤ以下とすることができるので、ドレイン電圧変動量が大きい場合でもソース端子へ必要な範囲の電圧を印加できる。
【選択図】図４

Description

本発明は、アクティブ駆動の表示装置およびその駆動回路に関し、より詳しくは、当該表示装置に含まれる電気光学素子に印加する電圧に関する。

従来より、アクティブマトリクス駆動の表示装置には、画素を形成する（液晶などの）電気光学素子の両端に画素電極と対向電極とが配され、トランジスタなどの能動素子を介して画素電極に所望の電圧が印加され、対向電極と画素電極と間の電圧差に基づいて所望の表示が行われるものがある。能動素子として薄膜トランジスタを使用した表示装置では、当該トランジスタのドレイン端子が画素電極と接続されており、ゲート端子にトランジスタをＯＮしまたはＯＦＦするための信号が与えられ、トランジスタがＯＮされているときにソース端子を介して画素電極へ表示のための電圧が印加される。このアクティブマトリクス駆動の表示装置には、マトリクス状に配列される各トランジスタのゲート端子に電圧を供給するためのゲート駆動部（ゲートドライバ）と、各ソース端子に電圧を供給するためのソース駆動部（ソースドライバ）とが備えられる。

このソース駆動部は、ゲート駆動部に比べて消費電流が大きくなる。そのため、一般的には負電源電圧ＶＥＥは使用されず、通常グランド電位である電圧ＶＳＳと正電源電圧ＶＤＤとが使用される。従って、上記ソース端子に印加されるソース駆動電圧Ｖｓは電圧ＶＳＳと正電源電圧ＶＤＤとの間の電圧となるため、ＶＳＳ≦Ｖｓ≦ＶＤＤの関係が成り立つ。また、トランジスタをＯＦＦさせるためにゲート端子に印加されるゲート電圧Ｖｇには、負電源電圧ＶＥＥが使用される。

ここで、トランジスタをＯＮ状態からＯＦＦ状態に切り替える際、画素電極に接続されるドレイン端子の電圧Ｖｄはトランジスタの寄生容量により変動することが知られている。この現象はフィールドスルー現象と呼ばれている。この現象は、トランジスタＯＮ時に電気光学素子等の画素容量とトランジスタのゲート・ドレイン間の寄生容量とに充電された電荷が、トランジスタＯＦＦ時に画素容量および寄生容量に再配分されるため、このときのゲート電位の低下により、ドレイン端子に接続される画素電極の電位が低下する現象である。従って、画素電極へ電圧を印加する際には、この寄生容量による電圧変動を補償する必要がある。そこで、従来の表示装置には、トランジスタのゲート・ソース間電圧Ｖｇｓに所定のバイアス電圧値を加えることにより、上記寄生容量による電圧変動を補償するものがある（例えば特許文献１を参照）。

また、従来の表示装置には、寄生容量による電圧変動を補償するために対向電極の電圧を調整するものがある（例えば特許文献２を参照）。この従来の装置では、対向電極の電圧を生成するためのオペアンプの電源として、負電源電圧ＶＥＥが使用される。したがって、この構成では、負電源電圧の電流容量が要求され、また消費電力の増大を招くという問題点が生じる。

さらに、従来の表示装置には、上記対向電極電圧を生成するためにクランプ回路を使用するものもある。しかし、クランプ回路を使用すると、当該回路により消費電力が増大し、また対向電極電圧を安定させるために一定周期の交流駆動を行わなければならなくなるため、休止駆動や低周波駆動を行う表示装置には使用することができないなどの問題点が生じる。

そこで、上記問題点を解決するため、クランプ回路を使用することなく、かつ負電源電圧ＶＥＥに代えて対向電極電圧として通常グランド電位である電圧ＶＳＳを使用することにより、この電圧ＶＳＳと正電源電圧ＶＤＤとを切り替えて印加し、上記寄生容量による電圧変動を補正するためソース端子に与える電圧を調整する表示装置が従来より提案されている（例えば特許文献３を参照）。

図７は、この従来の表示装置における対向電極電圧を切り替える回路の構成を示す図である。図に示すように、２つのＦＥＴ（電界効果トランジスタ）により構成されるＦＥＴスイッチ８１に所定の制御信号Ｓｃが与えられ、この制御信号Ｓｃの電圧が適宜に設定されることにより、対向電極への出力電圧を電圧ＶＤＤと電圧ＶＳＳとのいずれかに適宜切り替えることができる。これにより、電流容量の大きな負電圧は必要とされず、また、クランプ回路における消費電流の増大や休止駆動または低周波駆動に使用することできないといった問題点が回避される。
特開平５−３５２２６号公報 特開平４−５５８８９号公報 特開２００２−１０８３１２号公報

しかし、上記のような従来の表示装置は、更なる低消費電力化が望まれるとともに、下記に示すような問題点を有する。なお、以下では、図７に示す回路により対向電極電圧を切り替える構成を前提にして説明する。

図８は、図７に示す回路を含む表示装置の各部に印加される電圧信号の波形を模式的に示す図である。ここでは、説明の便宜のため、ノーマリーホワイト方式における白表示が行われる場合について説明する。対向電極に印加される電圧信号である対向電極駆動信号Ｖｏｐｐは、図中では一点鎖線で示されている。この対向電極駆動信号Ｖｏｐｐは、通常グランド電位である電圧ＶＳＳと正電源電圧ＶＤＤとが一定周期で繰り返される波形を有する。また、画素電極に印加される電圧信号である画素電極駆動信号ＶＤ０は、図中では点線で示されている。この画素電極駆動信号ＶＤ０は、白表示を得るために印加される電圧信号の波形である。ここではノーマリーホワイト方式が使用されるため、白表示を行うときの画素電極駆動信号ＶＤ０により、表示画素を形成する画素形成部へ印加される電圧は最小となる。この画素電極駆動信号ＶＤ０の電圧は、対向電極駆動信号Ｖｏｐｐの電圧変化の繰り返し周期に合わせて変化する。図に示すように、この画素電極駆動信号ＶＤ０の電圧は、対向電極駆動信号Ｖｏｐｐの電圧が電圧ＶＳＳのとき電圧ＶＷ１であり、正電源電圧ＶＤＤのとき電圧ＶＷ２である。

ここで、上述したトランジスタの寄生容量などによるドレイン電圧の変動量をΔＶＤ０として、対向電極駆動信号Ｖｏｐｐの電圧が電圧ＶＳＳのときΔＶＤ０＝ΔＶＷ１とし、対向電極駆動信号Ｖｏｐｐの電圧が正電源電圧ＶＤＤのときΔＶＤ０＝ΔＶＷ２とする。この変動量を補償するため、白表示を行うときにトランジスタのソース端子へ与えられるソース駆動信号ＶＳ０は、図中では実線で示されている。このソース駆動信号ＶＳ０の電圧は、対向電極駆動信号Ｖｏｐｐの電圧が電圧ＶＳＳのとき（ＶＷ１＋ΔＶＷ１）とされ、対向電極駆動信号Ｖｏｐｐの電圧が正電源電圧ＶＤＤのとき（ＶＷ２＋ΔＶＷ２）とされる。

しかし、ΔＶＷ２＞（ＶＤＤ−ＶＷ２）となるとき、白表示を行うためのソース駆動信号ＶＳ０の電圧は、ソース駆動部の正電源電圧ＶＤＤを超えてしまう。そのため、この従来の表示装置では、ソース端子へ表示のために必要な電圧を印加することができないことがある。

そこで、本発明では、低消費電力であって、かつソース端子へ表示のために必要な範囲の電圧を確実に印加することができる表示装置およびその駆動回路を提供することを目的とする。

第１の発明は、印加される電圧に応じて表示を行う電気光学素子を挟むように設けられた２つの電極のうちの一方の電極である対向電極を駆動する信号を与える対向電極駆動回路と、他方の電極である画素電極に印加すべき電圧を与える能動素子に当該電圧を与えるための駆動信号を与えるデータドライバ回路とを備える表示装置の駆動回路であって、
前記データドライバ回路は、所定の正電源電圧ＶＤＤを上限とし、当該正電源電圧ＶＤＤよりも小さい所定の電圧ＶＳＳを下限とする所定の範囲内の電圧を有する駆動信号を前記能動素子に与え、
前記対向電極駆動回路は、前記電圧ＶＳＳと、当該電圧ＶＳＳよりも大きく前記正電源電圧ＶＤＤよりも小さい所定の基準電圧ＶＣとを切り替えながら前記対向電極に印加することを特徴とする。

第２の発明は、第１の発明において、
前記電気光学素子は液晶であることを特徴とする。

第３の発明は、第１の発明において、
前記データドライバ回路から前記能動素子に与えられる前記駆動信号の一部は、前記基準電圧ＶＣを超える電圧を有することを特徴とする。

第４の発明は、第１の発明において、
前記データドライバ回路は、前記駆動信号の電圧範囲を示す前記所定の範囲を、当該範囲の大きさを一定に保ちながらシフトさせることができる電圧調整手段を含むことを特徴とする。

第５の発明は、第１の発明において、
前記対向電極駆動回路は、前記正電源電圧ＶＤＤの変化に連動するように前記基準電圧ＶＣを生成することを特徴とする。

第６の発明は、第５の発明において、
前記対向電極駆動回路は、前記正電源電圧ＶＤＤを分圧することにより前記基準電圧ＶＣを生成する分圧回路を含むことを特徴とする。

第７の発明は、第１の発明において、
前記対向電極駆動回路は、前記正電源電圧ＶＤＤに依存することなく前記基準電圧ＶＣを生成することを特徴とする。

第８の発明は、第７の発明において、
前記対向電極駆動回路は、前記基準電圧ＶＣを生成する定電圧回路を含むことを特徴とする。

第９の発明は、第１の発明において、
前記データドライバ回路は、前記正電源電圧ＶＤＤに依存することなく前記駆動信号の電圧を設定することを特徴とする。

第１０の発明は、第９の発明において、
前記データドライバ回路は、
前記基準電圧ＶＣに基づき、前記所定の範囲の上限である上側基準電圧と下限である下側基準電圧とを生成する基準電圧生成手段と、
前記上側基準電圧および前記下側基準電圧を分圧することにより前記駆動信号の電圧を設定する分圧回路と
を含むことを特徴とする。

第１１の発明は、第１から第１０までのいずれか１つの発明において、
前記データドライバ回路および前記対向電極駆動回路は、１つの半導体集積回路により構成されることを特徴とする。

第１２の発明は、第１から第１１までのいずれか１つの発明に記載の表示装置の駆動回路を備えることを特徴とする表示装置である。

上記第１の発明によれば、対向電極駆動回路によって、一般的にはグランド電位である電圧ＶＳＳと、正電源電圧ＶＤＤよりも低い所定の基準電圧ＶＣ（ＶＳＳ＜ＶＣ＜ＶＤＤ）とが切り替えられながら対向電極に印加される。したがって、本駆動回路の消費電力が低くなるとともに、能動素子の寄生容量などにより電気光学素子に印加される電圧が大きく変動したとしても、能動素子に与えられる駆動信号の電圧が正電源電圧ＶＤＤを超えることなく、表示のために必要な範囲の電圧を確実に印加することができる。

上記第２の発明によれば、液晶表示装置の駆動回路において、消費電力が低くなるとともに、能動素子の寄生容量などにより電気光学素子への印加電圧が大きく変動したとしても、駆動信号電圧が正電源電圧ＶＤＤを超えることなく、表示のために必要な範囲の電圧を確実に印加することができる。

上記第３の発明によれば、能動素子の寄生容量などにより電気光学素子への印加電圧が大きく変動したとき、駆動信号の一部の電圧が対向電極の電圧である基準電圧ＶＣを超えていても正電源電圧ＶＤＤを超えることなく、表示のために必要な範囲の電圧を確実に印加することができる。

上記第４の発明によれば、データドライバ回路により、駆動信号の電圧を一律にシフトさせることができる。このことにより、能動素子の寄生容量などによる電気光学素子への印加電圧の変動量が大きい場合であっても、適宜調整することができるため、表示のために必要な範囲の電圧を確実に印加することができる。また、表示装置の駆動回路毎の個体差に基づく上記変動量のばらつきが大きい場合であっても、当該個体差に応じた適宜の調整を行うことにより、表示のために必要な範囲の電圧を確実に印加することができる。

上記第５の発明によれば、対向電極駆動回路により、正電源電圧ＶＤＤの変化に応じて連動するように前記基準電圧ＶＣが生成されるため、基準電圧ＶＣは、正電源電圧ＶＤＤの変化に連動して変化する。したがって、この構成によれば、基準電圧ＶＣの値を適宜に変化させたいとき、正電源電圧ＶＤＤを変化させることにより、基準電圧ＶＣの値を変化させることが可能となる。

上記第６の発明によれば、基準電圧ＶＣは、抵抗分圧回路の抵抗比に応じた比率で変化する。したがって、この構成によれば、基準電圧ＶＣの値を適宜に変化させたいとき、正電源電圧ＶＤＤを変化させることにより、基準電圧ＶＣの値を容易に変化させることが可能となる。

上記第７の発明によれば、対向電極駆動回路により、正電源電圧ＶＤＤに依存することなく前記基準電圧ＶＣが生成される。ここで通常、駆動回路に供給される正電源電圧ＶＤＤは、完全に一定ではなく、ある程度変動する（すなわち電圧にばらつきが生じる）。したがって、例えば抵抗分圧回路のように、正電源電圧ＶＤＤに連動して上記基準電圧ＶＣが一定の比率で変化する場合、正電源電圧ＶＤＤの変動（ばらつき）は、そのまま基準電圧ＶＣの変動（ばらつき）となって現れる。また、データドライバや対向電極駆動回路が半導体集積回路により構成される場合、当該回路に要求される耐圧値は、回路の大きさおよび製造コストに大きな影響を与える。このような耐圧などの制約条件を考慮するとき、正電源電圧ＶＤＤの変動による基準電圧ＶＣの変動を許容できない場合が生じる。これに対し、本発明によれば、基準電圧ＶＣは正電源電圧ＶＤＤに依存しないため、基準電圧ＶＣの変動と正電源電圧ＶＤＤの変動とを無関係なものとして切り分けることが可能となる。したがって、回路の耐圧などの制約条件を考慮する際にも正電源電圧ＶＤＤの変動を考慮する必要が無くなる。

上記第８の発明によれば、正電源電圧ＶＤＤによらず一定の電圧を出力する定電圧回路により基準電圧ＶＣが生成されるため、基準電圧ＶＣの変動と正電源電圧ＶＤＤの変動とを無関係なものとして切り分けることが可能となる。したがって、回路の耐圧などの制約条件を考慮する際にも正電源電圧ＶＤＤの変動を考慮する必要が無くなる。

上記第９の発明によれば、データドライバ回路により、正電源電圧ＶＤＤに依存することなく駆動信号の電圧が設定されるため、回路の耐圧などの制約条件を考慮する際にも正電源電圧ＶＤＤの変動を考慮する必要が無くなる。

上記第１０の発明によれば、基準電圧生成手段により、基準電圧ＶＣに基づき所定の範囲の上限である上側基準電圧と下限である下側基準電圧とが生成され、分圧回路により、上側基準電圧および下側基準電圧が分圧され駆動信号の電圧が設定される。このことにより、基準電圧ＶＣが正電源電圧ＶＤＤと無関係に生成される限り、基準電圧ＶＣの変動と正電源電圧ＶＤＤの変動とを無関係なものとして切り分けることが可能となる。したがって、回路の耐圧などの制約条件を考慮する際にも正電源電圧ＶＤＤの変動を考慮する必要が無くなる。

上記第１１の発明によれば、例えば対向電極駆動回路がデータドライバを構成する半導体集積回路に内蔵されるように、対向電極駆動回路とデータドライバとが同一の半導体集積回路により構成される。この回路の集積化により製造コストを下げることができる。また、対向電極駆動回路が正電源電圧ＶＤＤを電源とする場合、基準電圧ＶＣを生成するために新たな電源回路を設ける必要がないため、簡易な回路構成とすることができる。

上記第１２の発明によれば、消費電力が低く、能動素子の寄生容量などにより電気光学素子に印加される電圧が変動したとしても、能動素子を制御する駆動信号の電圧が正電源電圧ＶＤＤを超えることなく、表示のために必要な範囲の電圧を確実に印加することができるなどの、上記第１から第１１までの発明に係る駆動回路により実現される効果を有する表示装置を提供することができる。

以下、添付図面を参照しつつ本発明の一実施形態について説明する。
＜１．全体構成＞
本発明の一実施形態に係る表示装置の構成につき、図１を参照して説明する。なお、本表示装置は、アクティブマトリクス型の液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）であって、例えば、反射型、半透過型、反射・透過両用型、または透過型の液晶表示装置であり、さらに例えば、携帯電話、情報形態端末、ノートパソコン、またはポータブル機器などに使用されるのが好適である。

図１は、本実施形態に係る表示装置の構成を示す模式図である。図１に示すように、本表示装置は、外部から受け取った映像信号に基づき表示を行う液晶パネル１と、この液晶パネル１を駆動するための駆動回路を構成するゲートドライバ２、ソースドライバ（データドライバ）３、および対向電極駆動回路５と、この駆動回路を制御するコントロール回路４とを備える。なお、上記駆動回路の一部または全ては半導体集積回路により構成される。

液晶パネル１は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含む基板（以下「ＴＦＴ基板」という）と、対向電極（共通電極）を含む基板（以下「対向基板」という）との間に液晶が挟まれるように配置される構造を有している。このＴＦＴ基板には、図の上下方向に延びるように互いに平行なｎ本のソースバスラインＳ（１），Ｓ（２），…，Ｓ（ｎ）が配設され、図の左右方向に延びるように互いに平行なｍ本のゲートバスラインＧ（１），Ｇ（２），…，Ｇ（ｍ）が配設されている。また、ソースバスラインとゲートバスラインとの各交点近傍には、スイッチング素子として機能するトランジスタ７が設けられている。このトランジスタ７のソース端子にはソースバスラインより所定のソース電圧を有するソース駆動信号が供給され、そのゲート端子にはゲートバスラインより所定のゲート電圧を有するゲート駆動信号が供給される。また、そのドレイン端子は、液晶と接するようにＴＦＴ基板に設けられた画素電極８と接続される。さらに対向基板には、液晶と接するように対向電極９が設けられる。

ゲートドライバ２は、ゲートバスラインに所定のゲート電圧を印加することにより、当該ゲートバスラインに接続されるトランジスタ７をＯＮしまたはＯＦＦするように制御する。また、ソースドライバ３は、ＯＮされている選択状態のトランジスタ７に所定のソース電圧を印加することにより、ドレイン端子に接続される画素電極８と対向電極９との電圧差に応じた（液晶による）表示を実現する。ここで、その後ＯＦＦされることにより非選択状態となったトランジスタ７に接続される画素電極８と対向電極９との電圧差は、トランジスタ７の寄生容量によるドレイン電圧の変動により、選択状態での上記電圧差から変動する。この現象はフィールドスルー現象として知られている。このため、ソース電圧は、この変動を考慮した電圧に補正されなければならない。この補正方法については後述する。

ここで、ゲートドライバ２は、コントロール回路４からの制御信号に基づいて、１つのゲートバスラインに接続されるトランジスタ７を選択状態とし、残りのゲートバスラインに接続されるトランジスタ７を非選択状態とするように、各ゲートバスラインへ出力されるゲート駆動信号の電圧を順次切り替える。その結果、各ゲートバスラインに接続されるトランジスタ７は、所定の期間だけ順次選択状態に切り替えられていく。ソースドライバ３は、コントロール回路４からの制御信号および外部から与えられる映像信号に基づいて生成される映像データＤＡＴに基づき、当該映像データＤＡＴに応じて選択状態のトランジスタ７に与えるべきソース電圧を予め設定された複数の電圧から選択し、対応するソースバスラインに出力する。

対向電極駆動回路６は、コントロール回路４からの制御信号に基づいて、対向電極９に交流電圧を印加する。このように対向電極９に交流電圧が印加されるのは、ソースドライバ３に要求される耐圧を低くするためである。

＜２．対向電極駆動回路の構成＞
図２は、この対向電極駆動回路の詳細な構成を示す図である。対向電極駆動回路５は、正電源電圧ＶＤＤと通常グランド電位である電圧ＶＳＳとの間の所定の電圧である基準電圧ＶＣを生成する基準電圧生成回路１１と、この基準電圧ＶＣを安定化させるためのアンプ１２と、コントロール回路４からの制御信号Ｓｃに応じて基準電圧ＶＣと電圧ＶＳＳとを切り替えるＦＥＴスイッチ１３とを含む。

アンプ１２は、インピーダンス変換手段または出力安定化手段として機能する。例えば、アンプ１２は、ボルテージフォロワやエミッタフォロワなどの公知のインピーダンス変換回路またはバッファ回路である。また、ＦＥＴスイッチ１３は、Ｃ−ＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ−Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）からなるスイッチである。

基準電圧生成回路１１は、正電源電圧ＶＤＤと電圧ＶＳＳとの間の電圧である基準電圧ＶＣを生成することができる回路であればどのような回路構成であってもよい。例えば、基準電圧生成回路１１は、正電源電圧ＶＤＤと電圧ＶＳＳとを分圧する分圧回路であってもよい。図３は、この分圧回路である基準電圧生成回路を含む対向電極駆動回路の構成を示す図である。図３に示すように、基準電圧生成回路１１は、抵抗素子Ｒ１，Ｒ２からなる抵抗分圧回路である。このような構成によれば、基準電圧ＶＣは、正電源電圧ＶＤＤの変化に連動して変化する。すなわち、基準電圧ＶＣは、抵抗分圧回路の抵抗比に応じた比率で変化する。したがって、この構成によれば、基準電圧ＶＣの値を適宜に変化させたいとき、正電源電圧ＶＤＤを変化させることにより、基準電圧ＶＣの値を変化させることが可能となる。なお、基準電圧生成回路１１には、基準電圧ＶＣが正電源電圧ＶＤＤの変化に連動して一定の比率で変化する回路であれば、上記抵抗分圧回路以外の回路が使用されてもよい。

また例えば、基準電圧生成回路１１は、正電源電圧ＶＤＤによらず一定の電圧を出力する定電圧回路であってもよい。通常、ソースドライバ３に供給される正電源電圧ＶＤＤは、完全に一定ではなく、ある程度変動する（すなわち電圧にばらつきが生じる）。したがって、上述した抵抗分圧回路のように、正電源電圧ＶＤＤに連動して上記基準電圧ＶＣが一定の比率で変化する場合、正電源電圧ＶＤＤの変動（ばらつき）は、そのまま基準電圧ＶＣの変動（ばらつき）となって現れる。また、ソースドライバ３や対向電極駆動回路５が半導体集積回路により構成される場合、当該回路に要求される耐圧値は、回路の大きさおよび製造コストに大きな影響を与える。このような耐圧などの制約条件を考慮するとき、正電源電圧ＶＤＤの変動による基準電圧ＶＣの変動を許容できない場合が生じる。そこで、基準電圧生成回路１１を定電圧回路により構成すれば、基準電圧ＶＣは正電源電圧ＶＤＤに依存しないため、基準電圧ＶＣの変動と正電源電圧ＶＤＤの変動とを無関係なものとして切り分けることが可能となる。

以上のように、上記基準電圧生成回路１１を含む対向電極駆動回路５から出力される基準電圧ＶＣは、ＶＣ＜ＶＤＤとなる関係を満たす。そのため、従来の表示装置の構成（すなわちＶＣ＝ＶＤＤとなる構成）に比べ、本表示装置の構成では、対向電極駆動信号Ｖｏｐｐの電圧をより小さくすることができる。したがって、更なる低消費電力化が可能となる。また、基準電圧生成回路１１が抵抗分圧回路である場合または正電源電圧ＶＤＤを電源とする定電圧回路である場合、基準電圧ＶＣを生成するために新たな電源回路を設ける必要がない。よってこの場合、基準電圧生成回路１１を簡易な回路構成とすることができる。

図４は、上記基準電圧生成回路を含む表示装置における各部に印加される電圧信号の波形を模式的に示す図である。ここでも前述と同様に説明の便宜のため、ノーマリーホワイト方式における白表示が行われるものとする。対向電極９に印加される電圧信号である対向電極駆動信号Ｖｏｐｐは、図中では一点鎖線で示されている。この対向電極駆動信号Ｖｏｐｐは、通常グランド電位である電圧ＶＳＳと上記基準電圧ＶＣとが一定周期で繰り返される波形を有する。白表示を行うときに画素電極に印加される電圧信号である画素電極駆動信号ＶＤ０は、図中では点線で示されている。この画素電極駆動信号ＶＤ０の電圧は、対向電極駆動信号Ｖｏｐｐの電圧が電圧ＶＳＳのとき電圧ＶＷ１であり、基準電圧ＶＣのとき電圧ＶＷ２である。

ここで、上述したようにトランジスタの寄生容量などによるドレイン電圧の変動量をΔＶＤ０として、対向電極駆動信号Ｖｏｐｐの電圧が電圧ＶＳＳのときΔＶＤ０＝ΔＶＷ１とし、対向電極駆動信号Ｖｏｐｐの電圧が基準電圧ＶＣのときΔＶＤ０＝ΔＶＷ２とする。この変動量を補償するため、白表示を行うときにトランジスタのソース端子へ与えられるソース駆動信号ＶＳ０は、図中では実線で示されている。このソース駆動信号ＶＳ０の電圧（以下、この電圧値も「ＶＳ０」という）は、対向電極駆動信号Ｖｏｐｐの電圧が電圧ＶＳＳのとき（ＶＷ１＋ΔＶＷ１）とされ、対向電極駆動信号Ｖｏｐｐの電圧が基準電圧ＶＣのとき（ＶＷ２＋ΔＶＷ２）とされる。このソース駆動信号電圧ＶＳ０が正電源電圧ＶＤＤを超えない関係、すなわちＶＤＤ≧ＶＳ０の関係を満たす限り、ソース駆動信号は白表示を含むすべての映像データＤＡＴに対応することができる。なぜなら、白表示のためのソース端子への印加電圧ＶＳ０は、対向電極駆動信号Ｖｏｐｐの電圧が基準電圧ＶＣのとき、ソース端子へ印加されるべき全てのソース電圧ＶＳ（＝ＶＳ０〜ＶＳｎ）の中で最も高い電圧だからである。したがって、ＶＤＤ≧（ＶＷ２＋ΔＶＷ２）を満たす限り、ΔＶＷ２＞（ＶＣ−ＶＷ２）となるときにもソース端子への印加電圧ＶＳは必ず正電源電圧ＶＤＤ以下とすることができる。したがって、本表示装置によれば、補償しなければならないドレイン電圧の変動量ΔＶＤ０が大きい場合であっても、ソース端子へ表示のために必要な範囲の電圧を確実に印加することができる。

＜３．ソースドライバの構成＞
次に、図５および図６を参照してソースドライバ３の詳細な構成例について説明する。図５は、ソースドライバの回路構成の一例を示す図である。このソースドライバ３は、基準電圧生成回路２１、加算回路２２、および分圧回路２３を含む。基準電圧生成回路２１は、例えば抵抗分圧回路または定電圧回路であり、正電源電圧ＶＤＤおよび電圧ＶＳＳに基づき、ソース電圧のうち最も低い電圧を示す下側基準電圧信号ＶＬと、予め定められたソース電圧の変化範囲を示す上下基準電圧差レベル信号ΔＶＨＬとを生成する。また、基準電圧生成回路２１は、可変抵抗などからなる電圧調整部を含んでおり、下側基準電圧信号ＶＬの電位を調整することができるものとする。加算回路２２は、基準電圧生成回路２１により生成された下側基準電圧信号ＶＬと上下基準電圧差レベル信号ΔＶＨＬとを加算することにより、ソース電圧のうち最も高い電圧を示す上側基準電圧信号ＶＨ（＝ＶＬ＋ΔＶＨＬ）を生成する。これらの構成によれば、上側基準電圧信号ＶＨと下側基準電圧信号ＶＬの電圧差（ＶＨ−ＶＬ）を常に一定に保ったまま、上記可変抵抗などからなる電圧調整部に対する調整を行うことにより、これらの電圧信号ＶＨ，ＶＬの電位を適宜の量だけシフトさせることができる。

分圧回路２３は、上側基準電圧信号ＶＨおよび下側基準電圧信号ＶＬに基づき、複数の抵抗素子などにより複数の電位に分圧し、複数のソース駆動信号ＶＳ０，ＶＳ１，ＶＳ２，…，ＶＳｎを生成する。なお、上述したように上側基準電圧信号ＶＨおよび下側基準電圧信号ＶＬの電位は可変抵抗などの電圧調整部による調整を行うことによりシフトさせることができるため、分圧回路２３で生成される複数のソース駆動信号は、電圧調整部による調整を行うことにより、各ソース駆動信号間の電圧差を常に一定に保ちながらそれぞれの信号の電位をシフトさせることができる。

以上のような構成によれば、ソースドライバ３に含まれる基準電圧生成回路２１の電圧調整部による調整を行うことにより、ソース電圧ＶＳ（ＶＳ０〜ＶＳｎ）を一律にシフトさせることができる。そのことにより、トランジスタの寄生容量などによるドレイン電圧の変動量ΔＶＤ０が大きい場合であっても、ＶＤＤ≧（ＶＷ２＋ΔＶＤ０）を満たすように調整することができるため、ソース端子へ表示のために必要な範囲の電圧を確実に印加することができる。また、液晶パネル毎の個体差に基づくドレイン電圧の変動量ΔＶＤ０のばらつきが大きい場合であっても、上記電圧調整部によって当該液晶パネルの特性に応じた適宜の調整を行うことにより、ソース端子へ表示のために必要な範囲の電圧を確実に印加することができる。

また、図６は、ソースドライバの回路構成の別例を示す図である。このソースドライバ３は、基準電圧生成回路３１、加算回路２２、および分圧回路２３を含む。基準電圧生成回路３１には、図５に示す基準電圧生成回路２１とは異なり、正電源電圧ＶＤＤに代えて基準電圧ＶＣが与えられる。すなわち、基準電圧生成回路３１は、例えば定電圧回路または抵抗分圧回路であり、基準電圧ＶＣおよび電圧ＶＳＳに基づき、下側基準電圧信号ＶＬおよび上下基準電圧差レベル信号ΔＶＨＬを生成する。ここで、基準電圧生成回路３１は、基準電圧生成回路２１と同様、可変抵抗などからなる電圧調整部を含んでおり、下側基準電圧信号ＶＬの電位を調整することができるものとする。なお、加算回路２２および分圧回路２３は、図５に示す回路と同一の構成であって同一の動作を行うため同一の番号を付して説明を省略する。これらの構成によれば、基準電圧ＶＣが正電源電圧ＶＤＤと無関係に生成される限り、ソース駆動信号ＶＳの電圧は、正電源電圧ＶＤＤに依存しないため、基準電圧ＶＣの変動と正電源電圧ＶＤＤの変動とを無関係なものとして切り分けることが可能となる。したがって、回路の耐圧などの制約条件を考慮する際にも正電源電圧ＶＤＤの変動を考慮する必要が無くなる。

なお、基準電圧生成回路２１，３１は、正電源電圧ＶＤＤまたは基準電圧ＶＣに基づくことなく、下側基準電圧信号ＶＬおよび上下基準電圧差レベル信号ΔＶＨＬを生成する定電圧回路であってもよい。

＜４．変形例＞
上記実施形態では、対向電極駆動回路５は、ソースドライバ３とは別に構成されるが、ソースドライバ３を構成する半導体集積回路に内蔵されてもよい。そうすれば回路の集積化により製造コストを下げることができる。また、基準電圧生成回路が正電源電圧ＶＤＤを電源とする定電圧回路である場合、基準電圧ＶＣを生成するために新たな電源回路を設ける必要がないため、簡易な回路構成とすることができる。

上記実施形態では、ＴＦＴ基板と対向基板と間に液晶が挟まれるように設けられる構成であるが、この液晶に代えて、例えば無機ＥＬ（Electro Luminescence）素子や有機ＥＬ素子等の電気光学素子が使用されてもよい。ここで、この電気光学素子とは、ＥＬ素子の他、ＦＥＤ（Field Emission Display）、ＬＥＤ、電荷駆動素子、液晶、Ｅインク（Electronic Ink）など、電気を与えることにより光学的な特性が変化する全ての素子をいうものとする。

本発明の一実施形態に係る表示装置の構成を示す模式図である。 上記実施形態における対向電極駆動回路の詳細な構成を示す図である。 上記実施形態における対向電極駆動回路の構成を示す図である。 上記実施形態に係る表示装置の各部に印加される電圧信号の波形を模式的に示す図である。 上記実施形態におけるソースドライバの回路構成の一例を示す図である。 上記実施形態におけるソースドライバの回路構成の別例を示す図である。 従来の表示装置における対向電極電圧を切り替える回路の構成を示す図である。 従来の表示装置の各部に印加される電圧信号の波形を模式的に示す図である。

符号の説明

１ …液晶パネル
２ …ゲートドライバ
３ …ソースドライバ
４ …コントロール回路
６ …対向電極駆動回路
７ …トランジスタ
８ …画素電極
９ …対向電極
１１ …基準電圧回路
１２ …アンプ
１３ …ＦＥＴスイッチ
２１ …基準電圧生成回路
２２ …加算回路
２３ …分圧回路
３１ …基準電圧生成回路
ＶＳ０ …ソース駆動信号（白表示）
ＶＤ０ …画素電極駆動信号（白表示）
Ｖｏｐｐ…対向電極駆動信号
ＶＤＤ …正電源電圧
ＶＣ …基準電圧
Ｒ１，Ｒ２…分圧抵抗
ＶＨ …上側基準電位
ＶＬ …下側基準電位

Claims (12)

1. 印加される電圧に応じて表示を行う電気光学素子を挟むように設けられた２つの電極のうちの一方の電極である対向電極を駆動する信号を与える対向電極駆動回路と、他方の電極である画素電極に印加すべき電圧を与える能動素子に当該電圧を与えるための駆動信号を与えるデータドライバ回路とを備える表示装置の駆動回路であって、
   前記データドライバ回路は、所定の正電源電圧ＶＤＤを上限とし、当該正電源電圧ＶＤＤよりも小さい所定の電圧ＶＳＳを下限とする所定の範囲内の電圧を有する駆動信号を前記能動素子に与え、
   前記対向電極駆動回路は、前記電圧ＶＳＳと、当該電圧ＶＳＳよりも大きく前記正電源電圧ＶＤＤよりも小さい所定の基準電圧ＶＣとを切り替えながら前記対向電極に印加することを特徴とする、表示装置の駆動回路。
2. 前記電気光学素子は液晶であることを特徴とする、請求項１に記載の表示装置の駆動回路。
3. 前記データドライバ回路から前記能動素子に与えられる前記駆動信号の一部は、前記基準電圧ＶＣを超える電圧を有することを特徴とする、請求項１に記載の表示装置の駆動回路。
4. 前記データドライバ回路は、前記駆動信号の電圧範囲を示す前記所定の範囲を、当該範囲の大きさを一定に保ちながらシフトさせることができる電圧調整手段を含むことを特徴とする、請求項１に記載の表示装置の駆動回路。
5. 前記対向電極駆動回路は、前記正電源電圧ＶＤＤの変化に連動するように前記基準電圧ＶＣを生成することを特徴とする、請求項１に記載の表示装置の駆動回路。
6. 前記対向電極駆動回路は、前記正電源電圧ＶＤＤを分圧することにより前記基準電圧ＶＣを生成する分圧回路を含むことを特徴とする、請求項５に記載の表示装置の駆動回路。
7. 前記対向電極駆動回路は、前記正電源電圧ＶＤＤに依存することなく前記基準電圧ＶＣを生成することを特徴とする、請求項１に記載の表示装置の駆動回路。
8. 前記対向電極駆動回路は、前記基準電圧ＶＣを生成する定電圧回路を含むことを特徴とする、請求項７に記載の表示装置の駆動回路。
9. 前記データドライバ回路は、前記正電源電圧ＶＤＤに依存することなく前記駆動信号の電圧を設定することを特徴とする、請求項１に記載の表示装置の駆動回路。
10. 前記データドライバ回路は、
    前記基準電圧ＶＣに基づき、前記所定の範囲の上限である上側基準電圧と下限である下側基準電圧とを生成する基準電圧生成手段と、
    前記上側基準電圧および前記下側基準電圧を分圧することにより前記駆動信号の電圧を設定する分圧回路と
    を含むことを特徴とする、請求項９に記載の表示装置の駆動回路。
11. 前記データドライバ回路および前記対向電極駆動回路は、１つの半導体集積回路により構成されることを特徴とする、請求項１から請求項１０までのいずれか１項に記載の表示装置の駆動回路。
12. 請求項１から請求項１１までのいずれか１項に記載の表示装置の駆動回路を備えることを特徴とする、表示装置。

Images