KR20070097265A - 표시 장치용 레벨 시프터 - Google Patents

표시 장치용 레벨 시프터 Download PDF

Info

Publication number
KR20070097265A
KR20070097265A KR1020060028251A KR20060028251A KR20070097265A KR 20070097265 A KR20070097265 A KR 20070097265A KR 1020060028251 A KR1020060028251 A KR 1020060028251A KR 20060028251 A KR20060028251 A KR 20060028251A KR 20070097265 A KR20070097265 A KR 20070097265A
Authority
KR
South Korea
Prior art keywords
voltage
signal
transistors
transistor
level shifter
Prior art date
Application number
KR1020060028251A
Other languages
English (en)
Inventor
김철민
김일곤
김철호
이기창
권오경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060028251A priority Critical patent/KR20070097265A/ko
Publication of KR20070097265A publication Critical patent/KR20070097265A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시 장치용 레벨 시프터에 관한 것이다.
이 레벨 시프터는, 제1 전압에 병렬로 연결되어 있는 제1 및 제2 트랜지스터, 그리고 상기 제1 및 제2 트랜지스터에 각각 연결되어 있는 제3 및 제4 트랜지스터를 포함하고, 상기 제3 및 제4 트랜지스터의 제어 단자에는 제2 전압이 공통적으로 연결되어 있고, 입력 단자에는 제1 및 제2 신호가 각각 입력된다.
이러한 방식으로, 트랜지스터의 제어 단자에 소정 전압을 미리 인가하고 입력 단자에 입력 신호를 인가함으로써 고속 동작을 이루는 것은 물론 관통 전류를 줄여 소비 전력을 줄일 수 있다.
레벨시프터, 트랜지스터, 입력단자, 제어단자, 관통전류, 전력

Description

표시 장치용 레벨 시프터 {LEVEL SHIFTER FOR DISPLAY DEVICE}
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 상세하게 설명함으로써 본 발명을 분명하게 하고자 한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 표시 장치용 레벨 시프터의 회로도이다.
도 4는 도 3에 도시한 표시 장치용 레벨 시프터의 타이밍도이다.
도 5는 종래 기술에 따른 표시 장치용 레벨 시프터의 회로도이다.
도 6 및 도 7은 본 발명과 종래 기술에 따른 레벨 시프터의 출력 전류와 전압을 각각 비교한 그래프이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치용 레벨 시프터의 회로도이다.
<도면 부호에 대한 설명>
3: 액정층 100: 하부 표시판
191: 화소 전극 200: 상부 표시판
230: 색 필터 270: 공통 전극
300: 액정 표시판 조립체 400: 게이트 구동부
500: 데이터 구동부 600: 신호 제어부
700, 780: 레벨 시프터 800: 계조 전압 생성부
R,G,B: 입력 영상 데이터 DE: 데이터 인에이블 신호
MCLK: 메인 클록 Hsync: 수평 동기 신호
Vsync: 수직 동기 신호 CONT1: 게이트 제어 신호
CONT2: 데이터 제어 신호 DAT: 디지털 영상 신호
Clc: 액정 축전기 Cst: 유지 축전기
Q: 스위칭 소자
본 발명은 표시 장치용 레벨 시프터에 관한 것이다.
최근, 무겁고 큰 음극선관(cathode ray tube, CRT)을 대신하여 유기 전계 발광 표시 장치(organic light emitting diode display, OLED), 플라스마 표시 장치(plasma display panel, PDP), 액정 표시 장치(liquid crystal display, LCD)와 같은 평판 표시 장치가 활발히 개발 중이다.
PDP는 기체 방전에 의하여 발생하는 플라스마를 이용하여 문자나 영상을 표시하는 장치이며, 유기 발광 표시 장치는 특정 유기물 또는 고분자들의 전계 발광을 이용하여 문자 또는 영상을 표시한다. 액정 표시 장치는 두 표시판의 사이에 들어 있는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.
이러한 평판 표시 장치 중에서 예를 들어 액정 표시 장치와 유기 발광 표시 장치는 스위칭 소자를 포함하는 화소와 표시 신호선이 구비된 표시판, 그리고 표시 신호선 중 게이트선에 게이트 신호를 내보내어 화소의 스위칭 소자를 턴온/오프시키는 게이트 구동부, 복수의 계조 전압을 생성하는 계조 전압 생성부, 계조 전압 중 영상 데이터에 해당하는 전압을 데이터 전압으로 선택하여 표시 신호선 중 데이터선에 데이터 전압을 인가하는 데이터 구동부, 그리고 이들을 제어하는 신호 제어부를 포함한다.
또한, 이러한 표시 장치는 레벨 시프터를 포함하여 구동에 필요한 여러 구동 전압을 생성한다.
이때, 레벨 시프터는 고전압(VDDH)과 접지 전압 사이에 직렬로 연결되어 있는 두 트랜지스터가 동시에 턴온됨으로써 고전압으로부터 접지 전압으로 관통 전류가 흘러 전력 소모가 커진다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 전력 소모를 줄일 수 있는 표시 장치용 레벨 시프터를 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 표시 장치용 레벨 시프터는, 제1 전압에 병렬로 연결되어 있는 제1 및 제2 트랜지스터, 그리고 상기 제1 및 제2 트랜지스터에 각각 연결되어 있는 제3 및 제4 트랜지스터를 포함하고, 상기 제3 및 제4 트랜지스터의 제어 단자에는 제2 전압이 공통적으로 연결되어 있고, 입력 단자에는 제1 및 제2 신호가 각각 입력된다.
이때, 상기 제1 트랜지스터의 제어 단자는 상기 제2 트랜지스터와 상기 제4 트랜지스터 사이의 접점에 연결되어 있고, 상기 제2 트랜지스터의 제어 단자는 제1 트랜지스터와 상기 제3 트랜지스터 사이의 접점에 연결되어 있을 수 있다.
여기서, 상기 제1 전압은 상기 제2 전압보다 크고, 상기 제2 전압은 접지 전압보다 클 수 있다.
또한, 상기 제1 신호와 상기 제2 신호는 서로 반대 위상을 갖는 주기 신호일 수 있으며, 상기 제1 및 제2 신호의 크기는 접지 전압과 상기 제2 전압의 크기 사이일 수 있다.
또한, 상기 제1 및 제2 트랜지스터는 P형 트랜지스터이고, 상기 제3 및 제4 트랜지스터는 N형 트랜지스터일 수 있다.
한편, 앞에서와 달리 상기 제1 전압은 접지 전압보다 작고, 상기 제2 전압은 접지 전압일 수 있다.
이때, 상기 제1 신호와 상기 제2 신호는 서로 반대 위상을 갖는 주기 신호일 수 있다.
또한, 상기 제1 및 제2 신호의 크기는 접지 전압과 상기 제3 전압의 크기 사이일 수 있는데, 상기 제3 전압은 상기 접지 전압보다 클 수 있다.
이때, 상기 제1 및 제2 트랜지스터는 N형 트랜지스터이고, 상기 제3 및 제4 트랜지스터는 P형 트랜지스터일 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 상세하게 설명하며, 액정 표시 장치를 한 예로 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.
신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 복수의 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1-Dm)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.
각 화소(PX), 예를 들면 i번째(i=1, 2, , n) 게이트선(Gi)과 j번째(j=1, 2, , m) 데이터선(Dj)에 연결된 화소(PX)는 신호선(Gi Dj)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.
스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(Gi)과 연결되어 있고, 입력 단자는 데이터선(Dj)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.
액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다.
액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편 광자(도시하지 않음)가 부착되어 있다.
다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D1-Dm)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.
레벨 시프터(700)는 입력 전압(VIN)을 기초로 출력 전압(VOUT)을 생성하며, 입력 전압(VIN)의 레벨을 높이거나 낮추어 여러 구동 장치(400, 500, 600, 800)에 제공한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.
이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600, 800)가 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.
그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2) 와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 행[묶음]의 화소(PX)에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행[묶음]의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 신호 가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.
화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타난다.
1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).
그러면, 본 발명의 한 실시예에 따른 표시 장치용 레벨 시프터(700)에 대하여 도 3 내지 도 8을 참고로 하여 좀더 상세히 설명한다.
도 3은 본 발명의 한 실시예에 따른 표시 장치용 레벨 시프터의 회로도이며, 도 4는 도 3에 도시한 표시 장치용 레벨 시프터의 타이밍도이다.
여기서, 전원 전압으로서 두 가지의 전압이 사용되는데, 상대적으로 높은 전압을 고전압(VDDH)이라 하고 상대적으로 낮은 전압을 저전압(VDDL)이라 하며, 이 전압(VDDH, VDDL)은 접지 전압보다는 높다. 또한, 도면 부호에 'B'를 덧붙인 것은 원래 신호와 위상이 반대인 신호를 뜻한다.
도 3을 보면, 본 발명의 한 실시예에 따른 레벨 시프터(700)는 고전압(VDDH)에 병렬로 연결되어 있는 한 쌍의 P형 트랜지스터(P1, P2)와 이 트랜지스터(P1, P2)에 각각 연결되어 있는 한 쌍의 N형 트랜지스터(N1, N2)를 포함한다.
P형 트랜지스터(P1, P2)의 제어 단자는 서로의 출력 단자에 연결되어 있으며, 트랜지스터(P2)의 출력 단자는 제1 출력 전압(VOUT)을 생성하고 트랜지스터(P1)의 출력 단자는 제2 출력 전압(VOUTB)을 생성한다.
N형 트랜지스터(N1, N2)의 제어 단자는 저전압(VDDL)에 연결되어 있고, 트랜지스터(N2)의 입력 단자는 제1 입력 전압(VIN)에, 트랜지스터(N1)의 입력 단자는 제2 입력 전압(VINB)에 연결되어 있다.
그러면, 이러한 구조를 갖는 레벨 시프터(700)의 동작에 대하여 도 4의 타이밍도를 참고로 하여 설명한다.
도 4를 보면, 제1 출력 전압(VOUT)은 제1 입력 전압(VIN)에 동기하여 생성된 다. 따라서, 도시하지 않았지만, 제2 출력 전압(VOUTB)은 제2 입력 전압(VOUTB)에 동기하여 생성된다. 또한, 제1 및 제2 입력 전압(VIN, VINB)은 접지 전압(GND)과 저전압(VDDL) 범위에서 변화한다.
먼저, 제1 입력 전압(VIN)이 저전압(VDDL)에서 접지 전압(GND)으로 바뀌고, 제2 입력 전압(VINB)이 접지 전압(GND)에서 저전압(VDDL)으로 바뀌는 경우, 트랜지스터(N1)는 제어 단자에 걸리는 전압과 입력 단자에 입력되는 전압이 동일해져 턴오프되는 반면, 트랜지스터(N2)는 제어 단자에 걸리는 전압이 상대적으로 높아져 턴온된다.
이에 따라, 트랜지스터(N2)는 접지 전압(GND)을 트랜지스터(N2)의 출력 단자인 접점(C2)으로 전달하여 제1 출력 전압(VOUT)으로서 내보낸다. 이와 동시에, 접점(C2)에 제어 단자가 연결되어 있는 트랜지스터(P1)가 턴온되어 고전압(VDDH)을 접점(C1)으로 전달하여 접점(C1)에 제어 단자가 연결되어 있는 트랜지스터(P2)를 턴오프시킨다.
다음, 제1 입력 전압(VIN)이 접지 전압(GND)에서 저전압으로, 제2 입력 전압(VINB)이 저전압(VDDL)에서 접지 전압(GND)으로 바뀌는 경우에는 트랜지스터(N1, N2, P1, P2)는 앞서 설명한 동작과 반대의 동작을 행한다. 즉, 트랜지스터(N1)는 제어 단자에 걸리는 전압이 상대적으로 높아져 턴온되는 반면, 트랜지스터(N2)는 제어 단자에 걸리는 전압과 입력 단자에 입력되는 전압이 동일해져 턴오프된다.
이에 따라, 트랜지스터(N1)는 접지 전압(GND)을 트랜지스터(N1)의 출력 단자인 접점(C1)으로 전달한다. 이와 동시에, 접점(C1)에 제어 단자가 연결되어 있는 트랜지스터(P2)가 턴온되어 고전압(VDDH)을 접점(C2)으로 전달하여 고전압(VDDH)을 출력 전압(VOUT)으로서 출력하는 한편, 접점(C2)에 제어 단자가 연결되어 있는 트랜지스터(P1)를 턴오프시킨다.
이와 같이, 본 발명의 한 실시예에 따른 레벨 시프터(700)는 트랜지스터(N1, N2)의 제어 단자인 게이트(gate)에 저전압(VDDL)이 미리 걸려 있어 동작 속도가 빨라지며, 관통 전류를 줄일 수 있으며, 이에 대하여 도 5 내지 도 7을 참조하여 설명한다.
도 5는 종래 기술에 따른 표시 장치용 레벨 시프터의 회로도이고, 도 6 및 도 7은 본 발명과 종래 기술에 따른 레벨 시프터의 출력 전압과 전류를 각각 비교한 그래프이다.
도 5에 도시한 바와 같이, 종래의 레벨 시프터(750)는 본 발명에 따른 레벨 시프터(700)와는 달리, 트랜지스터(N1, N2)의 제어 단자에 제1 및 제2 입력 전압(VIN, VINB)에 연결되어 있다.
이때, 예를 들어, 제1 입력 전압(VIN)이 저전압(VDDL)으로, 제2 입력 전압이 접지 전압(GND)으로 바뀌는 경우, 트랜지스터(N1)가 턴온되어 접지 전압(GND)을 접 점(C1)으로 전달하고 이에 제어 단자(P2)가 연결된 트랜지스터(P2)가 턴온됨으로써 고전압(VDDH)을 출력 전압(VOUT)으로 생성한다. 이와 동시에, 접점(C2)에 제어 단자가 연결된 트랜지스터(P1)가 턴오프된다.
그런데, 트랜지스터(P1)는 접점(C2)의 전압이 완전히 고전압(VDDH)으로 되기까지 턴온 상태를 유지하여 결과적으로 왼쪽에 위치한 두 트랜지스터(P1, N1)가 모두 턴온 상태가 되게 한다. 이로 인해, 고전압(VDDH)에서 접지 전압(GND)으로의 전류 경로가 만들어져 소비 전력을 증가시킨다. 이는 트랜지스터(N1, N2)에 연결되어 있는 제1 및 제2 입력 전압(VIN, VINB)이 실제로는 도 6에 도시한 것처럼 저항(R)과 기생 용량(C)의 곱으로 인한 RC 지연을 가지기 때문이다.
즉, 제1 입력 전압(VIN)이 저전압(VDDL)으로 상승할 때 약간의 지연이 생기며, 이는 접점(C1)의 전압을 접지 전압(GND)으로 만드는 데 역시 시간을 걸리게 하고, 연쇄적으로 트랜지스터(P2)의 턴온 역시 늦어지게 하여 트랜지스터(P1)의 턴 오프를 지연시키기 때문에 생기는 현상이다.
하지만, 본 발명에 따른 레벨 시프터(700)는 트랜지스터(N1, N2)의 제어 단자가 이미 저전압(VDDL)으로 충전되어 있으므로, 이러한 지연 문제를 방지할 수 있으며, 나아가 지연으로 생길 수 있는 관통 전류로 전력 소모를 줄일 수 있다.
도 6을 보면, 본 발명에 따른 레벨 시프터(700)의 전류(a)와 종래의 레벨 시프터(750)의 전류(b)를 각 시간별로 비교했을 때, 약 40㎂ 정도의 전류 차이가 있 음을 알 수 있다.
또한, 종래의 레벨 시프터(750)는 제2 입력 전압(VINB)이 접지 전압(GND)으로 하강할 때 기생 용량으로 인해 출력 전압(VOUT)이 일시적으로 아래쪽으로 하강하는 현상이 생긴다. 이로 인해, 목표 전압인 고전압(VDDH)으로 상승하는 시간이 더욱 길어진다.
도 7을 보면, 본 발명의 레벨 시프터(700)의 출력 전압(a)은 지속적으로 상승하는 데 비하여, 종래의 레벨 시프터(750)의 출력 전압(b)은 아래쪽으로 일시 하강하였다가 상승하는 것을 볼 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치용 레벨 시프터의 회로도이다.
도 3에 도시한 레벨 시프터(700)는 레벨을 높이는 레벨 업 시프터(level up shifter)인 반면, 도 8에 도시한 레벨 시프터(780)는 레벨을 낮추는 레벨 다운 시프터(level down shifter)이다.
즉, 예를 들어 도 3의 신호(VIN, VINB)가 입력되는 경우, 도 3에 도시한 레벨 시프터(700)는 접지 전압(GND)과 전압(VDDL)의 범위의 입력 전압(VIN, VINB)을 접지 전압(GND)과 고전압(VDDH) 범위로 레벨을 상승시키는 반면, 도 8에 도시한 레벨 시프터(780)는 전압(VSS)과 저전압(VDDL)의 범위로 레벨을 낮춘다. 여기서, 전압(VSS)은 접지 전압(GND)보다 낮은 전압을 의미한다. 물론, 도 8에 도시한 레벨 시프터(780)는 입력 전압(VIN, VINB)의 범위에 따라 출력 전압(VOUT)의 범위도 달라진다. 예를 들어, 접지 전압(GND)과 고전압(VDDH) 사이의 신호(VIN, VINB)를 입력하면, 출력 전압(VOUT)은 전압(VSS)과 고전압(VDDH) 범위를 갖는다.
도 8에 도시한 레벨 시프터(780)의 구조는 도 3에 도시한 레벨 시프터(700)와 쌍대성(duality)을 갖는다. 즉, 도 3에 도시한 레벨 시프터(700)에서, N형 트랜지스터를 P형 트랜지스터로, P형 트랜지스터를 N형 트랜지스터로, 고전압(VDDH)을 전압(VSS)으로, 저전압(VDDL)을 접지 전압(GND)으로 대체하면 도 8에 도시한 레벨 시프터(780)를 얻을 수 있다.
이와 같이, 트랜지스터(N1, N2)의 제어 단자에 소정 전압을 미리 인가하고 입력 단자에 입력 전압(VIN, VINB)을 연결함으로써 고속 동작을 이루는 것은 물론 관통 전류를 줄여 소비 전력을 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (11)

  1. 제1 전압에 병렬로 연결되어 있는 제1 및 제2 트랜지스터, 그리고
    상기 제1 및 제2 트랜지스터에 각각 연결되어 있는 제3 및 제4 트랜지스터
    를 포함하고,
    상기 제3 및 제4 트랜지스터의 제어 단자에는 제2 전압이 공통적으로 연결되어 있고, 입력 단자에는 제1 및 제2 신호가 각각 입력되는
    표시 장치용 레벨 시프터.
  2. 제1항에서,
    상기 제1 트랜지스터의 제어 단자는 상기 제2 트랜지스터와 상기 제4 트랜지스터 사이의 접점에 연결되어 있고, 상기 제2 트랜지스터의 제어 단자는 제1 트랜지스터와 상기 제3 트랜지스터 사이의 접점에 연결되어 있는 표시 장치용 레벨 시프터.
  3. 제2항에서,
    상기 제1 전압은 상기 제2 전압보다 크고, 상기 제2 전압은 접지 전압보다 큰 표시 장치용 레벨 시프터.
  4. 제3항에서,
    상기 제1 신호와 상기 제2 신호는 서로 반대 위상을 갖는 주기 신호인 표시 장치용 레벨 시프터.
  5. 제4항에서,
    상기 제1 및 제2 신호의 크기는 접지 전압과 상기 제2 전압의 크기 사이인 표시 장치용 레벨 시프터.
  6. 제5항에서,
    상기 제1 및 제2 트랜지스터는 P형 트랜지스터이고, 상기 제3 및 제4 트랜지스터는 N형 트랜지스터인 표시 장치용 레벨 시프터.
  7. 제2항에서,
    상기 제1 전압은 접지 전압보다 작고, 상기 제2 전압은 접지 전압인 표시 장치용 레벨 시프터.
  8. 제7항에서,
    상기 제1 신호와 상기 제2 신호는 서로 반대 위상을 갖는 주기 신호인 표시 장치용 레벨 시프터.
  9. 제8항에서,
    상기 제1 및 제2 신호의 크기는 접지 전압과 상기 제3 전압의 크기 사이인 표시 장치용 레벨 시프터.
  10. 제9항에서,
    상기 제3 전압은 상기 접지 전압보다 큰 표시 장치용 레벨 시프터.
  11. 제10항에서,
    상기 제1 및 제2 트랜지스터는 N형 트랜지스터이고, 상기 제3 및 제4 트랜지스터는 P형 트랜지스터인 표시 장치용 레벨 시프터.
KR1020060028251A 2006-03-29 2006-03-29 표시 장치용 레벨 시프터 KR20070097265A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060028251A KR20070097265A (ko) 2006-03-29 2006-03-29 표시 장치용 레벨 시프터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060028251A KR20070097265A (ko) 2006-03-29 2006-03-29 표시 장치용 레벨 시프터

Publications (1)

Publication Number Publication Date
KR20070097265A true KR20070097265A (ko) 2007-10-04

Family

ID=38803700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060028251A KR20070097265A (ko) 2006-03-29 2006-03-29 표시 장치용 레벨 시프터

Country Status (1)

Country Link
KR (1) KR20070097265A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107490884A (zh) * 2017-09-04 2017-12-19 昆山龙腾光电有限公司 选择器、阵列基板和液晶显示装置及驱动方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107490884A (zh) * 2017-09-04 2017-12-19 昆山龙腾光电有限公司 选择器、阵列基板和液晶显示装置及驱动方法
CN107490884B (zh) * 2017-09-04 2020-04-03 昆山龙腾光电股份有限公司 选择器、阵列基板和液晶显示装置及驱动方法

Similar Documents

Publication Publication Date Title
US9019187B2 (en) Liquid crystal display device including TFT compensation circuit
US8107586B2 (en) Shift register and display device including the same
KR20080030212A (ko) 표시 장치의 구동 장치
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
KR20070062068A (ko) 표시 장치
KR20080107855A (ko) 표시 장치 및 이의 구동 방법
JP2006085131A (ja) 液晶表示装置
US10311821B2 (en) Data driver of liquid crystal display having two individually regulable gamma voltages
KR101197050B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR20070008872A (ko) 표시 장치의 구동 회로 및 이를 포함하는 표시 장치
KR101061855B1 (ko) 구동 전압 생성 회로 및 이를 포함하는 표시 장치
US20070268230A1 (en) Level shifter and liquid crystal display using the same
US8913046B2 (en) Liquid crystal display and driving method thereof
KR102050317B1 (ko) 게이트 구동회로 및 이를 포함하는 액정표시장치
KR20080075612A (ko) 표시 장치
KR20070097265A (ko) 표시 장치용 레벨 시프터
KR20080054065A (ko) 표시 장치
KR20070094263A (ko) 액정 표시 장치
KR20160042352A (ko) 액정표시장치
KR20070064061A (ko) 표시 장치
KR20070051050A (ko) 표시 장치
KR20070035673A (ko) 표시 장치
KR20070118355A (ko) 액정 표시 장치
KR20080042425A (ko) 액정 표시 장치
KR20080054567A (ko) 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination