JP5232767B2 - 検証装置および検証方法 - Google Patents
検証装置および検証方法 Download PDFInfo
- Publication number
- JP5232767B2 JP5232767B2 JP2009299137A JP2009299137A JP5232767B2 JP 5232767 B2 JP5232767 B2 JP 5232767B2 JP 2009299137 A JP2009299137 A JP 2009299137A JP 2009299137 A JP2009299137 A JP 2009299137A JP 5232767 B2 JP5232767 B2 JP 5232767B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- coverage
- program
- competing
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
Qn:=f(Qp,A,B,C,D),clock_signal,clock_edge,async_signal,async_value…(式1)
ここで、clock_signalは、クロック信号を表わす。clock_edgeは、pos(立ち上り)、neg(立下り)の値を取り、クロックの立ち上り、立ち下りの何れで動作するかを表わす。async_signalは、非同期動作信号名を表す。async_valueは、0(非同期リセット)、1(非同期セット)、任意の信号名(非同期セット・リセット等)の値を取り、非同期動作を表わす。
図19の論理回路も、ロジックコーンとその接続を指定することにより一意に表現することができるので、定式化できる。
−−−−−−−−−−−−− −−−−−−−−−−−−−
入力 | 出力 入力 | 出力
SS SR | Qn SS SR | Qn
0 0 | Qp 0 0 | Qp
0 1 | 0 0 1 | 0
1 0 | 1 1 0 | 1
1 1 | 1 1 1 | 0
−−−−−−−−−−−−− −−−−−−−−−−−−−
フリップフロップの真理値表から、セット優先/リセット優先のセット・リセット競合FFのいずれかも判定することができる。入力リテラルがa、b、c、dで、出力の現状態をQp、次状態をQnとして、表3の真理値表を持つFFを考える。
−−−−−−−−−−−−−−−−− −−−−−−−−−−−−−−−
入力 | 出力 入力 | 出力
a b c d | Qn a&b c|d | Qn
−−−−−−−−−−−−−−−−− −−−−−−−−−−−−−−−
0 0 0 0 | Qp 0 0 | Qp
0 0 0 1 | 0 0 1 | 0
0 0 1 0 | 0 1 0 | 1
0 0 1 1 | 0 1 1 | 1
0 1 0 0 | Qp −−−−−−−−−−−−−−−
0 1 0 1 | 0
0 1 1 0 | 0
0 1 1 1 | 0
1 0 0 0 | Qp
1 0 0 1 | 0
1 0 1 0 | 0
1 0 1 1 | 0
1 1 0 0 | 1
1 1 0 1 | 1
1 1 1 0 | 1
1 1 1 1 | 1
−−−−−−−−−−−−−−−−−
真理値表3に基づいて、入力を関数で置換すると表4を得る。表4と表1の対比から、このFFは、a&b(a and b)をセットリクエスト、c|d(c or d)をリセットリクエストとするセット優先のセット・リセット競合FFであることが分かる。
Claims (3)
- ハードウェア記述言語でプログラミングされた論理回路の検証装置において、
回路プログラムを受け付ける回路プログラム受付部と、前記回路プログラム内の競合状態想定回路構成、及びその競合条件を、競合カバレッジポイントとして検出する競合カバレッジポイント抽出部と、前記回路プログラムをテストプログラムによってテストするシミュレーション部と、競合カバレッジポイントでの競合条件の同時発生を監視し、集計することにより、競合カバレッジ率を算出する競合カバレッジ率算出部と、前記競合カバッレッジ率を表示する競合カバレッジ率表示部とからなることを特徴とする検証装置。 - 請求項1に記載の検証装置であって、
前記回路プログラム受付部は、前記回路プログラムをブール式に変換し、
前記競合カバッレッジポイント抽出部は、ブール式に変換されたターゲットパターンと前記ブール式とのパターンマッチングにより、前記競合カバッレッジポイントを検出することを特徴とする検証装置。 - ハードウェア記述言語でプログラミングされた論理回路の回路プログラムを受け付けるステップと、前記回路プログラム内の競合状態想定回路構成、及びその競合条件を競合カバレッジポイントとして抽出するステップと、前記回路プログラムをテストプログラムによってテストするためにシミュレーションするステップと、競合カバレッジポイントでの競合条件の同時発生を監視し、集計することにより、競合カバレッジ率を算出するステップと、競合カバレッジ率を表示するステップとからなる検証方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009299137A JP5232767B2 (ja) | 2009-12-29 | 2009-12-29 | 検証装置および検証方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009299137A JP5232767B2 (ja) | 2009-12-29 | 2009-12-29 | 検証装置および検証方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011138428A JP2011138428A (ja) | 2011-07-14 |
JP5232767B2 true JP5232767B2 (ja) | 2013-07-10 |
Family
ID=44349770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009299137A Active JP5232767B2 (ja) | 2009-12-29 | 2009-12-29 | 検証装置および検証方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5232767B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5644899B1 (ja) | 2013-06-14 | 2014-12-24 | 日本電気株式会社 | 回路検証装置、回路検証方法および回路検証プログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0512366A (ja) * | 1991-07-02 | 1993-01-22 | Hitachi Ltd | 論理シミユレーシヨンにおける競合動作チエツク方式 |
JP2009163636A (ja) * | 2008-01-09 | 2009-07-23 | Toyota Motor Corp | 一致性検査方法、一致性検査装置およびプログラム |
-
2009
- 2009-12-29 JP JP2009299137A patent/JP5232767B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011138428A (ja) | 2011-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8856706B2 (en) | System and method for metastability verification of circuits of an integrated circuit | |
JP2000148808A (ja) | スケジュ―リングされた動作記述に対するストラクチュラルrtlの正当性検証方法 | |
US9569575B2 (en) | Digital circuit design method and associated computer program product | |
JP5016119B2 (ja) | 自然言語アサーションプロセッサ | |
JP2010033208A (ja) | 回路設計支援装置、回路設計支援プログラム、回路設計支援方法 | |
US8522182B2 (en) | Generation of an end point report for a timing simulation of an integrated circuit | |
CN113901745A (zh) | 芯片测试方法、装置、电子设备及计算机可读存储介质 | |
CN106708730A (zh) | 一种针对嵌入式实时操作系统形式化验证方法 | |
JP2010003008A (ja) | 検出プログラム、検出装置および検出方法 | |
JP4147842B2 (ja) | 論理検証システム及び方法、論理コーン抽出装置及び方法、論理検証及び論理コーン抽出プログラム | |
JP5287092B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
CN113343629B (zh) | 集成电路验证方法、代码生成方法、系统、设备和介质 | |
US9672317B2 (en) | Quality of results system | |
JP5232767B2 (ja) | 検証装置および検証方法 | |
US10430535B2 (en) | Verification support program medium, verification support method, and information processing device for verification of a circuit | |
JP4736822B2 (ja) | 半導体集積回路の設計支援装置、設計支援方法および設計支援プログラム | |
Schmidt et al. | Automatic generation of thread communication graphs from SystemC source code | |
JP2009230677A (ja) | プロパティ生成システムおよびプロパティ検証システム | |
JP6352607B2 (ja) | アサーション生成装置及び方法並びにプロセッサ検証装置及び方法 | |
JP2011138247A (ja) | プログラム影響範囲検証方法及び装置 | |
CN102788950B (zh) | 一种周期精确转换器及其集成电路验证方法和系统 | |
JP2010244300A (ja) | テストパターン作成手法、シミュレーション方法、情報処理装置およびシミュレーション装置 | |
US20240046014A1 (en) | Process to relay knowledge and guide synthesis alongside early detection of logic optimizations | |
Plassan et al. | Improving the efficiency of formal verification: the case of clock-domain crossings | |
US8745553B2 (en) | Method and apparatus for applying post graphic data system stream enhancements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130325 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5232767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |