JP5231359B2 - デジタルアンプ、ｄａコンバータ、増幅方法、及び、変換方法 - Google Patents

Description

本発明は、パルス信号をＤ級増幅するデジタルアンプ、及び、増幅方法に関する。デジタル信号をアナログ信号に変換するＤＡコンバータ、及び、変換方法に関する。

近年、デジタルアンプが広く用いられている。例えば、テレビジョン受像機に搭載されるオーディオアンプも、デジタル放送開始後、デジタルアンプが主流になりつつある。

デジタルアンプは、入力信号により変調されたパルス信号をトランジスタのスイッチング作用を利用してＤ級増幅するアンプである。このため、入力信号をトランジスタの増幅作用を利用してＡ級、ＡＢ級、又はＢ級増幅するアナログアンプと比べて、格段に効率が高いという利点をもつ。また、変調方式としてΔΣ変調を用いれば、パルス信号を生成する際に生じる量子化ノイズを可聴帯域外に追放することができ、ピュア・オーディオとしての使用にも耐える忠実度の高いオーディオアンプを実現することができる。

しかしながら、ＰＣＭ（パルス符号変調）信号などのデジタル信号を入力信号とするフルデジタルアンプには、増幅後のパルス信号（時間平均値が入力信号の値に比例するアナログ信号と見做せる）を入力信号から減じるようなオーバーオールな負帰還をかけることが困難であり、スイッチング回路にてパルス信号をＤ級増幅する際に発生する増幅歪が忠実度の低下に直結するという問題がある。

図６は、スイッチング回路における増幅歪の発生要因を示す模式図である。

増幅歪が発生するのは、本来、スイッチング回路の出力電圧が一定であるべき期間において、スイッチング回路の出力電圧に変動が生じ、その結果、スイッチング回路から歪んだ矩形波が出力されるためである。歪んだ矩形波は、図６に示すように、（１）電源リプル、（２）他負荷の変動、（３）スイッチング回路の出力変動による電圧降下、（４）ＯＮ抵抗による電圧降下などによって生じる。また、（５）デッドタイムも増幅歪の発生要因となる。

このような増幅歪を抑制するための技術としては、スイッチング回路にて発生する増幅歪を入力信号の値から推定するとともに、推定結果に応じて入力信号の値を補正するフィードフォワード機構（特許文献１参照）や、増幅後のパルス信号の時間平均値に応じて増幅前のパルス信号のパルス幅を補正するフィードバック機構などが知られている。

図７は、フィードフォワード機構を有する従来のデジタルアンプ５０の構成を示すブロック図である。

図７に示すように、デジタルアンプ５０は、入力信号＃５１に応じた補正信号＃５２を生成する補正信号生成回路５１と、入力信号＃５１と補正信号＃５２との差信号＃５３により変調されたパルス信号＃５４を生成する変調回路５２と、パルス信号＃５４をＤ級増幅するスイッチング回路５３とを備えている。

補正信号生成回路５１は、スイッチング回路５３にて発生する増幅歪、特に、入力信号＃５１の値ｘから推定可能な増幅歪ｎ（ｘ）を抑制するために、ｎ（ｘ）／γを近似する多項式ｆ（ｘ）を用いて補正信号＃５２の値を算出する。ここで、γは、スイッチング回路５３のゲインである。増幅後のパルス信号＃５５の値ｙは、γ｛ｘ−ｆ（ｘ）｝＋ｎ（ｘ−ｆ（ｘ））≒γｘとなる。すなわち、入力信号＃５１の値ｘと出力信号＃５５の値ｙとの比が一定となり、スイッチング回路５３にて発生する増幅歪が抑圧される。なお、｜ｆ（ｘ）｜＝｜ｎ（ｘ）／γ｜≪｜ｘ｜なので、ここでは、ｎ（ｘ）≒ｎ（ｘ−ｆ（ｘ））と考えて差し支えない。

なお、フィードフォワード技術により抑制可能な増幅歪、すなわち、入力信号の値から推定可能な増幅歪としては、スイッチング回路の出力変動による電圧降下、ＯＮ抵抗による電圧降下、及び、デットタイムに起因する増幅歪などを挙げることができる。

図８は、フィードバック機構を有する従来のデジタルアンプ６０の構成を示すブロック図である。

デジタルアンプ６０は、図８に示すように、入力信号＃６１により変調されたパルス信号＃６２を生成する変調回路６１と、パルス信号＃６２をＤ級増幅するＤ級増幅回路６２とを備えている。Ｄ級増幅回路６２は、パルス信号＃６２をＤ級増幅するスイッチング回路６４の前段に、増幅前のパルス信号＃６２のパルス幅を調整するパルス幅調整回路６３を備えている。

パルス幅調整回路６３は、増幅後のパルス信号＃６３の時間平均値が増幅前のパルス信号＃６２の時間平均値のγ倍よりも小さい場合には、増幅前のパルス信号＃６２のパルス幅を広げ、また、増幅後のパルス信号＃６３の時間平均値が増幅前のパルス信号＃６２のγ倍よりも大きい場合には、増幅前のパルス信号＃６３のパルス幅を狭めるように構成されている。

これにより、増幅前のパルス信号＃６３の時間平均値と増幅後のパルス信号＃６の時間平均値との比が一定となり、スイッチング回路６４にて発生する増幅歪が抑制される。

国際公開第２００８／０８１８８７号パンフレット（国際公開日：２００８年７月１０日）

しかしながら、フィードフォワード機構を有する従来のデジタルアンプには、推定可能な増幅歪しか抑制することができないという問題があった。

また、フィードバック機構を有する従来のデジタルアンプには、高い周波数帯域において効果的に増幅歪を抑制することができないという問題があった。

前者の問題については明らかであるため、以下、後者の問題について、以下、図９を参照してもう少し詳しく説明する。

図９（ａ）は、図８に示すＤ級増幅回路６２の伝達関数を示すブロック線図である。同図において、Ｎ（ｓ）は、スイッチング回路６４（図８参照）にて発生する増幅歪ｎ（ｔ）のラプラス変換であり、Ｎ’（ｓ）は、Ｄ級増幅回路６２から出力される増幅歪ｎ’（ｔ）のラプラス変換である。また、Ｇ（ｓ）は、パルス幅調整回路６３（図８参照）を構成する積分器の伝達関数である。積分器としては、通常、安定性を考慮して１次積分器が用いられるので、Ｇ（ｓ）＝１／ｓと考えて差し支えない。

図９（ａ）に示したモデル線図から、スイッチング回路６４にて発生する増幅歪Ｎ（ｓ）と、Ｄ級増幅回路６２から出力される増幅歪Ｎ’（ｓ）との間には以下の関係が成り立つことが分かる。本明細書においては、（２）式により定義されるＮＴＦ（ｓ）を、Ｄ級増幅回路６２のノイズ伝達関数（ＮＴＦ : Noise Transfer Function）と呼ぶ。

パルス幅調整回路６３を構成する積分器が１次積分器である場合、Ｄ級増幅回路６２のノイズ伝達関数ＮＴＦ（ｓ）は、以下のように表される。

ｓ＝ｊωとしたノイズ伝達関数ＮＴＦ（ｊω）は、正弦波ｎ（ｔ）＝Ａｓｉｎ（ωｔ）に対して、振幅Ａを｜ＮＴＦ（ｊω）｜倍し、位相ωｔを∠ＮＴＬ（ｊω）進めるように作用する。すなわち、ｎ（ｔ）＝Ａｓｉｎ（ωｔ）のとき、ｎ’（ｔ）＝Ａ｜ＮＴＦ（ｊω）｜ｓｉｎ（ωｔ＋∠ＮＴＬ（ｊω））となる。ここで、ｊは虚数単位、｜ＮＴＦ（ｊω）｜はノイズ伝達関数ＮＴＦ（ｊω）の振幅、∠ＮＴＬ（ｊω）はノイズ伝達関数ＮＴＦ（ｊω）の偏角を表す。

パルス幅調整回路６３が１次積分器により構成されている場合、ノイズ伝達関数ＮＴＦ（ｊω）の振幅及び偏角は以下のように与えられる。

図９（ｂ）及び図９（ｃ）は、（４）式及び（５）式に対応する、ノイズ伝達関数ＮＴＦ（ｊω）の振幅及び偏角の角周波数依存性を示したグラフである。ここで注目すべきは、ノイズ伝達関数ＮＴＦ（ｊω）の振幅が角周波数の増加に伴って２０ｄＢ／ｄｅｃで上昇している点である。これは、フィードバック機構を有する従来のデジタルアンプ６０においては、高い周波数帯域において増幅歪を効果的に抑制できないことを意味する。

また、このような問題点を解消するために、フィードバック機構を有するデジタルアンプに、フィードフォワード技術を機構を組み合わせることが考えられる。フィードバック機構を有するデジタルアンプにフィードフォワード機構を組み合わせれば、低い周波数帯域における増幅歪に加え、入力信号の値から推定可能な増幅歪を全ての周波数帯域に渡って抑制することが期待されるからである。

しかしながら、フィードバック機構を有するデジタルアンプにフィードフォワード機構を組み合わせると、入力信号の値から推定可能な増幅歪を高い周波数帯域において抑制することができない、ということを発明者は見いだした。

このことの実証する数値実験の結果を図１０に示す。

図１０（ａ）は、フィードバック機構を有さないデジタルアンプに、フィードフォワード技術を適用した場合の歪率特性（実線）と、フィードフォワード技術を適用しなかった場合の歪率特性（点線）とを示すグラフである。図１０（ａ）に示すように、フィードフォワード技術を適用した場合、入力が−１５ｄＢＦＳを超えたあたりから歪率の明らかな低下が見られる。

一方、図１０（ｂ）は、フィードバック機構を有するデジタルアンプに、フィードフォワード技術を適用した場合の歪率特性（実線）と、フィードフォワード技術を適用しなかった場合の歪率特性（点線）とを示すグラフである。フィードバック機構を有するデジタルアンプにおいては、図１０（ｂ）に示すように、フィードフォワード技術を適用しても、図１０（ａ）に示したような歪率の低下は見られない。

このようにフィードバック機構を有するデジタルアンプにおいてフィードフォワードが有効に機能しないことの原因は、主に、図９（ｃ）に示すようにフィードバックによって増幅歪の位相が９０°回転しているためであると考えられる。

本発明は上記の問題に鑑みてなされたものであり、その目的は、全ての周波数帯域において、入力信号の値から推定可能な増幅歪を抑制することができ、同時に、低い周波数領域において、任意の増幅歪を抑制することができるデジタルアンプを実現することにある。

上記課題を解決するために、本発明に係るデジタルアンプは、入力信号に応じた補正信号を生成する補正信号生成回路と、上記入力信号と上記補正信号との差信号により変調されたパルス信号を生成するパルス信号生成回路と、上記パルス信号をＤ級増幅するＤ級増幅回路であって、フィードバック機構を有するＤ級増幅回路と、上記補正信号に作用するフィルタ回路であって、上記Ｄ級増幅回路のノイズ伝達関数を模擬した伝達関数を有するフィルタ回路と、を備えている。

上記の構成によれば、上記フィードバック機構の作用により、低い周波数領域において、任意の増幅歪を抑制することができる。しかしながら、上記フィードバック機構の作用により、上記Ｄ級増幅回路から出力される増幅歪は、上記パルス信号をＤ級増幅する際に発生する増幅歪そのものではなく、上記パルス信号をＤ級増幅する際に発生する増幅歪に上記ノイズ伝達関数を作用させたものになる。

したがって、フィードフォワード機構を有する従来のデジタルアンプのように、上記パルス信号をＤ級増幅する際に発生する増幅歪そのものをキャンセルする補正信号を入力信号から減算したのでは、上記Ｄ級増幅回路から出力される増幅歪をキャンセルすることができない。

一方、上記の構成によれば、Ｄ級増幅回路のノイズ伝達関数と等価な伝達関数をもつフィルタ回路を補正信号に作用させているので、上記パルス信号をＤ級増幅する際に発生する増幅歪をキャンセルする補正信号を用いて、上記Ｄ級増幅回路から出力される増幅歪をキャンセルすることができる。つまり、上記構成によれば、上記パルス信号をＤ級増幅する際に発生する増幅歪が入力信号に応じて推定可能な増幅歪であれば、全ての周波数において、それをキャンセルすることができる。

したがって、上記の構成によれば、低い周波数領域において、任意の増幅歪を抑制することができ、更に、全ての周波数帯域において、入力信号の値から推定可能な増幅歪を抑制することができるという効果を奏する。

本発明に係るデジタルアンプにおいて、上記フィルタ回路は、デジタルフィルタ回路である、ことが好ましい。

上記の構成によれば、伝達関数を決定する上記デジタルフィルタのパラメータを適宜設定することによって、容易に上記ノイズ伝達関数を模擬するフィルタ回路を実現することができる、という更なる効果を奏する。

上記デジタルフィルタ回路は、ＩＩＲフィルタ回路であっても、ＦＩＲフィルタ回路であっても構わないが、上記ノイズ伝達関数を双一次変換することにより得られる伝達関数を有するＩＩＲフィルタ回路を用いることにより、より容易に上記ノイズ伝達関数を模擬するフィルタ回路を実現することができる。

本発明に係るデジタルアンプにおいて、上記ノイズ伝達関数は、周波数と共に振幅又は偏角が変化する。例えば、上記フィードバック機構が、１次積分器により構成されている場合、上記ノイズ伝達関数は、ｊω／（ｊω＋Ａ）となり、振幅及び偏角が角周波数ωと共に変化する。このような場合であっても、上記の構成によれば、上記パルス信号をＤ級増幅する際に発生する増幅歪をキャンセルする補正信号を用いて、上記Ｄ級増幅回路から出力される増幅歪をキャンセルすることができる。

本発明に係るデジタルアンプにおいて、上記補正信号生成回路は、上記入力信号の値を変数とする多項式を用いて上記補正信号の値を算出することが好ましい。

上記の構成によれば、補正信号を簡単な構成で高速に生成することができる、という更なる効果を奏する。

なお、テーブルを格納するために十分な容量をもったメモリを備えている場合には、上記補正信号生成回路を、上記入力信号の値と上記補正信号の値とが互いに関連づけられたテーブルを参照して上記補正信号の値を決定するように構成してもよい。この場合、補正信号を更に簡単な構成で更に高速に生成することができるという効果を奏する。

本発明に係るデジタルアンプにおいて、上記補正信号生成回路は、上記入力信号の値を変数とする多項式であって、上記Ｄ級増幅回路にて発生する増幅歪の値を近似する多項式を用いて上記補正信号の値を算出する、ものであることが好ましい。

上記の構成によれば、上記パルス信号をＤ級増幅する際に発生する増幅歪をキャンセルする補正信号を簡単な構成で高速に生成することができる、という更なる効果を奏する。

上記課題を解決するために、本発明に係る増幅方法は、入力信号に応じた補正信号を生成する補正信号生成工程と、上記入力信号と上記補正信号との差信号により変調されたパルス信号を生成するパルス信号生成工程と、フィードバック機構を有するＤ級増幅回路を用いて上記パルス信号をＤ級増幅するＤ級増幅工程と、上記Ｄ級増幅回路のノイズ伝達関数を模擬した伝達関数を有するフィルタ回路を上記補正信号に作用させるフィルタ工程と、を含んでいる。

上記の構成によれば、上記のデジタルアンプと同様の効果を奏する。

なお、入力信号がデジタル信号である場合、上記デジタルアンプはＤ／Ａコンバータとして機能する。また、入力信号がデジタル信号である場合、上記増幅方法はＤ／Ａ変換方法と言い換えることができる。このようなＤ／Ａコンバータや変換方法も本発明の範疇に含まれる。

本発明によれば、以上のように、全ての周波数帯域において、入力信号の値から推定可能な増幅歪を抑制することができ、同時に、低い周波数領域において、任意の増幅歪を抑制することができるという効果を奏する。

本発明の実施形態を示すものであり、デジタルアンプの構成を示すブロック図である。 図１のデジタルアンプの歪率特性を示すグラフである。（ａ）は、フィルタ回路を経た補正信号を用いて入力信号を補正した場合の歪率特性（実線）と、フィルタ回路を経ていない補正信号を用いて入力信号を補正した場合の歪率特性（点線）とを示すグラフであり、（ｂ）は、フィルタ回路を経た補正信号を用いて入力信号を補正した場合の歪率の周波数依存性（黒色）と、フィルタ回路を経ていない補正信号を用いて入力信号を補正した場合の歪率の周波数依存性（灰色）とを示すグラフである。 図１のデジタルアンプが備えているパルス幅調整回路のブロック図である。 図１のデジタルアンプが備えている補正信号生成回路及びフィルタ回路のブロック図である。 図４の補正信号生成回路及びフィルタ回路により参照される各係数の設定方法を示す模式図である。 スイッチング回路にて発生する増幅歪みの原因を示す模式図である。 フィードフォワード機構を有する従来のデジタルアンプを示すブロック図である。 フィードバック機構を有する従来のデジタルアンプを示すブロック図である。 図８に示す従来のデジタルアンプの伝達関数を示すものであり、（ａ）はモデル線図を示し、（ｂ）はノイズ伝達関数の振幅の周波数依存性を示すグラフであり、（ｃ）はノイズ伝達関数の偏角の周波数依存性を示すグラフである。 （ａ）は、フィードバック機構を有さないデジタルアンプに、フィードフォワード技術を適用した場合の歪率特性（実線）と、フィードフォワード技術を適用しなかった場合の歪率特性（点線）とを示すグラフである。（ｂ）は、フィードバック機構を有するデジタルアンプに、フィードフォワード技術を適用した場合の歪率特性（実線）と、フィードフォワード技術を適用しなかった場合の歪率特性（点線）とを示すグラフである。

本発明の一実施形態について、図面に基づいて説明すれば以下のとおりである。

（デジタルアンプの構成）
まず、本実施形態に係るデジタルアンプ１０の構成について、図１を参照して説明する。図１は、本実施形態に係るデジタルアンプ１０の構成を示したブロック図である。デジタルアンプ１０は、図１に示すように、変調回路１１と、Ｄ級増幅回路１２と、補正信号生成回路１３と、フィルタ回路１４と、減算回路（加算器）１５とを備えている。Ｄ級増幅回路１２は、パルス幅調整回路１２ａと、スイッチング回路１２ｂとを含んでいる。

変調回路１１及びスイッチング回路１２ｂは、デジタルアンプとしての基幹機能を担う構成である。変調回路１１は、入力信号＃１（より正確には入力信号＃１から補正信号＃３を引いた差信号＃４）により変調されたパルス信号＃５を生成するものであり、スイッチング回路１２ｂは、パルス信号＃５（より正確には補正後のパルス信号＃５’）をＤ級増幅するものである。

なお、パルス信号＃５は、ＰＤＭ（パルス密度変調）信号であってもよいし、ＰＷＭ（パルス幅変調）信号であってもよい。パルス信号＃５としてＰＤＭ信号を用いる場合、変調回路１１を、例えば、周知のΔΣ変調回路により構成することができる。また、パルス信号＃５としてＰＷＭ信号を用いる場合、変調回路１１を、例えば、周知の三角波変調回路により構成することができる。

デジタルアンプ１０は、上述したスイッチング回路１２ｂにて発生する増幅歪、特に、低い周波数帯域における増幅歪を抑制するフィードバック機構を有している。パルス幅調整回路１２ａは、このフィードバック機能を担う構成である。

パルス幅調整回路１２ａは、スイッチング回路１２ｂにて発生する増幅歪を抑制するように、すなわち、増幅前のパルス信号＃５をγ´倍したしたものの周波数スペクトルと増幅後のパルス信号＃６の周波数スペクトルとの差（誤差）を小さくするように、増幅前のパルス信号＃５のパルス幅を調整するものである。ここで、γ´は、Ｄ級増幅回路１２のゲインを示す定数である。スイッチング回路１２ｂは、パルス幅調整回路１２によってパルス幅が調整された調整後のパルス信号＃５’をＤ級増幅するようになっている。なお、パルス幅調整回路１２ａのより具体的な構成については、参照する図面を代えて後述する。

デジタルアンプ１０は、更に、スイッチング回路１２ｂにて発生する増幅歪、特に、入力信号＃１の値から推定可能な増幅歪を抑制するフィードフォワード機構を有している（以下、スイッチング回路１２ｂにて発生する増幅歪が、入力信号＃１の値ｘの関数ｎ（ｘ）で表せるものとする）。補正信号生成回路１３、フィルタ回路１４、及び、減算回路１５は、このフィードフォワード機能を担う。

補正信号生成回路１３は、入力信号＃１に応じた補正信号＃２を生成するためのものである。フィルタ回路１４は、Ｄ級増幅回路１２のノイズ伝達関数ＮＴＦ（ｓ）を模擬した伝達関数（望ましくは、Ｄ級増幅回路１２のノイズ伝達関数ＮＴＦ（ｓ）と等価な伝達関数）を有するフィルタ回路である。減算回路１５は、フィルタ回路１４を経た補正信号＃３を入力信号＃１から減算するための構成である。上述した変調回路１１は、減算回路１５にて得られた差信号＃４により変調されたパルス信号を生成するようになっている。

補正信号生成回路１３は、ｎ（ｘ）／γ’を近似する多項式ｆ（ｘ）を用いて、入力信号＃１の値ｘ（ｔ）に応じた補正信号＃２の値ｆ（ｘ（ｔ））を算出するように構成されている。ここで、γ’は、フィードバックによるゲイン低下も考慮に入れたＤ級増幅回路１２のゲインである。フィルタ回路１４の伝達関数と、Ｄ級増幅回路１２のノイズ伝達関数ＮＴＦ（ｔ）とが一致しているので、フィルタ回路１４を経た補正信号＃３の値ｆ’（ｘ、ω）と、Ｄ級増幅回路１２から出力される増幅歪ｎ’（ｘ、ω）との間に、ｆ’（ｘ、ω）≒ｎ’（ｎ、ω）／γ’が成り立つ（ωは任意）。このため、増幅後のパルス信号＃６の値ｙは、γ’｛ｘ−ｆ’（ｘ、ω）｝＋ｎ’（ｘ−ｆ’（ｘ、ω））≒γ’ｘとなる。すなわち、入力信号の値ｘと出力信号（増幅後のパルス信号＃６）の値ｙとの比が全体域に渡って一定に保たれる。つまり、入力信号＃１の値から推定可能な増幅歪を全帯域に渡って抑制することができる。

図２（ａ）は、デジタルアンプ１０において、フィルタ回路１４を経た補正信号＃３を用いて入力信号＃１を補正した場合の歪率特性（実線）と、補正信号＃２を用いて入力信号＃１を補正した場合の歪率特性（点線）とを示すグラフである。図２（ｂ）は、フィルタ回路１４を経た補正信号＃３を用いて入力信号＃１を補正した場合の歪率の周波数依存性（黒色）と、補正信号＃２を用いて入力信号＃１を補正した場合の歪率の周波数依存性（灰色）とを示すグラフである。これらのグラフから、フィルタ１４を経た補正信号＃３を用いて入力信号＃１を補正することによって、高い周波数領域においてもフィードフォワードが有効に機能し、増幅歪の抑制を図れることが明らかであろう。

（パルス幅調整回路の構成例）
次に、パルス幅調整回路１２ａの構成例について、図３を参照して説明する。図３は、パルス幅調整回路１２ａの構成例を示したブロック図である。図３に例示したパルス幅調整回路１２ａは、入力パルス信号＃５の時間平均値＜Ｖin＞と増幅後のパルス信号＃６の時間平均値＜Ｖout＞との比が一定に保たれるように、増幅前のパルス信号＃５（以下「入力パルス信号＃５」と呼称する）を調整するものであり、図３に示すように、波形変換器２１、比較器２２、比較器２３、減算器２４、積分器２５、減衰器２６を備えている。

すなわち、波形変換器２１にて、入力パルス信号＃５を構成する各パルスの波形を矩形から台形へと変形する。そして、比較器２２にて、台形パルス信号＃５ａの値を閾値Ｔｈ１と比較し、台形パルス信号＃５ａの値が閾値Ｔｈ１を上回っているときにハイレベルとなり、台形パルス信号＃５ａの値が閾値Ｔｈ１を下回っているときにローレベルとなる出力パルス信号＃５ｂを生成する。閾値Ｔｈ１が下がれば、よりパルス幅の広い出力パルス信号＃５ｂが生成され、閾値Ｔｈ１が上がれば、よりパルス幅の狭い出力パルス信号＃５ｂが生成されることは明らかであろう。

比較器２３、減算器２４、積分器２５、及び、減衰器２６は、入力パルス信号＃５の時間平均値＜Ｖin＞と増幅後のパルス信号＃６の時間平均値＜Ｖout＞との比が一定に保たれるように閾値Ｔｈ１を設定するための構成である。具体的には、比較器２３は、台形パルス信号＃５ａの値を閾値Ｔｈ２と比較し、台形パルス信号＃５ａの値が閾値Ｔｈ２を上回っているときにハイレベルとなり、台形パルス信号＃５ａの値が閾値Ｔｈ２を下回っているときにローレベルとなるパルス信号＃５ｃを生成する。閾値Ｔｈ２は、入力パルス信号＃５を構成する各パルスの面積（時間積分値）と、比較器２３にて生成されるパルス信号＃５ｃを構成する各パルスの面積（時間積分値）とが一致するように設定されている。このため、比較器２３にて生成されるパルス信号＃５ｃの時間平均値は、入力パルス信号＃５の時間平均値＜Ｖin＞と一致する。

減衰器２６は、増幅後のパルス信号＃６を一定の減衰率で減衰する。減衰器２６の減衰率は、例えば、減衰器２６にて減衰されたパルス信号＃６ａの平均波高値と、比較器２３にて生成されたパルス信号＃５ｃの波高値とが一致するように定めればよい。積分器２５は、比較器２３にて生成されたパルス信号＃５ｃの値から、減衰器２６にて減衰されたパルス信号＃６ａの値を減算して得られる差信号＃５ｄを時間積分する。積分結果である閾値Ｔｈ１は、比較器２３にて生成されたパルス信号＃５ｃの時間平均値から、減衰器２６にて減衰されたパルス信号＃６ａの時間平均値を減算した差を表す。

比較器２３にて生成されたパルス信号＃５ｃの時間平均値は、入力パルス信号＃５の時間平均値＜Ｖin＞に一致し、また、減衰器２６にて減衰されたパルス信号＃６ａの時間平均値は、減衰器２６の減衰率を１／γ’とすると、増幅後のパルス信号＃６の時間平均値＜Ｖout＞の１／γ’倍に一致する。したがって、増幅後のパルス信号＃６の時間平均値＜Ｖout＞が入力パルス信号＃５の時間平均値＜Ｖin＞のγ’倍よりも小さいときには、閾値Ｔｈ１＜０となり、出力パルス＃５ｂのパルス幅は、Ｔｈ１＝０のときの基準パルス幅よりも広くなる。逆に、増幅後のパルス信号＃６の時間平均値＜Ｖout＞が入力パルス信号＃５の時間平均値＜Ｖin＞のγ’倍よりも大きいときには、閾値Ｔｈ１＞０となり、出力パルス＃５ｂのパルス幅は、Ｔｈ１＝０のときの基準パルス幅よりも狭くなる。その結果、増幅後のパルス信号＃６の時間平均値＜Ｖout＞が入力パルス信号＃５の時間平均値＜Ｖin＞のγ’倍になるように、出力パルス＃５ｂのパルス幅が制御される。

（補正信号生成回路及びフィルタ回路の構成例）
次に、補正信号生成回路１３及びフィルタ回路１４の構成例について、図４を参照して説明する。なお、補正信号生成回路１３は、入力信号＃１の値ｘを変数とする多項式ｆ（ｘ）を用いて補正信号＃２の値を算出するものであってもよし、入力信号＃１の値ｘと補正信号＃２の値ｘとが予め互いに関連付けられたルックアップテーブルを参照して補正信号＃２の値を決定するものであってもよいが、以下では、前者の場合について説明する。

図４は、補正信号生成回路１３及びフィルタ回路１４の構成例を示したブロック図である。

補正信号生成回路１３及びフィルタ回路１４は、ホールド回路３１〜３２と協働して以下のように動作する。

（ステップ１）ホールド回路３１が、入力信号＃１の値ｘ１を取り込み、これを保持する。

（ステップ２）補正信号生成回路１３が、入力信号＃１の値ｘ１をホールド回路３１から読み出し、これを用いて補正信号＃２の値ｆ（ｘ１）を算出する。

（ステップ３）ホールド回路３２が、補正信号生成回路１３から補正信号＃２の値ｆ（ｘ１）を取り込み、これを保持する。

（ステップ４）フィルタ回路１４が、補正信号＃２の値ｆ（ｘ１）をホールド回路３２にから読み出し、これを用いて補正信号＃３の値ｆ’（ｘ１、ω１）を算出する。算出された補正信号＃３の値ｆ’（ｘ１、ω１）は、減算回路１５に供給される。

（ステップ５）ホールド回路３２が、新たな入力信号の値ｘ２を取り込み、これを保持する。以下、同様の処理を繰り返す。

図４に示した補正信号生成回路１３は、入力信号＃１の値ｘから、補正関数＃２の値ｆ（ｘ）＝ｃ_１ｘ＋ｃ_３ｘ^３＋ｃ_５ｘ^５＋・・・ｃ_Ｎｘ^Ｎを算出する非線形演算回路であり、メモリ１３ａと、セレクタ１３ｂと、加算器１３ｃと、乗算器１３ｄと、Ｄ−フリップフロップ１３ｅ（以下「Ｄ−ＦＦ」と略記）と、セレクタ１３ｆとを備えている。

補正信号生成回路１３は、上述したステップ２において、以下のように動作する。

（１）最初のクロックにおいて、ホールド回路３１からｘが供給され、セレクタ１３ｂがメモリ１３ａからｃ_Ｎを読み出し、セレクタ１３ｆがメモリ（不図示）から０を読み出す。加算器１３ｃはｃ_Ｎ＋０＝ｃ_Ｎを算出し、乗算器１３ｄはｃ_Ｎ×ｘ＝ｃ_Ｎｘを算出する。乗算器１３ｄにより算出された積ｃ_Ｎｘは、Ｄ−ＦＦ１３ｅに格納される。

（２）次のクロックにおいて、ホールド回路３１からｘが供給され、セレクタ１３ｂがメモリ１３ａから０を読み出し、セレクタ１３ｆがＤ−ＦＦ１３ｅからｃ_Ｎｘを読み出す。加算器１３ｃは０＋ｃ_Ｎｘ＝ｃ_Ｎｘを算出し、乗算器１３ｄはｃ_Ｎｘ×ｘ＝ｃ_Ｎｘ^２を算出する。乗算器１３ｄにより算出された積ｃ_Ｎｘ^２は、Ｄ−ＦＦ１３ｅに格納される。

（３）次のクロックにおいて、ホールド回路３１からｘが供給され、セレクタ１３ｂがメモリ１３ａからｃ_Ｎ−２を読み出し、セレクタ１３ｆがＤ−ＦＦ１３ｅからｃ_Ｎｘ^２読み出す。加算器１３ｃはｃ_Ｎ−２＋ｃ_Ｎｘ^２を算出し、乗算器１３ｄは（ｃ_Ｎ−２＋ｃ_Ｎｘ^２）×ｘ＝（ｃ_Ｎ−２＋ｃ_Ｎｘ^２）ｘを算出する。乗算器１３ｄにより算出された積（ｃ_Ｎ−２＋ｃ_Ｎｘ^２）ｘは、Ｄ−ＦＦ１３ｅに格納される。

（４）次のクロックにおいて、ホールド回路３１からｘが供給され、セレクタ１３ｂがメモリ１３ａから０を読み出し、セレクタ１３ｆがＤ−ＦＦ１３ｅから（ｃ_Ｎ−２＋ｃ_Ｎｘ^２）ｘ読み出す。加算器１３ｃは０＋（ｃ_Ｎ−２＋ｃ_Ｎｘ^２）ｘ＝（ｃ_Ｎ−２＋ｃ_Ｎｘ^２）ｘを算出し、乗算器１３ｄは（ｃ_Ｎ−２＋ｃ_Ｎｘ^２）ｘ×ｘ＝（ｃ_Ｎ−２＋ｃ_Ｎｘ^２）ｘ^２を算出する。乗算器１３ｄにより算出された積（ｃ_Ｎ−２＋ｃ_Ｎｘ^２）ｘ^２は、Ｄ−ＦＦ１３ｅに格納される。

以下、同様の処理を繰り返すことによって、補正信号生成回路１３は、補正信号＃２の値（ｃ_１＋（ｃ_３＋・・・（ｃ_Ｎ−4＋（ｃ_Ｎ−２＋ｃ_Ｎｘ^２）ｘ^２）ｘ^２・・・）ｘ^２）ｘ＝ｃ_１ｘ＋ｃ_３ｘ^３＋ｃ_５ｘ^５＋・・・ｃ_Ｎｘ^Ｎ＝ｆ（ｘ）を算出する。

図４に示したフィルタ回路１４は、補正信号＃２の値ｆ（ｘ）を補正信号＃３の値ｆ’（ｘ、ω）に変換するフィルタ回路であり、Ｄ−ＦＦ１４ａ〜１４ｂと、乗算器１４ｃ〜１４ｅと、加算器１４ｆと、メモリ１４ｇ〜１４ｉとを備えた、伝達関数（β_０＋β_１ｚ^−１）／（１−α_１ｚ^−１）を有するＩＩＲフィルタである。このＩＩＲフィルタの伝達関数は、Ｄ級増幅回路１２のノイズ伝達関数ＮＴＦ（ｓ）＝（ｓ／Ａ）／（ｓ／Ａ＋１）を双一次変換することによって得られたものである。すなわち、このＩＩＲフィルタは、伝達関数（ｓ／Ａ）／（ｓ／Ａ＋１）をもつアナログフィルタと等価なデジタルフィルタであるとも言える。

（補正信号生成回路及びフィルタ回路の設定例）
次に、補正信号生成回路１３及びフィルタ回路１４により参照される各係数｛Ａ，ｃ_１，ｃ_３，ｃ_５，＋・・・ｃ_Ｎ｝の設定方法について図５を参照して説明する。各係数の設定は、以下のような手順で行われる。

（ステップ１）Ｄ級増幅回路１２のノイズ伝達関数ＮＴＦ（ｓ）の係数Ａを決定する。もう少し具体的に言うと、入力信号＃１としてｘ（ｔ）＝ｓｉｎ（ω_、ｔ）を与え、得られた出力信号ｙ（ｔ）＝Ａ_ｋｓｉｎ（ω_ｋｔ＋φ_ｋ）からスペクトラムアナライザを用いてφ_ｋを決定する（ｋ＝１、２、・・・、ｎ）。そして、（ω_ｋ、φ_ｋ）にフィットするよう∠ＮＴＦ（ｉω）の係数Ａを最小二乗法により決定する（図５（ａ）参照）。

（ステップ２）ステップ１にて決定された係数Ａを用いて、フィードバックを行った場合のｘ（ｔ）＝ａ_ｓｓｉｎ（ωｔ）に対する応答から、フィードバックを行わなかった場合のｘ（ｔ）＝ａ_ｓｓｉｎ（ωｔ）に対する応答を推定する。もう少し具体的に言うと、入力信号＃１としてｘ（ｔ）＝ａ_ｓ（ω）ｓｉｎ（ωｔ）を与え、得られた出力信号ｙ（ｔ）＝ａ_１（ω）ｓｉｎ（ωｔ）＋ａ_３（３ω）ｓｉｎ（３ωｔ＋φ_３（３ω））＋ａ_５（５ω）ｓｉｎ（５ω＋φ_５（５ω））＋・・・からスペクトラムアナライザを用いて各項の振幅ａ_ｋ（ｋω）及び位相φ_ｋ（ｋω）を決定する。フィードバックを行わなかった場合の応答ｙ（ｔ）＝ａ_１ｓｉｎ（ωｔ）＋ａ_３ｓｉｎ（３ωｔ＋φ_３）＋ａ_５ｓｉｎ（５ω＋φ_５）＋・・・は、振幅ａ_ｋ（ｋω）及び位相φ_ｋ（ｋω）から以下の式に従って決定することができる（図５（ｂ）参照）。なお、位相を決める２つの式の何れを用いるかは、ａ_ｋの符号を考慮して決めればよい。

（ステップ３）第２の工程にて推定されたフィードバックを行わなかった場合の応答から補正関数ｆ（ｘ）の係数を決定する。フィードバックを行わなかった場合の応答から補正関数ｆ（ｘ）の係数を決定する方法は、従来のデジタルアンプ５０において補正関数ｆ（ｘ）の係数を決定する方法（特許文献１参照）と同一である。

〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、フィードバック機構を有するデジタルアンプに好適に利用することができる。特に、フィードバック機構を有するフルデジタルアンプに好適に利用することができる。

１０ デジタルアンプ
１１ 変調回路（パルス信号生成回路）
１２ Ｄ級増幅回路
１２ａ パルス幅調整回路（フィードバック機構）
１２ｂ スイッチング回路
１３ 補正信号生成回路
１４ フィルタ回路

Claims (10)

1. 入力信号に応じた補正信号を生成する補正信号生成回路と、
   上記入力信号と上記補正信号との差信号により変調されたパルス信号を生成するパルス信号生成回路と、
   上記パルス信号をＤ級増幅するＤ級増幅回路であって、フィードバック機構を有するＤ級増幅回路と、を備えたデジタルアンプにおいて、
   上記補正信号の値は、上記入力信号の値から推定された上記Ｄ級増幅回路の増幅歪をキャンセルするように定められており、
   当該デジタルアンプは、上記補正信号に作用するフィルタ回路であって、上記Ｄ級増幅回路のノイズ伝達関数を模擬した伝達関数を有するフィルタ回路を更に備えている、
   ことを特徴とするデジタルアンプ。
2. 上記フィルタ回路は、デジタルフィルタ回路である、
   ことを特徴とする請求項１に記載のデジタルアンプ。
3. 上記デジタルフィルタ回路は、上記ノイズ伝達関数を双一次変換することにより得られる伝達関数を有するＩＩＲフィルタ回路である、
   ことを特徴とする請求項２に記載のデジタルアンプ。
4. 上記ノイズ伝達関数は、周波数と共に振幅又は偏角が変化するものである、
   ことを特徴とする請求項１から３までの何れか１項に記載のデジタルアンプ。
5. 上記補正信号生成回路は、上記入力信号の値を変数とする多項式を用いて上記補正信号の値を算出する、
   ことを特徴とする請求項１から４までの何れか１項に記載のデジタルアンプ。
6. 上記補正信号生成回路は、上記入力信号の値を変数とする多項式であって、上記Ｄ級増幅回路にて発生する増幅歪の値を近似する多項式を用いて上記補正信号の値を算出する、ことを特徴とする請求項５に記載のデジタルアンプ。
7. 上記補正信号生成回路は、上記入力信号の値と上記補正信号の値とが互いに関連づけられたテーブルを参照して上記補正信号の値を決定する、
   ことを特徴とする請求項１から４までの何れか１項に記載のデジタルアンプ。
8. 入力信号に応じた補正信号を生成する補正信号生成回路と、
   上記入力信号と上記補正信号との差信号により変調されたパルス信号を生成するパルス信号生成回路と、
   上記パルス信号をＤ級増幅するＤ級増幅回路であって、フィードバック機構を有するＤ級増幅回路と、を備えたＤＡ変換器において、
   上記補正信号の値は、上記入力信号の値から推定された上記Ｄ級増幅回路の増幅歪をキャンセルするように定められており、
   当該ＤＡ変換器は、上記補正信号に作用するフィルタ回路であって、上記Ｄ級増幅回路のノイズ伝達関数を模擬した伝達関数を有するフィルタ回路を更に備えている、
   ことを特徴とするＤＡ変換器。
9. 入力信号に応じた補正信号を生成する補正信号生成工程と、
   上記入力信号と上記補正信号との差信号により変調されたパルス信号を生成するパルス信号生成工程と、
   フィードバック機構を有するＤ級増幅回路を用いて上記パルス信号をＤ級増幅するＤ級増幅工程と、を含む増幅方法において、
   上記補正信号の値は、上記入力信号の値から推定された上記Ｄ級増幅回路の増幅歪をキャンセルするように定められており、
   当該増幅方法は、上記Ｄ級増幅回路のノイズ伝達関数を模擬した伝達関数を有するフィルタ回路を上記補正信号に作用させるフィルタ工程を更に含んでいる、
   ことを特徴とする増幅方法。
10. 入力信号に応じた補正信号を生成する補正信号生成工程と、
    上記入力信号と上記補正信号との差信号により変調されたパルス信号を生成するパルス信号生成工程と、
    フィードバック機構を有するＤ級増幅回路を用いて上記パルス信号をＤ級増幅するＤ級増幅工程と、を含むＤＡ変換方法において、
    上記補正信号の値は、上記入力信号の値から推定された上記Ｄ級増幅回路の増幅歪をキャンセルするように定められており、
    当該ＤＡ変換方法は、上記Ｄ級増幅回路のノイズ伝達関数を模擬した伝達関数を有するフィルタ回路を上記補正信号に作用させるフィルタ工程を更に含んでいる、
    ことを特徴とするＤＡ変換方法。

Images