JP5230575B2

JP5230575B2 - 電流検出装置

Info

Publication number: JP5230575B2
Application number: JP2009243962A
Authority: JP
Inventors: 弘五十嵐; 雅樹高田; 隆熊谷
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-10-23
Filing date: 2009-10-23
Publication date: 2013-07-10
Anticipated expiration: 2029-10-23
Also published as: JP2011089903A

Description

本発明は、主電流回路に流れる電流を検出する電流検出部として配線パターンを用いて電流検出を行う電流検出装置に関する。

従来、電流検出装置の電流検出部には、カレントトランスや、数十［ｍΩ］の低インピーダンスで温度係数の小さな厚膜チップ抵抗、あるいはセメント抵抗等が使用されている。

しかし、カレントトランスは、鉄心を必要とするので部品が大きくかつ重くて、コスト高になるだけでなく、使用できる最高・最低周波数に制限があるなどといった問題がある。さらに、検出する電流がカレントトランス内を貫通する必要があるため、別途配線が必要になり、実装上の制限が極めて大きい。

また、厚膜チップ抵抗は、電流検出部の小型化が可能であるものの、パワーエレクトロニクス機器など、平均通電電流が数十［Ａ］と比較的大きいので、これに伴い電流検出部での発熱が大きくなることから、小型な電流検出抵抗を使用することができない。

さらに、セメント抵抗は、許容損失が大きいので平均通電電流が数十［Ａ］と比較的大きい場合でも発熱を有る程度まで抑えることができるものの、高さが数十［ｍｍ］と大きいため回路全体の低背・小型化が困難であり、しかも、厚膜チップ抵抗のように、フローはんだ等の自動はんだ付けができないため、人手によるはんだ付け作業が必要となり、一層コスト高になるという問題がある。

そこで、電流検出抵抗を低背・小型化する手法として、下記の特許文献１、２に記載されるように電流検出部に配線パターンを使用して電流検出を行う技術が提案されている。すなわち、例えば特許文献１において、配線パターンの抵抗値は、パターンの厚さｔ、幅Ｗ、長さｌに加え、配線パターンに使用する金属材料の抵抗率ρによって決定される。よって、配線パターンの一部を電流検出用の抵抗として用いることで電流検出抵抗の低背化が実現できる。

特開平７−９８３３９号公報特開２００９−５２８９８号公報

しかし、上記の特許文献１、２に記載されるように電流検出部に配線パターンを使用して電流検出を行う場合、パワーエレクトロニクス機器においては、平均通電電流が数十［Ａ］と大きいため、配線パターンでの発熱が大きくなる。そして、電流検出部における配線パターンの発熱を抑えるには、パターン幅Ｗを大きくするなどしてその部分の抵抗を下げる必要があり、そうすると、小型化が阻害され、特許文献１記載のように配線パターンの一部を電流検出用の抵抗として用いることが難しくなる。

例えば、一般的な銅箔厚ｔ＝３５［ｕｍ］のプリント基板で、銅抵抗率１．７×１０^−８［Ω・ｍ］、配線幅ｗ＝１０［ｍｍ］、配線長さｌ＝３０［ｍｍ］とした場合、検出パターンでの抵抗は１．４６［ｍΩ］になる。２０［Ａ］の電流が上記電流検出部の配線パターンに流れたとき、その箇所の発熱は０．５８［Ｗ］となり、熱伝達率１０［Ｗ／ｍ^２℃］と考えると、温度上昇は１９４．３［℃］にも達する。一般的なガラスエポキシ基板では、表面温度１００［℃］以下での使用が要求されるため、使用可能な温度を超えてしまう。

一方、特許文献２に記載されるように、上記の配線パターンの一部を電流検出用の抵抗として用いる場合の放熱性を高める手法として、配線パターンに通電電流の向きと直交して放熱フィンを実装すると、配線パターンの放熱性が向上するので、通電電流の大きなパワーエレクトロニクス機器等に配線パターンの一部を電流検出用の抵抗として応用できる。

しかし、量産時において、放熱フィンの実装に自挿機が使えないため、手作業によるはんだ付け作業が必要となりコスト高になる問題がある。さらに、放熱フィン実装時のはんだ盛り付け量によって、電流検出抵抗値や、導体部の寄生インダクタンスが変化するなど、製造バラツキが生じやすい。量産時にはんだ盛り付け量を一定に管理することは困難なため、回路毎に電流検出装置の回路調整が必要となり、やはりコスト高になってしまう。

本発明は、上記のような課題を解決するためになされたものであり、製造バラツキが生じ難い配線パターンのメリットを生かしつつ、高い放熱性とともに、小型化、低背化を図ることができ、かつ、安価で精度良い電流検出装置を提供することを目的とする。

本発明は、プリント基板上に、主回路電流が流れる配線パターンが形成されるとともに、この配線パターンの一部を電流検出用の検出抵抗部とし、上記主回路電流の大小に比例して上記検出抵抗部の両端に発生する電圧降下により電流値を検出する電流検出装置において、上記配線パターンの一部には、当該配線パターンを流れる電流方向と直交して略Ｔ字形のスリットが形成され、上記略Ｔ字形のスリットのＴ字の頭部分はパターン内方に向いており、このスリットによって配線パターンの狭幅部となった部分が上記検出抵抗部として構成されており、この検出抵抗部は、その長さｌｐ＝５［ｍｍ］で、上記検出抵抗部のパターン幅をＷｐ［ｍｍ］、上記主回路電流が流れる配線パターンの幅をＷ［ｍｍ］とした場合、４≦Ｗ／Ｗｐの範囲に設定される一方、上記スリットの形成側とは反対側の側端に位置して上記検出抵抗部の電流方向に沿う両端に上記検出抵抗部の両端に生じる電圧降下を検出電圧として導出する検出電圧引出線がそれぞれ接続されていることを特徴としている。

本発明の電流検出装置によれば、実装スペースを抑えつつ、主回路電流が流れる配線パターンによって電流検出用の検出抵抗部が冷却されるので、配線パターンを放熱器として有効に働かせることができ、高い放熱性を確保できる。このため、小型・低背化を図ることができるのみならず、配線パターンを流れる主回路電流が数十［Ａ］と比較的大きいパワーエレクトロニクス機器においても配線パターンを検出抵抗部として使用できる。しかも、検出抵抗部のパターン幅Ｗｐを、主回路電流が流れる配線パターンの幅Ｗよりも狭くすることで検出抵抗部の抵抗値を高くすることができ、高い検出電圧が得られる。その結果、検出電圧レベルが高くなり、ノイズマージンが増加し、耐ノイズ性が向上する。

本発明の実施の形態１における電流検出装置の要部構成を示す平面図である。図１に示した構成の電流検出装置において、主回路電流が流れる配線パターンの幅Ｗと、その電流検出パターンの一部である検出抵抗部の幅Ｗｐとの比Ｗ／Ｗｐを変えて、検出抵抗部の表面の温度上昇ΔＴを測定した結果を示す特性図である。本発明の実施の形態１に対して好ましくない電流検出装置の構成の一例を示す平面図である。単一の導線に電流が流れる場合に生じる自己インダクタンスの説明図である。互いに並列配置された一対の導線に電流が流れる場合に生じる実効インダクタンスの説明図である。本発明の実施の形態２における電流検出装置の要部構成を示す平面図である。

実施の形態１．
図１は本発明の実施の形態１における電流検出装置の要部構成を示す平面図である。

この実施の形態１の電流検出装置１は、プリント基板２の表面に主回路電流が流れる配線パターン（以下、主回路配線パターンという）３が形成されるとともに、この主回路配線パターン３の一部には電流検出用の検出抵抗部４が形成されている。一方、プリント基板２の裏面側の全面には図示しないＧＮＤ電位の配線パターン（以下、ＧＮＤ配線パターンという）が形成されている。そして、ＧＮＤ配線パターンには、後述するように、検出抵抗部４に流れる電流Ｉｏの向きと逆向きの電流Ｉｃが流れるようにしている。

上記主回路配線パターン３は、当該主回路配線パターン３を流れる主回路電流の電流方向と直交する幅方向の一方の側部に凹状のくぼみ７が形成され、そのくぼみ７により狭幅になった部分が上記の検出抵抗部４として構成されている。この場合の検出抵抗部４は、主回路配線パターン３に沿う方向の長さがｌｐ、これに直交する方向の幅がＷｐである。また、主回路配線パターン３の主回路電流が流れる方向と直交する方向の幅をＷとすると、ＷｐとＷとの関係は、後述するように、
４≦Ｗ／Ｗｐ
の関係を満たすように設定されている。

主回路配線パターン３のくぼみ７の形成側の側端と反対側の側端には、検出抵抗部４の両端に生じる電圧降下を検出するための検出電圧引出線８，９が設けられている。これらの各検出電圧引出線８，９は、その各一端側が検出抵抗部４の電流方向に沿う両端にそれぞれ接続されている。そして、各検出電圧引出線８，９の他端側は、図外の演算増幅器等を有する電流検出回路の測定端子へ接続されるとともに、一方の検出電圧引出線８の途中には補正抵抗１１が、また、この補正抵抗１１に隣接した両検出電圧引出線８，９の間には補正コンデンサ１２がそれぞれ設けられている。

しかも、この場合、各検出電圧引出線８，９は、ノイズに起因して図外の電流検出回路で検出される電流値に誤動作が生じるのを防止するため、互いに接近して配置されている。すなわち、各検出電圧引出線８，９が互いに近接して配置することにより、図外の電流検出回路から一方の検出電圧引出線８を経て検出抵抗部４を通り、他方の検出電圧引出線９を経由して再び電流検出回路に至る配線ループが小さくなる。そして、配線ループが小さくなることで、配線ループを鎖交する磁束数が減少するため、検出電圧へのノイズ重畳が減少し、ノイズによる電流検出装置１の誤動作を防止することができる。

この構成において、検出抵抗部４で発生した検出電圧は、検出電圧引出線８，９を通って補正抵抗６と補正コンデンサ７を介して図示しない電流検出回路に入力される。すなわち、検出抵抗部４に電流Ｉｏが流れると、この検出抵抗部４のパターンの厚さｔｐ、幅Ｗｐ、長さｌｐによって決まる検出抵抗値Ｒｐと電流Ｉｏの積で求められる電圧降下ΔＶ（＝Ｒｐ×Ｉｏ）が発生する。そして、図外の電流検出回路において、この電圧降下ΔＶを既知の検出抵抗値Ｒｐで除すことで電流値Ｉｏが測定される。

図２は、検出抵抗部４の幅Ｗｐと主回路配線パターン３の幅Ｗの比Ｗ／Ｗｐを変化させて、検出抵抗部４における表面の温度上昇ΔＴを測定した結果を示す特性図である。この場合の通電電流は３０［Ａ］、検出抵抗部４の幅Ｗｐは５［ｍｍ］、長さｌｐは５［ｍｍ］、パターン厚さｔは５５［ｕｍ］である。

一般的に、プリント基板２として汎用されているガラスエポキシ基板は、表面温度１００［℃］以下での使用が要求される。パワーエレクトロニクス機器内部では周囲温度Ｔａが６０［℃］と高温になることが多く、これに１０［℃］のマージンを含めると、ガラスエポキシ基板の表面の許容温度上昇ΔＴｏは、１００−（６０＋１０）＝３０、すなわち、ΔＴｏ≦３０［Ｋ］になる。

図２に示す測定結果より、パターン幅の比Ｗ／Ｗｐ＝１の場合、検出抵抗部４の表面の温度上昇ΔＴは５８．２［Ｋ］まで達し、上記の許容温度上昇ΔＴｏ≦３０［Ｋ］を満たしていない。パターン幅の比Ｗ／Ｗｐを次第に大きくしていくと、主回路配線パターン３が放熱器として作用して検出抵抗部４の表面の温度上昇が低下する。そして許容温度上昇ΔＴｏ≦３０［Ｋ］を満たすパターン幅の比となるのはＷ／Ｗｐ＝４の場合である。パターン幅の比Ｗ／Ｗｐ＞４の領域では、温度上昇ΔＴ≒３０［Ｋ］一定となり、主回路配線パターン３による放熱効果が飽和する。このように、主回路配線パターン３が放熱器として作用して許容温度上昇ΔＴｏ≦３０［Ｋ］を満たすのは、主回路配線パターン３の幅Ｗと検出抵抗部４の幅Ｗｐの比Ｗ／Ｗｐが、４≦Ｗ／Ｗｐの場合である。

ただし、４≦Ｗ／Ｗｐの関係を満たす場合であっても、主回路配線パターン３の幅Ｗが徒に大きくなる場合には、無駄に主回路配線パターン３の表面積が増加して検出抵抗部４周辺の他の部分の実装スペースが狭くなってしまうので、設計仕様を考慮すると、主回路配線パターン３の幅Ｗを大きくするには自ずと限界がある。

このように、この実施の形態１の電流検出装置１によれば、主回路配線パターン３の幅Ｗと検出抵抗部４の幅Ｗｐとの比が４≦Ｗ／Ｗｐとなるように設定することで、主回路配線パターン３によって検出抵抗部４が冷却されるので、主回路配線パターン３を検出抵抗部４に対する放熱器として有効に働かせることができる。したがって、主回路配線パターン３に流れる主回路電流の平均的な通電電流Ｉａｖｅが数十Ａと比較的大きいパワーエレクトロニクス機器において電流検出を行う際にも、配線パターンを検出抵抗部４として使用できる。

しかも、検出抵抗部４の幅Ｗｐを、主回路配線パターン３の幅Ｗよりも狭くすることで、検出抵抗部４の抵抗値Ｒｐを高くすることができるので、高い検出電圧が得られて検出電圧レベルが高くなるので、ノイズマージンが増加し、耐ノイズ性が向上する。

ところで、図１に示した構成の電流検出装置１では、主回路配線パターン３を流れる主回路電流の電流方向と直交する幅方向の側部の一方側にのみ凹状のくぼみ７を形成することにより検出抵抗部４を構成し、くぼみ７の反対側の側端に検出電圧引出線８，９を設けてその端部を検出抵抗部４の両端に直接に接続した構成としているが、例えば図３に示すように、主回路配線パターン３を流れる主回路電流の電流方向と直交する幅方向の両側部にそれぞれ凹状のくぼみ７を設けて検出抵抗部４を形成し、主回路配線パターン３の検出抵抗部４を挟む位置に検出電圧引出線８，９を接続した構成とすることも考えられる。しかし、このような構成の場合には、精度良く電流値を検出する上では好ましくない。

すなわち、図３に示す構成の場合は、検出抵抗部４の左右の各端部から検出電圧引出線８，９の端部に至るまでの長さが長くなり、その分、余分な抵抗成分が生じるため、検出電圧値は検出抵抗部４の抵抗値Ｒｐと電流Ｉｏとの積（Ｒｐ×Ｉｏ）とはならず、正確な電流値を検出することができない。

これに対して、図１に示したこの実施の形態１の構成の場合には、検出電圧引出線８，９は、検出抵抗部４の両端に短距離でもって直接に接続されているため、検出抵抗部４の両端から各検出電圧引出線８，９に至るまでの距離の抵抗成分が小さくなり、正確な検出電圧が得られる。

また、この実施の形態１の電流検出装置は、前述したように、プリント基板２の検出抵抗部４の形成面と反対側の裏面に形成されたＧＮＤパターンには、検出抵抗部４に流れる電流Ｉｏの向きと逆向きの電流Ｉｃが流れるようにしている。このような電流の向きにするには、例えば、図１の検出抵抗部４の左方の主回路配線パターン３側に主回路の信号入力端子を設けた場合、検出抵抗部４の右方の主回路配線パターン３側にスルーホールを設け、主回路配線パターン３をスルーホールを介して裏面のＧＮＤパターンに電気的に接続するとともに、ＧＮＤ端子を上記主回路の信号入力端子に近い位置に設けることにより実現することができる。

このような電流の向きにすると、検出抵抗部４の実効インダクタンスＬｅはその裏面のＧＮＤパターンが無い場合と比較して小さくなる。そして、検出抵抗部４の実効インダクタンスＬｅが小さくなることにより、誘導起電力によるサージが抑えられ、誤動作の少ない電流検出装置が得られる。以下、この点について、さらに詳しく説明する。

ここでは、プリント基板２の裏面側に設けたＧＮＤパターンによって検出抵抗部４の実効インダクタンスＬｅを低下できる点について、銅線を例にとって説明する。

いま、図４において、半径ａ［ｍ］、長さｌ［ｍ］の一本の銅線２１に生じる自己インダクタンスＬｓは、次式（１）で求めることができる。
Ｌｓ＝２ｌ（ｌｎ（２ｌ／ａ）−１）×１０^−７［Ｈ］（１）

例えば、銅線２１の長さｌが１００［ｍｍ］、半径ａが０．２［ｍｍ］の場合の自己インダクタンスＬｓは、１１８［ｎＨ］と求まる。

次に、図５に示すように、平行に置かれた２本の銅線２１，２２に流れる電流が対向する場合、実効インダクタンスＬｅは、次式（２）を用いて算出できる。

Ｌｅ＝Ｌｓａ＋Ｌｓｂ−２Ｍ［Ｈ］（２）
ここに、Ｌｓａは一方の銅線２１の自己インダクタンス値、Ｌｓｂは他方の銅線２２の自己インダクタンス値を表す。また、（２）式中のＭは銅線２１，２２間に生じる相互インダクタンスで、
Ｍ＝２ｌ（ｌｎ（２ｌ／ｄ）−１）×１０^−７［Ｈ］（３）
により算出できる。

例えば、各銅線２１，２２の長さｌが１００［ｍｍ］、半径ａが０．２［ｍｍ］の場合で、各銅線２１，２２間の距離ｄが１［ｍｍ］だけ離れて置かれている場合、相互インダクタンスＭは、式（３）から８６［ｎＨ］であり、また、銅線２１，２２一本あたりの自己インダクタンスＬｓは、上記のように１１８［ｎＨ］であるから、実効インダクタンスＬｅは式（２）を用いて、Ｌｅ＝６４［ｎＨ］と求まる。このように、一方の銅線２１と並行して、この銅線２１に流れる電流Ｉａの向きと反対向きに電流Ｉｂが流れる銅線２２を置くことで、各銅線２１，２２の実効インダクタンス値Ｌｅは、１１８［ｎＨ］→６４［ｎＨ］に低下する。

図４、図５に示した銅線２１，２２を例にとって説明した場合と同様に、プリント基板２に形成される配線パターンにおいても、検出抵抗部４の裏面にＧＮＤパターンを配置し、検出抵抗部４に流れる電流Ｉｏと反対向きの電流ＩｃをＧＮＤパターンに流すことで、検出抵抗部４の実効インダクタンスＬｅを小さくすることができる。これにより、誘導起電力によるサージが抑えられ、誤動作の少ない電流検出装置が得られる。

さらに、この実施の形態１の電流検出装置では、検出抵抗部４の裏面側にＧＮＤパターンを配置することで検出抵抗部４とＧＮＤパターン間に浮遊容量Ｃｐが形成される。そして、この浮遊容量Ｃｐと検出電圧引出線８，９の抵抗成分ＲとによりＣＲフィルタが形成され、検出電圧に重畳する高周波ノイズが除去される。すなわち、大電流をスイッチングするパワーエレクトロニクス機器などでは、スイッチング素子から発生するスイッチングノイズが検出電圧に重畳して電流検出装置１が誤動作し易くなるが、このように、検出抵抗部４の裏面側にＧＮＤパターンを配置することでＣＲフィルタが形成されてノイズが有効に除去される。さらに、検出抵抗部４の裏面にＧＮＤパターンを配置したことで、スイッチング素子等から発生する輻射ノイズに対するシールド効果が得られる。その結果、耐ノイズ性能が向上し、ノイズによる誤動作が少ない電流検出装置１が得られる。

実施の形態２．
図６は本発明の実施の形態２における電流検出装置の要部構成を示す平面図であり、図１に示した実施の形態１と対応もしくは相当する構成部分には同一の符号を付す。

上記の実施の形態１では、主回路配線パターン３を流れる主回路電流の電流方向と直交する幅方向の側部の一方側に凹状のくぼみ７を形成することにより検出抵抗部４を構成しているが、この実施の形態２では、凹状のくぼみ７を形成する代わりに、主回路配線パターン３を流れる電流方向と直交して略Ｔ字形で、Ｔ字の頭部分がパターン内方に向いたスリット１４が形成され、このスリット１４によって主回路配線パターン３の狭幅部となった部分が検出抵抗部４として構成されている。
その他の構成は、図１に示した実施の形態１の場合と同様であるから、ここでは詳しい説明は省略する。

このように、この実施の形態２では、実施の形態１のように凹状のくぼみ７を形成する代わりに、主回路配線パターン３の一部を略Ｔ字形に切り欠いたスリット１４を形成することにより、検出抵抗部４が構成されるだけでなく、検出抵抗部４に並行して左右から主回路配線パターン３が互いに向かい合って突出するようになるので、検出抵抗部４に隣接した位置の主回路配線パターン３の表面積が増加する。このため、主回路配線パターン３による検出抵抗部４の発熱をさらに一層効率良く放熱することが可能になり、実施の形態１に記載される電流検出装置と比較して、より通電電流の大きなパワーエレクトロニクス機器に配線パターンを検出抵抗部４として使用できる。
その他の作用、効果は、実施の形態１と同様であるから、ここでは詳しい説明は省略する。

なお、上記の実施の形態１，２では、プリント基板２の裏面側の全面にＧＮＤ配線パターンが形成されているものとして説明したが、必ずしもプリント基板２の裏面の全面にＧＮＤ配線パターンが形成されている必要はなく、少なくとも検出抵抗部４と対向する箇所にＧＮＤ配線パターンが形成されておれば検出抵抗部４における実効インダクタンスＬｅを小さくすることができ、誘導起電力によるサージが抑えられ、誤動作の少ない電流検出装置を得ることができる。

１電流検出装置、２プリント基板、３主回路配線パターン、４検出抵抗部、
７くぼみ、８，９検出電圧引出線、１４スリット。

Claims

プリント基板上に、主回路電流が流れる配線パターンが形成されるとともに、この配線パターンの一部を電流検出用の検出抵抗部とし、上記主回路電流の大小に比例して上記検出抵抗部の両端に発生する電圧降下により電流値を検出する電流検出装置において、
上記配線パターンの一部には、当該配線パターンを流れる電流方向と直交して略Ｔ字形のスリットが形成され、上記略Ｔ字形のスリットのＴ字の頭部分はパターン内方に向いており、このスリットによって配線パターンの狭幅部となった部分が上記検出抵抗部として構成されており、この検出抵抗部は、その長さｌｐ＝５［ｍｍ］で、上記検出抵抗部のパターン幅をＷｐ［ｍｍ］、上記主回路電流が流れる配線パターンの幅をＷ［ｍｍ］とした場合、４≦Ｗ／Ｗｐの範囲に設定される一方、上記スリットの形成側とは反対側の側端に位置して上記検出抵抗部の電流方向に沿う両端に上記検出抵抗部の両端に生じる電圧降下を検出電圧として導出する検出電圧引出線がそれぞれ接続されていることを特徴とする電流検出装置。
上記両検出電圧引出線は、互いに近接して配置されていることを特徴とする請求項１に記載の電流検出装置。
上記プリント基板の少なくとも上記検出抵抗部と対向する裏面側にはＧＮＤ電位の配線パターンが形成されていることを特徴とする請求項１または請求項２に記載の電流検出装置。
上記ＧＮＤ電位の配線パターンに流れる電流の向きが、上記検出抵抗部を流れる電流の向きと反対方向であることを特徴とする請求項３に記載の電流検出装置。