JP5224925B2

JP5224925B2 - 撮像装置

Info

Publication number: JP5224925B2
Application number: JP2008159692A
Authority: JP
Inventors: 峰雄内田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2008-06-18
Filing date: 2008-06-18
Publication date: 2013-07-03
Anticipated expiration: 2028-06-18
Also published as: US20090316033A1; US8300109B2; JP2010004175A

Description

本発明は、撮像装置に関する。

デジタルカメラやデジタルビデオカメラといった撮像装置においては、ＣＭＯＳイメージセンサなどの撮像センサを用いて静止画と動画とをそれぞれ取得できるものが普及してきている。

撮像センサを用いて動画を取得する場合、メカシャッターを使用することが困難であるため、撮像センサの露光量を制御するために電子シャッター機能が必要となる。電子シャッター機能は、被写体の明るさに応じて画素の電荷蓄積時間を変更することによって、蓄積される信号が適正なレベルとなるようにシャッタースピードを制御するものである。電子シャッター機能には、特許文献１に紹介されているように、一括電子シャッター機能やスリットローリング電子シャッター機能がある。

この種の撮像装置の中には、動画撮影を中断して静止画撮影を行うことが可能なものが存在する。このような撮像装置では、動画撮影モードにおいて、撮像センサにより連続して撮像された動画を、記録するとともに、ＬＣＤ（液晶ディスプレイ）等の表示装置へ表示する。また、静止画撮影モードにおいて、撮像センサにより連続して撮像された動画を記録せずに表示装置へ表示する。その後、この撮像装置では、静止画撮影モードにおいて、シャッターボタン等による静止画撮影指示が為されると、動画撮像による電子ビューファインダー機能を一時停止し、静止画撮影を行う。

ここで、静止画撮影と動画撮影とに要求される性能はそれぞれ異なる。即ち、静止画撮影には空間的な解像度が高いことが要求され、動画撮影には時間的な解像度が高いことが要求される。

具体的には、静止画撮影に要求される画素数は、１０００万画素を超えることが多い。動画撮影に要求される画素数は、３０万画素程度、ハイビジョン（ＨＤＴＶ）のフル規格に対応しても２００万画素程度である。また、静止画撮影に要求されるフレームレートに、特に制限はない。動画撮影に要求されるフレームレートは、３０フレーム／秒、或いは６０フレーム／秒程度である。

仮に、静止画撮影に要求される画素数の信号を、動画撮影に必要なフレームレートで画素配列から読み出そうとすれば、撮像センサを非常に高速に駆動する必要がある。この場合、消費電力が増大する。この消費電力の増大を避けるため、動画撮影モードでは、要求される画素数が静止画より少ないこともあって、撮像センサの画素配列から垂直方向または水平方向に間引いて画素から信号を読み出す方法が取られることが多い。

一方、撮像装置の中には、動画撮影と並行して静止画撮影を行うことが可能なものも存在する。

ここで、仮に、動画撮影と並行して静止画撮影を行うために、間引き読み出しによって撮像された動画中の１フレームを使用して静止画を構成する場合を考える。この場合、動画用の画像を用いて静止画データを生成すると、その静止画データが静止画撮影に要求される画素数を満足しないため、その静止画データにより得られる静止画像は、空間的な解像度の不十分なものとなってしまう。

また、仮に、動画撮影と並行して静止画撮影を行うために、静止画撮影が指示された際に一時的に動画のフレームレートを低下させて、撮像センサにおける画素配列の全画素から信号を読み出す場合を考える。この場合、一時的にフレームレートが低下した動画データが生成されるので、その動画データにより得られる動画像は、時間的な解像度が不十分なものとなってしまう。

それに対して、特許文献２に示された技術では、連続した所定数のフレーム期間のそれぞれにおいて、互いに異なる行の信号を間引き読み出しし、その所定数のフレーム期間で読み出された行の信号を生成している。これにより、特許文献２によれば、画素配列の全行の画素の信号から１フレームの静止画データを生成できるので、動画のフレームレートを低下させることなく、空間的な解像度の高い静止画を取得することができるとされている。

また、特許文献３に示された技術では、連続した所定数のフレーム期間のそれぞれにおいて、互いに異なる画素の信号をサンプリングして読み出し、その所定数のフレーム期間で読み出された画素の信号を合成することにより静止画を復元している。これにより、特許文献３によれば、画素配列の全画素の信号から１フレームの静止画データを復元できるので、動画のフレームレートを低下させることなく、空間的な解像度の高い静止画を取得することができるとされている。
特開２００７−０２８３３７号公報特開２００５−０１２４０３号公報特開２０００−１３４５４９号公報

しかし、特許文献２及び特許文献３に示された技術では、異なるフレーム期間に蓄積された異なる画素の信号を合成することにより、１フレームの静止画データを得ている。即ち、１フレームの静止画データの画素間における蓄積の同時性が損なわれる可能性がある。特に、被写体に動きがある場合には、被写体の位置が画素行ごと又は画素ごとに異なることがあるので、得られる静止画における空間的な解像度が実質的に劣化する可能性がある。

本発明の目的は、フレームレートの低下を抑制しながら、蓄積の同時性が向上した空間的な解像度の高い静止画を得ることにある。

本発明の第１側面に係る撮像装置は、動画撮影と並行して静止画撮影を行うことが可能な撮像装置であって、複数の画素が行方向及び列方向に配列された画素配列と、少なくとも隣接する行の蓄積期間と、少なくとも一部が重なる第１の蓄積期間に信号の蓄積動作を行わせるように、前記複数の画素を駆動する駆動部と、動画撮影と並行して静止画撮影を行う場合、動画撮影の第１のフレーム期間において、前記画素配列の一部である第１の画素群の全てから、前記第１の蓄積期間に蓄積された信号である第１の信号を読み出し、前記第１のフレーム期間から始まる連続した複数のフレーム期間の各々において、前記画素配列の他の一部である第２の画素群に前記第１の蓄積期間に蓄積された信号である第２の信号を、前記第２の画素群の異なる１以上の画素から読み出す読み出し部と、前記読み出し部により前記第１の画素群から読み出された前記第１の信号から１フレーム分の動画用の画像信号を生成し、前記複数のフレーム期間において前記読み出し部により前記第２の画素群から前記第２の信号が読み出された後に、前記第１のフレーム期間において前記読み出し部により前記第１の画素群から読み出された前記第１の信号と前記複数のフレーム期間において前記読み出し部により前記第２の画素群から読み出された前記第２の信号とを合成して１フレーム分の静止画用の画像信号を生成する生成部とを備え、前記駆動部は、前記第１のフレーム期間に続く前記複数のフレーム期間の各々において、前記第１の信号を更新するように前記第１の画素群を駆動するとともに、前記第１の蓄積期間に蓄積された前記第２の信号を前記読み出し部に読み出されるまで保持し続けるように前記第２の画素群を駆動することを特徴とする。

本発明の第２側面に係る撮像装置は、動画撮影と並行して静止画撮影を行うことが可能な撮像装置であって、複数の画素が行方向及び列方向に配列された画素配列と、少なくとも隣接する行の蓄積期間と、少なくとも一部が重なる第１の蓄積期間に信号の蓄積動作を行うように、前記複数の画素を駆動する駆動部と、前記画素配列から読み出された信号をＡ／Ｄ変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部によりＡ／Ｄ変換された信号を記憶する記憶部と、動画撮影と並行して静止画撮影を行う場合、動画撮影の第１のフレーム期間において、前記画素配列の一部である第１の画素群の全てに前記第１の蓄積期間に蓄積された信号である第１の信号を前記記憶部から読み出し、前記第１のフレーム期間から始まる連続した複数のフレーム期間の各々において、前記画素配列の他の一部である第２の画素群に前記第１の蓄積期間に蓄積された信号である第２の信号を、前記第２の画素群の異なる１以上の画素について前記記憶部から読み出す読み出し部と、前記読み出し部により前記第１の画素群から読み出された前記第１の信号から１フレーム分の動画用の画像信号を生成し、前記複数のフレーム期間において前記読み出し部により前記第２の画素群から前記第２の信号が読み出された後に、前記第１のフレーム期間において前記読み出し部により前記第１の画素群から読み出された前記第１の信号と前記複数のフレーム期間において前記読み出し部により前記第２の画素群から読み出された前記第２の信号とを合成して１フレーム分の静止画用の画像信号を生成する生成部と、前記駆動部、前記Ａ／Ｄ変換部、及び前記記憶部を制御する制御部と、を備え、前記制御部は、前記第１のフレーム期間に続く前記複数のフレーム期間の各々において、前記第１の信号を更新するとともに、前記第１の蓄積期間に蓄積された前記第２の信号を前記読み出し部に読み出されるまで保持し続けるように、前記駆動部、前記Ａ／Ｄ変換部、及び前記記憶部を制御することを特徴とする。

本発明によれば、フレームレートの低下を抑制しながら、蓄積の同時性が向上した空間的な解像度の高い静止画を得ることができる。

本発明の第１実施形態に係る撮像装置１００を、図１を用いて説明する。図１は、本発明の第１実施形態に係る撮像装置１００の構成図である。

本実施形態に係る撮像装置１００は、電子シャッター機能として、一括電子シャッター機能を採用している。撮像装置１００は、次の構成要素を備える。

撮像レンズ１０１は、被写体の光学像を撮像センサ１０２の撮像面（画素配列）に形成する。

撮像センサ１０２は、撮像面（画素配列）に形成された光学像を画像信号に変換する。撮像センサ１０２は、変換された画像信号を画素配列から読み出して出力する。撮像センサ１０２は、例えば、ＣＭＯＳイメージセンサである。

ＣＰＵ１０８は、シャッターボタン等の操作部材（図示せず）を介してユーザから指示を受けて、受けた指示に応じて、ＡＦＥ１０３、ＤＳＰ１０４、ＴＧ１０７を制御する。ＡＦＥ（ＡｎａｌｏｇＦｒｏｎｔＥｎｄ）１０３は、撮像センサ１０２から出力されるアナログ画像信号を受ける。ＡＦＥ１０３は、ＣＰＵ１０８により制御され、受けたアナログ画像信号に対して、Ａ／Ｄ変換処理などのアナログ信号処理を行う。例えば、ＡＦＥ１０３は、Ａ／Ｄ変換器を含み、アナログ画像信号に対してＡ／Ｄ変換処理を行うことにより、デジタル画像信号を生成する。ＡＦＥ１０３は、処理後のデジタル画像信号を出力する。

ＤＳＰ（ＤｉｓｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｅｒ）１０４は、ＡＦＥ１０３から出力されるデジタル画像信号を受ける。ＤＳＰ１０４は、ＣＰＵ１０８により制御され、受けたデジタル画像信号に対して、各種の画像処理や圧縮・伸張処理などのデジタル信号処理を行なう。

例えば、ＤＳＰ１０４は、デジタル画像信号に対して所定の信号処理を行うことにより、記録用の画像データを生成する。ＤＳＰ１０４は、生成した記録用の画像データを記録媒体１０５に記録する。記録媒体１０５は、ＤＳＰ１０４に着脱可能に接続される。

あるいは、例えば、ＤＳＰ１０４は、デジタル画像信号に対して所定の信号処理を行うことにより、表示用の画像信号（アナログ信号）を生成する。ＤＳＰ１０４は、生成した表示用の画像信号を表示部１０６へ供給する。

表示部１０６は、ＤＳＰ１０４から受けた表示用の画像信号や各種メニュー画面などを表示する。

タイミングジェネレータ（ＴＧ）１０７は、ＣＰＵ１０８により制御され、所定の駆動信号を生成して、生成した駆動信号を撮像センサ１０１へ供給する。

次に、撮像センサ１０２の構成について、図２を用いて説明する。図２は、撮像センサ１０２の構成図である。

撮像センサ１０２は、次の構成要素を備える。

画素配列ＰＡでは、複数の画素Ｐ１１〜Ｐ４４が行方向及び列方向に配列されている。図２では、画素配列ＰＡが４行４列の画素で構成される場合が例示されている。

読み出し部１０は、複数の列共通読み出し回路ＲＣ１〜ＲＣ４を含む。複数の列共通読み出し回路ＲＣ１〜ＲＣ４のそれぞれは、列信号線ＲＬ１〜ＲＬ４を介して画素配列ＰＡにおける各列の画素に接続されている。複数の列共通読み出し回路ＲＣ１〜ＲＣ４は、画素配列ＰＡから信号を読み出して保持する。

垂直走査回路（駆動部）４０１は、画素配列ＰＡを駆動する。垂直走査回路４０１は、ＴＧ１０７から駆動信号を受けて、受けた駆動信号に応じて、所定の制御信号を画素配列ＰＡの各画素に供給する。例えば、垂直走査回路４０１は、第１のリセット制御信号ｒｅｓｐ１〜ｒｅｓｐ４、第２のリセット制御信号ｒｅｓｆ１〜ｒｅｓｆ４、転送制御信号ｔｘ１〜ｔｘ４、選択制御信号ｓｅｌ１〜ｓｅｌ４を、画素配列ＰＡの各画素に供給する。

水平走査回路４０２は、各列の水平転送スイッチを順次にオンして、複数の列共通読み出し回路ＲＣ１〜ＲＣ４により保持された各列の信号を順次に出力線ＯＬＳ，ＯＬＮ経由で出力アンプ３０９へ転送する。

出力アンプ３０９は、転送された信号に基づいて画像信号を生成して出力する。

次に、画素Ｐ１１〜Ｐ４４の構成を、図３を用いて説明する。図３は、画素Ｐ１１の構成図である。以下では、画素Ｐ１１の構成を例示的に説明するが、他の画素Ｐ１２〜Ｐ４４の構成も画素Ｐ１１の構成と同様である。

画素Ｐ１１は、次の構成要素を備える。

光電変換部２０１は、光に応じた電荷（信号）を生成して蓄積する電荷蓄積動作を行う。光電変換部２０１は、例えば、フォトダイオードである。

第１のリセット部２０２は、（電荷電圧変換部２０４と独立して）光電変換部２０１をリセットする。第１のリセット部２０２は、例えば、第１のリセットＭＯＳトランジスタであり、垂直走査回路４０１からアクティブな第１のリセット制御信号ｒｅｓｐ１がゲートに供給された際にオンして光電変換部２０１をリセットする。そして、第１のリセット部２０２は、光電変換部２０１のリセットを完了することにより、光電変換部２０１に電荷蓄積動作を開始させる。

転送部２０３は、活性状態において、光電変換部２０１で発生した電荷を電荷電圧変換部２０４へ転送し、非活性状態において、光電変換部２０１で発生した電荷を電荷電圧変換部２０４へ転送しない。転送部２０３は、例えば、転送ＭＯＳトランジスタであり、垂直走査回路４０１からアクティブな転送制御信号ｔｘ１がゲートに供給された際にオンする（活性状態になる）ことにより、光電変換部２０１で発生した電荷を電荷電圧変換部２０４へ転送する。

電荷電圧変換部（電荷保持部）２０４は、転送された電荷を保持する。電荷電圧変換部２０４は、その保持する電荷を電圧に変換する。電荷電圧変換部２０４は、例えば、フローティングディフュージョンである。

第２のリセット部２０６は、（光電変換部２０１と独立して）電荷電圧変換部２０４をリセットする。第２のリセット部２０６は、例えば、第２のリセットＭＯＳトランジスタであり、垂直走査回路４０１からアクティブな第２のリセット制御信号ｒｅｓｆ１がゲートに供給された際にオンして電荷電圧変換部２０４をリセットする。

出力部２０５は、電荷電圧変換部２０４の電圧に応じた信号を出力する。出力部２０５は、電荷電圧変換部２０４がリセットされた状態で、電荷電圧変換部２０４の電圧に応じたＮ信号を出力する。出力部２０５は、光電変換部２０１の電荷が電荷電圧変換部２０４へ転送された状態で、電荷電圧変換部２０４の電圧に応じたＳ信号を出力する。出力部２０５は、例えば、増幅ＭＯＳトランジスタである。

選択部２０７は、画素Ｐ１１を選択状態／非選択状態にする。選択部２０７は、例えば、選択ＭＯＳトランジスタであり、垂直走査回路４０１からアクティブな選択制御信号ｓｅｌ１がゲートに供給された際にオンして画素Ｐ１１を選択状態にする。

次に、列共通読み出し回路ＲＣ１〜ＲＣ４の構成を、図４を用いて説明する。図４は、列共通読み出し回路ＲＣ１の構成図である。以下では、列共通読み出し回路ＲＣ１の構成を例示的に説明するが、他の列共通読み出し回路ＲＣ２〜ＲＣ４の構成も列共通読み出し回路ＲＣ１の構成と同様である。

列共通読み出し回路ＲＣ１は、次の構成要素を含む。

Ｓ信号転送スイッチ３０２は、ＴＧ１０７からアクティブな制御信号ｔｓが供給された際にオンすることにより、第１列の画素Ｐ１１，Ｐ２１，Ｐ３１，Ｐ４１のいずれかから読み出されたＳ信号をＳ信号保持容量３０４へ転送する。

Ｎ信号転送スイッチ３０３は、ＴＧ１０７からアクティブな制御信号ｔｎが供給された際にオンすることにより、第１列の画素Ｐ１１，Ｐ２１，Ｐ３１，Ｐ４１のいずれかから読み出されたＮ信号をＮ信号保持容量３０５へ転送する。

Ｓ信号保持容量３０４は、ＴＧ１０７からノンアクティブな制御信号ｔｓがＳ信号転送スイッチ３０２へ供給されＳ信号転送スイッチ３０２がオフすることにより、転送されたＳ信号を保持し始める。

Ｎ信号保持容量３０５は、ＴＧ１０７からノンアクティブな制御信号ｔｎがＮ信号転送スイッチ３０３へ供給されＮ信号転送スイッチ３０３がオフすることにより、転送されたＮ信号を保持し始める。

水平転送スイッチ３０６は、水平走査回路４０２からアクティブな水平走査信号ｐｈが供給された際にオンすることにより、Ｓ信号保持容量３０４に保持されたＳ信号をＳ信号保持容量３０４から出力線ＯＬＳへ転送する。

水平転送スイッチ３０７は、水平走査回路４０２からアクティブな水平走査信号ｐｈが供給された際にオンすることにより、Ｎ信号保持容量３０５に保持されたＮ信号をＮ信号保持容量３０５から出力線ＯＬＮへ転送する。

これにより、出力アンプ３０９は、出力線ＯＬＳにより伝達されたＳ信号と出力線ＯＬＮにより伝達されたＮ信号との差分をとるＣＤＳ処理を行うことにより、画像信号を生成して出力する。

次に、撮像装置１００の動作を説明する。

撮像装置１００の構成を説明する際に４行４列の画素Ｐ１１〜Ｐ４４で構成された画素配列ＰＡ（図２参照）を用いたが、撮像装置１００の動作を説明する際には、１５行２５列の画素Ｐ１，１〜Ｐ１５，２５で構成された画素配列ＰＡを用いることとする。図５は、１５行２５列の画素Ｐ１，１〜Ｐ１５，２５で構成された画素配列ＰＡを示した図である。

撮像装置１００は、静止画撮影モードにおいて、画素配列ＰＡにおける全画素Ｐ１，１〜Ｐ１５，２５、すなわち第１の画素群ＰＧ１及び第２の画素群ＰＧ２の信号から１フレームの静止画用の画像信号を生成する。第１の画素群ＰＧ１は、５ｎ＋１行目（ｎ：０以上の整数、ここでは、ｎ＝０，１，２）の画素である。第１の画素群ＰＧ１は、第１行の画素Ｐ１，１〜Ｐ１，２５と、第６行の画素Ｐ６，１〜Ｐ６，２５と、第１１行の画素Ｐ１１，１〜Ｐ１１，２５とを含む。第２の画素群ＰＧ２は、第１の画素群ＰＧ１以外の行（５ｎ＋２行目、５ｎ＋３行目、５ｎ＋４行目、５ｎ＋５行目）の画素である。第２の画素群ＰＧ２は、第２〜５行の画素と、第７〜１０行の画素と、第１２〜１５行の画素とを含む。

撮像装置１００は、動画撮影モードにおいて、第１の画素群ＰＧ１の信号から１フレームの動画用の画像信号を生成する。動画撮影モードでは、画素配列ＰＡから第２の画素群ＰＧ２が間引かれて（５行につき１行が読み出し行として選択されて）、第１の画素群ＰＧ１から信号が読み出される。

なお、動画撮影と並行して静止画撮影を行うモード（以下、動画／静止画並行撮影モードとする）における撮像装置１００の動作は後述する。

次に、動画撮影モードにおける動作について、主に図６を用いて説明する。図６は、動画撮影モードにおける動作を模式的に示した図である。図６では、横軸が時刻を表し、縦軸における横軸より上の部分が光電変換部の動作に関する画素行の位置を表し、縦軸における横軸より下の部分が読み出し部の動作に関する画素行の位置を表す。

図６に示すように、複数の画素Ｐ１，１〜Ｐ１５，２５は、第１の蓄積期間群Ｔａで電荷蓄積動作を行う。この第１の蓄積期間群における全ての画素の第１の蓄積期間Ｔａ１〜Ｔａ１５は、全部が重なっている。すなわち、画素配列ＰＡの全画素Ｐ１，１〜Ｐ１５，２５の光電変換部２０１における電荷蓄積動作は、一斉に行われる。

なお、蓄積期間名、制御信号名に対する添え字１〜１５は、画素行に対応している。

図６に示すリセット動作６０１は、第１のリセット部２０２（図３参照）による光電変換部２０１のリセット動作の完了が、全画素Ｐ１，１〜Ｐ１５，２５で同時であることを示している。これについて、図７のタイミングチャートを用いて説明する。図７は、各行の画素における光電変換部２０１のリセット動作を示すタイミングチャートである。

垂直走査回路４０１が各行の画素へ供給する第１のリセット制御信号ｒｅｓｐ１〜ｒｅｓｐ１５は、図７に示すようになる。すなわち、第１のリセット制御信号ｒｅｓｐ１〜ｒｅｓｐ１５がアクティブなレベルからノンアクティブなレベルへ遷移して各行の画素Ｐ１，１〜Ｐ１５，２５のリセット動作が完了するタイミングが同時である。これにより、各行の画素Ｐ１，１〜Ｐ１５，２５の光電変換部２０１は、同時に電荷蓄積動作を開始する。このとき、垂直走査回路４０１が各行の画素へ供給する転送制御信号ｔｘ１〜ｔｘ１５は、ノンアクティブなレベルに維持されている。これにより、各行の画素Ｐ１，１〜Ｐ１５，２５の転送部２０３は、非活性状態に保たれている。

図６に示す転送動作６０２，６０３は、転送部２０３（図３参照）による光電変換部２０１の電荷の転送動作が、全画素Ｐ１，１〜Ｐ１５，２５で同時に行われることを示している。これについて、図８のタイミングチャートを用いて説明する。図８は、各行の画素における光電変換部２０１の電荷の転送動作を示すタイミングチャートである。

垂直走査回路４０１が各行の画素へ供給する転送制御信号ｔｘ１〜ｔｘ１５は、図８に示すようになる。すなわち、転送制御信号ｔｘ１〜ｔｘ１５がノンアクティブなレベルからアクティブなレベルへ遷移して各行の画素Ｐ１，１〜Ｐ１５，２５の電荷の転送動作が開始するタイミングが同時である。これにより、各行の画素Ｐ１，１〜Ｐ１５，２５の光電変換部２０１は、同時に電荷蓄積動作を終了する。このとき、垂直走査回路４０１が各行の画素へ供給する第１のリセット制御信号ｒｅｓｐ１〜ｒｅｓｐ１５は、ノンアクティブなレベルに維持されている。

従って、図６に示す時刻ｔ１から時刻ｔ２までの時間が第１の蓄積時間Ｔａ１〜Ｔａ１５となり、この第１の蓄積時間Ｔａ１〜Ｔａ１５の長さを適切に制御することにより、取得する画像信号が適正なレベルとなるように制御することができる。

図６に白い四角で示す第１の読み出し動作６０４は、列共通読み出し回路ＲＣ１〜ＲＣ４（図２参照）により第１の画素群ＰＧ１（図５参照）のみから信号の読み出し動作が行ごとに順次に行われることを示している。すなわち、垂直走査回路４０１は、第１行目、第６行目、第１１行目を順次に選択する（それ以外の行をスキップする）。列共通読み出し回路ＲＣ１〜ＲＣ４は、選択された行の画素における電荷電圧変換部２０４の電圧に応じた信号を出力部２０５を介して読み出す。

第１の読み出し動作６０４の枠内に示されたアルファベット（ａ、ｂ、ｃ、ｄ）は、そこで読み出される画素信号が、どの蓄積期間群に光電変換部２０１により蓄積されたものかを示している。

例えば、ａと記載したものは第１の蓄積期間群Ｔａで光電変換部２０１により蓄積された信号を示し、ｂと記載したものは第２の蓄積期間群Ｔｂで光電変換部２０１により蓄積された信号を示している。ｃと記載したものは第３の蓄積期間群Ｔｃで光電変換部２０１により蓄積された信号を示し、ｄと記載したものは第４の蓄積期間群Ｔｄで光電変換部２０１により蓄積された信号を示している。

図９に、第１の読み出し動作に関するタイミングチャートを示す。図９では、第１行目の読み出し動作を例示的に示している。

なお、水平転送信号名ｐｈに対する添え字１〜１５は、画素列に対応している。例えば、ｐｈ１は第１列目の列共通読み出し回路ＲＣ１に入力される水平転送信号を示し、ｐｈ２は第２列目の列共通読み出し回路ＲＣ２に入力される水平転送信号を示している。

垂直走査回路４０１は、第１行目の画素へ供給する選択制御信号ｓｅｌ１をノンアクティブなレベルからアクティブなレベルへ遷移させる。これにより、第１行目の画素Ｐ１，１〜Ｐ１，２５が選択状態になる。このため、第１行目の画素Ｐ１，１〜Ｐ１，２５の出力部２０５が電荷電圧変換部２０４の電圧に応じた信号を列信号線ＲＬ１〜ＲＬ４へ出力する。

次に、ＴＧ１０７は、Ｓ信号転送スイッチ３０２へ供給する制御信号ｔｓをアクティブなレベルにする。これにより、Ｓ信号転送スイッチ３０２がオンして、Ｓ信号保持容量３０４にＳ信号が記憶される。

その後、垂直走査回路４０１は、第１行目の画素へ供給する第２のリセット信号ｒｅｓｆ１をアクティブなレベルにする。これにより、第１行目の画素における第２のリセット部２０６がオンして、電荷電圧変換部２０４がリセットされる。その後、垂直走査回路４０１は、第１行目の画素へ供給する第２のリセット信号ｒｅｓｆ１をノンアクティブなレベルに戻す。

次に、ＴＧ１０７は、Ｎ信号転送スイッチ３０３へ供給する制御信号ｔｎをアクティブなレベルにする。これにより、Ｎ信号転送スイッチ３０３がオンして、Ｎ信号保持容量３０５にＮ信号が記憶される。このＮ信号には、電荷電圧変換部２０４以降の回路ノイズ成分が含まれている。

各列の水平転送信号ｐｈ１〜ｐｈ２５を順次アクティブにして各列の水平転送スイッチを順次にオンする。これにより、各列のＳ信号保持容量及びＮ信号保持容量に保持されたＳ信号及びＮ信号を順次に出力アンプ３０９へ転送する。

出力アンプ３０９は、Ｓ信号とＮ信号との差分信号に所定のゲインをかけることにより、回路ノイズ成分が除去された画像信号を生成して出力する。

垂直走査回路４０１は、第１行目の画素へ供給する選択制御信号ｓｅｌ１をアクティブなレベルからノンアクティブなレベルへ遷移させる。これにより、第１行目の画素Ｐ１，１〜Ｐ１，２５が非選択状態になる。

図６に斜線の四角で示す間引き動作６０５は、列共通読み出し回路ＲＣ１〜ＲＣ４（図２参照）により第２の画素群ＰＧ２（図５参照）から信号が読み出されないことを示している。すなわち、垂直走査回路４０１は、第２〜５行目、第７〜１０行目、第１２〜１５行目を順次にスキップし、列共通読み出し回路ＲＣ１〜ＲＣ４は、スキップされた行の画素における電荷電圧変換部２０４の電圧に応じた信号を読み出さない。

図１０に、間引き動作６０５に関するタイミングチャートを示す。図１０では、第３行目の間引き動作６０５を例示的に示している。

垂直走査回路４０１は、第３行目の画素へ供給する選択制御信号ｓｅｌ３をノンアクティブなレベルからアクティブなレベルへ遷移させる。これにより、第３行目の画素Ｐ３，１〜Ｐ３，２５が選択状態になる。これにより、第３行目の画素Ｐ３，１〜Ｐ３，２５の出力部２０５が電荷電圧変換部２０４の電圧に応じた信号を列信号線ＲＬ１〜ＲＬ４へ出力する。なお、電荷電圧変換部２０４は、転送された電荷を保持し続けている。

その後、垂直走査回路４０１は、第３行目の画素へ供給する第２のリセット信号ｒｅｓｆ３をアクティブなレベルにする。これにより、第３行目の画素における第２のリセット部２０６がオンして、電荷電圧変換部２０４がリセットされる。その後、垂直走査回路４０１は、第３行目の画素へ供給する第２のリセット信号ｒｅｓｆ３をノンアクティブなレベルに戻す。

垂直走査回路４０１は、第３行目の画素へ供給する選択制御信号ｓｅｌ３をアクティブなレベルからノンアクティブなレベルへ遷移させる。これにより、第３行目の画素Ｐ３，１〜Ｐ３，２５が非選択状態になる。

この間引き動作においては、画素の信号を読み出す必要がないため、ｔｓ、ｔｎ、ｐｈといった信号は動かさずにノンアクティブなレベルに固定したままとする。

このように、間引き動作の対象となる行の画素から信号を読み出さないため、１行を間引く動作に必要な時間は１行の画素信号を読み出すのに対して遥かに短い時間で済む。

読み出し部１０（図２参照）は、動画撮影を行うことが指示された場合、各フレーム期間において、画素配列ＰＡの一部である第１の画素群ＰＧ１の全てから直前のフレーム期間内の蓄積期間群に蓄積された信号における第１の信号を読み出す。

例えば、読み出し部１０は、第１のフレーム期間ＦＴ１において、第１の画素群ＰＧ１の全てから直前のフレーム期間ＦＴ０内の第１の蓄積期間群Ｔａで蓄積された信号における第１の信号を読み出す。例えば、読み出し部１０は、第２のフレーム期間ＦＴ２（第１のフレーム期間以降のフレーム期間）において、第１の画素群ＰＧ１の全てから直前のフレーム期間ＦＴ１内の第２の蓄積期間群Ｔｂで蓄積された信号における第１の信号を読み出す。

読み出し部１０は、第１の信号を、出力アンプ３０９、及びＡＦＥ１０３経由でＤＳＰ１０４へ供給する。これにより、ＤＳＰ（生成部）１０４は、各フレーム期間に読み出された第１の信号から、１フレーム分の動画用の画像信号（画像データ）を生成する。このとき、読み出された第１の信号は行方向（垂直方向）に間引かれたものであるため、そのまま画像を構成すると画像の縦横比が合わないため、ＤＳＰ１０４は、列方向（水平方向）の画素情報を補間する処理を行なった上で動画用の画像を構成する。

次に、動画撮影中に静止画を撮影する場合（動画／静止画並行撮影モード）における動作について、主に図１１を用いて説明する。図１１は、動画／静止画並行撮影モードにおける動作を模式的に示した図である。図１１では、横軸が時刻を表し、縦軸における横軸より上の部分が光電変換部の動作に関する画素行の位置を表し、縦軸における横軸より下の部分が読み出し部の動作に関する画素行の位置を表す。以下では、動画モードにおける動作と異なる部分を中心に説明する。

撮像装置１００は、既に動画撮影モードで動作しているものとする。

時刻ｔ０において、ＣＰＵ１０８は、シャッターボタン等の操作部材（図示せず）を介してユーザから静止画撮影指示を受ける。これにより、ＣＰＵ１０８は、動作モードを、動画撮影モードから動画／静止画並行撮影モードへ切り替える。

時刻ｔ２において、全行に対する転送動作６０２，６０３が行われるのに対して、時刻ｔ４においては、一部の行に対する部分転送動作１１０２が行われる。部分転送動作１１０２は、転送部２０３（図３参照）による光電変換部２０１の電荷の転送動作が、第１の画素群ＰＧ１で同時に行われ、第２の画素群ＰＧ２で行われないことを示している。これについて、図１２のタイミングチャートを用いて説明する。図１２は、各行の画素における光電変換部２０１の電荷の転送動作を示すタイミングチャートである。なお、図１２では、第１〜７行の画素へ供給される信号が例示的に示されている。

垂直走査回路４０１が各行の画素へ供給する転送制御信号ｔｘ１〜ｔｘ１５は、図１２に示すようになる。すなわち、転送制御信号ｔｘ１，ｔｘ６，ｔｘ１１がノンアクティブなレベルからアクティブなレベルへ同時に遷移するとともに、転送制御信号ｔｘ２〜ｔｘ５，ｔｘ７〜ｔｘ１０，ｔｘ１２〜ｔｘ１５がノンアクティブなレベルに維持される。これにより、第１の画素群ＰＧ１のみ転送部２０３が光電変換部２０１の電荷を電荷電圧変換部２０４へ転送し、第２の画素群ＰＧ２の電荷電圧変換部２０４は、第１の蓄積期間群Ｔａで蓄積された電荷（信号）を保持し続ける。

図１１に破線で囲った白い四角で示す第２の読み出し動作１１０４は、列共通読み出し回路ＲＣ１〜ＲＣ４（図２参照）により第２の画素群ＰＧ２（図５参照）の一部からも信号の読み出し動作が行ごとに順次に行われることを示している。

すなわち、垂直走査回路４０１は、第１のフレーム期間ＦＴ１において、第２の画素群ＰＧ２から５ｎ＋２（２、７、１２）行目の画素を順次に選択する。列共通読み出し回路ＲＣ１〜ＲＣ４は、選択された行の画素における電荷電圧変換部２０４の電圧に応じた信号（第１の蓄積期間群Ｔａで蓄積された信号における第２の信号）を出力部２０５を介して読み出す。

また、垂直走査回路４０１は、第２のフレーム期間ＦＴ２において、第２の画素群ＰＧ２から５ｎ＋３（３、８、１３）行目の画素を順次に選択する。列共通読み出し回路ＲＣ１〜ＲＣ４は、選択された行の画素における電荷電圧変換部２０４の電圧に応じた信号（第１の蓄積期間群Ｔａで蓄積された信号における第２の信号）を出力部２０５を介して読み出す。

また、垂直走査回路４０１は、第３のフレーム期間ＦＴ３において、第２の画素群ＰＧ２から５ｎ＋４（４、９、１４）行目の画素を順次に選択する。列共通読み出し回路ＲＣ１〜ＲＣ４は、選択された行の画素における電荷電圧変換部２０４の電圧に応じた信号（第１の蓄積期間群Ｔａで蓄積された信号における第２の信号）を出力部２０５を介して読み出す。

また、垂直走査回路４０１は、第４のフレーム期間ＦＴ４において、第２の画素群ＰＧ２から５ｎ＋５（５、１０、１５）行目の画素を順次に選択する。列共通読み出し回路ＲＣ１〜ＲＣ４は、選択された行の画素における電荷電圧変換部２０４の電圧に応じた信号（第１の蓄積期間群Ｔａで蓄積された信号における第２の信号）を出力部２０５を介して読み出す。

このように、列共通読み出し回路ＲＣ１〜ＲＣ４は、連続する複数のフレーム期間ＦＴ１〜ＦＴ４のそれぞれにおいて、第２の画素群ＰＧ２における互いに異なる一部の画素から第１の蓄積期間群Ｔａで蓄積された信号における第２の信号を読み出す。

なお、第２の読み出し動作１１０４に関するタイミングチャートは、図９と同様になる。

図１１に斜線の四角で示す間引き動作１１０５は、第２の画素群ＰＧ２（図５参照）における読み出されない行数（５行に付き３行）が、図６に示す間引き動作６０５における読み出されない行数（５行に付き４行）に比べて少ない。

図１３に、間引き動作１１０５に関するタイミングチャートを示す。図１３では、第３行目の間引き動作１１０５を例示的に示している。

垂直走査回路４０１は、第３行目の画素へ供給する選択制御信号ｓｅｌ３をノンアクティブなレベルからアクティブなレベルへ遷移させる。これにより、第３行目の画素Ｐ３，１〜Ｐ３，２５が選択状態になる。これにより、第３行目の画素Ｐ３，１〜Ｐ３，２５の出力部２０５が電荷電圧変換部２０４の電圧に応じた信号を列信号線ＲＬ１〜ＲＬ４へ出力する。なお、電荷電圧変換部２０４は、第１の蓄積期間群Ｔａで蓄積された電荷（信号）を保持している。

垂直走査回路４０１は、第３行目の画素へ供給する第２のリセット信号ｒｅｓｆ３をノンアクティブなレベルに維持する。これにより、電荷電圧変換部２０４は、リセットされず、第１の蓄積期間群Ｔａで蓄積された電荷（信号）を保持し続ける。

図１１に示す第１のフレーム期間ＦＴ１中の時刻ｔ３になると、リセット動作６０１が全画素Ｐ１，１〜Ｐ１５，２５で同時に完了する。この際、全画素における転送部２０３（図３参照）はオフしているため、リセット動作６０１によって、電荷電圧変換部２０４に保持されている電荷が破壊されることはない。

このように、読み出し部１０（図２参照）は、第１のフレーム期間から始まる連続した複数のフレーム期間のそれぞれにおいて、第２の画素群ＰＧ２における互いに異なる一部の画素から第１の蓄積期間群Ｔａで蓄積された信号における第２の信号を読み出す。

例えば、読み出し部１０は、第１のフレーム期間ＦＴ１において、第２の画素群ＰＧ２における５ｎ＋２（２、７、１２）行目の画素から第１の蓄積期間群Ｔａで蓄積された信号における第２の信号を読み出す。

例えば、読み出し部１０は、第２のフレーム期間ＦＴ２において、第２の画素群ＰＧ２における５ｎ＋３（３、８、１３）行目の画素から第１の蓄積期間群Ｔａで蓄積された信号における第２の信号を読み出す。

例えば、読み出し部１０は、第３のフレーム期間ＦＴ３において、第２の画素群ＰＧ２における５ｎ＋４（４、９、１４）行目の画素から第１の蓄積期間群Ｔａで蓄積された信号における第２の信号を読み出す。

例えば、読み出し部１０は、第４のフレーム期間ＦＴ４において、第２の画素群ＰＧ２における５ｎ＋５（５、１０、１５）行目の画素から第１の蓄積期間群Ｔａで蓄積された信号における第２の信号を読み出す。

読み出し部１０は、第２の信号を、出力アンプ３０９、及びＡＦＥ１０３経由でＤＳＰ１０４へ供給する。ＤＳＰ（生成部）１０４は、第１のフレーム期間ＦＴ１において読み出し部１０により読み出された第１の信号と、複数のフレーム期間ＦＴ１〜ＦＴ４に渡って読み出し部１０により読み出された第２の信号とを合成する。これにより、ＤＳＰ１０４は、１フレーム分の静止画用の画像信号を生成する。

したがって、各フレーム期間ＦＴ０〜ＦＴ４が長くなることを抑制しながら、第１の蓄積期間群Ｔａで蓄積された全画素Ｐ１，１〜Ｐ１５，２５の信号を用いて１フレーム分の静止画用の画像信号（画像データ）を生成することができる。このため、フレームレートの低下を抑制しながら、蓄積の同時性が向上した空間的な解像度の高い静止画を得ることができる。特に、動く被写体に対しても、静止画のみを撮影する場合（静止画撮影モード）と変らない良好な静止画像を得ることができる。

なお、撮像センサ１０２の画素配列ＰＡからの読み出し時点で列方向に間引いて読み出すようにしても構わない。

次に、本発明の第２実施形態に係る撮像装置について説明する。以下では、第１実施形態と異なる部分を中心に説明する。

第２実施形態に係る撮像装置は、基本的な構成は第１実施形態と同様であるが、その動作が第１実施形態と異なる。本実施形態では、２０行２９列の画素Ｐ１，１〜Ｐ２０，２９で構成された画素配列ＰＡを用いて撮像装置の動作を説明することとする。図１４は、２０行２９列の画素Ｐ１，１〜Ｐ２０，２９で構成された画素配列ＰＡを示した図である。

具体的には、撮像装置は、その動作モードを動画撮影モードから動画／静止画並行撮影モードへ切り替える場合、動画撮影モードである場合よりも、第２の画素群ＰＧ２の画素数に対する第１の画素群ＰＧ１の画素数の比率を減らす。

例えば、図１５に示すように、撮像装置は、その動作モードが動画撮影モードから動画／静止画並行撮影モードへ切り替わった際に、第２の画素群ＰＧ２の画素数に対する第１の画素群ＰＧ１の画素数の比率を１／５から１／１０へ減らす。すなわち、撮像センサ１０２の読み出し部１０は、動画撮影モードにおいて、上記の比率が１／５であり、第１、６、１１、１６行目の画素から動画用の信号として第１の信号を読み出している。読み出し部１０は、その動作モードが動画撮影モードから動画／静止画並行撮影モードへ切り替わった際に、上記の比率が１／５から１／１０へ減り、第１、１１行目の画素から動画用の信号として第１の信号を読み出している。なお、図１５は、動画／静止画並行撮影モードにおける第２の画素群の画素数に対する第１の画素群の画素数の比率を減した場合の動作を模式的に示した図である。

読み出し部１０は、第２の画素群ＰＧ２の画素数に対する第１の画素群ＰＧ１の画素数の比率を減らした場合、その比率を減らさない場合よりも、複数のフレーム期間ＦＴ１〜ＦＴ４のそれぞれにおいて第２の画素群ＰＧ２から信号を読み出す画素数を増やす。これにより、静止画の構成するために使用する全画素の信号が読み出されるまでの時間を短縮することができる。

例えば、図１６に示すように、読み出し部１０は、上記の比率を１／５のまま減らさなかった場合、複数のフレーム期間ＦＴ１〜ＦＴ４のそれぞれにおいて、第２の画素群ＰＧ２における４行の画素から第２の信号を読み出す。この場合、４フレーム期間で、静止画生成に使用される全画素の信号を取得することができる。

一方、例えば、図１５に示すように、読み出し部１０は、上記の比率を１／５から１／１０へ減らした場合、複数のフレーム期間ＦＴ１〜ＦＴ４のそれぞれにおいて、第２の画素群ＰＧ２における６行の画素から第２の信号を読み出す。この場合、３フレーム期間で、静止画生成に使用される全画素の信号を取得することができる。すなわち、静止画の構成するために使用する全画素の信号が読み出されるまでの時間（３フレーム期間）は、上記の比率を減らした場合（４フレーム期間）より短い。なお、図１６は、動画／静止画並行撮影モードにおける第２の画素群の画素数に対する第１の画素群の画素数の比率を減さなかった場合の動作を模式的に示した図である。図１６に示す動作は、図示された行の数が異なる点を除けば、図１１に示す動作と同様である。

静止画撮影が終了し、再び動画のみの撮影に戻った時点で、動画に使用する画素行数を元に戻せば、動画像における空間的な解像度も再び回復することができる。

次に、本発明の第３実施形態に係る撮像装置について説明する。以下では、第１実施形態と異なる部分を中心に説明する。

本発明の第３実施形態に係る撮像装置は、電子シャッター機能として、スリットローリング電子シャッター機能を採用している。撮像装置１００は、次の構成要素を備える。

撮像センサ１０２の画素配列ＰＡにおける各画素Ｐ１１ｉ〜Ｐ４４ｉは、図１７に示すように、第１のリセット部２０２を含まない。図１７は、本発明の第３実施形態に係る撮像装置における画素Ｐ１１ｉの構成図である。

画素Ｐ１１ｉにおいて光電変換部２０１をリセットする場合には、信号ｔｘと信号ｒｅｓｆを同時にアクティブなレベルとすることで、転送部２０３及び第２のリセット部２０６を両方オンする。これにより、光電変換部２０１の電荷が転送部２０３及び第２のリセット部２０６を介して電源へ掃出される。なお、図１７は、本発明の第３実施形態に係る撮像装置における画素の構成図である。図１７では、画素Ｐ１１ｉの構成を例示的に説明しているが、他の画素Ｐ１２ｉ〜Ｐ４４ｉの構成も画素Ｐ１１ｉの構成と同様である。

図１８は、本実施形態における動画撮影モードの動作を模式的に示した図である。横軸は時刻を表し、縦軸は画素行の位置を示している。図１８に示すスリットローリング電子シャッターにおいては、光電変換部２０１のリセットを行単位で順次に行うため、光電変換部の動作と電荷電圧変換部以降の読み出し回路の動作とを分けずに記載している。

垂直走査回路４０１は、まず画素配列ＰＡの各行の画素における光電変換部２０１のリセット動作を順次に完了させていく「リセット走査」を行う。これにより、各行の画素における光電変換部２０１は、順次に電荷蓄積動作を開始する。なお、図１８では、便宜的に、各行のリセット走査が完了するタイミングのみを実線で示しており、各行のリセット走査が開始するタイミングの図示を省略している。

次に、垂直走査回路４０１は、各行のリセット走査完了から蓄積期間分だけ遅れて、光電変換部２０１に蓄積された電荷を各画素行毎に順次に読み出し始める「読み出し走査」を行う。これにより、各行の画素における光電変換部２０１は、順次に電荷蓄積動作を終了する。

図１８に示す時刻ｔ１が第１行目のリセット走査の完了時刻であり、時刻ｔ２が第１行目の読み出し走査の開始時刻である。時刻ｔ１〜時刻ｔ２の時間が第１行目の画素に対する第１の蓄積期間Ｔ１ａ１となる。時刻ｔ１、ｔ２のそれぞれ所定時間遅延させた時刻で規定される時間が第２行目の画素に対する第１の蓄積期間Ｔ１ａ２となる。他の第３〜１５行に対する第１の蓄積期間Ｔ１ａ３〜Ｔ１ａ１５に関しても同様に１つ上の行に対して所定時間遅延させた時刻で規定される。

図１８に示すように、複数の画素Ｐ１，１〜Ｐ１５，２５は、第１の蓄積期間群Ｔ１ａで電荷蓄積動作を行う。第１の蓄積期間群Ｔ１ａは、少なくとも隣接する２行に対して一部が重なっている第１の蓄積期間Ｔ１ａ１〜Ｔ１ａ１５の集まりである。

図１８に示すように、リセット動作１８０１ａ，１８０１ｂの完了タイミングは、１行前のリセット動作の完了タイミングに対して、１行前の第１の読み出し動作１８０４又は間引き動作１８０５が行われた時間だけ遅延して行われる。これにより、第１の蓄積期間群Ｔ１ａにおける第１の蓄積期間Ｔ１ａ１〜Ｔ１ａ１５のそれぞれは、長さが互いに等しい。なお、リセット動作１８０１ａは、第１の読み出し動作１８０４が行われる行のリセット動作を示し、リセット動作１８０１ｂは、間引き動作１８０５が行われる行のリセット動作を示す。

図２１に、リセット動作１８０１ａに関するタイミングチャートを示す。図２１では、第７行目のリセット動作１８０１ａを例示的に説明する。

垂直走査回路４０１は、第７行目の画素へ供給する転送制御信号ｔｘ７をアクティブにする。これにより、第７行目の画素における転送部２０３が光電変換部２０１の電荷を電荷電圧変換部２０４へ転送する。

その後、第７行目の画素へ供給する第２のリセット制御信号ｒｅｓｆ７をアクティブにする。これにより、第７行目の画素における第２のリセット部２０６が電荷電圧変換部２０４をリセットする。

垂直走査回路４０１は、第７行目の画素へ供給する第２のリセット制御信号ｒｅｓｆ７及び転送制御信号ｔｘ７をアクティブにする。これにより、第７行目の画素における光電変換部２０１がリセットされる。

なお、第７行目のリセット動作１８０１ａは、（破線の波形で示すような）第１行目の第１の読み出し動作１８０４と並行して行われる（図１８参照）。

図２２に、リセット動作１８０１ｂに関するタイミングチャートを示す。図２２では、第９行目のリセット動作１８０１ｂを例示的に説明する。

垂直走査回路４０１は、第９行目の画素へ供給する第２のリセット制御信号ｒｅｓｆ９及び転送制御信号ｔｘ９をアクティブにする。これにより、第９行目の画素における光電変換部２０１がリセットされる。

なお、第９行目のリセット動作１８０１ｂは、（破線の波形で示すような）第３行目の間引き動作１８０５と並行して行われる（図１８参照）。

図１８に白い四角で示す第１の読み出し動作１８０４は、列共通読み出し回路ＲＣ１〜ＲＣ４（図２参照）により第１の画素群ＰＧ１（図５参照）から信号の読み出し動作が行ごとに順次に行われることを示している。すなわち、垂直走査回路４０１は、第１の画素群ＰＧ１から、第１行目、第６行目、第１１行目を順次に選択する。列共通読み出し回路ＲＣ１〜ＲＣ４は、選択された行の画素における電荷電圧変換部２０４の電圧に応じた信号を出力部２０５を介して読み出す。

図１９に、第１の読み出し動作に関するタイミングチャートを示す。図１９では、第１行目の読み出し動作を例示的に示している。本実施形態における第１の読み出し動作は、第１実施形態における第１の読み出し動作と次の点で異なる。

ＴＧ１０７は、Ｓ信号転送スイッチ３０２へ供給する制御信号ｔｓをアクティブなレベルにする。これにより、Ｓ信号転送スイッチ３０２がオンする。垂直走査回路４０１は、制御信号ｔｓがアクティブな状態で、第１行目の画素へ供給する転送制御信号ｔｘ１をアクティブにする。これにより、第１行目の画素における転送部２０３が光電変換部２０１の電荷を電荷電圧変換部２０４へ転送し、出力部２０５が電荷電圧変換部２０４の電圧に応じたＳ信号を列信号線ＲＬ１〜ＲＬ４へ出力する。Ｓ信号転送スイッチ３０２は、列信号線ＲＬ１〜ＲＬ４を介して伝達されたＳ信号をＳ信号保持容量３０４に記憶する。

また、各列の水平転送信号ｐｈ１〜ｐｈ２５が順次アクティブにされている期間に、垂直走査回路４０１は、第１行目の画素へ供給する第２のリセット制御信号ｒｅｓｆ１及び転送制御信号ｔｘ１をアクティブにする。これにより、第１行目の画素における光電変換部２０１がリセットされる。その後、垂直走査回路４０１は、第２のリセット制御信号ｒｅｓｆ１及び転送制御信号ｔｘ１をノンアクティブにする。

図１８に幅の広い斜線の四角で示す第３の読み出し動作１８０７は、第２の画素群ＰＧ２（図５参照）の一部からダミー的に信号の読み出し動作が行われることを示している。すなわち、垂直走査回路４０１は、第２の画素群ＰＧ２から第２行目、第７行目、第１２行目を順次に選択し、列共通読み出し回路ＲＣ１〜ＲＣ４は、選択された行の画素における電荷電圧変換部２０４の電圧に応じた信号を出力部２０５を介してダミー的に読み出す。

本来、動画撮影のみを考えれば、動画に使用する第１の画素群ＰＧ１のみの信号を読み出せばよく、それ以外の第２の画素群ＰＧ２の一部（２行目、７行目、１２行目）を読み出す必要はない。しかし、後述する静止画撮影とのタイミングの辻褄を合わせるために、動画撮影時にも動画に使用しない第２の画素群ＰＧ２の一部を読み出す必要がある。

図１８に斜線の四角で示す間引き動作１８０５は、列共通読み出し回路ＲＣ１〜ＲＣ４（図２参照）により第２の画素群ＰＧ２（図５参照）の残りの行から信号が読み出されないことを示している。すなわち、垂直走査回路４０１は、第３〜５行目、第８〜１０行目、第１３〜１５行目を順次にスキップし、列共通読み出し回路ＲＣ１〜ＲＣ４は、スキップされた行の画素における電荷電圧変換部２０４の電圧に応じた信号を読み出さない。

図２０に、間引き動作１８０５に関するタイミングチャートを示す。図２０では、第３行目の間引き動作１８０５を例示的に示している。

垂直走査回路４０１は、第３行目の画素へ供給する選択制御信号ｓｅｌ３をノンアクティブなレベルからアクティブなレベルへ遷移させる。これにより、第３行目の画素Ｐ３，１〜Ｐ３，２５が選択状態になる。

垂直走査回路４０１は、第３行目の画素へ供給する転送制御信号ｔｘ３をアクティブなレベルにする。これにより、第３行目の画素における転送部２０３が光電変換部２０１の電荷を電荷電圧変換部２０４へ転送する。これにより、電荷電圧変換部２０４は、第１の蓄積期間Ｔ１ａ３で蓄積された電荷（信号）を保持する。

このように、画素からの信号を読み出す動作を行わないため、１行を間引く動作に必要な時間は１行の画素信号を読み出すのに対して遥かに短い時間で済む。

他の点は、第１実施形態における動画撮影モードの動作と同様である。

次に、動画／静止画並行撮影モードの動作について、図２３を用いて説明する。図２３は、動画／静止画並行撮影モードの動作を模式的に示した図である。以下では動画撮影モードの動作と異なる部分を中心に説明する。

動画／静止画並行撮影モードでは、フレーム期間ＦＴ１２〜ＦＴ１４において、動画撮影モードと異なるリセット動作２３０１ａ，２３０１ｂが行われる。リセット動作２３０１ａは、後述の第２の読み出し動作２３０４が行われる行のリセット動作を示し、リセット動作２３０１ｂは、間引き動作２３０５が行われる行のリセット動作を示す。

図２４に、リセット動作２３０１ａに関するタイミングチャートを示す。図２４では、第７行目のリセット動作２３０１ａを例示的に説明する。

垂直走査回路４０１は、第７行目の画素へ供給する第２のリセット制御信号ｒｅｓｆ７及び転送制御信号ｔｘ７をノンアクティブに維持する。これにより、第７行目の画素における電荷電圧変換部２０４は、リセットされず、第１の蓄積期間Ｔ１ａ７に蓄積された信号を保持し続ける。

なお、第７行目のリセット動作２３０１ａは、（破線の波形で示すような）第１行目の第１の読み出し動作１８０４と並行して行われる（図２３参照）。

図２５に、リセット動作２３０１ｂに関するタイミングチャートを示す。図２５では、第９行目のリセット動作２３０１ｂを例示的に説明する。

垂直走査回路４０１は、第９行目の画素へ供給する第２のリセット制御信号ｒｅｓｆ９及び転送制御信号ｔｘ９をノンアクティブに維持する。これにより、第９行目の画素における電荷電圧変換部２０４は、リセットされず、第１の蓄積期間Ｔ１ａ９に蓄積された信号を保持し続ける。

また、動画／静止画並行撮影モードでは、第３の読み出し動作１８０７が行われない代わりに、図２３に破線の四角で示す第２の読み出し動作２３０４が行われる。第２の読み出し動作２３０４は、列共通読み出し回路ＲＣ１〜ＲＣ４（図２参照）により第２の画素群ＰＧ２（図５参照）の一部から信号の読み出し動作が行ごとに順次に行われることを示している。

すなわち、垂直走査回路４０１は、第１のフレーム期間ＦＴ１１において、第２の画素群ＰＧ２から５ｎ＋２（２、７、１２）行目の画素を順次に選択する。列共通読み出し回路ＲＣ１〜ＲＣ４は、選択された行の画素における電荷電圧変換部２０４の電圧に応じた信号（第１の蓄積期間群Ｔ１ａで蓄積された信号における第２の信号）を出力部２０５を介して読み出す。

また、垂直走査回路４０１は、第２のフレーム期間ＦＴ１２において、第２の画素群ＰＧ２から５ｎ＋３（３、８、１３）行目の画素を順次に選択する。列共通読み出し回路ＲＣ１〜ＲＣ４は、選択された行の画素における電荷電圧変換部２０４の電圧に応じた信号（第１の蓄積期間群Ｔ１ａで蓄積された信号における第２の信号）を出力部２０５を介して読み出す。

また、垂直走査回路４０１は、第３のフレーム期間ＦＴ１３において、第２の画素群ＰＧ２から５ｎ＋４（４、９、１４）行目の画素を順次に選択する。列共通読み出し回路ＲＣ１〜ＲＣ４は、選択された行の画素における電荷電圧変換部２０４の電圧に応じた信号（第１の蓄積期間群Ｔ１ａで蓄積された信号における第２の信号）を出力部２０５を介して読み出す。

また、垂直走査回路４０１は、第４のフレーム期間ＦＴ１４において、第２の画素群ＰＧ２から５ｎ＋５（５、１０、１５）行目の画素を順次に選択する。列共通読み出し回路ＲＣ１〜ＲＣ４は、選択された行の画素における電荷電圧変換部２０４の電圧に応じた信号（第１の蓄積期間群Ｔ１ａで蓄積された信号における第２の信号）を出力部２０５を介して読み出す。

列共通読み出し回路ＲＣ１〜ＲＣ４は、複数のフレーム期間ＦＴ１１〜ＦＴ１４のそれぞれにおいて、第２の画素群ＰＧ２における互いに異なる一部の画素から第１の蓄積期間群Ｔ１ａで蓄積された信号における第２の信号を読み出す。

図２６に、第２の読み出し動作２３０４に関するタイミングチャートを示す。図２６では、第２行目のリセット動作２３０４を例示的に説明する。図２６では、第２行目の第２の読み出し動作２３０４を例示的に説明する。動画／静止画並行撮影モードにおける第２の読み出し動作２３０４は、動画モードにおける第１の読み出し動作（図１９参照）と次の点で異なる。

垂直走査回路４０１は、制御信号ｔｓがアクティブな状態で、第２行目の画素へ供給する転送制御信号ｔｘ２をノンアクティブなレベルに維持する。これにより、第２行目の画素における電荷電圧変換部２０４が第１の蓄積期間Ｔ１ａ２に蓄積された信号を保持し続け、出力部２０５が電荷電圧変換部２０４の電圧に応じたＳ信号を列信号線ＲＬ１〜ＲＬ４へ出力する。

動画／静止画並行撮影モードでは、動画モードと異なる間引き動作２３０５が行われる。図２７は、間引き動作２３０５に関するタイミングチャートを示す。図２７では、第３行目の間引き動作２３０５を例示的に説明する。動画／静止画並行撮影モードにおける間引き動作２３０５は、動画モードにおける間引き動作（図２０参照）と次の点で異なる。

垂直走査回路４０１は、第３行目の画素へ供給する転送制御信号ｔｘ３をノンアクティブなレベルに維持する。これにより、第３行目の画素におけるにおける電荷電圧変換部２０４は、第１の蓄積期間Ｔ１ａ３に蓄積された信号を保持し続ける。

このように、各フレーム期間ＦＴ１０〜ＦＴ１４が長くなることを抑制しながら、第１の蓄積期間群Ｔ１ａで蓄積された全画素Ｐ１，１〜Ｐ１５，２５の信号を用いて１フレーム分の静止画用の画像信号（画像データ）を生成することができる。

次に、本発明の第４実施形態に係る撮像装置１００ｉについて、図２８を用いて説明する。図２８は、本発明の第４実施形態に係る撮像装置１００ｉの構成図である。以下では、第３実施形態と異なる部分を中心に説明する。

撮像装置１００ｉは、ＡＦＥ１０３を備えず、撮像センサ１０２（図１参照）に代えて撮像センサ１０２ｉを備える。撮像装置１００ｉでは、ＡＤ変換器を撮像センサ１０２ｉ内に配置するため、ＡＦＥ１０３が不要である。

撮像センサ１０２ｉは、図２９に示すように、画素配列ＰＡの各列に対応したＡＤ（アナログ−ディジタル）変換器を有する、いわゆるカラムＡＤ構成を用いたものである。具体的には、撮像センサ１０２ｉの構成は、次の点で第１実施形態と異なる。なお、図２９は、本発明の第４実施形態における撮像センサ１０２ｉの構成図である。

撮像センサ１０２ｉは、読み出し部１０ｉ、Ａ／Ｄ変換部２０ｉ、記憶部３０ｉ、制御部４０ｉ、及びＬＶＤＳ部２９０５を含む。

読み出し部１０ｉは、複数の列共通読み出し回路ＲＣ１ｉ〜ＲＣ４ｉを含む。複数の列共通読み出し回路ＲＣ１〜ＲＣ４のそれぞれは、図３０に示すように、その内部構成が第１実施形態と異なる。列共通読み出し回路ＲＣ１は、水平転送スイッチ３０６、３０７を含まない。列共通読み出し回路ＲＣ１におけるＳ信号保持容量３０４及びＮ信号保持容量３０５に保持された信号は、それぞれ、Ａ／Ｄ変換部２０ｉへ出力される。なお、図３０は、本発明の第４実施形態における列共通読み出し回路ＲＣ１の構成図である。

図２９に示すＡ／Ｄ変換部２０ｉは、複数の列Ａ／Ｄ変換器ＡＤＣ１ｉ〜ＡＤＣ４ｉを含む。複数の列Ａ／Ｄ変換器ＡＤＣ１ｉ〜ＡＤＣ４ｉは、複数の列共通読み出し回路ＲＣ１ｉ〜ＲＣ４ｉから出力された信号（Ｓ信号、Ｎ信号）を受ける。複数の列Ａ／Ｄ変換器ＡＤＣ１ｉ〜ＡＤＣ４ｉのそれぞれは、受けた信号（アナログ信号）をＡ／Ｄ変換して、変換した信号（デジタル信号）を記憶部３０ｉへ供給する。

なお、Ａ／Ｄ変換の方式としては、三角波を掃印するランプ型、逐次比較（ＳｕｃｃｅｓｓｉｖｅＡｐｐｒｏｘｉｍａｔｉｏｎ）型などがあるが、画素からのアナログ信号をディジタル信号に変換できるものならどのようなタイプのものでもよい。

記憶部３０ｉは、メモリ（ＲＡＭ）２９０３を含む。メモリ２９０３は、Ａ／Ｄ変換部２０ｉによりＡ／Ｄ変換された信号を一時的に記憶する。

制御部４０ｉは、メモリ制御部２９０４を含む。メモリ制御部２９０４は、メモリ２９０３へ供給される信号の記憶動作と、メモリ２９０３からＬＶＤＳ部２９０５への画素信号の読み出し動作とを制御する。

ＬＶＤＳ部２９０５は、メモリ２９０３から読み出された画素信号（Ｓ信号、Ｎ信号）をシリアライズした後、Ｓ信号とＮ信号との差動信号に生成する。ＬＶＤＳ部２９０５は、生成した差動信号を出力端子から後段（ＤＳＰ１０４）へ出力する。

このように撮像センサ内で画素信号をディジタル信号化して出力する場合、シリアル化して出力した方が、端子数の観点から有利である。

また、列Ａ／Ｄ変換器の後段に容量の大きなメモリを有する場合、１行分の画素信号をメモリまで並列に処理できるため、それ以降の信号転送速度に制約されずメモリまでの信号読み出し速度を非常に高速化することができる。このため、画素信号の読み出しにおいて間引き動作をする必要がなくなる。

図３１に、本実施形態における動画撮影モードの動作を模式的に示す。図３１では、横軸が時刻を表し、縦軸における上段の部分が光電変換部２０１からメモリ２９０３までの信号の読み出し動作に関する画素行の位置を表し、縦軸における下段の部分がメモリ２９０３から信号の出力動作を表す。

図３１に示すように、第１の蓄積期間群Ｔ２ａは、少なくとも隣接する２行に対して同じ長さの一部が重なっている第１の蓄積期間Ｔ２ａ１〜Ｔ２ａ１５の集まりである。すなわち、リセット動作３１０１の完了タイミングは、１行前のリセット動作の完了タイミングに対して、１行前の第１の読み出し動作３１０２が行われた時間だけ遅延して行われる。これにより、第１の蓄積期間群Ｔ２ａにおける第１の蓄積期間Ｔ２ａ１〜Ｔ２ａ１５のそれぞれは、長さが互いに等しい。その遅延の長さは、間引き動作１８０５が行われないため、一定の長さ（第１の読み出し動作３１０２の時間）になっている。

図３３に、リセット動作３１０１に関するタイミングチャートを示す。図３３では、第１２行目のリセット動作３１０１を例示的に説明する。

垂直走査回路４０１は、第１２行目の画素へ供給する第２のリセット制御信号ｒｅｓｆ１２をアクティブなレベルからノンアクティブなレベルへ遷移させる。これにより、第１２行目の画素における第２のリセット部２０６がオフして、電荷電圧変換部２０４のリセットが解除される。

そして、垂直走査回路４０１は、第１２行目の画素へ供給する第２のリセット制御信号ｒｅｓｆ１２及び転送制御信号ｔｘ１２をアクティブにする。これにより、第１２行目の画素における光電変換部２０１がリセットされる。その後、垂直走査回路４０１は、第２のリセット制御信号ｒｅｓｆ１をアクティブなレベルに維持するとともに、転送制御信号ｔｘ１をノンアクティブにする。

なお、第１２行目のリセット動作３１０１は、（破線の波形で示すような）第１行目の第１の読み出し動作３１０２と並行して行われる（図３１参照）。

図３２に、第１の読み出し動作３１０２に関するタイミングチャートを示す。図３２では、第１行目の読み出し動作を例示的に示している。本実施形態における第１の読み出し動作は、第３実施形態における第１の読み出し動作（図１９参照）と次の点で異なる。

垂直走査回路４０１は、第１行目の画素へ供給する第２のリセット制御信号ｒｅｓｆ１をアクティブなレベルからノンアクティブなレベルへ遷移させる。これにより、第１行目の画素における第２のリセット部２０６がオフして、電荷電圧変換部２０４のリセットが解除される。

ＴＧ１０７は、Ｎ信号転送スイッチ３０３へ供給する制御信号ｔｎをアクティブなレベルにする。これにより、Ｎ信号転送スイッチ３０３がオンする。これにより、第１行目の画素における出力部２０５が電荷電圧変換部２０４の電圧に応じたＮ信号を列信号線ＲＬ１〜ＲＬ４へ出力する。Ｎ信号転送スイッチ３０３は、列信号線ＲＬ１〜ＲＬ４を介して伝達されたＮ信号をＮ信号保持容量３０５に記憶する。ＴＧ１０７は、制御信号ｔｎをノンアクティブなレベルにする。

その後、ＴＧ１０７は、Ｓ信号転送スイッチ３０２へ供給する制御信号ｔｓをアクティブなレベルにする。これにより、Ｓ信号転送スイッチ３０２がオンする。垂直走査回路４０１は、制御信号ｔｓがアクティブな状態で、第１行目の画素へ供給する転送制御信号ｔｘ１をアクティブにする。これにより、第１行目の画素における転送部２０３が光電変換部２０１の電荷を電荷電圧変換部２０４へ転送し、出力部２０５が電荷電圧変換部２０４の電圧に応じたＳ信号を列信号線ＲＬ１〜ＲＬ４へ出力する。Ｓ信号転送スイッチ３０２は、列信号線ＲＬ１〜ＲＬ４を介して伝達されたＳ信号をＳ信号保持容量３０４に記憶する。

また、各列の水平転送信号ｐｈ１〜ｐｈ２５が順次アクティブにされている期間に、垂直走査回路４０１は、第１行目の画素へ供給する第２のリセット制御信号ｒｅｓｆ１及び転送制御信号ｔｘ１をアクティブにする。これにより、第１行目の画素における光電変換部２０１がリセットされる。その後、垂直走査回路４０１は、第２のリセット制御信号ｒｅｓｆ１をアクティブなレベルに維持するとともに、転送制御信号ｔｘ１をノンアクティブにする。

図３１に示す出力動作３１０３は、メモリ制御部２９０４により制御されて、メモリ２９０３に格納されている信号がＬＶＤＳ部２９０５及び出力端子を介してＤＳＰ１０４へ出力される動作を１行分単位で示している。

枠内のアルファベット（ａ〜ｄ）は信号がどの蓄積期間群Ｔ２ａ〜Ｔ２ｄで蓄積されたかを示し、数字（１〜１５）はどの画素行の信号であるかを示している。例えば、ａ１と記載した枠は、第１の蓄積期間Ｔ２ａにおいて１行目に蓄積された信号を出力していることを示す。

このように、制御部４０ｉは、各フレーム期間において、第１の画素群ＰＧ１（５ｎ＋１行目）の全てに対する直前のフレーム期間内の蓄積期間群（Ｔ２ａ〜Ｔ２ｄ）で蓄積された信号における第１の信号を更新するように、メモリ２９０３を制御する。そして、制御部４０ｉは、更新した第１の信号をメモリ２９０３から読み出す。

例えば、動画撮影モードでは、第１のフレーム期間ＦＴ２１において、第１の画素群ＰＧ１（５ｎ＋１行目）により直前のフレーム期間ＦＴ０内の第１の蓄積期間群Ｔ２ａで蓄積された第１の信号ａ１，ａ６，ａ１１をメモリ２９０３から読み出す。

例えば、動画撮影モードでは、第２のフレーム期間ＦＴ２２において、第１の画素群ＰＧ１（５ｎ＋１行目）により直前のフレーム期間ＦＴ１内の第２の蓄積期間群Ｔ２ｂで蓄積された第１の信号ｂ１，ｂ６，ｂ１１をメモリ２９０３から読み出す。

ＬＶＤＳ部２９０５は、メモリ２９０３から制御部４０ｉにより読み出された第１の信号を出力端子経由でＤＳＰ１０４へ供給する。これにより、ＤＳＰ（生成部）１０４は、各フレーム期間に読み出された第１の信号から、１フレーム分の動画用の画像信号（画像データ）を生成する。

次に、動画／静止画並行撮影モードの動作について、図３４を用いて説明する。図３４は、動画／静止画並行撮影モードの動作を模式的に示した図である。以下では動画撮影モードの動作と異なる部分を中心に説明する。

図３４に斜線の四角で示す第４の読み出し動作３４０２は、列共通読み出し回路ＲＣ１ｉ〜ＲＣ４ｉ（図２９参照）により第２の画素群ＰＧ２（図５参照）から信号が読み出されるがメモリ２９０３に記憶されないことを示している。すなわち、メモリ制御部２９０４は、第２〜５行目、第７〜１０行目、第１２〜１５行目の信号を順次にスキップし、スキップされた行の画素の信号をメモリ２９０３に記憶させない。

これにより、第２のフレーム期間ＦＴ２２では、メモリ２９０３において、動画に使用しない第２の画素群ＰＧ２（５ｎ＋１行目以外の行）の信号が更新されない。メモリ２９０３は、第２の画素群ＰＧ２により第１の蓄積期間群Ｔ２ａで蓄積された信号を保持し続ける。一方、メモリ２９０３において、動画に使用する第１の画素群Ｇ１（５ｎ＋１行目）の信号は更新される。

同様に、第３のフレーム期間ＦＴ２３、第４のフレーム期間ＦＴ２４でも、メモリ２９０３において、動画に使用しない第２の画素群ＰＧ２（５ｎ＋１行目以外の行）の信号が更新されない。メモリ２９０３は、第２の画素群ＰＧ２により第１の蓄積期間群Ｔ２ａで蓄積された信号を保持し続ける。

また、メモリ制御部２９０４は、メモリ２９０３に保持された第２の画素群ＰＧ２（図５参照）の一部の信号を読み出す。

すなわち、メモリ制御部２９０４は、第１のフレーム期間ＦＴ２１において、第２の画素群ＰＧ２から５ｎ＋２（２、７、１２）行目の画素の信号（第１の蓄積期間群Ｔ２ａで蓄積された信号における第２の信号）を選択して読み出す。なお、メモリ制御部２９０４が、第１のフレーム期間ＦＴ２１において、第１の画素群ＰＧ１から画素の信号（第１の蓄積期間群Ｔ２ａで蓄積された信号における第１の信号）を選択して読み出す点は、動画モードと同様である。

また、メモリ制御部２９０４は、第２のフレーム期間ＦＴ２２において、第２の画素群ＰＧ２から５ｎ＋３（３、８、１３）行目の画素の信号（第１の蓄積期間群Ｔ２ａで蓄積された信号における第２の信号）を選択して読み出す。

また、メモリ制御部２９０４は、第３のフレーム期間ＦＴ２３において、第２の画素群ＰＧ２から５ｎ＋４（４、９、１４）行目の画素の信号（第１の蓄積期間群Ｔ２ａで蓄積された信号における第２の信号）を選択して読み出す。

また、メモリ制御部２９０４は、第４のフレーム期間ＦＴ２４において、第２の画素群ＰＧ２から５ｎ＋５（５、１０、１５）行目の画素の信号（第１の蓄積期間群Ｔ２ａで蓄積された信号における第２の信号）を選択して読み出す。

このように、メモリ制御部２９０４は、連続する複数のフレーム期間ＦＴ２１〜ＦＴ２４のそれぞれにおいて、第２の画素群ＰＧ２における互いに異なる一部の画素から第１の蓄積期間群Ｔ２ａで蓄積された信号における第２の信号を読み出す。ＬＶＤＳ部２９０５は、メモリ制御部２９０４により読み出された第１の信号及び第２の信号を出力端子経由でＤＳＰ１０４へ供給する。ＤＳＰ（生成部）１０４は、第１のフレーム期間ＦＴ２１においてメモリ制御部２９０４により読み出された第１の信号と、複数のフレーム期間ＦＴ２１〜ＦＴ２４においてメモリ制御部２９０４により読み出された第２の信号とを合成する。これにより、ＤＳＰ１０４は、１フレーム分の静止画用の画像信号を生成する。

本実施形態によれば、動画に使用せず静止画のみに使用する画素の信号を一時的に保持する記憶手段がディジタル値で保持するメモリになることにより、大容量のメモリを比較的容易に構成することができる。

また、画素から読み出された信号をディジタルのメモリに保持させるので、アナログのメモリにおける問題（微小な欠陥に起因したリーク電流等）を回避できる。

なお、本実施形態では動画に使用する画素と使用しない画素との区別を行単位でのみ行ったが、ディジタルのメモリを使用していることで、列方向（水平方向）でも区別してもよい。これにより、データをフレームごとに更新する行と更新しない行とをより細かく制御することができ、より効率的な静止画用のデータの転送が可能となる。

また、Ｎ信号を先に読み出してからＳ信号を読み出すことが出来、リセットノイズも除去できる。この場合、画質を容易に向上できる。

本発明の第１実施形態に係る撮像装置１００の構成図。撮像センサ１０２の構成図。画素Ｐ１１の構成図。列共通読み出し回路ＲＣ１の構成図。１５行２５列の画素Ｐ１，１〜Ｐ１５，２５で構成された画素配列ＰＡを示した図。動画撮影モードにおける動作を模式的に示した図。各行の画素における光電変換部２０１のリセット動作を示すタイミングチャート。各行の画素における光電変換部２０１の電荷の転送動作を示すタイミングチャート。第１の読み出し動作に関するタイミングチャート。間引き動作６０５に関するタイミングチャート。動画／静止画並行撮影モードにおける動作を模式的に示した図。各行の画素における光電変換部２０１の電荷の転送動作を示すタイミングチャート。間引き動作１１０５に関するタイミングチャート。本発明の第２実施形態における２０行２９列の画素Ｐ１，１〜Ｐ２０，２９で構成された画素配列ＰＡを示した図。本発明の第２実施形態における動画／静止画並行撮影モードにおける動作を模式的に示した図。本発明の第２実施形態における動画／静止画並行撮影モードにおける動作を模式的に示した図。本発明の第３実施形態に係る撮像装置における画素Ｐ１１ｉの構成図。本発明の第３実施形態における動画撮影モードの動作を模式的に示した図。第１の読み出し動作に関するタイミングチャート。間引き動作１８０５に関するタイミングチャート。リセット動作１８０１ａに関するタイミングチャート。リセット動作１８０１ｂに関するタイミングチャート。本発明の第３実施形態における動画／静止画並行撮影モードの動作を模式的に示した図。リセット動作２３０１ａに関するタイミングチャート。リセット動作２３０１ｂに関するタイミングチャート。第２の読み出し動作２３０４に関するタイミングチャート。間引き動作２３０５に関するタイミングチャート。本発明の第４実施形態に係る撮像装置１００ｉの構成図。本発明の第４実施形態における撮像センサ１０２ｉの構成図。本発明の第４実施形態における列共通読み出し回路ＲＣ１ｉの構成図。動画撮影モードの動作を模式的に示した図。第１の読み出し動作３１０２に関するタイミングチャート。リセット動作３１０１に関するタイミングチャート。動画／静止画並行撮影モードの動作を模式的に示した図。

符号の説明

１００，１００ｉ撮像装置
１０２，１０２ｉ撮像センサ

Claims

動画撮影と並行して静止画撮影を行うことが可能な撮像装置であって、
複数の画素が行方向及び列方向に配列された画素配列と、
少なくとも隣接する行の蓄積期間と、少なくとも一部が重なる第１の蓄積期間に信号の蓄積動作を行わせるように、前記複数の画素を駆動する駆動部と、
動画撮影と並行して静止画撮影を行う場合、
動画撮影の第１のフレーム期間において、前記画素配列の一部である第１の画素群の全てから、前記第１の蓄積期間に蓄積された信号である第１の信号を読み出し、
前記第１のフレーム期間から始まる連続した複数のフレーム期間の各々において、前記画素配列の他の一部である第２の画素群に前記第１の蓄積期間に蓄積された信号である第２の信号を、前記第２の画素群の異なる１以上の画素から読み出す読み出し部と、
前記読み出し部により前記第１の画素群から読み出された前記第１の信号から１フレーム分の動画用の画像信号を生成し、前記複数のフレーム期間において前記読み出し部により前記第２の画素群から前記第２の信号が読み出された後に、前記第１のフレーム期間において前記読み出し部により前記第１の画素群から読み出された前記第１の信号と前記複数のフレーム期間において前記読み出し部により前記第２の画素群から読み出された前記第２の信号とを合成して１フレーム分の静止画用の画像信号を生成する生成部と、
を備え、
前記駆動部は、前記第１のフレーム期間に続く前記複数のフレーム期間の各々において、前記第１の信号を更新するように前記第１の画素群を駆動するとともに、前記第１の蓄積期間に蓄積された前記第２の信号を前記読み出し部に読み出されるまで保持し続けるように前記第２の画素群を駆動する
ことを特徴とする撮像装置。
前記第１の蓄積期間の長さは、前記画素配列の各行について共通である
ことを特徴とする請求項１に記載の撮像装置。
前記読み出し部は、動画撮影と並行して静止画撮影を行う場合、動画撮影のみを行う場合よりも、前記第２の画素群の画素数に対する前記第１の画素群の画素数の比率を減らす
ことを特徴とする請求項１又は２に記載の撮像装置。
前記読み出し部は、前記動画撮影と並行して静止画撮影を行う場合、動画撮影のみを行う場合よりも、前記複数のフレーム期間のそれぞれで、前記第１の信号を読み出す画素数を減らすとともに、前記第２の信号を読み出す画素数を増やす
ことを特徴とする請求項３に記載の撮像装置。
前記複数の画素のそれぞれは、
光電変換部と、
電荷保持部と、
前記光電変換部で発生した電荷を前記電荷保持部へ転送する転送部と、
前記電荷保持部の電圧に応じた信号を出力する出力部と、
を含み、
前記駆動部は、前記複数のフレーム期間の前記第１のフレーム期間以降のフレーム期間において、前記第１の画素群の画素の転送部には、対応する電荷保持部への転送を行なわせることにより、前記電荷保持部に保持された前記第１の信号を更新するように駆動するとともに、前記第２の画素群の画素の転送部には、対応する電荷保持部への電荷の転送を行わせないことにより、前記電荷保持部に保持された前記第２の信号を保持し続けるように駆動する
ことを特徴とする請求項１から４のいずれか１項に記載の撮像装置。
動画撮影と並行して静止画撮影を行うことが可能な撮像装置であって、
複数の画素が行方向及び列方向に配列された画素配列と、
少なくとも隣接する行の蓄積期間と、少なくとも一部が重なる第１の蓄積期間に信号の蓄積動作を行うように、前記複数の画素を駆動する駆動部と、
前記画素配列から読み出された信号をＡ／Ｄ変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部によりＡ／Ｄ変換された信号を記憶する記憶部と、
動画撮影と並行して静止画撮影を行う場合、
動画撮影の第１のフレーム期間において、前記画素配列の一部である第１の画素群の全てに前記第１の蓄積期間に蓄積された信号である第１の信号を前記記憶部から読み出し、
前記第１のフレーム期間から始まる連続した複数のフレーム期間の各々において、前記画素配列の他の一部である第２の画素群に前記第１の蓄積期間に蓄積された信号である第２の信号を、前記第２の画素群の異なる１以上の画素について前記記憶部から読み出す読み出し部と、
前記読み出し部により前記第１の画素群から読み出された前記第１の信号から１フレーム分の動画用の画像信号を生成し、前記複数のフレーム期間において前記読み出し部により前記第２の画素群から前記第２の信号が読み出された後に、前記第１のフレーム期間において前記読み出し部により前記第１の画素群から読み出された前記第１の信号と前記複数のフレーム期間において前記読み出し部により前記第２の画素群から読み出された前記第２の信号とを合成して１フレーム分の静止画用の画像信号を生成する生成部と、
前記駆動部、前記Ａ／Ｄ変換部、及び前記記憶部を制御する制御部と、
を備え、
前記制御部は、前記第１のフレーム期間に続く前記複数のフレーム期間の各々において、前記第１の信号を更新するとともに、前記第１の蓄積期間に蓄積された前記第２の信号を前記読み出し部に読み出されるまで保持し続けるように、前記駆動部、前記Ａ／Ｄ変換部、及び前記記憶部を制御する
ことを特徴とする撮像装置。