JP5221054B2 - 表示装置の製造方法 - Google Patents
表示装置の製造方法 Download PDFInfo
- Publication number
- JP5221054B2 JP5221054B2 JP2007102988A JP2007102988A JP5221054B2 JP 5221054 B2 JP5221054 B2 JP 5221054B2 JP 2007102988 A JP2007102988 A JP 2007102988A JP 2007102988 A JP2007102988 A JP 2007102988A JP 5221054 B2 JP5221054 B2 JP 5221054B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- region
- film transistor
- active layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000010409 thin film Substances 0.000 claims description 160
- 239000010408 film Substances 0.000 claims description 120
- 239000000758 substrate Substances 0.000 claims description 79
- 150000002500 ions Chemical class 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 38
- 230000002093 peripheral effect Effects 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 238000002425 crystallisation Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000007715 excimer laser crystallization Methods 0.000 claims description 3
- 239000007790 solid phase Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 83
- 239000004973 liquid crystal related substance Substances 0.000 description 35
- 230000008569 process Effects 0.000 description 23
- 238000000059 patterning Methods 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- PJJRJASJDRRJOW-UHFFFAOYSA-N benzene;cyclobutane Chemical compound C1CCC1.C1=CC=CC=C1 PJJRJASJDRRJOW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
- G02F1/13318—Circuits comprising a photodetector
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
- G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は表示装置及びその製造方法に係り、詳しくは、多結晶シリコンを用いた薄膜トランジスターの形成時に、周辺回路及びフォトダイオードを別途の追加工程を要すること無く、一体的に形成することのできる表示装置及びその製造方法に関する。
液晶表示装置（Liquid Crystal Display；ＬＣＤ）は、画素電極、薄膜トランジスター（Thin Film Transistor；ＴＦＴ）などが形成された薄膜トランジスター基板と、共通電極、カラーフィルターなどが形成されたカラーフィルター基板、及びこれらの２枚の基板の間に位置する液晶層により構成されている。ここで、液晶表示装置は、２枚の基板の間に電圧を印加して液晶を駆動し、光の透過率を制御することにより画像を表示する。
この種の液晶表示装置の薄膜トランジスターは、半導体層として非晶質シリコンまたは多結晶シリコンを用いて形成する。非晶質シリコンによる薄膜トランジスターは、非晶質シリコン膜の均一性に優れていることから、特性が安定しているという長所がある。しかしながら、非晶質シリコンによる薄膜トランジスターは、電荷移動度が低いために素子の応答速度が遅いという短所がある。このため、非晶質シリコン製の薄膜トランジスターは、速い応答速度が求められる高解像度の表示パネルやゲートまたはデータドライバーの駆動素子への適用には難点があるという短所がある。
これに対し、多結晶シリコンによる薄膜トランジスターは電荷移動度が高くて速い応答速度が求められる高解像度の液晶表示パネルへの適用に好適であるだけでなく、周辺駆動回路を表示パネル内に作り込むことができるという長所を持つ。
一方、デジタルコンバージェンスの技術的な環境の到来に伴い、液晶表示装置に、画像表示の本来の機能に加えて、別の付加機能を実装しようとする試みがなされている。例えば、液晶表示装置に自動輝度調節機能、タッチスクリーン機能、スキャナー機能などが付加されている。これらの付加機能を実装するためには、液晶表示パネルにフォトダイオードなどの受光素子が設けられる必要があるが、これらの受光素子は、回路の構成が容易な薄膜トランジスター基板に設けられるのが普通である。
しかしながら、従来の技術においては、薄膜トランジスター基板とフォトダイオードを一体的に製作することが困難であるため、薄膜トランジスター基板には接続回路だけを形成し、別途製作したフォトダイオードを薄膜トランジスター基板の接続回路の上に実装するなどして前述の付加機能などを実装していた。このため、フォトダイオードの製作及び実装に対してかかるコストにより薄膜トランジスター基板全体の製造コストが上がるという不都合があった。また、薄型化が困難になるという不都合もあった。
本発明は上記の問題点を解決するためになされたものであり、多結晶シリコン薄膜を用いた薄膜トランジスターの形成時に、周辺回路及びフォトダイオードを別途の追加工程を要することなく、一体的に形成することにより、製造コストを節減することができ、かつ、薄型化も可能とする表示装置及びその製造方法を提供するところにその目的がある。
上記の目的を達成するために、本発明の一態様に係る表示装置は、画像を表示する表示領域と周辺領域を有するパネルと、前記表示領域に形成された複数の薄膜トランジスターと、前記周辺領域に形成されたｐ型薄膜トランジスター及びｎ型薄膜トランジスターと、前記表示領域または前記周辺領域に形成された少なくとも１つの水平構造を有するフォトダイオードと、を備える。
前記薄膜トランジスターは、低温多結晶シリコン薄膜の活性層に形成されることが好ましい。
前記周辺領域には、ｐ型薄膜トランジスターとｎ型薄膜トランジスターのうち少なくとも１種の薄膜トランジスターからなる駆動回路が形成されていてもよい。かかるフォトダイオードは、低温多結晶シリコン薄膜の活性層に形成されることが好ましい。
前記フォトダイオードが形成される活性層は、前記ｐ型薄膜トランジスターの形成時に形成されたｐ型領域と、前記ｎ型薄膜トランジスターの形成時に形成されたｎ型領域と、前記ｐ型領域と前記ｎ型領域との間に形成された真性領域と、を有することが好ましい。
さらに前記パネルは、カラーフィルターが格子構造に配列されたカラーフィルター基板及び複数の薄膜トランジスターが格子構造に配列された薄膜トランジスター基板を有することが好ましい。
上記の目的を達成するために、本発明の一態様に係る表示装置の製造方法は、表示領域と周辺領域を有する基板を用意する段階と、前記表示領域に複数の薄膜トランジスターを格子構造に形成する段階と、前記周辺領域にｐ型薄膜トランジスター及びｎ型薄膜トランジスターを形成する段階と、前記表示領域または前記周辺領域に少なくとも１つのフォトダイオードを形成する段階と、を含み、前記フォトダイオードは、前記ｐ型薄膜トランジスター及びｎ型薄膜トランジスターと同時に形成する。
前記フォトダイオードを形成する段階は、基板上にｐ型薄膜トランジスターが形成される活性層、ｎ型薄膜トランジスターが形成される活性層及びフォトダイオードが形成される活性層を形成する段階と、前記ｐ型薄膜トランジスター用の活性層にｐ型イオンを注入するとき、前記フォトダイオード用の活性層の不純物イオンを注入しない中央領域を挟んで一方の側の領域にｐ型イオンを同時に注入する段階と、前記ｎ型薄膜トランジスター用の活性層にｎ型イオンを注入するとき、前記フォトダイオード用の活性層の前記中央領域を挟んで他方の側の領域にｎ型イオンを同時に注入する段階と、を含む。
前記ｐ型薄膜トランジスターが形成される活性層、前記ｎ型薄膜トランジスターが形成される活性層と前記フォトダイオードが形成される活性層のうち少なくとも１つの活性層は、低温多結晶シリコン薄膜であることが好ましい。
上記の目的を達成するために、本発明の一態様による表示装置の製造方法は、基板上にｐ型薄膜トランジスターが形成される活性層、ｎ型薄膜トランジスターが形成される活性層及びフォトダイオードが形成される活性層を形成する段階と、前記ｐ型薄膜トランジスターが形成される活性層の不純物イオンを注入しない中央領域を挟んで両側の領域にｐ型領域を形成し、前記フォトダイオードが形成される活性層の不純物イオンを注入しない中央領域を挟んで一方の側の領域にｐ型領域を形成する段階と、前記ｎ型薄膜トランジスターが形成される活性層の不純物イオンを注入しない中央領域を挟んで両側の領域にｎ型領域を形成し、前記フォトダイオードが形成される活性層の前記中央領域を挟んで他方の側の領域にｎ型領域を形成する段階と、を含む。
前記ｐ型薄膜トランジスターが形成される活性層、前記ｎ型薄膜トランジスターが形成される活性層と前記フォトダイオードが形成される活性層のうち少なくとも一つの活性層において、前記活性層の不純物イオンを注入しない中央領域の両側に低濃度イオン領域を形成する段階をさらに含むことが好ましい。
前記ｐ型領域を形成する段階は、全面上に導電膜を形成した後、これをパターニングして得られた第１次導電膜パターンをイオン注入マスクとするイオン注入工程を通じてｐ型イオンを活性層に注入して前記活性層の一部の領域にｐ型領域を形成する段階であることが好ましい。
前記ｐ型領域を形成する段階は、全面上に導電膜を形成した後、これをパターニングして得られた１次導電膜パターンをイオン注入マスクとするイオン注入工程を通じてｐ型イオンを活性層に注入して一部の領域にｐ型領域を形成する段階であり、前記ｎ型領域を形成する段階は、前記１次導電膜パターンの上部にバリアー膜を形成した後、これをパターニングして得られたバリアー膜パターンをイオン注入マスクとするイオン注入工程を通じてｎ型イオンを活性層に注入して一部の領域にｎ型領域を形成する段階であることが好ましい。
前記ｎ型薄膜トランジスター用の活性層、ｐ型薄膜トランジスター用の活性層とフォトダイオード用の活性層のうち少なくとも１つの活性層は、基板上に低温非晶質シリコン薄膜を形成する段階と、前記シリコン薄膜を固相結晶化法、エキシマレーザー結晶化法と金属誘導結晶化法のうちいずれか１つの方法により結晶化させる段階と、を含む方法により形成された低温多結晶シリコン薄膜製のものであることが好ましい。
本発明は、多結晶シリコンを用いた薄膜トランジスターの形成時に、ｎ型薄膜トランジスター、ｐ型薄膜トランジスター及びフォトダイオードを別途の追加工程を要することなく一体的に形成することができ、これらの素子を用いて種々の周辺回路を構成することができる。これにより、各種の素子を別々に製作して実装する場合に比べて、表示装置の製造コストを節減することができ、加えて、薄型化も可能とするものである。
以下、図面に基づき、本発明の最良の実施の形態について詳細に説明する。しかし、本発明は以下説明する実施形態に限定されるものではなく、異なる実施形態においても実施可能であることはいうまでもない。従って、以下説明する実施の形態は、本発明の開示を十分にし、かつ、本発明の属する技術分野における通常の知識を持った者が本発明の範囲を完全に理解できるようにするために提供されるものであるにすぎない。
図面においては、種々の層及び各領域の理解を容易にするために膜厚等を拡大して示している。また、図中の同じ符号は同じ構成要素を示すものである。なお、層、膜、領域、板などの部分が他の部分の「上部に」または「その上」にあると表現される場合には、各部が他の部分の「直上」または「真上」にある場合のみならず、各部と他の部分との間にさらに他の部分が介在される場合も含まれるものである。
図１は、本発明の第１実施形態による液晶表示パネルの回路図であり、図２は、本発明の第１実施形態による液晶表示パネルの表示領域の断面図であり、そして図３は、本発明の第１実施形態による液晶表示パネルの周辺領域の断面図である。
図１〜図３に示すように、第１実施形態による液晶表示パネルは、互いに対向する薄膜トランジスター基板１００とカラーフィルター基板２００、及びこれらの２枚の基板の間に位置する液晶層３００を備える。また、液晶表示パネルは、単位画素が配置された表示領域Ａ１及び各種の素子が配置された周辺領域Ａ２に画定される。
薄膜トランジスター基板１００の表示領域Ａ１には、行方向に伸びる複数のゲート線Ｇ１〜Ｇｎと、これと直交するように列方向に伸びる複数のデータ線Ｄ１〜Ｄｍなどが形成される。前記ゲート線Ｇ１〜Ｇｎ及び前記データ線Ｄ１〜Ｄｍ間の交差領域によりそれぞれの単位画素が限定され、単位画素には、薄膜トランジスターＴ、画素電極１９１及び維持電極１４２が形成される。
前記薄膜トランジスターＴは、活性層１２０ａ、ゲート電極１４１ａ、ソース電極１６１ａ及びドレイン電極１６２ａを有する。
前記活性層１２０ａは、低温多結晶シリコン（Low Temperature PolySilicon；ＬＴＰＳ）薄膜を利用して形成することが好ましく、両端の領域にはイオンが高濃度に注入されてソース領域１２１ｎ及びドレイン領域１２２ｎが形成され、中央領域にはイオンが注入されないチャンネル領域１２５が形成される。このとき、活性層１２０ａの両端の領域に注入されるイオンにより薄膜トランジスターＴの特性が変わる。例えば、薄膜トランジスターＴがｎチャンネルを有する場合には、高濃度のｎ型イオンが活性層の両端の領域に注入され、薄膜トランジスターＴがｐチャンネルを有する場合には、高濃度のｐ型イオンが活性層の両端の領域に注入される。この実施形態において、表示領域に形成される薄膜トランジスターＴは、ｎチャンネルを有し、チャンネル領域１２５とソース領域１２１ｎ及びドレイン領域１２２ｎの間の電流漏れまたはパンチスルーのような現象を防ぐために、チャンネル領域１２５とソース領域１２１ｎ及びドレイン領域１２２ｎの間に低濃度のイオンが注入された低濃度イオン領域１２３、１２４を備える。なお、前記低濃度イオン領域１２３、１２４は、必要に応じて省略可能である。
前記活性層１２０ａのソース領域１２１ｎはコンタクトホールを介してソース電極１６１ａに接続され、ドレイン領域１２２ｎはコンタクトホールを介してドレイン電極１６２ａに接続され、活性層１２０ａの上部にゲート電極１４１ａが形成されて薄膜トランジスターＴが形成される。このような薄膜トランジスターＴのゲート電極１４１ａはゲート線Ｇ１〜Ｇｎに接続され、ソース電極１６１ａはデータ線Ｄ１〜Ｄｍに接続され、ドレイン電極１６２ａは画素電極１９１に接続されることにより、ゲート線Ｇ１〜Ｇｎを介して伝わったゲート信号によるターンオンによりソース電極１６１ａとドレイン電極１６２ａが導通され、その結果、データ線Ｄ１〜Ｄｍを介して伝わったデータ信号が画素電極１９１に伝わる。
前記画素電極１９１は、対向基板２００に形成された共通電極２５１と共に液晶キャパシターＣｌｃを形成する。液晶キャパシターＣｌｃは、データ信号に対応して充電され、液晶層３００の分子配列を制御する役割を果たす。
前記維持電極１４２は、上部に位置する画素電極１９１と共に維持キャパシターＣｓｔを形成する。維持キャパシターＣｓｔは、画素電極１９１に充電されたデータ信号を次のデータ信号が充電されるまで安定的に維持する役割を果たす。一方、前記維持電極１４２はゲート線Ｇ１〜Ｇｎと平行するように伸びる維持ライン（図示せず）に接続されて、共通電圧と同じ基準電圧が印加される。
薄膜トランジスター基板１００の周辺領域Ａ２には、ゲート線Ｇ１〜Ｇｎにゲート信号を与えるゲート駆動回路６００及び少なくとも１つのフォトダイオード５００が形成される。
前記ゲート駆動回路６００は、外部の液晶駆動回路からの制御信号に基づいて動作し、適切なタイミングにて薄膜トランジスターＴのターンオン電圧及びターンオフ電圧を含むゲート信号をそれぞれのゲート線に順次に印加する。このようなゲート駆動回路６００は、活性層がｎチャンネルを有する薄膜トランジスター（以下、「ｎ型薄膜トランジスター」）及び活性層がｐチャンネルを有する薄膜トランジスター（以下、「ｐ型薄膜トランジスター」）のうち少なくとも一方の薄膜トランジスターにより構成される。
前記フォトダイオード５００は、ｎ型イオンが高濃度にて注入されたｎ型領域１２１ｎ、ｎ型イオンが低濃度にて注入された低濃度イオン領域１２３、イオンが注入されない真性領域１２５、ｐ型イオンが高濃度にて注入されたｐ型領域１２２ｐが薄膜トランジスタ基板１００に対し水平方向に接合され、形成されることによりＰＩＮ接合構造をなす活性層１２０ｄにより構成される。つまり、フォトダイオード５００は水平構造を有する。なお、前記低濃度イオン領域１２３は、必要に応じて省略可能である。このようなフォトダイオード５００は、逆バイアスされた状態で外部光が真性領域１２５に照射されると電流が流れるが、光の強度と電流の大きさは比例するため、光を感知するためのセンサー、すなわち、受光素子として用いることができる。このため、前記フォトダイオード５００を用いた様々な付加機能を液晶表示パネルに実装することができる。例えば、前記フォトダイオード５００を受光素子として用い、輝度調節機能、タッチスクリーン機能及びスキャナー機能などを液晶表示パネルに実装することができる。また、この実施形態のフォトダイオード５００は単一のものが周辺領域Ａ２に形成されているが、所望の場合には、周辺領域Ａ２ではなく、表示領域Ａ１に形成されてもよく、しかも、単一ではなく、複数形成されてもよい。
一方、薄膜トランジスター基板１００と対向するカラーフィルター基板２００の表示領域Ａ１には、入射された光を遮断して隣り合う画素領域間の光干渉を防ぐための格子構造を有するブラックマトリックス２１１と、入射された光を彩色してカラーを具現する赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルター２２１、及び薄膜トランジスター基板１００に形成された画素電極１９１と共に液晶層３００に対し電界を印加する共通電極２５１などが形成される。
前記カラーフィルター２２１と共通電極２５１との間には、界面の付着性及び平坦性を改善するためにオーバーコート膜２３１が形成されてもよい。また、オーバーコート膜２３１の上には、セルギャップの維持のために所定の高さを有するカラムスペーサー２４１が形成されてもよい。前記カラムスペーサー２４１は、薄膜トランジスター基板１００及びカラーフィルター基板２００のどちらにも形成可能であるが、カラーフィルター基板２００に形成される場合に、ブラックマトリックス２１１、カラーフィルター２２１、オーバーコート膜２３１、共通電極２５１のうちいずれか１つの膜の上部に形成可能である。また、前記カラムスペーサー２４１に代えて、少なくとも一方の基板上であって他の基板の対向面に形成されてセルギャップを維持するための所定の粒径を有するボール状のスペーサーを形成してもよい。
次に、上記のように構成された本発明による液晶表示パネルのうち薄膜トランジスター基板の製造方法について、図４から図１１を参照して説明する。
図４から図１１は、本発明の第１実施形態による薄膜トランジスター基板の製造工程別の断面図であって、それぞれの図面の（ａ）は、表示領域に形成される単位画素の垂直方向の断面図を示すものであり、（ｂ）は、周辺領域に形成されるｎ型薄膜トランジスター及びｐ型薄膜トランジスターの垂直方向の断面図を示すものであり、（ｃ）は、周辺領域に形成されるフォトダイオードの垂直方向の断面図を示すものである。
図４を参照すると、第１の透光性絶縁基板である薄膜トランジスタ基板１００の上にバッファー膜１１０を形成し、バッファー膜１１０の上に半導体膜を形成した後、前記半導体膜をパターニングして複数の活性層１２０ａ、１２０ｂ、１２０ｃ、１２０ｄを形成する。
ここで、前記第１の透光性絶縁基板である薄膜トランジスタ基板１００は、ガラス基板、石英基板、プラスチック基板のうちいずれか１種を用いて形成することができ、前記バッファー膜１１０は、ＳｉＯ２またはＳｉＮｘを含む無機絶縁物質を用いて形成することができる。そして、前記半導体膜は低温多結晶シリコン薄膜を用いて形成するが、低温多結晶シリコン薄膜は、非晶質シリコン薄膜を形成した後、低温下で多結晶シリコン薄膜に結晶化させて形成する。ここで、非晶質シリコン薄膜を低温多結晶シリコン薄膜に結晶化させるために汎用される方法としては、固相結晶化法（Solid Phase Crystallization；ＳＰＣ）、エキシマレーザー結晶化法（Eximer Laser Crystallization；ＥＬＣ）及び金属誘導結晶化法（Metal Induced Crystallization；ＭＩＣ）などがある。前記非晶質シリコン薄膜の多結晶シリコン薄膜への結晶化工程は、半導体膜に対するパターニング工程の実施前または実施後に行うことができる。
上記のパターニング工程においては、半導体膜の上に感光膜を塗布し、マスクを用いた写真工程により所定の感光膜パターンを形成した後、前記感光膜パターンをエッチングマスクとして下部の半導体膜に対してエッチングを行う。このとき、表示領域にｎ型薄膜トランジスターが形成される活性層１２０ａが形成され、周辺領域にｎ型薄膜トランジスターが形成される活性層１２０ｂ及びｐ型薄膜トランジスターが形成される活性層１２０ｃが形成され、非表示領域にフォトダイオードが形成される活性層１２０ｄが形成される。
図５に示すように、前記活性層１２０ａ、１２０ｂ、１２０ｃ、１２０ｄを備える全体の構造の上に第１絶縁膜１３０及び第１導電膜を形成した後、前記第１導電膜をパターニングして第１次第１導電膜パターン１４０ａを形成する。続けて、前記第１次第１導電膜パターン１４０ａをイオン注入マスクとして活性層１２０ｃ、１２０ｄにｐ型イオン（ｐ＋）を高濃度にて注入する。その結果、ｐ型薄膜トランジスター用の活性層１２０ｃの中央領域を挟んで両側の領域にｐ型領域１２１ｐ、１２２ｐが形成され、フォトダイオード用の活性層１２０ｄの中央領域を挟んで一方の側の領域にｐ型領域１２２ｐが形成される。
図６を参照すると、前記第１次第１導電膜パターン１４０ａを備える全体構造の上にバリアー膜を形成した後、前記バリアー膜をパターニングして所定のバリアー膜パターン４１０を形成する。続けて、前記バリアー膜パターン４１０をエッチングマスクとするエッチング工程により第１次第１導電膜パターン１４０ａをエッチングして第２次第１導電膜パターン１４０ｂを形成し、前記バリアー膜パターン４１０をイオン注入マスクとして活性層１２０ａ、１２０ｂ、１２０ｄにｎ型イオン（ｎ＋）を高濃度に注入する。その結果、ｎ型薄膜トランジスター用の活性層１２０ａ、１２０ｂの中央領域を挟んで両側の領域にｎ型領域１２１ｎ、１２２ｎがそれぞれ形成され、フォトダイオード用の活性層１２０ｄの中央領域を挟んで他方側の領域にｎ型領域１２１ｐが形成される。
図７及び図８に示すように、前記バリアー膜パターン４１０をエッチングマスクとして第２次第１導電膜パターン１４０ｂをエッチングして狭い幅を有する第３次第１導電膜パターン１４０ｃを形成し、残留するバリアー膜パターン４１０を除去する。続けて、前記第３次第１導電膜パターン１４０ｃをイオン注入マスクとして活性層１２０ａ、１２０ｂ、１２０ｄにｎ型イオン（ｎ−）を低濃度にて注入する。その結果、ｎ型薄膜トランジスターが形成される活性層１２０ａ、１２０ｂ内には、ｎ型領域１２１ｎ、１２２ｎ、低濃度イオン領域１２３、中央領域１２５がそれぞれ形成される。また、フォトダイオードが形成される活性層１２０ｄ内にはｎ型領域１２１ｎ、低濃度イオン領域１２３、中央領域１２５、ｐ型領域１２２ｐがそれぞれ形成される。ここで、各活性層１２０ａ、１２０ｂ、１２０ｄの中央領域１２５はイオンが注入されない真性領域であり、ｎ型薄膜トランジスターはチャンネル領域となり、フォトダイオードは受光領域となる。なお、上記の低濃度イオンの注入工程は、必要に応じて省略可能である。第１実施形態においては、第３次第１導電膜パターン１４０ｃとしてゲート電極１４１ａ、１４１ｂ、１４１ｃ、ゲート線（図示せず）、維持電極１４２、維持ライン（図示せず）などが形成されることが好ましいが、これらの一部は第１次第１導電膜パターン１４０ａまたは第２次第１導電膜パターン１４０ｃとして形成されることもできる。
図９を参照すると、前記ゲート電極１４１ａ、１４１ｂ、１４１ｃを備える全体構造の上に第２絶縁膜１５０を形成した後、これをパターニングしてコンタクトホールを形成し、前記コンタクトホールを備える全体構造の上に第２導電膜を形成した後、これをパターニングしてソース電極１６１ａ、１６１ｂ、１６１ｃ、ドレイン電極１６２ａ、１６２ｂ、１６２ｃ及びこれらの接続配線（図示せず）を形成し、フォトダイオードの両電極１６５ａ、１６５ｂ及びこれらの接続配線（図示せず）を形成する。
前述した第２絶縁膜１５０のパターニング工程においては、第２絶縁膜１５０の上に感光膜を塗布し、マスクを用いた写真工程により所定の感光膜パターンを形成した後、前記感光膜パターンをエッチングマスクとして下部の第２絶縁膜１５０に対してエッチング工程を行う。このとき、ｎ型薄膜トランジスター用の活性層１２０ａ、１２０ｂの両側のｎ型領域１２１ｎ、１２２ｎ、ｐ型薄膜トランジスター用の活性層１２０ｃの両側のｐ型領域１２１ｐ、１２２ｐ及びフォトダイオード用の活性層１２０ｄの一方側のｎ型領域１２１ｎ及び他方側のｐ型領域１２１ｐの上に存在する第２の絶縁膜１５０の一部の領域を除去してコンタクトホールを形成する。この後、残留する感光膜パターンを除去する。ここで、前記第２絶縁膜１５０は、ＳｉＯ２またはＳｉＮｘを含む無機絶縁物質を単層膜または多層膜に蒸着して形成することが好ましい。
前述した第２導電膜のパターニング工程においては、コンタクトホールを備える全体構造の上に第２導電膜を形成し、マスクを用いた写真工程を行うことで所定の感光膜パターンを形成した後、前記感光膜パターンをエッチングマスクとして下部の第２導電膜に対してエッチングを行う。このとき、表示領域には、ｎ型薄膜トランジスター用の活性層１２０ａの両側のｎ型領域１２１ｎ、１２２ｎにそれぞれ接続されるソース電極１６１ａ、ドレイン電極１６２ａを形成すると共に、ドレイン電極１６２ａに接続されるデータ線（図示せず）を形成する。また、周辺領域には、ｎ型薄膜トランジスター用の活性層１２０ｂの両側のｎ型領域１２１ｎ、１２２ｎにそれぞれ接続されるソース電極１６１ｂ及びドレイン電極１６２ｂを形成し、ｐ型薄膜トランジスター用の活性層１２０ｃの両側のｐ型領域１２１ｐ、１２２ｐにそれぞれ接続されるソース電極１６１ｃ及びドレイン電極１６２ｃを形成すると共に、ソース電極１６１ｃ及びドレイン電極１６２ｃにそれぞれ接続される接続配線（図示せず）を形成する。また、周辺領域には、フォトダイオード用の活性層１２０ｄのｎ型領域１２１ｎ及びｐ型領域１２２ｐにそれぞれ接続される両電極１６５ａ、１６５ｂ及びこれらの接続配線（図示せず）を形成する。この後、残留する光感膜パターンを除去する。ここで、前記第２導電膜としては、Ａｌ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ａｇ及びＮｄのうち少なくともいずれか１つを含む金属製の単一層または多重層を用いることが好ましい。
図１０に示すように、前記電極１６１ａ、１６１ｂ、１６１ｃ、１６２ａ、１６２ｂ、１６２ｃ及び接続配線１６５ａ、１６５ｂを備える全体構造の上に保護膜１７０、１８０を形成した後、前記保護膜１７０、１８０をパターニングしてコンタクトホールを形成し、前記コンタクトホールを備える全体構造の上に透光性導電膜を形成した後、これをパターニングしてそれぞれの画素領域に画素電極１９１を形成する。
前述した保護膜１７０、１８０のパターニング工程においては、保護膜１７０、１８０の上に感光膜を塗布し、マスクを用いた写真工程を行うことで所定の感光膜パターンを形成した後、前記感光膜パターンをエッチングマスクとして下部の保護膜１７０、１８０に対してエッチング工程を行う。このとき、表示領域のｎ型薄膜トランジスターのドレイン電極１６２ａの上に存在する保護膜１７０、１８０の一部の領域を除去してコンタクトホールを形成する。この後、残留する光感膜パターンを除去する。
ここで、前記保護膜１７０、１８０としては、無機絶縁物質及び有機絶縁物質のうち少なくともいずれか一方を含む絶縁物質製の単一層または多重層を用いることができる。この実施形態の保護膜は、前記無機絶縁物質としては、例えば、絶縁性及び付着性に優れた酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）などを用いて形成することが好ましく、前記有機絶縁物質としては、例えば、誘電率が低いＢＣＢ（Benzene Cyclo Butane）、ＳＯＧ（Siloxane Polymer）ポリイミド系の樹脂などを用いて形成することが好ましい。誘電率が低い有機絶縁物質を厚膜化させて用いる場合、信号線ＧとＤのいずれか一方もしくは両方と画素電極１９１との間に発生する寄生容量が低減されて信号線ＧとＤのいずれか一方もしくは両方と画素電極１９１を一定の部分重ねて形成することができるので、開口率の向上に寄与する。
上述した透光性導電膜のパターニング工程においては、コンタクトホールを備える全体構造の上に透光性導電膜を形成して前記コンタクトホールを埋め込み、マスクを用いた写真工程を行うことで所定の感光膜パターンを形成した後、前記感光膜パターンをエッチングマスクとして下部の透光性導電膜に対してエッチングを行う。このとき、表示領域には、ｎ型薄膜トランジスター用の活性層のドレイン電極１６２ａに接続される画素電極１９１が形成される。この後、残留する光感膜パターンを除去する。
ここで、前記透光性導電膜は、インジウム錫酸化物（Indium Tin Oxide；ＩＴＯ）やインジウム亜鉛酸化物（Indium Zinc Oxide；ＩＺＯ）を用いて形成することができる。
このような薄膜トランジスター基板の製造工程を用いると、多結晶シリコンを用いた薄膜トランジスターの形成時に、ｎ型薄膜トランジスター、ｐ型薄膜トランジスター及びフォトダイオードを別途の追加工程を要することなく一体的に形成することができ、これらの素子を用いて様々な周辺回路を構成することができる。これにより、各種の素子を別体に製作して薄膜トランジスター基板に実装する場合に比べて製造コストを節減することができ、かつ、薄膜トランジスター基板の薄型化に有利である。
一方、前述の第１実施形態による薄膜ンジスター基板は、背面のバックライトを用いて画像を表示する透過型モードに好適に用いることができる。しかしながら、本発明による薄膜トランジスター基板は、透過型モードに加えて、他のモード、例えば、半透過型モード及び反射型モードに適用することもできる。一例として、半透過型モードによる薄膜トランジスター基板について以下説明する。説明においては、前述した第１実施形態と重複する説明は省略もしくは簡略に説明する。
図１１は、本発明第２の実施形態による薄膜トランジスター基板の単位画素の断面図である。
図１１に示すように、薄膜トランジスター基板１００は、少なくとも一部の画素電極の上に反射パターン７００が設けられる。前記反射パターン７００は、上方から入射された光は反射させる一方で、下方から入射された光は透過させることにより、入射された光を上方に向けて出力する。その結果、前記薄膜トランジスター基板１００を適用した液晶表示装置は、内部のバックライトから発せられた光及び外部の自然光源から発せられた光の両方を用いて画像を表示する半透過型モードで駆動される。
前記反射パターン７００には凹凸が形成されることが好ましい。前記凹凸は、上方から入射された光の乱反射を誘導しながら、これを上方に集光させて光の利用効率を高める。このような反射パターン７００は、上方から入射された光を反射すべく、光反射率に優れたＡｇ、Ａｌ、Ａｕ、Ｎｄ及びＣｕなどの金属物質から形成することが好ましく、下方から入射された光を透過すべく、薄く形成することが好ましい。もちろん、前記反射パターン７００は、透過領域及び反射領域が画定された表示領域Ａ１のうち反射領域だけに形成されてもよく、透過領域及び反射領域に画定された画素領域のうち反射領域だけに形成されてもよい。
以下、本発明第２実施形態による薄膜トランジスター基板の製造工程を説明する。先ず、図１０の（ａ）に示す電極１６１ａ、１６１ｂ、１６１ｃ、１６２ａ、１６２ｂ、１６２ｃ、１６５ａ、１６５ｂ及び接続配線（図示せず）を備える全体構造の上に保護膜１７０、１８０を形成し、その後、前記保護膜１７０、１８０に対して第１次パターニング工程を行うことでコンタクトホールを形成し、前記保護膜に対して第２次パターニング工程を行うことでその表面の上に凹凸を形成する。この後、前記凹凸の上に透光性導電膜を形成した後、これをパターニングして画素電極１９１を形成し、画素電極１９１の上に反射膜を形成した後、これをパターニングして反射パターン７００を形成する。
図１に示すように、前記薄膜トランジスター基板の周辺領域Ａ２には、ゲート線Ｇ１〜Ｇｎにゲート信号を与えるゲート駆動回路６００及び少なくとも１つのフォトダイオード５００が形成され、これらは表示領域Ａ１の薄膜トランジスターと一体的に形成されることは本発明の第１実施形態と同様である。
図１２は、本発明による薄膜トランジスター基板に形成されたフォトダイオードの特性の測定結果を示すグラフである。
図１２に示すように、フォトダイオード５００が逆バイアスされた状態において、Ａ線は、光の強度が０Ｌｕｘである状態でフォトダイオード５００に流れる電流を示すものであり、Ｂ線は、光の強度が１００００Ｌｕｘである状態でフォトダイオード５００に流れる電流を示すものである。Ａ線とＢ線を比較すると、光の強度が１００００Ｌｕｘである状態では、約５０倍に電流が増加していることが確認でき、これは、本発明によるフォトダイオード５００の受光性能が極めて抜群であることを意味する。
一方、前述した本発明の第１、第２の実施形態による薄膜トランジスター基板１００の製造工程とは別に、カラーフィルター基板２００の製造工程を行うが、本発明による液晶表示パネルのうち薄膜トランジスター基板の製造方法について図２を参照して説明する。
まず、第２の透光性絶縁基板であるカラーフィルター基板２００の上にブラックマトリックス用の遮光膜を塗布した後、これをパターニングして格子構造に配列されるブラックマトリックス２１１を形成する。次いで、前記ブラックマトリックス２１１を備える全体構造の上にカラーフィルター用の有機膜を塗布した後、これをパターニングして前記ブラックマトリックス２１１と一部が重なり合うＲ、Ｇ、Ｂカラーフィルター２２１を形成する。続いて、前記カラーフィルター２２１を備える全体構造の上にオーバーコート膜２３１を形成し、その上に透光性の有機膜を塗布した後、これをパターニングしてセルギャップの維持のためのカラムスペーサー２４１を形成する。その後、前記カラムスペーサー２４１を備える全体構造の上に透光性の導電膜を形成し、共通電極２５１を形成する。このとき、前記透光性導電膜は、インジウム錫酸化物（ＩＴＯ）またはインジウム亜鉛酸化物（ＩＺＯ）などを用いて形成することができる。
以上、本実施形態におけるカラーフィルター基板２００は、オーバーコート膜２３１の上にカラムスペーサー２４１を形成しているが、本発明はこれに限定されるものではなく、ブラックマトリックス２１１、カラーフィルター２２１、オーバーコート膜２３２、共通電極２５１のうちいずれか１種の膜の上に形成することができる。
このようにして製造された薄膜トランジスター基板１００とカラーフィルター基板２００を、それぞれの画素電極１９１と共通電極２５１が互いに対向するようにして組み合わせる。このとき、２枚の基板１００、２００の封合のために、所定のシール膜が一方の基板の周縁部に沿って塗布されてもよい。この後、組み合わせられた２枚の基板１００、２００の間に液晶を封入して液晶層３００を形成することにより、液晶表示パネルが完成する。
このようにして製作された液晶表示パネルは、薄膜トランジスター基板１００の表示領域Ａ１に形成された薄膜トランジスターＴを介して画像の形成に求められる電気的な信号を画素電極１９１に印加し、カラーフィルター基板２００の共通電極２５１に共通電圧を印加することで、画素電極１９１と共通電極２５１との間に電界が形成される。このような電界により液晶層３００の分子配列が変わり、変わった分子配列により光透過度が変わって目的とする画像を表示することになる。
なお、前述した本発明の第１および第２実施形態においては、表示装置の１種として液晶表示パネル付き液晶表示装置を例として説明しているが、この他にも、内部に薄膜トランジスターが形成されており、フォトダイオードを内蔵する必要性があれば、本発明は、他の表示装置、例えば、有機ＥＬ表示装置（Organic Electro Luminescence Display；ＯＬＤ）などにも適用可能である。
以上、本発明の複数の実施形態による表示装置及びその製造方法について説明したが、これらは単なる例示的なものに過ぎず、本発明はこれらに限定されるものではない。本発明の技術的思想は、特許請求の範囲において定まるものであり、本発明の要旨を逸脱することない範囲において本発明の属する技術分野における通常の知識を持った者が実施し得る全ての変更形態をも包含するものである。
Ａ１ 表示領域、
Ａ２ 周辺領域、
１００ 薄膜トランジスター基板、
１１０ バッファー膜、
１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ 活性層、
１２１ｎ ソース領域、
１２２ｎ ドレイン領域、
１２３，１２４ 低濃度のイオン領域、
１２５ チャンネル領域、
１３０ 第１絶縁膜、
１４１ａ、１４１ｂ、１４１ｃ ゲート電極、
１４２ 維持電極、
１５０ 第２絶縁膜、
１６１ａ、１６１ｂ、１６１ｃ ソース電極、
１６２ａ、１６２ｂ、１６２ｃ ドレイン電極、
１７０、１８０ 保護膜、
１９１ 画素電極、
２００ カラーフィルター基板、
２１１ ブラックマトリックス、
２２１ カラーフィルター、
２３１ オーバーコート膜、
２４１ カラムスペーサー、
２５１ 共通電極、
３００ 液晶層、
５００ フォトダイオード、
６００ ゲート駆動回路、
７００ 反射パターン。
Ａ２ 周辺領域、
１００ 薄膜トランジスター基板、
１１０ バッファー膜、
１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ 活性層、
１２１ｎ ソース領域、
１２２ｎ ドレイン領域、
１２３，１２４ 低濃度のイオン領域、
１２５ チャンネル領域、
１３０ 第１絶縁膜、
１４１ａ、１４１ｂ、１４１ｃ ゲート電極、
１４２ 維持電極、
１５０ 第２絶縁膜、
１６１ａ、１６１ｂ、１６１ｃ ソース電極、
１６２ａ、１６２ｂ、１６２ｃ ドレイン電極、
１７０、１８０ 保護膜、
１９１ 画素電極、
２００ カラーフィルター基板、
２１１ ブラックマトリックス、
２２１ カラーフィルター、
２３１ オーバーコート膜、
２４１ カラムスペーサー、
２５１ 共通電極、
３００ 液晶層、
５００ フォトダイオード、
６００ ゲート駆動回路、
７００ 反射パターン。
Claims (6)
- 表示領域と周辺領域を有する基板を用意する段階と、
前記表示領域に複数の薄膜トランジスターを格子構造に形成する段階と、
前記周辺領域にｐ型薄膜トランジスター及びｎ型薄膜トランジスターを形成する段階と、
前記表示領域または前記周辺領域に少なくとも１つのフォトダイオードを形成する段階と、を含み、
前記フォトダイオードは、前記ｐ型薄膜トランジスター及びｎ型薄膜トランジスターと同時に形成し、
前記フォトダイオードを形成する段階は、
前記ｐ型薄膜トランジスター用の活性層、前記ｎ型薄膜トランジスター用の活性層、及び不純物イオンを注入しない中央領域と前記中央領域の両側の両側領域とを有するフォトダイオードを形成する活性層を形成する段階と、
第1導電膜パターンをイオン注入マスクとして使用し、前記両側領域のうち一側の領域及び前記p型薄膜トランジスタ用の活性層にp型イオンを注入する段階と、
前記第1導電膜パターン上にバリアー膜パターンを形成する段階と、
前記バリアー膜パターンをエッチングマスクとして使用して前記第1導電膜パターンをエッチングし、第2導電膜パターンを形成する段階と、
前記バリアー膜パターンをイオン注入マスクとして使用し、前記両側領域のうち他側領域及び前記n型薄膜トランジスタ用の活性層にn型イオンを注入する段階と、
前記バリアー膜パターンをエッチングマスクとして使用して前記第2導電膜パターンをエッチングし、前記表示領域の前記複数の薄膜トランジスタ、前記周辺領域の前記p型薄膜トランジスタ及び前記n型薄膜トランジスタのゲート電極と第3導電膜パターンを形成する段階と、を含むことを特徴とする表示装置の製造方法。 - 前記ｐ型薄膜トランジスター用の活性層、前記ｎ型薄膜トランジスター用の活性層と前記フォトダイオード用の活性層のうち少なくとも１つの活性層は、低温多結晶シリコン薄膜であることを特徴とする請求項１に記載の表示装置の製造方法。
- 前記フォトダイオードは水平構造に形成することを特徴とする請求項１または２に記載の表示装置の製造方法。
- 基板上にｐ型薄膜トランジスター用の活性層、ｎ型薄膜トランジスター用の活性層及びフォトダイオード用の活性層を形成する段階と、
前記ｐ型薄膜トランジスター用の活性層の不純物イオンを注入しない中央領域を挟んで両側の領域にｐ型領域を形成し、前記フォトダイオード用の活性層の不純物イオンを注入しない中央領域を挟んで一方の側の領域にｐ型領域を形成する段階と、
前記ｎ型薄膜トランジスター用の活性層の不純物イオンを注入しない中央領域を挟んで両側の領域にｎ型領域を形成し、前記フォトダイオード用の活性層の前記中央領域を挟んで他方の側の領域にｎ型領域を形成する段階と、を含み、
前記p型領域を形成する段階は、前記基板上に第1導電膜パターンを形成し、前記第1導電膜パターンをイオン注入マスクとして使用して対応する領域にp型領域を形成するためにp型イオンを注入する段階をさらに含み、
前記n型領域を形成する段階は、
前記第1導電膜パターン上にバリアー膜パターンを形成する段階と、
前記バリアー膜パターンをエッチングマスクとして使用して前記第1導電膜パターンをエッチングして,第2導電膜パターンを形成する段階と、
前記バリアー膜パターンをイオン注入マスクとして使用して対応する領域にn型領域を形成する段階と、
前記バリアー膜パターンをエッチングマスクとして使用して前記第2導電膜パターンをエッチングし、前記n型薄膜トランジスタのゲート電極と第3導電膜パターンを形成する段階と、を含むことを特徴とする表示装置の製造方法。 - 前記ｐ型薄膜トランジスター用の活性層、前記ｎ型薄膜トランジスター用の活性層、および前記フォトダイオード用の活性層のうち少なくとも一つの活性層において、前記活性層の中央領域の両側に低濃度イオン領域を形成する段階をさらに含むことを特徴とする請求項４に記載の表示装置の製造方法。
- 前記ｎ型薄膜トランジスター用の活性層、前記ｐ型薄膜トランジスター用の活性層と前記フォトダイオード用の活性層のうち少なくとも１つの活性層は、
基板上に低温非晶質シリコン薄膜を形成する段階と、
前記シリコン薄膜を固相結晶化法、エキシマレーザー結晶化法と金属誘導結晶化法のうちいずれか１つの方法により結晶化させる段階と、を含む方法により形成された低温多結晶シリコン薄膜製のものであることを特徴とする請求項４または５に記載の表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2006-0112858 | 2006-11-15 | ||
| KR1020060112858A KR101309174B1 (ko) | 2006-11-15 | 2006-11-15 | 표시 장치와 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008122903A JP2008122903A (ja) | 2008-05-29 |
| JP5221054B2 true JP5221054B2 (ja) | 2013-06-26 |
Family
ID=39496908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007102988A Active JP5221054B2 (ja) | 2006-11-15 | 2007-04-10 | 表示装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7888150B2 (ja) |
| JP (1) | JP5221054B2 (ja) |
| KR (1) | KR101309174B1 (ja) |
| CN (1) | CN101226948B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101500426B1 (ko) * | 2008-08-26 | 2015-03-09 | 삼성디스플레이 주식회사 | 터치 스크린 표시 장치 |
| US20110227878A1 (en) * | 2008-11-20 | 2011-09-22 | Sharp Kabushiki Kaisha | Semiconductor device, method for manufacturing same, and display device using semiconductor device |
| KR101082294B1 (ko) | 2009-09-04 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 터치 스크린 패널 일체형 평판표시장치 |
| CN102622960A (zh) * | 2012-03-16 | 2012-08-01 | 中国科学院西安光学精密机械研究所 | Led显示装置的亮度调节装置、led显示系统及其制作方法 |
| KR102050434B1 (ko) * | 2012-10-31 | 2019-11-29 | 엘지디스플레이 주식회사 | 플렉서블 유기전계 발광소자 및 그 제조방법 |
| CN103996655B (zh) * | 2014-03-07 | 2017-02-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法，显示面板、显示装置 |
| KR20160000512A (ko) | 2014-06-24 | 2016-01-05 | 삼성전자주식회사 | 메모리 장치 |
| CN104218041B (zh) * | 2014-08-15 | 2017-12-08 | 京东方科技集团股份有限公司 | 阵列基板及制备方法和显示装置 |
| CN104656333A (zh) * | 2015-03-18 | 2015-05-27 | 深圳市华星光电技术有限公司 | Coa型液晶面板的制作方法及coa型液晶面板 |
| CN107342347B (zh) * | 2017-07-05 | 2021-11-30 | 京东方科技集团股份有限公司 | 一种光电探测器及其制作方法 |
| CN109148504A (zh) * | 2018-09-28 | 2019-01-04 | 武汉华星光电技术有限公司 | 显示面板及其制造方法 |
| US11869895B2 (en) | 2018-09-28 | 2024-01-09 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Display panel and manufacturing method thereof |
| KR102662726B1 (ko) * | 2019-06-19 | 2024-05-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6243069B1 (en) | 1997-04-22 | 2001-06-05 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display with image reading function, image reading method and manufacturing method |
| JP4027465B2 (ja) * | 1997-07-01 | 2007-12-26 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置およびその製造方法 |
| JPH1184426A (ja) * | 1997-09-12 | 1999-03-26 | Semiconductor Energy Lab Co Ltd | イメージセンサを内蔵した液晶表示装置 |
| US7030551B2 (en) | 2000-08-10 | 2006-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Area sensor and display apparatus provided with an area sensor |
| JP4145587B2 (ja) | 2002-07-12 | 2008-09-03 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置 |
| US7205988B2 (en) | 2002-07-12 | 2007-04-17 | Toshiba Matsushita Display Technology Co., Ltd. | Display device |
| JP4382330B2 (ja) | 2002-07-12 | 2009-12-09 | 東芝モバイルディスプレイ株式会社 | 表示装置 |
| JP4342780B2 (ja) | 2002-08-30 | 2009-10-14 | 東芝モバイルディスプレイ株式会社 | 表示装置及びその製造方法 |
| JP4251622B2 (ja) * | 2003-06-20 | 2009-04-08 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置 |
| JP2005019636A (ja) | 2003-06-25 | 2005-01-20 | Toshiba Matsushita Display Technology Co Ltd | 薄膜ダイオード及び薄膜トランジスタ |
| JP2005043672A (ja) * | 2003-07-22 | 2005-02-17 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板およびその製造方法 |
| JP2005072126A (ja) | 2003-08-21 | 2005-03-17 | Toshiba Matsushita Display Technology Co Ltd | 回路基板、アレイ基板、その製造方法、液晶表示装置およびその製造方法 |
| JP4737956B2 (ja) * | 2003-08-25 | 2011-08-03 | 東芝モバイルディスプレイ株式会社 | 表示装置および光電変換素子 |
| KR100669270B1 (ko) * | 2003-08-25 | 2007-01-16 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시 장치 및 광전 변환 소자 |
| JP2005107383A (ja) | 2003-10-01 | 2005-04-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| KR100599595B1 (ko) * | 2004-05-24 | 2006-07-13 | 삼성에스디아이 주식회사 | 발광표시 장치용 반도체 소자 및 그 제조 방법 |
| JP2006030317A (ja) | 2004-07-12 | 2006-02-02 | Sanyo Electric Co Ltd | 有機ｅｌ表示装置 |
| JP2006079589A (ja) | 2004-08-05 | 2006-03-23 | Sanyo Electric Co Ltd | タッチパネル |
-
2006
- 2006-11-15 KR KR1020060112858A patent/KR101309174B1/ko active IP Right Grant
-
2007
- 2007-04-10 JP JP2007102988A patent/JP5221054B2/ja active Active
- 2007-11-14 US US11/985,525 patent/US7888150B2/en active Active
- 2007-11-15 CN CN2007103007727A patent/CN101226948B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7888150B2 (en) | 2011-02-15 |
| CN101226948A (zh) | 2008-07-23 |
| CN101226948B (zh) | 2011-05-18 |
| KR101309174B1 (ko) | 2013-09-23 |
| JP2008122903A (ja) | 2008-05-29 |
| KR20080044049A (ko) | 2008-05-20 |
| US20080135851A1 (en) | 2008-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5221054B2 (ja) | 表示装置の製造方法 | |
| TWI274206B (en) | Four color liquid crystal display and panel therefor | |
| US9698168B2 (en) | Display device and method of fabricating the same | |
| US6900864B2 (en) | Transflective electro-optical device and electronic apparatus | |
| WO2011027705A1 (ja) | 半導体装置、アクティブマトリクス基板、及び表示装置 | |
| JP4911215B2 (ja) | 薄膜半導体装置、電気光学装置、および電子機器 | |
| CN101964353B (zh) | 有机电激发光显示单元及其制造方法 | |
| US9620609B2 (en) | Thin film transistor display panel and method of manufacturing the same | |
| KR20130110490A (ko) | 어레이 기판 및 이의 제조 방법 | |
| TWI302746B (en) | Thin-film semiconductor device, electro-optical device, and electronic apparatus | |
| JP2009042255A (ja) | 液晶表示装置 | |
| US6519014B2 (en) | Array substrate for a transflective liquid crystal display device and the fabricating method | |
| TW200411269A (en) | Transflective LCD apparatus and method for forming the same | |
| JP2009003143A (ja) | 液晶表示装置 | |
| KR20060018137A (ko) | 반투과 액정표시장치와 그 제조방법 | |
| KR20090058743A (ko) | 광센서용 박막트랜지스터 및 그 제조 방법과 그를 가지는액정 표시 패널 | |
| US20150077680A1 (en) | Method of manufacturing display substrate, display panel and display apparatus having the display panel | |
| US20190081076A1 (en) | Thin film transistor substrate and display panel | |
| KR102481182B1 (ko) | 액정 표시 장치 | |
| KR20160012019A (ko) | 유기전계 발광소자 광원을 구비한 표시장치 | |
| KR101000442B1 (ko) | 반사-투과형 다결정실리콘 액정 표시 장치 및 그 제조 방법 | |
| US8440482B2 (en) | Transflective liquid crystal display panel and manufacturing method thereof | |
| US8085368B2 (en) | Liquid crystal display and method of fabricating the same | |
| JP2004029650A (ja) | 液晶表示装置 | |
| KR100993831B1 (ko) | 상부기판, 이를 갖는 액정표시장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130307 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5221054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |