JP5220239B2 - 薄膜シリコン太陽電池の製造方法および製造装置 - Google Patents

薄膜シリコン太陽電池の製造方法および製造装置 Download PDF

Info

Publication number
JP5220239B2
JP5220239B2 JP2012509273A JP2012509273A JP5220239B2 JP 5220239 B2 JP5220239 B2 JP 5220239B2 JP 2012509273 A JP2012509273 A JP 2012509273A JP 2012509273 A JP2012509273 A JP 2012509273A JP 5220239 B2 JP5220239 B2 JP 5220239B2
Authority
JP
Japan
Prior art keywords
film
substrate
microcrystalline silicon
crystallization rate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012509273A
Other languages
English (en)
Other versions
JPWO2011125251A1 (ja
Inventor
賢治 新谷
幹雄 山向
晋作 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012509273A priority Critical patent/JP5220239B2/ja
Application granted granted Critical
Publication of JP5220239B2 publication Critical patent/JP5220239B2/ja
Publication of JPWO2011125251A1 publication Critical patent/JPWO2011125251A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System including only AIVBIV alloys, e.g. SiGe
    • H01L31/1816—Special manufacturing methods for microcrystalline layers, e.g. uc-SiGe, uc-SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Sustainable Energy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、絶縁性基板上に作製した微結晶シリコン層を含む薄膜シリコン太陽電池の製造方法および製造装置に関する。
太陽光発電は、化石燃料による火力発電の代替エネルギーとして期待されており、太陽光発電システムの生産量は年々増加している。このために、シリコン基板を原材料に用いるバルク型太陽電池ではシリコンウエハが不足するという事態が発生し、シリコン基板の価格高騰により製造コストの増大が懸念されている。このため、シリコン基板の供給量に製造コストが左右されない薄膜シリコン太陽電池が注目されている。
薄膜シリコン太陽電池の一例として、ガラス基板上に複数の発電層を積層したタンデム型薄膜シリコン太陽電池がある。アモルファスシリコンを発電層に用いたセルを光入射側に作製し、この上に、微結晶シリコンを発電層に用いたセルを作製した２層タンデム型薄膜シリコン太陽電池の場合、短波長域に分光感度を有するアモルファスシリコンセルと長波長域に分光感度を有する微結晶シリコンセルを積層することで、幅広い波長域において分光感度を有する高効率な薄膜シリコン太陽電池を実現できる。
また、アモルファスシリコンセルと微結晶シリコンセルとの間に中間層として微結晶シリコン酸化膜を挿入した２層タンデム型薄膜シリコン太陽電池も提唱されている（特許文献１参照）。この構造は、アモルファスシリコンセルで吸収しきれなかった入射光を微結晶シリコン酸化膜により再度アモルファスシリコンセル側に反射させることでアモルファスシリコンセルの高効率化を図ることができる。
通常、アモルファスシリコンセルおよび微結晶シリコンセルは製膜条件が大きく異なるために、それぞれ異なるプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）装置で形成される。また、アモルファスシリコンセルおよび微結晶シリコンセルのＰ／Ｉ／Ｎ型の各層は、クロスコンタミネーションによるセル特性の劣化を抑制するために、プラズマＣＶＤ装置の異なる製膜室にて形成される。また、ＣＶＤ装置の各製膜室間における基板の搬送は、大気暴露によるシリコン表面の酸化を防止するため真空中で行われる。
特許第４２８４５８２号公報
微結晶シリコンセルでは、発電層となるＩ型（Ｉｎｔｒｉｎｓｉｃ：真性）微結晶シリコン層の結晶化率（膜の結晶成分とアモルファス成分の比）がセル特性に大きな影響を与えることが知られている。このため、微結晶シリコン層を形成するプラズマＣＶＤ装置では、通常のＣＶＤ装置で行なわれる膜厚や導電率の管理に加えて結晶化率を管理する必要がある。
従来、微結晶シリコン膜の結晶化率の管理は、ガラス基板上に微結晶シリコン膜を形成したサンプルを作製し、結晶化率評価装置にサンプルを移して結晶化率を測定・管理していた（例えば、特開２００４−３３５８２４号公報参照）。しかし、上述の方法では、結晶化率評価の際に製品の処理を一時的に停止してサンプルを作製する必要があるため、製造工程のスループット低下が問題となっていた。
また、２層タンデム型薄膜シリコン太陽電池を作成する場合、微結晶シリコンセルのＰ型微結晶シリコン膜の製膜はアモルファスシリコンセルのＮ型微結晶シリコン膜上に製膜が行なわれるため、アモルファスシリコンセルのＮ型微結晶シリコン膜の結晶化率が変動した場合、この上に製膜するＰ型微結晶シリコン膜の結晶化率が変化するという問題点がある。
例えば、アモルファスシリコンセルのＮ型微結晶シリコン膜の結晶化率が高くなった場合には、Ｎ型微結晶シリコン膜表面に形成された多量の結晶が核となり、この上に製膜するＰ型微結晶シリコン膜の結晶成長が促進されることでＰ型微結晶シリコン膜の結晶化率が高くなる。この結果、引き続き製膜される微結晶シリコンセルの発電層であるＩ型微結晶シリコン層の結晶化率が通常よりも高くなり、最終的に２層タンデム型薄膜シリコン太陽電池のセル特性が劣化し、製品の歩留まりが低下するという問題点があった。
また、特開平４−３５４３２６号公報では、ロール・ツー・ロール法で作製される薄膜シリコン太陽電池において、Ｐ／Ｉ／Ｎ層の各製膜室内に赤外線ビームを照射し、フーリエ変換赤外吸収分光法により膜中の結合水素をモニターする方法が開示されている。しかし、この方法では、長尺基板の進行方向の膜特性は連続的に取得できるものの、長尺基板の短辺方向の膜特性を評価できないため、製膜中にプラズマに分布が生じ、短辺方向に膜特性の異常が発生した場合に検知できないという問題がある。
更に、微結晶シリコン膜の結晶化率は、微結晶シリコン製膜時の基板温度によって変化することが知られている。図１０は、Ｉ型微結晶シリコン層の結晶化率の基板温度依存性を示した図である。図１０に示すように、製膜時の基板温度に依存してＩ型微結晶シリコン層の結晶化率が変化することがわかる。このため、通常は、製膜室内のステージヒータ上にガラス基板を設置し、製膜ガスを導入した状態で基板をステージヒータの温度にまで昇温させ、基板温度が安定した状態で製膜を開始する。これにより、処理毎の基板温度のばらつきを抑制して微結晶シリコン膜の結晶化率の安定化を図っている。この場合、基板昇温前の基板温度にバラつきが生じたとしても基板を所望の温度にまで確実に昇温できるように基板昇温時間を長く設定しており、このことがスループットの低下を引き起こしていた。
本発明は、上記に鑑みてなされたものであって、製造スループット及び歩留まりを向上させた薄膜シリコン太陽電池の製造方法および製造装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、基板の上にＣＶＤによって製膜された下地膜となる微結晶シリコン成分を含む膜の結晶化率を測定する測定工程と、前記下地膜の結晶化率と当該下地膜の上に製膜する条件と当該条件のもと当該下地膜の上にＣＶＤにより製膜された微結晶シリコン成分を含む膜の結晶化率との予め求めておいた関係に基づいて、前記測定工程で測定された結晶化率と前記下地膜の上に製膜する微結晶シリコン成分を含む膜の所望の結晶化率とに基づいて製膜条件を決定する工程と、前記下地膜が製膜された第１の製膜室とは別の製膜室であって、第１の製膜室から前記基板を真空搬送することが可能な第２の製膜室において、決定された前記製膜条件のもと、当該下地膜の上に微結晶シリコン成分を含む膜をＣＶＤにより製膜する工程とを含むことを特徴とする。
また、本発明は、前記製膜する工程の前に、前記下地膜が製膜された前記基板の温度を測定する工程と、測定された前記基板の温度に基づいて、前記製膜する工程の前の前記基板の前記第２の製膜室における昇温時間を決定する工程と、前記製膜する工程の前に、前記第２の製膜室において前記基板を前記昇温時間で昇温する工程とをさらに含むことを特徴とする。
本発明によれば、薄膜シリコン太陽電池製造のスループットを向上させ、かつ歩留まりを向上させるという効果を奏する。
図１は、本発明の実施の形態１および２にかかるタンデム型薄膜シリコン太陽電池の構造を説明するための断面模式図である。 図２は、タンデム型薄膜シリコン太陽電池を製造する手順を説明するフローチャートである。 図３は、本発明の実施の形態１に係る薄膜シリコン太陽電池の微結晶シリコンセル製膜用のプラズマＣＶＤ装置の構成を示すブロック図である。 図４は、本発明の実施の形態１に係る微結晶シリコンセル製造用のプラズマＣＶＤ装置における製品処理手順を説明するフロー図である。 図５は、下地膜の結晶化率に応じて、所望の結晶化率の微結晶シリコンの製膜条件を選択する方法を説明するための図である。 図６は、他の構造のタンデム型薄膜シリコン太陽電池の構造を説明するための断面模式図である。 図７は、本発明の実施の形態２に係る薄膜シリコン太陽電池の微結晶シリコンセル製膜用のプラズマＣＶＤ装置の構成を示すブロック図である。 図８は、本発明の実施の形態２に係る微結晶シリコンセル製造用のプラズマＣＶＤ装置における製品処理手順を説明するフロー図である。 図９は、製膜前の基板温度に応じて、所望の基板昇温時間を決定する方法を説明するための図である。 図１０は、基板温度に応じてＩ型微結晶シリコン層の結晶化率が変化することを説明するための図である。
以下に、本発明にかかる薄膜シリコン太陽電池の製造方法および製造装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
図１は、本発明の実施の形態１にかかる薄膜シリコン太陽電池の製造方法および製造装置で製造するアモルファスシリコンと微結晶シリコンを発電層に用いた２層タンデム型薄膜シリコン太陽電池の断面構造を示す。
ガラス基板１上には、透明導電膜２が形成され、この透明導電膜２の表面には、入射光を効率的に散乱させるための凹凸形状（図示せず）が形成されている。この上に、Ｐ型アモルファスシリコン膜３、Ｉ型アモルファスシリコン膜４、Ｎ型微結晶シリコン膜５から成るアモルファスシリコンセル６が形成されており、このアモルファスシリコンセル６上に、Ｐ型微結晶シリコン膜７、Ｉ型微結晶シリコン膜８、Ｎ型微結晶シリコン膜９から成る微結晶シリコンセル１０が形成されている。微結晶シリコンセル１０上には、光閉じ込め層となる第２の透明導電膜１１および金属電極膜１２が形成されている。
図２は、本発明の実施の形態１に係る薄膜シリコン太陽電池の製造方法により２層タンデム型薄膜シリコン太陽電池を製造する手順を説明するフローチャートである。
ステップＳ１では、製品基板であるガラス基板１を用意し、ガラス基板１を洗浄する。ステップＳ２ではガラス基板１に透明導電膜２を製膜する。ここで得られる透明導電膜２は、下部電極層を構成する。ステップＳ３では、レーザースクライブにより、透明導電膜２をセル状にパターニングする。
ステップＳ４、Ｓ５、Ｓ６では、それぞれボロン（Ｂ）をドープしたＰ型アモルファスシリコン膜３、ノンドープのＩ型アモルファスシリコン膜４、リン（Ｐ）をドープしたＮ型微結晶シリコン膜５を順次製膜し、アモルファスシリコンセル６を形成する。ここで、アモルファスシリコンセル６のＮ層としてＮ型微結晶シリコン膜５を製膜するのは、アモルファスシリコンセル６と微結晶シリコンセル１０の接合性を高めるためである。
ステップＳ７、Ｓ８、Ｓ９では、それぞれリン（Ｐ）をドープしたＰ型微結晶シリコン膜７、ノンドープのＩ型微結晶シリコン膜８、ボロン（Ｂ）をドープしたＮ型微結晶シリコン膜９を順次製膜し微結晶シリコンセル１０を形成する。
ステップＳ１０では、レーザースクライブにより、積層されたアモルファスシリコンセル６および微結晶シリコンセル１０をセル状にパターニングする。
ステップＳ１１では、第２の透明導電膜１１を製膜する。ここで得られる第２の透明導電膜１１は、光閉じ込め層を構成する。ステップＳ１２では、金属電極膜１２を製膜する。ここで得られる金属電極膜１２は、上部電極層を構成する。
ステップＳ１３では、レーザースクライブにより、積層されたアモルファスシリコンセル６、微結晶シリコンセル１０、第２の透明導電膜１１および金属電極膜１２をセル状にパターニングする。
以上の製造工程によって、隣接するセル間で下部電極層と上部電極層とが直列に接続された構造を形成する。その後、基板洗浄（ステップＳ１４）、太陽電池特性検査（ステップＳ１５）を経て、実装工程へ移行する。
図３は、本実施の形態に係る微結晶シリコンセル製膜用のプラズマＣＶＤ装置１００の概略構成を示すブロック図である。プラズマＣＶＤ装置１００において、図２のステップＳ７、Ｓ８、Ｓ９が実行される。本実施の形態で使用するプラズマＣＶＤ装置１００は、マルチチャンバ方式を採用するプラズマＣＶＤ装置である。本プラズマＣＶＤ装置は、ロードロック室２０、搬送室３０および三つの製膜室Ａ、Ｂ、Ｃを備える。ロードロック室２０および製膜室Ａ、Ｂ、Ｃは、搬送室３０の周囲に設けられている。
製膜室Ａは、Ｐ型微結晶シリコン膜７の製膜のための製膜室である。製膜室Ｂは、Ｉ型微結晶シリコン膜８の製膜のための製膜室である。製膜室Ｃは、Ｎ型微結晶シリコン膜９の製膜のための製膜室である。製膜室Ａ、Ｂ、Ｃは、それぞれゲートバルブを介して搬送室に接続されている。
搬送室３０は、ロードロック室２０、製膜室Ａ、Ｂ、Ｃの間で基板を搬送するためのスペースである。搬送室３０には、真空中で動作可能な搬送ロボット（図示せず）と製品基板上の微結晶シリコン膜の結晶化率を測定するための結晶化率測定手段４０が設けられている。
搬送ロボットは、搬送室３０とロードロック室２０、製膜室Ａ、Ｂ、Ｃとの間で製品基板を搬送する。結晶化率測定手段４０は、ラマン分光法を用いた顕微レーザーラマン分光装置を用いることができ、結晶化率測定手段４０で測定した結晶化率測定結果は、各製膜室の製膜条件を制御する製膜条件制御手段５０に送られる。ロードロック室２０は、搬送室３０への製品基板の搬入および取り出しのためのスペースである。ロードロック室２０は、ゲートバルブ６０を介して搬送室３０に接続されている。
図４は、本実施の形態に係るプラズマＣＶＤ装置１００における製品基板の搬送手順を説明するフロー図である。ここでは、図２に示す手順とともに、製品基板の搬送手順を説明する。
透明導電膜２が製膜され（図２、ステップＳ２）、レーザースクライブ（ステップＳ３）、アモルファスシリコンセル６の形成工程（ステップＳ４〜Ｓ６）を経た製品基板は、ロードロック室２０内に設置される（図４、ステップＳ２１）。ロードロック室２０内に製品基板が設置されると、ロードロック室２０内を真空排気する。
ロードロック室２０を真空排気した後、ロードロック室２０と搬送室３０間のゲートバルブ６０が開かれる。ロードロック室２０内の製品基板は、搬送室３０内の搬送ロボットのアームに積載され、ロードロック室２０から搬送室３０を経て、製膜室Ａに真空搬送される。この際に、搬送室３０に設けられた結晶化率測定手段４０により、製品基板の最表面に形成されたアモルファスシリコンセル６のＮ型微結晶シリコン膜５の結晶化率が測定される（ステップＳ２２）。この結晶化率の測定結果は、製膜条件制御手段５０に送られる（ステップＳ４１）。
製膜条件制御手段５０は、ステップＳ４２において、製品基板のＰ型微結晶シリコン膜７の製膜条件を決定し、この製膜条件のもとＰ型微結晶シリコン膜７の製膜がプラズマＣＶＤにより行なわれる（ステップＳ２３）（図２、ステップＳ７）。Ｐ型微結晶シリコン膜７の製膜条件は、結晶化率測定手段４０によるアモルファスシリコンセル６のＮ型微結晶シリコン膜５の結晶化率測定の結果に応じて制御される。
例えば、アモルファスシリコンセル６のＮ型微結晶シリコン膜５の結晶化率が通常よりも低いことが検知された場合は、この上に製膜するＰ型微結晶シリコン膜７の結晶化率が低下することが予想される。この場合、製膜条件制御手段５０は、通常よりも結晶化率が高くなる製膜条件を選択することにより、製品基板に製膜されるＰ型微結晶シリコン膜７の結晶化率をほぼ一定に保つことが可能となる。
アモルファスシリコンセル６のＮ型微結晶シリコン膜５の結晶化率測定結果を基にして調整されるＰ型微結晶シリコン膜７の製膜パラメータとして、ＳｉＨ４流量、Ｈ２流量、製膜圧力および基板-電極間距離などがある。
Ｐ型微結晶シリコン膜７が形成された製品基板は、搬送室３０内の搬送ロボットのアームに積載され、製膜室Ａから搬送室３０を経て製膜室Ｂに真空搬送される。この際に、搬送室３０に設けられた結晶化率測定手段４０により、製品基板の最表面に形成された微結晶シリコンセル１０のＰ型微結晶シリコン膜７の結晶化率が測定される（ステップＳ２４）。この結晶化率の測定結果は、製膜条件制御手段５０に送られる（ステップＳ４３）。
製膜条件制御手段５０は、ステップＳ４４において、製品基板のＩ型微結晶シリコン膜８の製膜条件を決定し、この製膜条件のもとＩ型微結晶シリコン膜８の製膜がプラズマＣＶＤにより行なわれる（ステップＳ２５）（図２、ステップＳ８）。Ｉ型微結晶シリコン膜８の製膜条件は、結晶化率測定手段４０による微結晶シリコンセル１０のＰ型微結晶シリコン膜７の結晶化率測定の結果に応じて制御される。
例えば、微結晶シリコンセル１０のＰ型微結晶シリコン膜７の結晶化率が通常より低いことが検知された場合は、この上に製膜するＩ型微結晶シリコン膜８の結晶化率が低下することが予想される。この場合、製膜条件制御手段５０は、通常よりも結晶化率が高くなる製膜条件を選択することにより、製品基板に製膜されるＩ型微結晶シリコン膜８の結晶化率をほぼ一定に保つことが可能となる。
微結晶シリコンセル１０のＰ型微結晶シリコン膜７の結晶化率測定結果を基にして調整されるＩ型微結晶シリコン膜８の製膜パラメータとして、ＳｉＨ４流量、Ｈ２流量、製膜圧力および基板-電極間距離などがある。
製膜条件制御手段５０により決定された製膜条件によりＩ型微結晶シリコン膜８が形成された製品基板は、搬送室３０内の搬送ロボットのアームに積載され、製膜室Ｂから搬送室３０を経て、製膜室Ｃに真空搬送される。この際に、搬送室３０に設けられた結晶化率測定手段４０により、製品基板の最表面に形成された微結晶シリコンセル１０のＩ型微結晶シリコン膜８の結晶化率が測定される（ステップＳ２６）。この結晶化率の測定結果は、製膜条件制御手段５０に送られる（ステップＳ４５）。
製膜条件制御手段５０は、ステップＳ４６において、製品基板のＮ型微結晶シリコン膜９の製膜条件を決定し、この製膜条件のもとＮ型微結晶シリコン膜９の製膜がプラズマＣＶＤにより行なわれる（ステップＳ２７）（図２、ステップＳ９）。Ｎ型微結晶シリコン膜９の製膜条件は、結晶化率測定手段４０による微結晶シリコンセル１０のＩ型微結晶シリコン膜８の結晶化率測定の結果に応じて制御される。
例えば、微結晶シリコンセル１０のＩ型微結晶シリコン膜８の結晶化率が通常より低いことが検知された場合は、この上に製膜するＮ型微結晶シリコン膜９の結晶化率が低下することが予想される。この場合、製膜条件制御手段５０は、通常よりも結晶化率が高くなる製膜条件を選択することにより、製品基板に製膜されるＮ型微結晶シリコン膜９の結晶化率をほぼ一定に保つことが可能となる。
微結晶シリコンセル１０のＩ型微結晶シリコン膜８の結晶化率測定結果を基にして調整されるＮ型微結晶シリコン膜９の製膜パラメータとして、ＳｉＨ４流量、Ｈ２流量、製膜圧力および基板-電極間距離などがある。
製膜条件制御手段５０により決定された製膜条件によりＮ型微結晶シリコン膜９が形成された製品基板は、搬送室３０内の搬送ロボットのアームに積載され、製膜室Ｃから搬送室３０を経て（ステップＳ２８）、ロードロック室２０へ真空搬送される（ステップＳ２９）。製品基板がロードロック室２０に設置されると、搬送室３０との間のゲートバルブ６０が閉じ、ロードロック室２０内を大気開放する。このようにして微結晶シリコンセル１０が形成された製品基板は、ロードロック室２０から取り出され、図２のステップＳ１０以降の手順へ移行する。
このように、プラズマＣＶＤ装置１００内において、新たに微結晶シリコン膜を形成する直前に、その製膜の下地となる微結晶シリコン膜の結晶化率を結晶化率測定手段４０が測定する。そして、測定結果である下地膜の結晶化率に応じて、その上に製膜を行なう微結晶シリコン膜の結晶化率が一定となるように製膜条件制御手段５０が製膜条件を決定する。これにより、製膜を行なう微結晶シリコン膜の結晶化率を一定に保つことが可能となる。
さらに、上記プラズマＣＶＤの装置構成により、下地膜および製膜後の微結晶シリコン膜の結晶化率を測定する際に、製品基板をＣＶＤ装置から取り出す必要が無いため、製造スループットの向上が図れる。
ここで、下地となる微結晶シリコン膜の結晶化率測定結果に応じて、その上に製膜を行なう微結晶シリコン膜の結晶化率が一定となるよう製膜条件を決定する方法の一例について説明する。
図５は、微結晶シリコン製膜時のＳｉＨ４流量をパラメータとして、下地の微結晶シリコン層の結晶化率と、この下地膜上にプラズマＣＶＤにより製膜した微結晶シリコン層の結晶化率の関係を模式的に示した図である。結晶化率の測定には顕微ラマン分光測定装置を用い、アモルファスシリコンのラマンシフト・ピークであるＩａ：４８０cm-1と結晶シリコンのラマンシフト・ピークであるＩｃ：５２０cm-1のピーク強度比（Ｉｃ/Ｉａ）を結晶化率と定義した。
通常、下地膜の結晶化率はＩｃ/Ｉａ＝３程度であり、この上に微結晶シリコン膜を標準条件（ＳｉＨ４流量：５sccm（Standard Cubic Centimeter per Minute））で製膜した場合の結晶化率はＩｃ/Ｉａ＝５程度となる。しかし、下地膜の結晶化率が低い場合、この上に微結晶シリコン膜を標準条件（ＳｉＨ４流量：５sccm）で製膜すると結晶化率は低下する。このため、下地膜の結晶化率が通常よりも低いＩｃ/Ｉａ＝２であった場合、ＳｉＨ４流量を３sccmに減じた製膜条件を選択して微結晶シリコン膜を形成することで、製膜した微結晶シリコン膜の結晶化率を通常通り（Ｉｃ/Ｉａ〜５）に保つことができる。
一方、下地膜の結晶化率が高い場合、この上に微結晶シリコン膜を標準条件（ＳｉＨ４流量：５sccm）で製膜すると結晶化率は増加する。このため、下地膜の結晶化率が通常よりも高いＩｃ/Ｉａ＝４であった場合、ＳｉＨ４流量を７sccmに増加させた製膜条件を選択して微結晶シリコン膜を形成することで、製膜した微結晶シリコン膜の結晶化率を通常通り（Ｉｃ/Ｉａ〜５）に保つことができる。
以上説明したように、図５の関係を予めもとめた上で、製膜の下地となる微結晶シリコン層の結晶化率の測定結果に基づき、その上に製膜する微結晶シリコン膜の製膜条件を決定することで、製膜する微結晶シリコン膜の結晶化率を一定に保つことができる。言い換えると、製膜する微結晶シリコン膜に所望の結晶化率を与えるための製膜条件を決定することができる。これにより、薄膜シリコン太陽電池の製造の歩留まりを向上させることができる。
なお、微結晶シリコン製膜時の結晶化率を制御する製膜パラメータとしてはＳｉＨ４流量に限らず、製膜圧力、ＲＦ電力、Ｈ２流量、基板-電極間距離などがあり、これらの製膜パラメータそれぞれを、またはこれらを複数組み合わせて制御しても構わない。
微結晶シリコン膜の結晶化率測定においては、製品基板が搬送室３０の搬送ロボットのアーム上に積載された状態で、搬送ロボットを移動させながら結晶化率の測定を行なうことで、結晶化率の基板面内分布を測定することができる。
上記実施の形態においては、Ｐ型、Ｉ型、Ｎ型微結晶シリコン膜それぞれの製膜前に下地膜の結晶化率を測定する場合について説明したが、必ずしも全ての微結晶シリコン膜の製膜前に結晶化率測定を行なう必要はない。少なくとも、微結晶シリコンセルの特性に大きな影響を及ぼすＩ型微結晶シリコン膜８の製膜前に行なうことが望ましい。
また上記実施の形態においては、微結晶シリコンセル１０の製造方法を例に説明したが、これに限定されるものではない。例えば、微結晶シリコン酸化膜セル、微結晶シリコンカーバイドセル、微結晶シリコンゲルマニュウムセルなど、微結晶シリコン成分を含む膜をプラズマＣＶＤ法により形成する場合においても、上記実施の形態と同様な製造方法により同様の効果を得ることができる。
本実施の形態においては、図１に示した薄膜シリコン太陽電池の製造方法を例に説明したが、図６に示したアモルファスシリコンセル上に中間層として微結晶シリコン酸化膜を形成したタンデム型薄膜シリコン太陽電池などのセル構造でも同様の効果を得ることができる。
図６の２層タンデム型薄膜シリコン太陽電池においては、アモルファスシリコンセル６と微結晶シリコンセル１０との間に中間層として微結晶シリコン酸化膜１３が挿入されている。この構造は、アモルファスシリコンセル６で吸収しきれなかった入射光を微結晶シリコン酸化膜１３により再度アモルファスシリコンセル６側に反射させることでアモルファスシリコンセル６の高効率化を図っている。
本実施の形態においては、結晶化率測定手段４０を搬送室３０に設置した場合について述べたが、ロードロック室２０に設置しても良い。この場合、ロードロック室２０を真空引きや大気開放する際に、並行して結晶化率を測定することができるため、薄膜シリコン太陽電池の製造スループットを向上させることができる。
実施の形態２．
本発明の実施の形態２にかかる薄膜シリコン太陽電池の製造方法および製造装置で製造するアモルファスシリコンと微結晶シリコンを発電層に用いた２層タンデム型薄膜シリコン太陽電池の断面構造も図１と同様である。また、本実施の形態に係る薄膜シリコン太陽電池の製造方法により２層タンデム型薄膜シリコン太陽電池を製造する手順を説明するフローチャートも図２と同様である。
図７は、本実施の形態に係る微結晶シリコンセル製膜用のプラズマＣＶＤ装置２００の概略構成を示すブロック図である。プラズマＣＶＤ装置２００において、図２のステップＳ７、Ｓ８、Ｓ９が実行される。本実施の形態で使用するプラズマＣＶＤ装置２００は、マルチチャンバ方式を採用するプラズマＣＶＤ装置である。本プラズマＣＶＤ装置は、ロードロック室２０、搬送室３０および三つの製膜室Ａ、Ｂ、Ｃを備える。ロードロック室２０および製膜室Ａ、Ｂ、Ｃは、搬送室３０の周囲に設けられている。
製膜室Ａは、Ｐ型微結晶シリコン膜７の製膜のための製膜室である。製膜室Ｂは、Ｉ型微結晶シリコン膜８の製膜のための製膜室である。製膜室Ｃは、Ｎ型微結晶シリコン膜９の製膜のための製膜室である。製膜室Ａ、Ｂ、Ｃは、それぞれゲートバルブを介して搬送室に接続されている。
搬送室３０は、ロードロック室２０、製膜室Ａ、Ｂ、Ｃの間で基板を搬送するためのスペースである。搬送室３０には、真空中で動作可能な搬送ロボット（図示せず）と製品基板上の微結晶シリコン膜の結晶化率を測定するための結晶化率測定手段４０および製品基板の基板温度を測定するための基板温度測定手段４１が設けられている。基板温度測定手段４１は搬送室３０の搬送ロボットに設けられていてもよい。
搬送ロボットは、搬送室３０とロードロック室２０、製膜室Ａ、Ｂ、Ｃとの間で製品基板を搬送する。結晶化率測定手段４０は、ラマン分光法を用いた顕微レーザーラマン分光装置を用いることができ、基板温度測定手段４１は、熱電対による温度測定手段を用いることができる。結晶化率測定手段４０および基板温度測定手段４１で測定した結晶化率測定結果および温度測定結果は、各製膜室の製膜条件および基板昇温時間を制御する製膜条件および基板昇温時間制御手段５１に送られる。ロードロック室２０は、搬送室３０への製品基板の搬入および取り出しのためのスペースである。ロードロック室２０は、ゲートバルブ６０を介して搬送室３０に接続されている。
図８は、本実施の形態に係るプラズマＣＶＤ装置２００における製品基板の搬送手順を説明するフロー図である。以下、図２に示す手順とともに、製品基板の搬送手順を説明する。
透明導電膜２が製膜され（図２、ステップＳ２）、レーザースクライブ（ステップＳ３）、アモルファスシリコンセル６の形成工程（ステップＳ４〜Ｓ６）を経た製品基板は、ロードロック室２０内に設置される（図８、ステップＳ５１）。ロードロック室２０内に製品基板が設置されると、ロードロック室２０内を真空排気する。
ロードロック室２０を真空排気した後、ロードロック室２０と搬送室３０間のゲートバルブ６０が開かれる。ロードロック室２０内の製品基板は、搬送室３０内の搬送ロボットのアームに積載され、ロードロック室２０から搬送室３０を経て、製膜室Ａに真空搬送される。この際に、搬送室３０に設けられた結晶化率測定手段４０により、製品基板の最表面に形成されたアモルファスシリコンセル６のＮ型微結晶シリコン膜５の結晶化率が測定され、さらに、搬送室３０の搬送ロボットに設けられた基板温度測定手段４１により基板温度が測定される（ステップＳ５２）。この結晶化率と基板温度の測定結果は、製膜条件および基板昇温時間制御手段５１に送られる（ステップＳ６１）。
製膜条件および基板昇温時間制御手段５１は、ステップＳ６２において、Ｐ型微結晶シリコン膜７の製膜前に行なわれる基板昇温時間およびＰ型微結晶シリコン膜７の製膜条件を決定し、この基板昇温時間の間、基板を加熱した後にこの製膜条件のもとＰ型微結晶シリコン膜７の製膜がプラズマＣＶＤにより行なわれる（ステップＳ５３）（図２、ステップＳ７）。Ｐ型微結晶シリコン膜７の製膜条件は実施の形態１と同様な方法で決定され、Ｐ型微結晶シリコン膜７製膜前の基板昇温時間は、基板温度測定手段４１による製膜室Ａに搬送される直前の基板温度測定の結果に応じて制御される。
例えば、製膜室Ａに搬送される直前の基板温度が通常よりも高いことが検知された場合は、Ｐ型微結晶シリコン膜７製膜前の基板昇温は、通常の昇温時間よりも短時間で所定の温度に達することが予想される。この場合、製膜条件および基板昇温時間制御手段５１は、通常よりも基板昇温時間を短く設定することにより、Ｐ型微結晶シリコン膜７製膜前の基板昇温時間を短縮できスループットの向上を図ることが可能となる。
一方、製膜室Ａに搬送される直前の基板温度が通常よりも低いことが検知された場合は、Ｐ型微結晶シリコン膜７製膜前の基板昇温は、通常の昇温時間では基板が十分に昇温されないことが予想される。この場合、製膜条件および基板昇温時間制御手段５１は、通常よりも基板昇温時間を長く設定することにより、Ｐ型微結晶シリコン膜７製膜前の基板温度を所望の温度に昇温することができ、Ｐ型微結晶シリコン膜７の結晶化率のばらつきを抑制することが可能となる。
Ｐ型微結晶シリコン膜７が形成された製品基板は、搬送室３０内の搬送ロボットのアームに積載され、製膜室Ａから搬送室３０を経て製膜室Ｂに真空搬送される。この際に、搬送室３０に設けられた結晶化率測定手段４０により、製品基板の最表面に形成された微結晶シリコンセル１０のＰ型微結晶シリコン膜７の結晶化率が測定され、さらに、搬送室３０の搬送ロボットに設けられた基板温度測定手段４１により基板温度が測定される（ステップＳ５４）。この結晶化率と基板温度の測定結果は、製膜条件および基板昇温時間制御手段５１に送られる（ステップＳ６３）。
製膜条件および基板昇温時間制御手段５１は、ステップＳ６４において、Ｉ型微結晶シリコン膜８の製膜前に行なわれる基板昇温時間およびＩ型微結晶シリコン膜８の製膜条件を決定する。この基板昇温時間の間、基板は加熱され、その後にこの製膜条件のもとＩ型微結晶シリコン膜８の製膜がプラズマＣＶＤにより行なわれる（ステップＳ５５）（図２、ステップＳ８）。Ｉ型微結晶シリコン膜８の製膜条件は実施の形態１と同様な方法で決定され、Ｉ型微結晶シリコン膜８製膜前の基板昇温時間は、基板温度測定手段４１による製膜室Ｂに搬送される直前の基板温度測定の結果に応じて制御される。
例えば、製膜室Ｂに搬送される直前の基板温度が通常よりも高いことが検知された場合は、Ｉ型微結晶シリコン膜８製膜前の基板昇温は、通常の昇温時間よりも短時間で所定の温度に達することが予想される。この場合、製膜条件および基板昇温時間制御手段５１は、通常よりも基板昇温時間を短く設定することにより、Ｉ型微結晶シリコン膜８製膜前の基板昇温時間を短縮できスループットの向上を図ることが可能となる。
一方、製膜室Ｂに搬送される直前の基板温度が通常よりも低いことが検知された場合は、Ｉ型微結晶シリコン膜８製膜前の基板昇温は、通常の昇温時間では基板が十分に昇温されないことが予想される。この場合、製膜条件および基板昇温時間制御手段５１は、通常よりも基板昇温時間を長く設定することにより、Ｉ型微結晶シリコン膜８製膜前の基板温度を所望の温度に昇温することができ、Ｉ型微結晶シリコン膜８の結晶化率のばらつきを抑制することが可能となる。
製膜条件および基板昇温時間制御手段５１が決定した製膜条件によりＩ型微結晶シリコン膜８が形成された製品基板は、搬送室３０内の搬送ロボットのアームに積載され、製膜室Ｂから搬送室３０を経て製膜室Ｃに真空搬送される。この際に、搬送室３０に設けられた結晶化率測定手段４０により、製品基板の最表面に形成された微結晶シリコンセル１０のＩ型微結晶シリコン膜８の結晶化率が測定され、さらに、搬送室３０の搬送ロボットに設けられた基板温度測定手段４１により、基板温度が測定される（ステップＳ５６）。この結晶化率と基板温度の測定結果は、製膜条件および基板昇温時間制御手段５１に送られる（ステップＳ６５）。
製膜条件および基板昇温時間制御手段５１は、ステップＳ６６において、Ｎ型微結晶シリコン膜９の製膜前に行なわれる基板昇温時間およびＮ型微結晶シリコン膜９の製膜条件を決定する。この基板昇温時間の間、基板は加熱され、その後にこの製膜条件のもとＮ型微結晶シリコン膜９の製膜がプラズマＣＶＤにより行なわれる（ステップＳ５７）（図２、ステップＳ９）。Ｎ型微結晶シリコン膜９の製膜条件は実施の形態１と同様な方法で決定され、Ｎ型微結晶シリコン膜９製膜前の基板昇温時間は、基板温度測定手段４１による製膜室Ｃに搬送される直前の基板温度測定の結果に応じて制御される。
例えば、製膜室Ｃに搬送される直前の基板温度が通常よりも高いことが検知された場合は、Ｎ型微結晶シリコン膜９製膜前の基板昇温は、通常の昇温時間よりも短時間で所定の温度に達することが予想される。この場合、製膜条件および基板昇温時間制御手段５１は、通常よりも基板昇温時間を短く設定することにより、Ｎ型微結晶シリコン膜９製膜前の基板昇温時間を短縮できスループットの向上を図ることが可能となる。
一方、製膜室Ｃに搬送される直前の基板温度が通常よりも低いことが検知された場合は、Ｎ型微結晶シリコン膜９製膜前の基板昇温は、通常の昇温時間では基板が十分に昇温されないことが予想される。この場合、製膜条件および基板昇温時間制御手段５１は、通常よりも基板昇温時間を長く設定することにより、Ｎ型微結晶シリコン膜９製膜前の基板温度を所望の温度に昇温することができ、Ｎ型微結晶シリコン膜９の結晶化率のばらつきを抑制することが可能となる。
製膜条件および基板昇温時間制御手段５１が決定した製膜条件によりＮ型微結晶シリコン膜９が形成された製品基板は、搬送室３０内の搬送ロボットのアームに積載され、製膜室Ｃから搬送室３０を経て（ステップＳ５８）、ロードロック室２０へ真空搬送される（ステップＳ５９）。製品基板がロードロック室２０に設置されると、搬送室３０との間のゲートバルブ６０が閉じ、ロードロック室２０内を大気開放する。このようにして微結晶シリコンセル１０が形成された製品基板は、ロードロック室２０から取り出され、図２のステップＳ１０以降の手順へ移行する。
このように、プラズマＣＶＤ装置２００内において、新たに微結晶シリコン膜を形成する前に、その製膜の下地となる微結晶シリコン膜の結晶化率を結晶化率測定手段４０が測定すると共に、基板の温度を基板温度測定手段４１が測定する。また、測定結果である基板温度に応じて、その上に別の微結晶シリコン膜を形成する前に行なう基板昇温ステップにおける基板昇温時間を決定すると共に、測定結果である下地膜の結晶化率に応じて、その上に製膜を行なう別の微結晶シリコン膜の結晶化率が一定となるように製膜条件を決定する。これにより、基板の昇温が必要最低限に抑えられると共に、製膜を行う微結晶シリコン膜の結晶化率を一定に保つことが可能となる。
ここで、製膜前の基板温度測定結果に応じて、その上に微結晶シリコンの製膜を行なう前の基板昇温時間を決定する方法の一例について説明する。
図９は、基板昇温時間とステージヒータ上に積載した基板温度との関係を模式的に示した図である。ステージヒータ上に積載した基板の温度は、時間と共に上昇してステージヒータ温度で飽和する。図９に示されるように、製膜室導入前の基板温度（初期基板温度Ｔｓ）がステージヒータ温度より低いほど、基板温度がステージヒータ温度に到達するまでの基板昇温時間Ｔが長くなることがわかる。通常は、想定される最も低い初期基板温度Ｔｓ（例えばＴｓ１）を基に長い基板昇温時間Ｔ（ここではＴ１）を設定していた。
しかし上記実施の形態に示した基板昇温ステップの方法を用いることで、製膜室導入前の初期基板温度Ｔｓを測定して初期基板温度が（Ｔｓ１より高い）Ｔｓ２であった場合は基板昇温時間をＴ２へと短縮でき、初期基板温度が（Ｔｓ２より高い）Ｔｓ３であった場合は基板昇温時間をＴ３へとさらに短縮することができる。これにより、製膜時の基板温度を一定に保ちつつ基板昇温時間を短縮することができるので、スループットの向上を図ることができる。
なお、製膜前の基板温度測定手段４１としては、搬送ロボットに熱電対など接触式の温度計を設置することにより実現可能である。これにより簡便に基板温度を測定することができる。また、この他に、放射型温度計などの非接触式の基板温度測定手段４１を用いても良い。この場合、非接触式の温度測定手段を搬送室に固定し、製品基板が搬送室３０の搬送ロボットのアーム上に積載された状態で、搬送ロボットを移動させながら基板温度の測定を行なうことで、基板温度の基板面内分布を測定することができる。また、これらの基板温度測定手段４１は搬送室３０に限ることなく、ロードロック室２０に設けることも可能である。
また、上記実施の形態１および２では、微結晶シリコン膜を形成するＣＶＤ装置としてはプラズマＣＶＤ装置を例に説明したが、ＣＶＤの方式としてはこれに限定されず、ホットワイヤーＣＶＤ等の他の方式のＣＶＤでも同様の効果を得ることができる。
さらに、本願発明は上記実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。更に、異なる実施の形態にわたる構成要素を適宜組み合わせてもよい。
以上のように、本発明にかかる薄膜シリコン太陽電池の製造方法および製造装置は、微結晶シリコン成分を含む層をプラズマＣＶＤ法により形成する場合に有用であり、特に、微結晶シリコン膜の結晶化率の制御による製造スループット及び歩留まりの向上に適している。
１ ガラス基板
２ 透明導電膜
３ Ｐ型アモルファスシリコン膜
４ Ｉ型アモルファスシリコン膜
５ Ｎ型微結晶シリコン膜
６ アモルファスシリコンセル
７ Ｐ型微結晶シリコン膜
８ Ｉ型微結晶シリコン膜
９ Ｎ型微結晶シリコン膜
１０ 微結晶シリコンセル
１１ 第２の透明導電膜（光閉じ込め層）
１２ 金属電極膜
１３ 微結晶シリコン酸化膜（中間層）
２０ ロードロック室
３０ 搬送室
４０ 結晶化率測定手段
４１ 基板温度測定手段
５０ 製膜条件制御手段
５１ 製膜条件および基板昇温時間制御手段
６０ ゲートバルブ
１００、２００ プラズマＣＶＤ装置
Ｓ１〜Ｓ１５、Ｓ２１〜Ｓ２９、Ｓ４１〜Ｓ４６、Ｓ５１〜Ｓ５９、Ｓ６１〜Ｓ６６ ステップ

Claims (14)

  1. 基板の上にＣＶＤによって製膜された下地膜となる微結晶シリコン成分を含む膜の結晶化率を測定する測定工程と、
    前記下地膜の結晶化率と当該下地膜の上に製膜する条件と当該条件のもと当該下地膜の上にＣＶＤにより製膜された微結晶シリコン成分を含む膜の結晶化率との予め求めておいた関係に基づいて、前記測定工程で測定された結晶化率と前記下地膜の上に製膜する微結晶シリコン成分を含む膜の所望の結晶化率とに基づいて製膜条件を決定する工程と、
    前記下地膜が製膜された第１の製膜室とは別の製膜室であって、第１の製膜室から前記基板を真空搬送することが可能な第２の製膜室において、決定された前記製膜条件のもと、当該下地膜の上に微結晶シリコン成分を含む膜をＣＶＤにより製膜する工程とを
    含むことを特徴とする薄膜シリコン太陽電池の製造方法。
  2. 前記製膜する工程において製膜する膜は、Ｉ型微結晶シリコン膜である
    ことを特徴とする請求項１に記載の薄膜シリコン太陽電池の製造方法。
  3. 前記測定は、顕微ラマン分光測定である
    ことを特徴とする請求項１または２に記載の薄膜シリコン太陽電池の製造方法。
  4. 前記製膜条件は、ＳｉＨ４流量、製膜圧力、ＲＦ電力、Ｈ２流量、若しくは基板-電極間距離、またはこれらを複数組み合わせたものである
    ことを特徴とする請求項１、２または３に記載の薄膜シリコン太陽電池の製造方法。
  5. 前記製膜する工程の前に、前記下地膜が製膜された前記基板の温度を測定する工程と、
    測定された前記基板の温度に基づいて、前記製膜する工程の前の前記基板の前記第２の製膜室における昇温時間を決定する工程と、
    前記製膜する工程の前に、前記第２の製膜室において前記基板を前記昇温時間で昇温する工程と
    をさらに含むことを特徴とする請求項１〜４のいずれか１つに記載の薄膜シリコン太陽電池の製造方法。
  6. 前記ＣＶＤはプラズマＣＶＤ法である
    ことを特徴とする請求項１〜５のいずれか１つに記載の薄膜シリコン太陽電池の製造方法。
  7. 基板の上にＣＶＤにより微結晶シリコン成分を含む膜を製膜する複数の製膜室と、
    複数の前記製膜室の間で前記基板を真空搬送するための搬送室と、
    大気圧からの真空排気が可能であり前記基板を外部から搬入及び外部へ搬出するためのロードロック室と、
    前記搬送室または前記ロードロック室のいずれかに配置され、前記基板上に形成された微結晶シリコン成分を含む膜の結晶化率を測定する結晶化率測定手段と、
    前記結晶化率測定手段によって測定された前記結晶化率に基づいて前記製膜室における製膜条件を制御する製膜条件制御手段と
    を備えたことを特徴とする薄膜シリコン太陽電池の製造装置。
  8. 前記製膜条件制御手段によって製膜条件が制御される前記製膜室において、Ｉ型微結晶シリコン膜が製膜される
    ことを特徴とする請求項７に記載の薄膜シリコン太陽電池の製造装置。
  9. 前記結晶化率測定手段は、顕微ラマン分光測定装置である
    ことを特徴とする請求項７または８に記載の薄膜シリコン太陽電池の製造装置。
  10. 前記製膜条件制御手段によって制御される製膜条件は、ＳｉＨ４流量、製膜圧力、ＲＦ電力、Ｈ２流量、若しくは基板-電極間距離、またはこれらを複数組み合わせたものである
    ことを特徴とする請求項７、８または９に記載の薄膜シリコン太陽電池の製造装置。
  11. 前記結晶化率測定手段による結晶化率の測定を、前記基板を搬送ロボットによって移動させながら行なうことで前記基板面内の結晶化率の分布を測定する
    ことを特徴とする請求項７〜１０のいずれか１つに記載の薄膜シリコン太陽電池の製造装置。
  12. 前記搬送室または前記ロードロック室のいずれかに配置され、前記基板の温度を測定する基板温度測定手段と、
    前記基板温度測定手段によって測定された前記基板の温度に基づいて前記製膜室における製膜前の前記基板の昇温時間を制御する基板昇温時間制御手段と
    をさらに備えたことを特徴とする請求項７〜１１のいずれか１つに記載の薄膜シリコン太陽電池の製造装置。
  13. 前記基板温度測定手段は、放射温度計、もしくは前記基板を搬送する搬送ロボットに設けられた接触式温度計である
    ことを特徴とする請求項７〜１２のいずれか１つに記載の薄膜シリコン太陽電池の製造装置。
  14. 前記製膜室はプラズマＣＶＤ装置である
    ことを特徴とする請求項７〜１３のいずれか１つに記載の薄膜シリコン太陽電池の製造装置。
JP2012509273A 2010-04-09 2010-11-02 薄膜シリコン太陽電池の製造方法および製造装置 Expired - Fee Related JP5220239B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012509273A JP5220239B2 (ja) 2010-04-09 2010-11-02 薄膜シリコン太陽電池の製造方法および製造装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010090730 2010-04-09
JP2010090730 2010-04-09
JP2012509273A JP5220239B2 (ja) 2010-04-09 2010-11-02 薄膜シリコン太陽電池の製造方法および製造装置
PCT/JP2010/069518 WO2011125251A1 (ja) 2010-04-09 2010-11-02 薄膜シリコン太陽電池の製造方法および製造装置

Publications (2)

Publication Number Publication Date
JP5220239B2 true JP5220239B2 (ja) 2013-06-26
JPWO2011125251A1 JPWO2011125251A1 (ja) 2013-07-08

Family

ID=44762226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012509273A Expired - Fee Related JP5220239B2 (ja) 2010-04-09 2010-11-02 薄膜シリコン太陽電池の製造方法および製造装置

Country Status (2)

Country Link
JP (1) JP5220239B2 (ja)
WO (1) WO2011125251A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003073515A1 (fr) * 2002-02-28 2003-09-04 National Institute Of Advanced Industrial Science And Technology Cellule solaire a couche mince et procede permettant de produire cette cellule
JP2004363577A (ja) * 2003-05-13 2004-12-24 Kyocera Corp 半導体薄膜およびそれを用いた光電変換装置ならびに光発電装置
JP2005244071A (ja) * 2004-02-27 2005-09-08 Sharp Corp 太陽電池およびその製造方法
JP2006032800A (ja) * 2004-07-20 2006-02-02 Mitsubishi Heavy Ind Ltd プラズマ処理装置、太陽電池及び太陽電池の製造方法
JP2006073878A (ja) * 2004-09-03 2006-03-16 Sharp Corp 光電変換装置およびその製造方法
WO2008078471A1 (ja) * 2006-12-25 2008-07-03 Sharp Kabushiki Kaisha 光電変換装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003073515A1 (fr) * 2002-02-28 2003-09-04 National Institute Of Advanced Industrial Science And Technology Cellule solaire a couche mince et procede permettant de produire cette cellule
JP2004363577A (ja) * 2003-05-13 2004-12-24 Kyocera Corp 半導体薄膜およびそれを用いた光電変換装置ならびに光発電装置
JP2005244071A (ja) * 2004-02-27 2005-09-08 Sharp Corp 太陽電池およびその製造方法
JP2006032800A (ja) * 2004-07-20 2006-02-02 Mitsubishi Heavy Ind Ltd プラズマ処理装置、太陽電池及び太陽電池の製造方法
JP2006073878A (ja) * 2004-09-03 2006-03-16 Sharp Corp 光電変換装置およびその製造方法
WO2008078471A1 (ja) * 2006-12-25 2008-07-03 Sharp Kabushiki Kaisha 光電変換装置及びその製造方法

Also Published As

Publication number Publication date
JPWO2011125251A1 (ja) 2013-07-08
WO2011125251A1 (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
US6858087B2 (en) Vacuum-processing method using a movable cooling plate during processing
JP5379801B2 (ja) 薄膜光電変換装置およびその製造方法
US9112088B2 (en) Method for manufacturing a thin-film solar cell using a plasma between parallel electrodes
KR101324292B1 (ko) 고효율 태양전지와 그 제조방법 및 이를 위한 태양전지제조장치
US20140083505A1 (en) Varying cadmium telluride growth temperature during deposition to increase solar cell reliability
KR20140018189A (ko) 서셉터 및 에피택셜 웨이퍼의 제조 방법
CN107924825A (zh) 半导体器件的制造方法、衬底处理装置及程序
Wen et al. Ultrasensitive photodetectors promoted by interfacial charge transfer from layered perovskites to chemical vapor deposition‐grown MoS2
Feng et al. Intact Vertical 3D–0D–2D Carbon‐Based p–n Junctions for Use in High‐Performance Photodetectors
Rau et al. Development of a rapid thermal annealing process for polycrystalline silicon thin-film solar cells on glass
Van den Donker et al. Deposition of highly efficient microcrystalline silicon solar cells under conditions of low H2 dilution: the role of the transient depletion induced incubation layer
Yatskiv et al. Electrical and optical properties of rectifying ZnO homojunctions fabricated by wet chemistry methods
US20180166603A1 (en) Method of fabricating thin film photovoltaic devices
JP5220239B2 (ja) 薄膜シリコン太陽電池の製造方法および製造装置
Heilbronn et al. Fast growth of thin multi‐crystalline silicon ribbons by the RST method
US7687300B2 (en) Method of dynamic temperature control during microcrystalline SI growth
Chaudhary et al. Effect of pressure on bonding environment and carrier transport of a-Si: H thin films deposited using 27.12 MHz assisted PECVD process
Li et al. Vapour-phase and solid-phase epitaxy of silicon on solid-phase crystallised seed layers for solar cells application
Hashemi Amiri et al. High‐Quality Indium Phosphide Films and Nano‐Network Grown Using Low‐Cost Metal‐Catalyzed Vapor–Liquid–Solid Method for Photovoltaic Applications
WO2013040264A1 (en) Zone melt recrystallization of thin films
JP2011096962A (ja) 薄膜太陽電池の製造方法および製造装置
Schönau et al. Photoluminescence study of polycrystalline silicon thin films prepared by liquid and solid phase crystallization
Zahid et al. Growth, characterization and theoretical optical properties of polycrystalline n-silicon thin films for oxide-silicon tandem cells
TWI464784B (zh) 一種製作微晶矽薄膜的方法
JP2012186205A (ja) 薄膜シリコン太陽電池の製造方法および製造装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees