JP5211750B2 - Manufacturing method of single crystal silicon wafer - Google Patents
Manufacturing method of single crystal silicon wafer Download PDFInfo
- Publication number
- JP5211750B2 JP5211750B2 JP2008043496A JP2008043496A JP5211750B2 JP 5211750 B2 JP5211750 B2 JP 5211750B2 JP 2008043496 A JP2008043496 A JP 2008043496A JP 2008043496 A JP2008043496 A JP 2008043496A JP 5211750 B2 JP5211750 B2 JP 5211750B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon wafer
- crystal silicon
- heat treatment
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims description 113
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 82
- 238000010438 heat treatment Methods 0.000 claims description 82
- 238000005498 polishing Methods 0.000 claims description 53
- 239000007789 gas Substances 0.000 claims description 44
- 229910052786 argon Inorganic materials 0.000 claims description 41
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 152
- 238000000034 method Methods 0.000 description 38
- 239000002344 surface layer Substances 0.000 description 27
- 230000007547 defect Effects 0.000 description 19
- 239000013078 crystal Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 230000003746 surface roughness Effects 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005247 gettering Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007518 final polishing process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Description
本発明は、単結晶シリコンウエーハの製造方法に関し、より詳しくは、表面が鏡面状態の単結晶シリコンウエーハを製造する方法に関する。 The present invention relates to a method for manufacturing a single crystal silicon wafer, and more particularly to a method for manufacturing a single crystal silicon wafer having a mirror surface.
半導体集積回路等の半導体デバイスを製造するためのウエーハとしては、主に単結晶シリコンウエーハ（単にシリコンウエーハとも呼ぶ）が用いられている。この半導体デバイス製造において、歩留りを低下させる要因の一つとしてＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）等のウエーハ表層部に存在する結晶欠陥が挙げられる。このような結晶欠陥がウエーハ表層部に存在すると、例えばＭＯＳ構造のトランジスタにおいて、ウエーハ表面に形成されたゲート酸化膜等の熱酸化膜に高電圧が印加された場合に、酸化膜の絶縁破壊が発生する原因となる。 As a wafer for manufacturing a semiconductor device such as a semiconductor integrated circuit, a single crystal silicon wafer (also simply referred to as a silicon wafer) is mainly used. In this semiconductor device manufacturing, one of the factors that reduce the yield is a crystal defect existing in a wafer surface layer portion such as COP (Crystal Originated Particle). If such crystal defects exist in the wafer surface layer portion, for example, in a MOS-structure transistor, when a high voltage is applied to a thermal oxide film such as a gate oxide film formed on the wafer surface, the dielectric breakdown of the oxide film may occur. Cause it to occur.
さらに、半導体デバイス製造の歩留りを悪化させる要因としては、ウエーハ表面のマイクロラフネスが挙げられる。ウエーハ表面に存在するマイクロラフネスはゲート酸化膜直下のキャリアの移動度に悪影響を与えることが知られている（非特許文献１参照）。半導体デバイスにおいては、その集積度が上がれば、それに対応してキャリアの移動度を向上させる必要がある。また近年、ＣＰＵの駆動周波数がますます高くなり、それに伴いメモリーの書き込み及び読み出しの速度も高速化が求められており、キャリア移動度を向上させるためにマイクロラフネスを小さくすることが、より重要視されてきている。 Furthermore, as a factor that deteriorates the yield of semiconductor device manufacturing, the microroughness of the wafer surface can be cited. It is known that the microroughness present on the wafer surface adversely affects the mobility of carriers directly under the gate oxide film (see Non-Patent Document 1). In a semiconductor device, if the degree of integration increases, it is necessary to improve the carrier mobility accordingly. In recent years, the CPU drive frequency has become higher and the speed of memory writing and reading has been increased accordingly, and it is more important to reduce microroughness in order to improve carrier mobility. Has been.
従来、単結晶シリコンウエーハ表層部の結晶欠陥を低減する方法として、アニール熱処理等による欠陥の消滅が行われてきた。その代表的な例は、高温水素アニールである。この方法は、１２００℃以上のような高温の水素雰囲気下でアニール熱処理を施すことにより、結晶欠陥を消滅させる方法である（例えば、特許文献１参照）。 Conventionally, as a method for reducing crystal defects in the surface layer portion of a single crystal silicon wafer, defects have been eliminated by annealing heat treatment or the like. A typical example is high-temperature hydrogen annealing. This method is a method of eliminating crystal defects by performing annealing heat treatment in a high-temperature hydrogen atmosphere such as 1200 ° C. or more (see, for example, Patent Document 1).
また、水素ガス雰囲気下で熱処理すると単結晶シリコンウエーハ表面がエッチングされる現象を利用し、高温水素アニールを、単結晶シリコンウエーハの製造工程における最終の仕上げ研磨工程に置き換える技術が提案されている（特許文献２参照）。
この技術は、最終研磨前の研磨工程で得られたウエーハに対して、最終研磨をせずに水素雰囲気下で熱処理を行い、そのエッチング作用を利用して、最終研磨と同レベルの表面粗さを得ようとするものである。最終研磨工程を省略した上で表面粗さを目的の値にすることができるので、低コスト化にも有効な方法であると思われる。
In addition, a technique has been proposed in which high-temperature hydrogen annealing is replaced with a final finish polishing step in the manufacturing process of a single crystal silicon wafer by utilizing the phenomenon that the surface of the single crystal silicon wafer is etched when heat-treated in a hydrogen gas atmosphere ( Patent Document 2).
In this technology, the wafer obtained in the polishing step before final polishing is heat-treated in a hydrogen atmosphere without final polishing, and the etching action is used to obtain the same surface roughness as in final polishing. Is going to get. Since the surface roughness can be set to a target value after omitting the final polishing step, it seems to be an effective method for cost reduction.
これらのような水素を含む雰囲気下での熱処理を行う方法を用いれば、表層の結晶欠陥とマイクロラフネスの低減を同時に達成することができる可能性がある。しかしながら、この方法では、熱処理中にシリコンウエーハ中の主要なドーパントであるボロン（ホウ素）が外方拡散により表層で減少してしまう欠点があった。ボロンの外方拡散により表層の抵抗率が変化すると、ＭＯＳトランジスタの特性として重要な、しきい値電圧Ｖｔｈが変化してしまうため、デバイスの高集積化に伴い、上記のような方法は適用困難となってきている。 If such a method of performing a heat treatment in an atmosphere containing hydrogen is used, there is a possibility that reduction of crystal defects and microroughness of the surface layer can be achieved at the same time. However, this method has a drawback that boron (boron), which is a main dopant in the silicon wafer, is reduced in the surface layer due to outward diffusion during the heat treatment. When the resistivity of the surface layer changes due to the outward diffusion of boron, the threshold voltage Vth, which is important as a characteristic of the MOS transistor, changes. It has become difficult.
一方、特許文献３には、シリコンウエーハの製造の際に行う複数段の研磨の内、最後に行う研磨の代わりに、急速加熱・急速冷却装置を用いて、水素とアルゴンの混合ガス雰囲気下で熱処理をするシリコンウエーハの製造方法が記載されている。この方法は、急速加熱・急速冷却装置を用いた高温短時間の熱処理によるマイグレーションを利用するものである。すなわち、水素とアルゴンの混合ガス雰囲気下で高温短時間の熱処理を施すことにより、シリコンウエーハ表面のシリコン原子の移動再配列が促される。その結果、ウエーハ表面のマイクロラフネスは、ウエーハ表面原子の移動再配列により平坦化され、ウエーハの表面粗さを著しく改善するものである。また、この方法には、ボロンの外方拡散が顕著ではないという利点もある。しかしながら、ＣＯＰを消去する効果が最表層にしか及ばないという問題があった。 On the other hand, in Patent Document 3, a rapid heating / cooling apparatus is used in a mixed gas atmosphere of hydrogen and argon in place of the polishing performed at the end of a plurality of polishing steps performed at the time of manufacturing a silicon wafer. A method for manufacturing a silicon wafer for heat treatment is described. This method uses migration by high-temperature and short-time heat treatment using a rapid heating / rapid cooling device. That is, by performing heat treatment for a short time at a high temperature in a mixed gas atmosphere of hydrogen and argon, movement rearrangement of silicon atoms on the silicon wafer surface is promoted. As a result, the microroughness of the wafer surface is flattened by moving and rearranging wafer surface atoms, and the surface roughness of the wafer is remarkably improved. This method also has the advantage that boron out-diffusion is not significant. However, there is a problem that the effect of erasing the COP only reaches the outermost layer.
本発明はこのような問題に鑑みてなされたもので、単結晶シリコンウエーハの製造方法において、ウエーハ表層での抵抗率変化が抑制され、表面粗さが改善され、かつ表層結晶欠陥が抑制された単結晶シリコンウエーハを低コストで製造することができる単結晶シリコンウエーハの製造方法を提供することを目的とする。 The present invention has been made in view of such problems, and in the method for manufacturing a single crystal silicon wafer, the change in resistivity at the wafer surface layer is suppressed, the surface roughness is improved, and the surface crystal defects are suppressed. It is an object of the present invention to provide a method for manufacturing a single crystal silicon wafer, which can manufacture a single crystal silicon wafer at a low cost.
上記目的達成のため、本発明は、少なくとも、単結晶シリコンウエーハを準備する工程と、該単結晶シリコンウエーハを両面研磨する工程と、該両面研磨された単結晶シリコンウエーハを、ヘイズ及びマイクロラフネスを改善する仕上げ研磨を行うことなく、バッチ式熱処理炉を用いてアルゴンガス雰囲気下で熱処理する工程とを含み、ウエーハの両面が鏡面状態の単結晶シリコンウエーハを製造することを特徴とする単結晶シリコンウエーハの製造方法を提供する（請求項１）。 In order to achieve the above object, the present invention provides at least a step of preparing a single crystal silicon wafer, a step of polishing both sides of the single crystal silicon wafer, a single crystal silicon wafer polished on both sides , without performing finish polishing to improve, and a step of heat treatment in an argon gas atmosphere using a batch-type heat treatment furnace, both surfaces of the U Eha is characterized by producing a single crystal silicon wafer mirror-single crystal A method for producing a silicon wafer is provided.
このように、ヘイズ及びマイクロラフネスを改善する仕上げ研磨を行うことなく、バッチ式熱処理炉を用いてアルゴンガス雰囲気下で熱処理する工程を有する単結晶シリコンウエーハの製造方法であれば、両面研磨に続く研磨工程を省略しても、熱処理により表面粗さが十分に改善されたウエーハを得ることができる。また、アルゴンガス雰囲気下で熱処理をするため、ボロンの外方拡散によるウエーハ表層における抵抗率変化を防ぐことができる。さらに、バッチ式熱処理炉を用いて熱処理を行うため、ウエーハ表層のＣＯＰを十分に消去することができる。また、後段の研磨工程を省略できるために、単結晶シリコンウエーハを低コストで製造することができる。 In this way, if the method for producing a single crystal silicon wafer has a step of heat-treating in an argon gas atmosphere using a batch heat treatment furnace without performing finish polishing for improving haze and microroughness, double-side polishing is followed. Even if the polishing step is omitted, a wafer with sufficiently improved surface roughness can be obtained by heat treatment. Further, since the heat treatment is performed in an argon gas atmosphere, it is possible to prevent a change in resistivity in the wafer surface layer due to the outward diffusion of boron. Furthermore, since the heat treatment is performed using a batch heat treatment furnace, the COP on the wafer surface layer can be sufficiently erased. Further, since the subsequent polishing step can be omitted, a single crystal silicon wafer can be manufactured at a low cost.
この場合、前記アルゴンガスに含まれる不純物の含有量を３ｐｐｍ以下とすることが好ましい（請求項２）。
このように、アルゴンガスに含まれる不純物の含有量を３ｐｐｍ以下とすれば、ウエーハ表面のヘイズをより効果的に抑制することができる。
In this case, the content of impurities contained in the argon gas is preferably 3 ppm or less (claim 2).
Thus, if the content of impurities contained in the argon gas is 3 ppm or less, haze on the wafer surface can be more effectively suppressed.
また、前記熱処理を、１１５０〜１３００℃の温度で０．５〜４時間行うことが好ましい（請求項３）。
このように、アルゴンガス雰囲気下での熱処理の温度を１１５０〜１３００℃、時間を０．５〜４時間とすることにより、高い生産性を維持し、スリップ転位の発生を抑制しながらも、より効果的に、マイクロラフネスを改善することができ、ウエーハ表面からより深い領域までＣＯＰを消去することができる。
Moreover, it is preferable to perform the said heat processing at the temperature of 1150-1300 degreeC for 0.5 to 4 hours.
In this way, by setting the temperature of the heat treatment under an argon gas atmosphere to 1150 to 1300 ° C. and the time of 0.5 to 4 hours, while maintaining high productivity and suppressing the occurrence of slip dislocation, Effectively, the microroughness can be improved and the COP can be erased from the wafer surface to a deeper region.
また、前記両面研磨及び熱処理を行う単結晶シリコンウエーハを、（１００）面から０．１°＜θ＜０．５°の範囲に傾斜した面方位を有する単結晶シリコンウエーハとすることが好ましい（請求項４）。
このように、両面研磨及び熱処理を行う単結晶シリコンウエーハを、（１００）面から０．１°＜θ＜０．５°の範囲に傾斜した面方位を有する単結晶シリコンウエーハとすれば、ウエーハ表面のヘイズをより効果的に低減することができる。
The single crystal silicon wafer subjected to the double-side polishing and heat treatment is preferably a single crystal silicon wafer having a plane orientation inclined from the (100) plane in a range of 0.1 ° <θ <0.5 ° ( Claim 4).
Thus, if a single crystal silicon wafer subjected to double-side polishing and heat treatment is a single crystal silicon wafer having a plane orientation inclined in a range of 0.1 ° <θ <0.5 ° from the (100) plane, the wafer The haze on the surface can be reduced more effectively.
また、前記両面研磨及び熱処理を行う単結晶シリコンウエーハを、初期格子間酸素濃度１２〜１８ｐｐｍａ（ＪＥＩＤＡ）、窒素濃度１×１０１３〜５×１０１４ａｔｏｍｓ／ｃｍ３の単結晶シリコンウエーハとすることが好ましい（請求項５）。
このように、単結晶シリコンウエーハが初期格子間酸素濃度１２〜１８ｐｐｍａ（ＪＥＩＤＡ（日本電子工業振興協会）による換算係数を使用した値：尚、ＪＥＩＤＡは、現在ＪＥＩＴＡ（日本電子情報技術産業協会）に改名された）であれば、アルゴンガス雰囲気下での熱処理を行った後に、適度の酸素析出物がウエーハのバルク中に形成され、金属不純物を捕獲するゲッタリング効果を十分に有する単結晶シリコンウエーハを製造することができる。また、単結晶シリコンウエーハの窒素濃度が１×１０１３〜５×１０１４ａｔｏｍｓ／ｃｍ３であれば、アルゴンガス雰囲気下での熱処理により、ウエーハ表層のＣＯＰを十分に消去させることができる。
The single crystal silicon wafer subjected to the double-side polishing and heat treatment is a single crystal silicon wafer having an initial interstitial oxygen concentration of 12 to 18 ppma (JEIDA) and a nitrogen concentration of 1 × 10 13 to 5 × 10 14 atoms / cm 3. (Claim 5).
In this way, the single crystal silicon wafer has an initial interstitial oxygen concentration of 12 to 18 ppma (value using a conversion factor by JEIDA (Japan Electronics Industry Promotion Association): JEIDA is currently in JEITA (Japan Electronics and Information Technology Industries Association). A single crystal silicon wafer having a sufficient gettering effect for trapping metal impurities, in which a moderate oxygen precipitate is formed in the bulk of the wafer after heat treatment in an argon gas atmosphere. Can be manufactured. Further, if the nitrogen concentration of the single crystal silicon wafer is 1 × 10 13 to 5 × 10 14 atoms / cm 3 , the COP on the surface layer of the wafer can be sufficiently erased by the heat treatment in an argon gas atmosphere.
また、本発明に係る単結晶シリコンウエーハの製造方法では、前記熱処理より前の段階では０．８７〜７．８μｍの波長領域で測定された表面のマイクロラフネスがＲＭＳ値で０．０６ｎｍ以上である単結晶シリコンウエーハを、前記熱処理により、前記マイクロラフネスをＲＭＳ値で０．０６ｎｍ未満とした単結晶シリコンウエーハとすることができる（請求項６）。
このように、単結晶シリコンウエーハの、０．８７〜７．８μｍの波長領域で測定される表面のマイクロラフネスが、アルゴンガス雰囲気下での熱処理より前の段階ではＲＭＳ（Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）値で０．０６ｎｍ以上であっても、アルゴンガス雰囲気下での熱処理により、上記マイクロラフネスをＲＭＳ値で０．０６ｎｍ未満とすることができる。
Further, in the method for producing a single crystal silicon wafer according to the present invention, the microroughness of the surface measured in the wavelength region of 0.87 to 7.8 μm is 0.06 nm or more in terms of the RMS value before the heat treatment. The single crystal silicon wafer can be made into a single crystal silicon wafer having the microroughness of less than 0.06 nm in RMS value by the heat treatment (claim 6).
As described above, the microroughness of the surface measured in the wavelength region of 0.87 to 7.8 μm of the single crystal silicon wafer has an RMS (Root Mean Square) value before the heat treatment in an argon gas atmosphere. Even when the thickness is 0.06 nm or more, the microroughness can be reduced to an RMS value of less than 0.06 nm by heat treatment under an argon gas atmosphere.
また、本発明に係る単結晶シリコンウエーハの製造方法では、前記熱処理より前の段階では表面のヘイズレベルが０．１ｐｐｍ以上である単結晶シリコンウエーハを、前記熱処理により、前記ヘイズレベルを０．１ｐｐｍ未満とした単結晶シリコンウエーハとすることができる（請求項７）。
このように、アルゴンガス雰囲気下での熱処理より前の段階では単結晶シリコンウエーハ表面のヘイズレベルが０．１ｐｐｍ以上であっても、アルゴンガス雰囲気下での熱処理により、ヘイズレベルを０．１ｐｐｍ未満とすることができる。
Further, in the method for producing a single crystal silicon wafer according to the present invention, a single crystal silicon wafer having a surface haze level of 0.1 ppm or more before the heat treatment is applied, and the haze level is set to 0.1 ppm by the heat treatment. The single crystal silicon wafer can be made to be less than (claim 7).
Thus, even if the haze level on the surface of the single crystal silicon wafer is 0.1 ppm or more in the stage before the heat treatment in the argon gas atmosphere, the haze level is less than 0.1 ppm by the heat treatment in the argon gas atmosphere. It can be.
本発明によれば、ウエーハ表層での抵抗率変化が抑制され、表面粗さが改善され、かつ表層結晶欠陥が抑制された単結晶シリコンウエーハを低コストで製造することができる。 According to the present invention, it is possible to manufacture a single crystal silicon wafer with reduced resistivity on the wafer surface layer, improved surface roughness, and suppressed surface layer crystal defects at a low cost.
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be described in detail, but the present invention is not limited thereto.
図２に、両面が鏡面状態であり、ＣＯＰを消滅させた単結晶シリコンウエーハを製造する方法の従来の方法の一例を示した。
この方法では、まず、単結晶シリコンウエーハを準備（工程２−ａ）した後、両面研磨（工程２−ｂ）、ヘイズ及びマイクロラフネスを改善する仕上げ研磨（工程２−ｃ）等を行い、さらに、水素を含む雰囲気等で高温熱処理（工程２−ｄ）を施して製造する。なお、特許文献２では、工程２−ｃを省略する形になる。
FIG. 2 shows an example of a conventional method for manufacturing a single crystal silicon wafer in which both surfaces are mirror surfaces and COP is eliminated.
In this method, first, after preparing a single crystal silicon wafer (step 2-a), double-side polishing (step 2-b), finish polishing for improving haze and microroughness (step 2-c), and the like are further performed. In addition, a high temperature heat treatment (step 2-d) is performed in an atmosphere containing hydrogen. In Patent Document 2, the process 2-c is omitted.
しかしながら、前述のように、このような従来の方法では、ボロンが外方拡散してしまうなどの問題があった。 However, as described above, such a conventional method has a problem that boron is diffused outward.
また、特許文献３に記載された方法では、ＣＯＰを消去する効果が最表層にしか及ばないという問題があった。
これは、特許文献３の方法では、急速加熱・急速冷却装置による短時間熱処理のためであり、ＣＯＰを消去する効果はウエーハ最表面しか期待できない。
In addition, the method described in Patent Document 3 has a problem that the effect of erasing COP only affects the outermost layer.
This is due to the short-time heat treatment by the rapid heating / cooling apparatus in the method of Patent Document 3, and the effect of erasing the COP can be expected only on the outermost surface of the wafer.
本発明者らは、このような問題点を解決するため、鋭意実験及び検討を行い、その結果、ヘイズおよびマイクロラフネスの低減を目的とした研磨の代わりに、バッチ式熱処理炉を用いて、アルゴンガス雰囲気下で熱処理を行えば、両面研磨に続く仕上げ研磨工程を省略しても、熱処理により表面粗さが十分に改善されたウエーハを得ることができ、ボロンの外方拡散によるウエーハ表層における抵抗率変化を防ぐことができ、ウエーハ表層のＣＯＰを十分に消去することができ、単結晶シリコンウエーハを低コストで製造することができることに想到し、本発明を完成させた。 In order to solve such problems, the present inventors conducted diligent experiments and examinations. As a result, instead of polishing for the purpose of reducing haze and microroughness, a batch-type heat treatment furnace was used. If the heat treatment is performed in a gas atmosphere, a wafer whose surface roughness is sufficiently improved by heat treatment can be obtained even if the final polishing step following double-side polishing is omitted, and the resistance in the wafer surface layer due to the outward diffusion of boron. The present invention has been completed by conceiving that the rate change can be prevented, the COP on the wafer surface layer can be sufficiently erased, and a single crystal silicon wafer can be manufactured at low cost.
以下、本発明について図面を参照しながらさらに詳細に説明するが、本発明はこれらに限定されるものではない。
図１は、本発明に係る単結晶シリコンウエーハの製造方法の一例を示したフロー図である。
Hereinafter, the present invention will be described in more detail with reference to the drawings, but the present invention is not limited thereto.
FIG. 1 is a flowchart showing an example of a method for producing a single crystal silicon wafer according to the present invention.
まず、図１（ａ）に示したように、単結晶シリコンウエーハを準備する（工程１−ａ）。
このときに準備する単結晶シリコンウエーハの種類は特に限定されるものではなく、適宜選択することができる。ただし、以下のような特徴を有する単結晶シリコンウエーハを準備することが好ましい。
すなわち、ここで準備する単結晶シリコンウエーハは、（１００）面から０．１°＜θ＜０．５°の範囲に傾斜した面方位を有するものとすることが好ましい。
このような面方位を有する単結晶シリコンウエーハであれば、例えば１１５０℃以上のような高温の熱処理を行う際にも、効果的にヘイズを抑制することができる（特開２００２−１５１５１９等参照）。高温の熱処理を行う際に、上記のような面方位を有する単結晶シリコンウエーハを用いることによりヘイズを抑制できる理由は正確には明らかではないが、熱処理によって生じる原子ステップと呼ばれる微小な階段状の凹凸が影響しているとされている。
First, as shown in FIG. 1A, a single crystal silicon wafer is prepared (step 1-a).
The type of single crystal silicon wafer prepared at this time is not particularly limited, and can be selected as appropriate. However, it is preferable to prepare a single crystal silicon wafer having the following characteristics.
That is, the single crystal silicon wafer prepared here preferably has a plane orientation inclined in a range of 0.1 ° <θ <0.5 ° from the (100) plane.
A single crystal silicon wafer having such a plane orientation can effectively suppress haze even when a heat treatment at a high temperature such as 1150 ° C. or higher is performed (see JP 2002-151519 A). . The reason why haze can be suppressed by using a single crystal silicon wafer having the above-mentioned plane orientation when performing a high-temperature heat treatment is not exactly clear, but it is a minute step-like shape called an atomic step caused by the heat treatment. It is said that unevenness is affected.
また、準備する単結晶シリコンウエーハを、初期格子間酸素濃度が１２〜１８ｐｐｍａ（ＪＥＩＤＡ）の単結晶シリコンウエーハとすることが好ましい。
このような単結晶シリコンウエーハであれば、アルゴンガス雰囲気下での熱処理を行った後に、１×１０８〜１×１０１０／ｃｍ３程度の、適度な量の酸素析出物がウエーハのバルク中に形成され、金属不純物を捕獲するゲッタリング効果が期待できる。初期格子間酸素濃度が１２ｐｐｍａ以上であれば、十分なゲッタリング効果を得ることができ、初期格子間酸素濃度が１８ｐｐｍａ以下であれば、酸素析出過多によるデバイス作製熱処理中でのウエーハ変形等の弊害を防止することができる。
The single crystal silicon wafer to be prepared is preferably a single crystal silicon wafer having an initial interstitial oxygen concentration of 12 to 18 ppma (JEIDA).
In such a single crystal silicon wafer, an appropriate amount of oxygen precipitates of about 1 × 10 8 to 1 × 10 10 / cm 3 is present in the wafer bulk after heat treatment in an argon gas atmosphere. A gettering effect that captures metal impurities can be expected. If the initial interstitial oxygen concentration is 12 ppma or more, a sufficient gettering effect can be obtained. If the initial interstitial oxygen concentration is 18 ppma or less, adverse effects such as wafer deformation during device fabrication heat treatment due to excessive oxygen precipitation. Can be prevented.
また、準備する単結晶シリコンウエーハを、窒素濃度が１×１０１３〜５×１０１４ａｔｏｍｓ／ｃｍ３の単結晶シリコンウエーハとすることが好ましい。
このような濃度の窒素がウエーハ内に存在している単結晶シリコンウエーハであれば、含有するＣＯＰのサイズが十分に小さいので、熱処理を行う際に表層のＣＯＰを十分に消去できる。窒素濃度が１×１０１３ａｔｏｍｓ／ｃｍ３以上であれば、ＣＯＰ消去の効果を十分に得ることができ、窒素濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下であれば、熱処理後にピット状の結晶欠陥が表面に発生することを防止することができる。さらに、窒素は酸素析出を促進する効果があるため、より高いゲッタリング効果を得ることができる。
In addition, the single crystal silicon wafer to be prepared is preferably a single crystal silicon wafer having a nitrogen concentration of 1 × 10 13 to 5 × 10 14 atoms / cm 3 .
In the case of a single crystal silicon wafer in which such a concentration of nitrogen exists in the wafer, the size of the COP contained is sufficiently small, so that the COP on the surface layer can be sufficiently erased during the heat treatment. If the nitrogen concentration is 1 × 10 13 atoms / cm 3 or more, the COP erasing effect can be sufficiently obtained. If the nitrogen concentration is 5 × 10 14 atoms / cm 3 or less, pit-like crystals are obtained after the heat treatment. Defects can be prevented from occurring on the surface. Furthermore, since nitrogen has an effect of promoting oxygen precipitation, a higher gettering effect can be obtained.
次に、図１（ｂ）に示したように、単結晶シリコンウエーハを両面研磨する（工程１−ｂ）。これにより、高い平坦度を有する単結晶シリコンウエーハとすることができる。ここで用いられる両面研磨方法は、通常用いられる方法のいずれをも適用することができる。例えば、研磨布を貼付した上下定盤間にウエーハ保持孔を有するキャリアで単結晶シリコンウエーハを保持して挟み込み、上下定盤を互いに反対方向に回転しつつ押圧して、ウエーハを研磨布に摺接させることによって、ウエーハの両面を同時に研磨することができる。なお、両面研磨工程の前工程として面取り工程、ラッピング工程、平面研削工程、エッチング工程、洗浄工程等を適宜行うことができる。 Next, as shown in FIG. 1B, the single crystal silicon wafer is polished on both sides (step 1-b). Thereby, a single crystal silicon wafer having high flatness can be obtained. Any of the commonly used methods can be applied to the double-side polishing method used here. For example, a single crystal silicon wafer is held and held by a carrier having a wafer holding hole between upper and lower surface plates to which an abrasive cloth is attached, and the upper and lower surface plates are pressed while rotating in opposite directions to slide the wafer onto the abrasive cloth. By contacting, both surfaces of the wafer can be polished simultaneously. In addition, a chamfering process, a lapping process, a surface grinding process, an etching process, a cleaning process, and the like can be appropriately performed as a pre-process of the double-side polishing process.
次に、図１（ｃ）に示したように、上記工程１−ｂで両面研磨された単結晶シリコンウエーハを、バッチ式熱処理炉を用いてアルゴンガス雰囲気下で熱処理する（工程１−ｃ）。
なお、本発明では、アルゴンガス雰囲気とはアルゴンガスの比率が実質的に１００％のものを指す。このアルゴンガスに含まれる不純物の含有量は３ｐｐｍ以下とすることが望ましい。
このように、両面研磨された単結晶シリコンウエーハをバッチ式熱処理炉を用いてアルゴンガス雰囲気下で熱処理することにより、ヘイズ及びマイクロラフネスを改善し、ウエーハの両面が鏡面状態となった単結晶シリコンウエーハを製造することができる。
Next, as shown in FIG. 1C, the single crystal silicon wafer polished on both sides in the above step 1-b is heat-treated in an argon gas atmosphere using a batch heat treatment furnace (step 1-c). .
In the present invention, the argon gas atmosphere refers to an argon gas ratio that is substantially 100%. The content of impurities contained in the argon gas is desirably 3 ppm or less.
In this way, single-crystal silicon in which both surfaces of the wafer are mirror-finished by improving the haze and microroughness by heat-treating the single-crystal silicon wafer polished on both sides in an argon gas atmosphere using a batch heat treatment furnace. Wafers can be manufactured.
なお、上記のバッチ式熱処理炉を用いたアルゴンガス雰囲気下での熱処理は、１１５０〜１３００℃の温度で０．５〜４時間行うことが好ましい。
アルゴンガス雰囲気下での熱処理は、高温長時間になるほど長周期側のマイクロラフネスを改善する効果は大きくなり、ＣＯＰの存在しない無欠陥領域も表面から深くなる。ただし、スリップ転位の発生や熱処理による不純物汚染を抑制するために１３００℃以下とすることが好ましい。また、熱処理時間は高い生産性を維持するために４時間以下とすることが好ましく、また、このような熱処理時間で十分な効果を得ることができる。
In addition, it is preferable to perform the heat processing in argon gas atmosphere using said batch type heat processing furnace at the temperature of 1150-1300 degreeC for 0.5 to 4 hours.
In the heat treatment in an argon gas atmosphere, the effect of improving the microroughness on the long period side becomes larger as the temperature is increased and the time is increased, and the defect-free region where COP is not present becomes deeper from the surface. However, in order to suppress the occurrence of slip dislocation and impurity contamination due to heat treatment, the temperature is preferably 1300 ° C. or lower. The heat treatment time is preferably 4 hours or less in order to maintain high productivity, and a sufficient effect can be obtained with such heat treatment time.
そして、本発明では両面研磨工程及び熱処理工程の後に洗浄工程を行ってもよいが、ヘイズ及びマイクロラフネスを改善する仕上げ研磨は行わない。
本発明に係る単結晶シリコンウエーハの製造方法では、仕上げ研磨工程が少ない分コストを低減できると同時に、両面研磨で得られた平坦度を悪化させずに維持できるという品質的なメリットも得ることができる。
And in this invention, although a washing | cleaning process may be performed after a double-sided grinding | polishing process and a heat processing process, the finish grinding | polishing which improves a haze and micro roughness is not performed.
In the method for producing a single crystal silicon wafer according to the present invention, the cost can be reduced because the number of finish polishing steps is small, and at the same time, a quality merit that the flatness obtained by double-side polishing can be maintained without deteriorating can be obtained. it can.
また、本発明に係る単結晶シリコンウエーハの製造方法によれば、単結晶シリコンウエーハの、０．８７〜７．８μｍの波長領域で測定される表面のマイクロラフネスが、アルゴンガス雰囲気下での熱処理より前の段階ではＲＭＳ値で０．０６ｎｍ以上であっても、アルゴンガス雰囲気下での熱処理により、上記マイクロラフネスをＲＭＳ値で０．０６ｎｍ未満とすることができる。なお、０．８７〜７．８μｍの周期のマイクロラフネスに関しては、通常の仕上げ研磨をした製品単結晶シリコンウエーハのレベルがＲＭＳ値で０．０６ｎｍ未満であるが、本発明では、仕上げ研磨をせずとも同様のレベルにすることができる。 Further, according to the method for manufacturing a single crystal silicon wafer according to the present invention, the microroughness of the surface measured in the wavelength region of 0.87 to 7.8 μm of the single crystal silicon wafer is heat-treated in an argon gas atmosphere. Even in the earlier stage, even if the RMS value is 0.06 nm or more, the microroughness can be made less than 0.06 nm in RMS value by heat treatment in an argon gas atmosphere. Regarding the microroughness with a period of 0.87 to 7.8 μm, the level of the product single crystal silicon wafer subjected to normal finish polishing is less than 0.06 nm in terms of the RMS value. At least the same level can be achieved.
ヘイズレベルに関しても同様に、アルゴンガス雰囲気下での熱処理より前の段階では単結晶シリコンウエーハ表面のヘイズレベルが０．１ｐｐｍ以上であっても、アルゴンガス雰囲気下での熱処理により、ヘイズレベルを０．１ｐｐｍ未満とすることができる。なお、ヘイズレベルとしては、０．１ｐｐｍ未満であれば仕上げ研磨を行ったものと同レベルであり、少なくとも４０ｎｍまでのパーティクル検査が可能な、高度に面粗さが改善されたものである。 Similarly, regarding the haze level, even if the haze level on the surface of the single crystal silicon wafer is 0.1 ppm or more before the heat treatment in the argon gas atmosphere, the haze level is reduced to 0 by the heat treatment in the argon gas atmosphere. It can be less than 1 ppm. The haze level is less than 0.1 ppm, which is the same level as that obtained by final polishing, and has a highly improved surface roughness that enables particle inspection up to at least 40 nm.
このように、アルゴンガス雰囲気下での熱処理より前の段階では、０．８７〜７．８μｍの波長領域で測定される表面のマイクロラフネスがＲＭＳ値で０．０６ｎｍ以上であったり、ヘイズレベルが０．１ｐｐｍ以上であったりしても、本発明では、仕上げ研磨をすることなく問題ないレベルに改善することができる。 Thus, in the stage prior to the heat treatment in the argon gas atmosphere, the microroughness of the surface measured in the wavelength region of 0.87 to 7.8 μm is an RMS value of 0.06 nm or more, or the haze level is Even in the case of 0.1 ppm or more, in the present invention, it is possible to improve to a level where there is no problem without performing final polishing.
このように、本発明に係る単結晶シリコンウエーハの製造方法であれば、両面研磨に続く仕上げ研磨工程を省略しても、熱処理により表面粗さが十分に改善されたウエーハを得ることができる。また、アルゴンガス雰囲気下で熱処理をするため、ボロンの外方拡散によるウエーハ表層における抵抗率変化を防ぐことができる。
さらに、急速加熱・急速冷却熱処理ではなく、バッチ式熱処理炉を用いて熱処理を行うため、ウエーハ表層のＣＯＰを十分に消去することができる。
また、後段の仕上げ研磨工程を省略できるために、単結晶シリコンウエーハを低コストで製造することができ、両面研磨で得られた平坦度を後段の研磨工程で悪化させることなく維持できるという品質的なメリットも期待することができる。
As described above, according to the method for manufacturing a single crystal silicon wafer according to the present invention, a wafer whose surface roughness is sufficiently improved by heat treatment can be obtained even if the final polishing step subsequent to double-side polishing is omitted. Further, since the heat treatment is performed in an argon gas atmosphere, it is possible to prevent a change in resistivity in the wafer surface layer due to the outward diffusion of boron.
Furthermore, since the heat treatment is performed using a batch heat treatment furnace instead of the rapid heating / cooling heat treatment, the COP on the wafer surface layer can be sufficiently erased.
In addition, since the subsequent final polishing step can be omitted, a single crystal silicon wafer can be manufactured at low cost, and the flatness obtained by double-side polishing can be maintained without deteriorating in the subsequent polishing step. Can also be expected.
以下、本発明の実施例および比較例を挙げて本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, although an Example and comparative example of this invention are given and this invention is demonstrated more concretely, this invention is not limited to these.
（実施例）
図１に示したような、本発明に係る単結晶シリコンウエーハの製造方法に従って、単結晶シリコンウエーハの製造を行った。
まず、ＣＺ（チョクラルスキー）法で引上げられた、方位〈１００〉、直径３００ｍｍ、Ｐ型、約１０Ω・ｃｍ、酸素濃度１５ｐｐｍａ（ＪＥＩＤＡ）、窒素濃度８×１０１３ａｔｏｍｓ／ｃｍ３のシリコン単結晶棒をスライスして（１００）面から０．４°傾斜した面方位を有する薄円板状のウエーハ（単結晶シリコンウエーハ）を準備した（工程１−ａ）。
(Example)
A single crystal silicon wafer was manufactured according to the method for manufacturing a single crystal silicon wafer according to the present invention as shown in FIG.
First, a silicon single crystal with an orientation <100>, a diameter of 300 mm, a P-type, about 10 Ω · cm, an oxygen concentration of 15 ppma (JEIDA), and a nitrogen concentration of 8 × 10 13 atoms / cm 3 pulled by the CZ (Czochralski) method. A thin disc-shaped wafer (single crystal silicon wafer) having a plane orientation inclined by 0.4 ° from the (100) plane was prepared by slicing the crystal rod (step 1-a).
次に、この単結晶シリコンウエーハの割れ、欠けを防止するため、外縁部に面取り加工を施した後、ウエーハを平面化するためラッピング加工を行った。次いで、ラッピング後のウエーハの表面に残留する加工歪を除去するため、エッチング加工を実施した。さらに、ウエーハの表裏両面に対し両面研磨加工（１次両面研磨、２次両面研磨）を行い（工程１−ｂ）、面取り部にも研磨加工を行った。尚、両面研磨加工は平坦度を得るための数μｍの研磨に続き、研磨キズを除去するための１μｍ弱の研磨を行った。 Next, in order to prevent the single crystal silicon wafer from being cracked or chipped, the outer edge portion was chamfered and then lapped to planarize the wafer. Next, an etching process was performed in order to remove the processing strain remaining on the surface of the lapped wafer. Furthermore, double-side polishing processing (primary double-side polishing and secondary double-side polishing) was performed on the front and back surfaces of the wafer (step 1-b), and the chamfered portion was also polished. In the double-side polishing process, a few μm for obtaining flatness was followed by a little less than 1 μm for removing polishing scratches.
このようにして得られた、両面研磨された単結晶シリコンウエーハに対して、バッチ式縦型熱処理炉を用いて、１２００℃、１時間、アルゴンガス雰囲気下で熱処理を行い（工程１−ｃ）、両面が鏡面状態である単結晶シリコンウエーハを得た。 The thus obtained double-side polished single crystal silicon wafer is heat-treated in an argon gas atmosphere at 1200 ° C. for 1 hour using a batch type vertical heat treatment furnace (step 1-c). A single crystal silicon wafer having both mirror surfaces was obtained.
以上のような工程を経て得られた単結晶シリコンウエーハに対して、ヘイズレベル、マイクロラフネス、表層欠陥密度を評価した。 The single crystal silicon wafer obtained through the above steps was evaluated for haze level, microroughness, and surface layer defect density.
なお、ヘイズレベルの測定はＫＬＡ−Ｔｅｎｃｏｒ社製のＳｕｒｆｓｃａｎ ＳＰ−１を用いて、ＤＷＮ（Ｄａｒｋ ｆｉｅｌｄ Ｗｉｄｅ Ｎｏｒｍａｌ）モードの０．１２μｍ以上の感度で行った。 The haze level was measured using Surfscan SP-1 manufactured by KLA-Tencor with a sensitivity of 0.12 μm or more in DWN (Dark field Wide Normal) mode.
また、マイクロラフネスの測定は、１μｍ以下の周期に関しては日立建機ファインテック社製の原子間力顕微鏡ＷＡ１３００を用いて１×１μｍの領域のＲａ値を測定した。０．８７〜７．８μｍの周期に関しては、Ｓｃｈｍｉｔｔ社製のＴＭＳ−３０００Ｗを用い、Ｈｉｇｈ ＢａｎｄモードにてＲＭＳ値を測定した。 The microroughness was measured by measuring the Ra value in a 1 × 1 μm region using an atomic force microscope WA1300 manufactured by Hitachi Construction Machinery Finetech Co., Ltd. for a period of 1 μm or less. For a period of 0.87 to 7.8 μm, RMS value was measured in High Band mode using TMS-3000W manufactured by Schmitt.
また、表層欠陥の評価には三井金属社製ＬＳＴＤ Ｓａｎｎｅｒ ＭＯ−６０１を用い、ウエーハ表面から深さ５μｍまでの光散乱体を測定した。このようにして得られた結果を以下の表１に示した。 In addition, for the evaluation of surface layer defects, a light scatterer from the wafer surface to a depth of 5 μm was measured by using an LSTD Sanner MO-601 manufactured by Mitsui Kinzoku Co., Ltd. The results thus obtained are shown in Table 1 below.
表１より、本発明に係る単結晶シリコンウエーハの製造方法により製造された単結晶シリコンウエーハは、良好なヘイズレベルが得られた。なお、前記のように、ヘイズレベルとしては、０．１ｐｐｍ未満であれば少なくとも４０ｎｍまでのパーティクル検査が可能である。 From Table 1, the single crystal silicon wafer manufactured by the method for manufacturing a single crystal silicon wafer according to the present invention has a good haze level. As described above, if the haze level is less than 0.1 ppm, particle inspection up to at least 40 nm is possible.
また、１μｍよりも短周期のマイクロラフネスに関しては、一般的にＲａで０．１２ｎｍ以下であれば良好と考えられ、本発明の単結晶シリコンウエーハの製造方法により製造された単結晶シリコンウエーハも問題のないレベルであった。
なお、前述のように、０．８７〜７．８μｍの周期のマイクロラフネスに関しては、良否を判定できる絶対的な基準はないが、製品ウエーハのレベルがＲＭＳ値で０．０６ｎｍ未満であるため、本発明の単結晶シリコンウエーハの製造方法によって製造された単結晶シリコンウエーハも問題ないと判断できる。
Further, regarding microroughness having a cycle shorter than 1 μm, it is generally considered that Ra is 0.12 nm or less, and the single crystal silicon wafer manufactured by the method for manufacturing a single crystal silicon wafer of the present invention is also problematic. There was no level.
As described above, regarding the microroughness of the period of 0.87 to 7.8 μm, there is no absolute standard that can be used to determine the quality, but the product wafer level is less than 0.06 nm in terms of the RMS value. It can be judged that the single crystal silicon wafer manufactured by the method for manufacturing a single crystal silicon wafer of the present invention also has no problem.
表層欠陥密度に関しても、良好な無欠陥領域（ＣＯＰ−ＤＺ（Ｄｅｎｕｄｅｄ Ｚｏｎｅ））を有すると判断される基準である１個／ｃｍ２を下回っており、ウエーハ表面から０〜５μｍの深さ領域の結晶欠陥は十分に少なかった。
また、拡がり抵抗測定法（ＳＲ法）により表層の抵抗率変化がほとんどないことも確認した。
Also regarding the surface layer defect density, it is less than 1 standard / cm 2 which is judged to have a good defect-free region (COP-DZ), and a depth region of 0 to 5 μm from the wafer surface. There were few crystal defects.
It was also confirmed that there was almost no change in the resistivity of the surface layer by the spreading resistance measurement method (SR method).
（比較例１）
以下のように、従来の単結晶シリコンウエーハの製造方法によって単結晶シリコンウエーハを製造し、このような従来の加工フローで得られた研磨ウエーハに対し、アルゴンガス雰囲気下での熱処理を行った。
すなわち、まず、実施例と同一のシリコン単結晶棒をスライスして薄円板状のウエーハの外縁部に面取り加工を施した後、ラッピング加工、次いでエッチング加工を実施した。さらに、ウエーハの表裏両面に対し両面研磨加工（１次両面研磨、２次両面研磨）を行い、面取り部にも研磨加工を行った。次に片面の鏡面加工として、特開２００７−６７１７９号公報に記載されている研磨システムを用い、１次片面研磨、２次片面研磨を施した後、仕上げ研磨を施し、単結晶シリコンウエーハを得た。
このようにして得られた研磨ウエーハに対して、１２００℃、１時間、アルゴンガス雰囲気下で熱処理を行った。
このように熱処理した単結晶シリコンウエーハに対し、実施例と同様に、製造された単結晶シリコンウエーハのヘイズレベル、マイクロラフネス、表層欠陥密度を評価した。得られた結果を表１に併記した。
(Comparative Example 1)
As described below, a single crystal silicon wafer was manufactured by a conventional method of manufacturing a single crystal silicon wafer, and the polishing wafer obtained by such a conventional processing flow was heat-treated in an argon gas atmosphere.
That is, first, the same silicon single crystal rod as in the example was sliced and chamfered on the outer edge portion of the thin disk-shaped wafer, followed by lapping and then etching. Furthermore, double-side polishing processing (primary double-side polishing and secondary double-side polishing) was performed on the front and back surfaces of the wafer, and the chamfered portion was also polished. Next, as a single-sided mirror finish, using a polishing system described in Japanese Patent Application Laid-Open No. 2007-67179, primary single-side polishing, secondary single-side polishing are performed, and then final polishing is performed to obtain a single crystal silicon wafer. It was.
The polishing wafer thus obtained was subjected to heat treatment at 1200 ° C. for 1 hour in an argon gas atmosphere.
The single crystal silicon wafer thus heat-treated was evaluated for the haze level, microroughness, and surface layer defect density of the manufactured single crystal silicon wafer in the same manner as in the Examples. The obtained results are also shown in Table 1.
表１より、比較例１の単結晶シリコンウエーハは、実施例よりもマイクロラフネスは若干良好であるが、総じて品質レベルは同程度であった。
すなわち、実施例である本発明に係る単結晶シリコンウエーハの製造方法によって製造された単結晶シリコンウエーハは、ヘイズ及びマイクロラフネスを低減することを目的とした、片面研磨工程や仕上げ研磨工程を省略されていても、良好な品質が得られることがわかる。
From Table 1, the single crystal silicon wafer of Comparative Example 1 has slightly better microroughness than the Examples, but generally has the same quality level.
That is, the single-crystal silicon wafer manufactured by the method for manufacturing a single-crystal silicon wafer according to the present invention, which is an example, omits a single-side polishing process and a final polishing process for the purpose of reducing haze and microroughness. Even if it is, it turns out that favorable quality is obtained.
（比較例２）
実施例と同一のシリコン単結晶棒を同じフローで加工し、両面研磨後に面取り部にも研磨加工を行った。
このようにして得られた両面研磨ウエーハに対して、水素ガス３０容量％、アルゴンガス７０容量％の混合ガス雰囲気下で、１２００℃で１０秒の急速加熱・急速冷却熱処理を行った。そして、実施例と同様に、製造された単結晶シリコンウエーハのヘイズレベル、マイクロラフネス、表層欠陥密度を評価した。得られた結果を表１に併記した。
(Comparative Example 2)
The same silicon single crystal rod as in the example was processed in the same flow, and the chamfered portion was also polished after double-side polishing.
The double-side polished wafer thus obtained was subjected to rapid heating / cooling heat treatment at 1200 ° C. for 10 seconds in a mixed gas atmosphere of 30% by volume of hydrogen gas and 70% by volume of argon gas. And the haze level of the manufactured single crystal silicon wafer, microroughness, and surface layer defect density were evaluated similarly to the Example. The obtained results are also shown in Table 1.
表１より、比較例２のシリコンウエーハは、実施例よりもヘイズレベルが格段に悪く、長周期側（０．８７〜７．８μｍの波長領域）のマイクロラフネスも実施例より不良である。また、表面欠陥密度も実施例より格段に多いものであった。 From Table 1, the silicon wafer of Comparative Example 2 has a much worse haze level than the Examples, and the microroughness on the long period side (wavelength region of 0.87 to 7.8 μm) is also worse than that of the Examples. Also, the surface defect density was much higher than in the examples.
（比較例３）
比較例１と同様に、まず、従来の単結晶シリコンウエーハの製造方法によって単結晶シリコンウエーハを製造した。次に、このようにして得られた研磨ウエーハに対して、１２００℃、１時間、水素ガス３０容量％、アルゴンガス７０容量％の混合ガス雰囲気下で熱処理を行った。
このように熱処理した単結晶シリコンウエーハに対し、実施例と同様に、製造された単結晶シリコンウエーハのヘイズレベル、マイクロラフネス、表層欠陥密度を評価した。得られた結果を表１に併記した。
(Comparative Example 3)
Similarly to Comparative Example 1, first, a single crystal silicon wafer was manufactured by a conventional method for manufacturing a single crystal silicon wafer. Next, the polishing wafer thus obtained was subjected to heat treatment at 1200 ° C. for 1 hour in a mixed gas atmosphere of 30% by volume of hydrogen gas and 70% by volume of argon gas.
The single crystal silicon wafer thus heat-treated was evaluated for the haze level, microroughness, and surface layer defect density of the manufactured single crystal silicon wafer in the same manner as in the Examples. The obtained results are also shown in Table 1.
表１より、比較例３の単結晶シリコンウエーハは、表層欠陥密度、ヘイズレベル、及び長周期側（０．８７〜７．８μｍの波長領域）のマイクロラフネスは実施例と同等であった。しかし、拡がり抵抗測定法により測定したところ、表層部の抵抗値が、ボロンの外方拡散により１０Ω・ｃｍより高い値にシフトしていた。 From Table 1, the single crystal silicon wafer of Comparative Example 3 had the same surface layer defect density, haze level, and microroughness on the long period side (wavelength region of 0.87 to 7.8 μm) as in the examples. However, when measured by the spreading resistance measurement method, the resistance value of the surface layer portion was shifted to a value higher than 10 Ω · cm due to the outward diffusion of boron.
以下の表２には、実施例と比較例１に用いた単結晶シリコンウエーハの、アルゴンガス雰囲気下での熱処理前（すなわち、それぞれ、比較例２と比較例３のものと同等）のヘイズレベルとマイクロラフネスを示した。 Table 2 below shows the haze levels of the single crystal silicon wafers used in Examples and Comparative Examples 1 before heat treatment in an argon gas atmosphere (that is, equivalent to those in Comparative Examples 2 and 3 respectively). And showed microroughness.
表２より、ヘイズレベルに関しては、実施例と比較例１との間でアルゴンガス雰囲気下での熱処理前は０．０１３〜０．４３４ｐｐｍまで振れており、両者に大きな違いがあるが、アルゴンガス雰囲気下での熱処理により、該熱処理後は表１のように、両者とも同程度の０．０７ｐｐｍ程度となる。このため、アルゴンガス雰囲気下での熱処理前のウエーハのヘイズレベルは０．１ｐｐｍより悪くても構わないことがわかる。 From Table 2, as for the haze level, before the heat treatment in the argon gas atmosphere between the example and the comparative example 1, it was shaken from 0.013 to 0.434 ppm. By the heat treatment under the atmosphere, after the heat treatment, as shown in Table 1, both become about 0.07 ppm. For this reason, it turns out that the haze level of the wafer before the heat treatment in an argon gas atmosphere may be worse than 0.1 ppm.
０．８７〜７．８μｍの波長領域のマイクロラフネスについても同様な傾向が見られ、アルゴンガス雰囲気下での熱処理後のウエーハでは両者とも同程度の値となる。このため、アルゴンガス雰囲気下での熱処理前のウエーハのマイクロラフネスのＲＭＳ値は０．０６ｎｍより悪くても構わない。
なお、１μｍ以下の短周期のマイクロラフネスに関しては、どちらのウエーハに対してもアルゴンガス雰囲気下での熱処理により、レベルが向上している。
A similar tendency is observed with respect to microroughness in the wavelength region of 0.87 to 7.8 μm, and both of the wafers after the heat treatment in an argon gas atmosphere have similar values. For this reason, the RMS value of the microroughness of the wafer before the heat treatment in an argon gas atmosphere may be worse than 0.06 nm.
The level of microroughness with a short period of 1 μm or less is improved by heat treatment in an argon gas atmosphere for both wafers.
また、表１及び表２より、比較例２の単結晶シリコンウエーハは、熱処理の前後でマイクロラフネスについてはわずかに改善されているが、特に、長周期側（０．８７〜７．８μｍの波長領域）では改善効果が少なかった。また、ヘイズレベルの低減も不十分であり、表層欠陥もほとんど消去されていなかった。
このように、比較例２では、全体的にシリコンウエーハの品質改善を達成できていないことがわかる。
Further, from Tables 1 and 2, the single crystal silicon wafer of Comparative Example 2 is slightly improved in microroughness before and after the heat treatment, but in particular, the long period side (wavelength of 0.87 to 7.8 μm). Area) had little improvement effect. Further, the haze level was not sufficiently reduced, and surface layer defects were hardly erased.
Thus, it can be seen that in Comparative Example 2, the quality of the silicon wafer cannot be improved as a whole.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
Claims (7)
単結晶シリコンウエーハを準備する工程と、
該単結晶シリコンウエーハを両面研磨する工程と、
該両面研磨された単結晶シリコンウエーハを、ヘイズ及びマイクロラフネスを改善する仕上げ研磨を行うことなく、バッチ式熱処理炉を用いてアルゴンガス雰囲気下で熱処理する工程と
を含み、ウエーハの両面が鏡面状態の単結晶シリコンウエーハを製造することを特徴とする単結晶シリコンウエーハの製造方法。 at least,
Preparing a single crystal silicon wafer;
Polishing both sides of the single crystal silicon wafer;
The single crystal silicon wafer which has been polished double-sided, without performing finish polishing to improve the haze and microroughness, and a step of heat treatment in an argon gas atmosphere using a batch-type heat treatment furnace, both surfaces of the U Eha specular A method for producing a single crystal silicon wafer, comprising producing a single crystal silicon wafer in a state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008043496A JP5211750B2 (en) | 2008-02-25 | 2008-02-25 | Manufacturing method of single crystal silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008043496A JP5211750B2 (en) | 2008-02-25 | 2008-02-25 | Manufacturing method of single crystal silicon wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009200442A JP2009200442A (en) | 2009-09-03 |
| JP5211750B2 true JP5211750B2 (en) | 2013-06-12 |
Family
ID=41143589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008043496A Active JP5211750B2 (en) | 2008-02-25 | 2008-02-25 | Manufacturing method of single crystal silicon wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5211750B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3827166B2 (en) * | 1995-03-20 | 2006-09-27 | 東芝セラミックス株式会社 | Method for forming surface structure of inclined surface silicon wafer |
| JP3719021B2 (en) * | 1998-12-04 | 2005-11-24 | 信越半導体株式会社 | Silicon wafer manufacturing method and silicon wafer |
| WO2001069666A1 (en) * | 2000-03-16 | 2001-09-20 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing silicon mirror wafer, silicon mirror wafer, and heat treatment furnace |
| JP2002003295A (en) * | 2000-06-14 | 2002-01-09 | Wacker Nsce Corp | Substrate for semi-conductor device and method of production of the substrate |
| JP2005064254A (en) * | 2003-08-12 | 2005-03-10 | Shin Etsu Handotai Co Ltd | Method of manufacturing annealed wafer |
-
2008
- 2008-02-25 JP JP2008043496A patent/JP5211750B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009200442A (en) | 2009-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI393168B (en) | Process for metallic contamination reduction in silicon wafers | |
| US6277501B1 (en) | Silicon epitaxial wafer and method for manufacturing the same | |
| JP5621791B2 (en) | Manufacturing method of silicon single crystal wafer and electronic device | |
| TWI400743B (en) | Silicon wafer and its manufacturing method | |
| JP5251137B2 (en) | Single crystal silicon wafer and manufacturing method thereof | |
| JP5682471B2 (en) | Silicon wafer manufacturing method | |
| TWI427688B (en) | Methods for producing smooth wafers | |
| JP4854936B2 (en) | Silicon wafer manufacturing method and silicon wafer | |
| US8003494B2 (en) | Method for producing a bonded wafer | |
| JPH1050715A (en) | Silicon wafer and manufacture thereof | |
| TWI680512B (en) | Polishing method for silicon wafer, manufacturing method for silicon wafer, and silicon wafer | |
| JP4244411B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| JP2012204369A (en) | Manufacturing method for epitaxial wafer | |
| JP5999949B2 (en) | Silicon wafer manufacturing method | |
| JP5211750B2 (en) | Manufacturing method of single crystal silicon wafer | |
| JP5846025B2 (en) | Epitaxial wafer manufacturing method | |
| JP4603677B2 (en) | Annealed wafer manufacturing method and annealed wafer | |
| JP4617751B2 (en) | Silicon wafer and manufacturing method thereof | |
| JP2012049397A (en) | Method of manufacturing silicon wafer | |
| JP3565068B2 (en) | Heat treatment method for silicon wafer and silicon wafer | |
| KR101589601B1 (en) | Method for manufacturing wafer | |
| KR101851604B1 (en) | Wafer and method for manufacturing the same | |
| KR20230092790A (en) | Silicon wafer and manufacturing method thereof | |
| JP2004221435A (en) | Semiconductor wafer and manufacturing method thereof | |
| JPH11274162A (en) | Semiconductor substrate and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5211750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |