JP5203559B2

JP5203559B2 - センサから電荷を駆逐するイメージングシステム及び方法

Info

Publication number: JP5203559B2
Application number: JP2005241918A
Authority: JP
Inventors: エルウェイスフィールドリチャード
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 2004-08-31
Filing date: 2005-08-24
Publication date: 2013-06-05
Anticipated expiration: 2025-08-24
Also published as: EP1631067A2; JP2006074037A; US7426259B2; EP1631067A3; US20060045239A1

Description

本発明は、イメージングシステム及び方法、特にイメージセンサ内に残留している電荷を駆逐(remove)するイメージングシステム及び方法に関する。

イメージングシステムにて広く用いられているセレンベースＸ線イメージングデバイスは、Ｘ線を電荷へと直接変換し、それによって得られた電荷を既存のＴＦＴ（薄膜トランジスタ）スイッチや電荷検知増幅器等により読み出せるようにしたデバイスである。セレンは高抵抗であるためＸ線イメージングデバイスにて用いるのに有利であり、また電荷が横方向に広がらないため高解像度の画像が得られる。こういった利点があるため、セレンベースＸ線イメージングデバイスは、５０μｍ程の高解像度が望まれるマンモグラム（乳房Ｘ線撮影）等の用途において、好適に使用できる。

しかしながら、セレンには、電荷を所期以上の期間に亘り捕捉保持し続けるという性質がある。そのため、セレンベースのデバイス乃至センサにおいては、不都合なことに、電荷を駆逐乃至除去するのに何秒もかかることがある。セレン内に捕捉されている電荷は、次の画像形成サイクルを攪乱させ得るため、迅速に駆逐する必要がある。また、セレン内に捕捉されている電荷による問題は、外部電極からの電荷注入をブロックし暗電流を小さくするためセレンとその外部電極（コンタクト）との間に絶縁層を配置した構成において、激しくなる。即ち、この構成には、セレンによるデバイス乃至センサ内に捕捉されている電荷を中性化し得るものを含め、セレン内に向かうあらゆる電荷の流れを妨げるという傾向乃至性質がある。

捕捉されている電荷を駆逐できるデバイスとしては、セレンアレイの下に配置した透明なガラス基板を介しセレンアレイを背後照射(back-illumination)するデバイスが、知られている。しかしながら、このデバイスにおいては、背後照射光がその画素構造を通過してセレンに達することができるよう画素構造を透明にする必要がある反面、セレン内に捕捉されている電荷乃至電気信号を駆逐するため画素構造中に設ける蓄積キャパシタをほとんど画素長手方向全エリアに亘るほどに大きくする必要がある。従来におけるこの蓄積キャパシタは、ゲート絶縁層をキャパシタ誘電体として用いゲート金属電極とデータ金属電極との間に形成されていたが、画素構造を透明にする際にはこの蓄積キャパシタの上部金属及び下部金属を共に透明素材例えばＩＴＯ(indium tin oxide)により形成する必要があり、またこのデバイスを実現するには蓄積キャパシタを形成するための追加工程が必要であるため、デバイス実現コストが高くなってしまっていた。

上述した問題点を解決するため、本発明に係りセンサから電荷を駆逐するイメージングシステムは、例えば、Ｘ線を発生させる発生器と、発生したＸ線により生成される電荷を蓄えるセンサと、センサ上方に配置されたプレートと、光源と、コントローラとを備える。オブジェクトは、例えば、センサに電荷が蓄積されているときに画像が捕捉されるようＸ線発生器とセンサとの間に配置する。コントローラは、センサから電荷を駆逐すべきか否かを判別し、駆逐すべきであると判別したときには、光源を制御して光源からの光でプレートを照らしセンサの頂面上に光を広げる。このシステムによれば、例えばセレンによるセンサ内に電荷が流れ込むことが妨げられず、従ってセンサ内に捕捉されている電荷が当該電荷の流れにより中性化されることも妨げられない。

また、本発明に係りイメージングシステム内のセンサから電荷を駆逐する方法は、例えば、センサ上方にプレートを配置するステップと、プレートの隣に光源を配置するステップと、センサに向けてＸ線を発生させるステップと、発生したＸ線により生成される電荷をセンサ内に蓄えるステップと、センサから電荷を駆逐すべきか否かを判別し駆逐すべきであると判別したときには光源を制御して光源からの光でプレートを照らしセンサの頂面上に光を広げるステップと、を有する。オブジェクトは、例えば、センサに電荷が蓄積されているときに画像が捕捉されるようＸ線発生源とセンサとの間に配置する。この方法によれば、蓄積キャパシタを形成するための追加工程が不要となり、システム全体のコストが低減される。

更に、センサ（例えばセレン等のＸ線感受性素材から形成された層を含むセンサアレイ）内に捕捉されている電荷が迅速に駆逐されるため、引き続く画像形成サイクルが攪乱されない。

また、本発明の実施形態におけるプレートは、例えば、ガラス又はプラスチックから形成することができ、溝又は反射ゾーンによるパターンを有する構成とすることができ、プレートを通るＸ線がプレートにより吸収又はデフォーカスされない厚みとすることができ、更にはＸ線感受性素材による層の頂部上に形成された光パイプのテーパ片を有する構成とすることができる。

そして、本発明の実施形態においては、例えば、光がプレート内を反射していきセンサの頂面上に均等に広がるよう、光源をプレートの縁乃至脇に配置する。本発明の実施形態においては、また例えば、コントローラに、光源からの光による照射を制御する光源回路と、センサ内に残留している電荷の有無又はその量を計測し（画像の捕捉から）所定時間満了後にセンサからその電荷を駆逐する計測回路とを設ける。

以下、本発明の実施形態に係るシステム及び方法に関し、図面を参照しつつ詳細に説明する。

本発明は、イメージングシステム及びセンサに関し、更に、イメージングセンサ内に残留している電荷を駆逐するシステム及び方法に関する。以下、便宜上、Ｘ線イメージングシステムを例として説明を行うが、本件技術分野における習熟者であれば認められるべきことに、本発明に係るシステム及び方法は、本発明の神髄及び技術的範囲から逸脱することなく、あらゆる公知イメージングシステムにて利用できる。

図１に、本発明の実施形態に係るイメージングシステム５００の構成を示す。この図に示すように、イメージングシステム５００は、Ｘ線発生器５１０、センサアレイ５１５、電荷駆逐コントローラ５２０、プロセッサ５３０及び出力装置５４０を、リンク５５０により適宜接続した構成を有している。Ｘ線発生器５１０は、オブジェクト５１２の画像を取得すべくプロセッサ５３０による制御の下にセンサアレイ５１５に向けてＸ線を発生させ得るデバイスであれば、どのようなデバイスでもよい。また、センサアレイ５１５は、何個かのセル回路ユニット（個別のセンサ）により構成されたセル回路が含まれるよう、何層かの素材により形成すればよい。センサアレイ５１５は、Ｘ線を検知でき、検知したＸ線を電気信号に変換でき、得られた電気信号をオブジェクト５１２の画像の形成に使用できるデバイスであれば、どのようなデバイスでもよい。センサアレイ５１５にて発生したこの電気信号は、センサアレイ５１５のセル回路内に電荷として蓄えられる。更に、電荷駆逐コントローラ５２０は、センサアレイ５１５のセル回路内に残留している電荷を検知し、センサアレイ５１５内における電荷の残留時間長を計測・判別し、センサアレイ５１５を制御することによってこの電荷を駆逐（中性化）する。そして、プロセッサ５３０は、例えばＸ線発生器５１０とセンサアレイ５１５との間にオブジェクト５１２が配置されている状態でセンサアレイ５１５のセル回路内に蓄えられた電荷乃至電気信号をオブジェクト５１２の画像に変換するよう、センサアレイ５１５を制御し、更に、出力装置５４０へと送られるようこの蓄えられていた電荷乃至電気信号の流れを制御する。プロセッサ５３０は、画像を処理し得るどのような公知デバイスによっても実現できる。例えば、プロセッサ５３０は、アナログ信号を処理して画像を形成するデバイスでもよいし、ディジタル信号を処理して画像を形成するデバイスでもよい。出力デバイス５４０は、例えば、プリンタ、ディスプレイモニタ等、画像を記録乃至表示し得るどのような公知デバイスによっても実現できる。

図２に、本発明の実施形態に係るシステム及び方法に従いイメージングシステム５００内で使用され得るセンサアレイ５１５の詳細を示す。この図に示すように、センサアレイ５１５は、基板１０２上に設けられたアレイ回路乃至セル回路１０４と、同じ基板１０２上に設けられた何種類かの周辺回路とを有している。周辺回路としては、一例として、基板１０２の各隅部に位置する接地パッド１０６と、図中アレイ回路１０４の上側及び下側の縁に沿って設けられスキャンラインの端部が並んでいるスキャンラインコンタクト配置エリア１１０と、図中アレイ回路１０４の右側及び左側の縁に沿って設けられデータラインの端部が並んでいるデータラインコンタクト配置エリア１２０とが、示されている。また、この図においては、数多くのスキャンライン及びデータラインのうち、スキャンラインとしてｍ番目のスキャンライン１１２及びｍ＋１番目のスキャンライン１１４が、データラインとしてｎ番目のデータライン１２２及びｎ＋１番目のデータライン１２４が、それぞれ例示されており、これらスキャンライン及びデータラインはアレイ回路１０４内の対応するセル回路ユニット（群）まで延びている。アレイ回路１０４は、本実施形態では、アモルファスシリコンにより形成されたチャネルを有するＴＦＴ群により構成されているが、他の素材により形成されたチャネルを有する他の種類のスイッチング素子群によっても実現できる。

露出枠１３０内に示すようにスキャンライン例えば１１２の下にはシャント１３２が形成されており、このシャント１３２は例えば導電率の高いアルミニウムにより形成されている。即ち、このシャント１３２によって、アレイ回路１０４内を走る導電率の高いスキャン信号経路が形成されている。同様に、露出枠１４０内に示すようにキャパシタライン１６２（及び下側電極１６０）の下にはシャント１４２が形成されており、このシャント１４２も例えば導電率の高いアルミニウムにより形成されている。即ち、このシャント１４２によって、各セル回路ユニット内キャパシタの下側電極１６０と、動作中は一定の接地電位に保持される接地パッド１０６と、を接続する導電率の高い導電接続路が形成されている。他方、コンタクトリード１５０及び１５２はデータライン１２２及び１２４と同じ導電層内に形成されており、これらデータライン１２２及び１２４並びにコンタクトリード１５０及び１５２も、例えば導電率の高いアルミニウムにより形成され導電率の高い導電接続路及びデータ信号経路となっている。そして、この図に示すように、コンタクトリード１５０及び１５２は、当該コンタクトリード１５０及び１５２、その下方にありスキャンライン１１２につながっているゲートリード１５４、並びにそれらの間の半導体層２０４（図３参照）によってＴＦＴが形成されるよう、それぞれゲートリード１５４の上方に位置している。このＴＦＴは、対応するスキャンライン（図示した列においてはｍ番目のスキャンライン１１２）を介しスキャン信号が供給されたときに、そのセル回路ユニット内キャパシタから対応するデータライン（図示した行においてはｎ番目のデータライン１２２）へと、画像に係る電荷乃至電気信号を流すためのＴＦＴである。

コンタクトリード１５０はデータライン１２２につながっており、コンタクトリード１５２は上側電極１５６につながっている。この上側電極１５６は先に述べた下側電極１６０を覆っており、それらの間の絶縁層２０２（図３参照）等と共に、捕捉した画像に係る電荷を蓄える各セル回路ユニット内キャパシタを構成している。下側電極１６０は、下側電極１６０が接地電位に保持されるよう、アルミニウム等によるシャント１４２を有するキャパシタライン１６２につながっている。この図に示すように、上側電極１５６及び下側電極１６０の位置は互いにわずかにずらされている。このようにしておけば、上側電極１５６及び下側電極１６０相互間の左右方向又は上下方向配置誤差がわずかなものである限り、当該配置誤差によってキャパシタエリア（上側電極１５６と下側電極１６０の対向面積）が大きく狭まることはなく、従って必要ならば（必要とされる規模の）キャパシタエリア乃至静電容量を概ね確保できる。また、上側電極１５６上にある保護層２２０（図３参照）は破線１７０内で開口しており、これにより、上側電極１５６のうち破線１７０内の部分が露出エリア１７２となっている。露出エリア１７２の輪郭線１７０は、上側電極１５６の輪郭線と平行な線から構成されており、当該輪郭に対し適当な間隔をおいている。そして、後に図３にも示すプレート２５０は、破線で示すようにアレイ回路１０４内に（例えばセル回路ユニット毎に）配置され、アレイ回路１０４内に残留している電荷を駆逐するのに使用される。

また、後に図３を参照して説明するように、上側電極１５６等の上方には上側導電素子２３０がある。図２中の点１８０は上側導電素子２３０の隅部位置を表しており、上側導電素子２３０はこの４点を結ぶ四角形の素子として形成されている。上側導電素子２３０は、図３により明瞭に示すように露出エリア１７２全域に亘って上側電極１５６と接触しており、従って上側電極１５６を介しコンタクトリード１５２に電気的に接続されている。上側導電素子２３０と上側電極１５６との接触部位たる露出エリア１７２の面積は様々に定め得るが、接触面積が広ければ上側電極１５６と上側導電素子２３０との接触がよりロバスト的なものになるため、露出エリア１７２をできるだけ広くする方がよい。また、上側導電素子２３０は、各セル回路ユニットにおいて、スキャンライン１１２の上方まで延びており、データライン１２２及び１２４に対し重なりなしに並んでおり、そしてスキャンライン１１４からは間隔を置いている。このような配置とすることによって、上側導電素子２３０の面積を広げつつ、スキャンライン１１４並びにデータライン１２２及び１２４から上側導電素子２３０にノイズが誘導されることを防止できる（スキャンライン１１２に対する上側導電素子２３０の影響については後述する）。更に、各セル回路ユニットの上側導電素子２３０とその隣のセル回路ユニットの上側導電素材との間隔を、アイソレーションを維持できる限りにおいて狭めれば、上側導電素子２３０の面積を更に広げることができる。

図３に、基板１０２の表面２００上にある各種の層に関し、図２中の４−４線に沿った断面を示す。表面２００のすぐ上にある導電層は、ゲートリード１５４及び下側電極１６０や、図２に示したスキャンライン１１２及び１１４並びにキャパシタライン１６２を含む層であり、例えばチタンタングステンから形成されている。図示した断面においては、露出枠１３０及び１４０内に示したアルミニウムのシャント１３２及び１４２の層は、この導電層の一部としては描かれていない。

例えば窒化シリコンから形成された底部層である絶縁層２０２は、ゲートリード１５４及び下側電極１６０並びにこれと同じ導電層内に形成されている他の構造物例えば図２中のスキャンライン１１２及び１１４並びにキャパシタライン１６２を、覆っている。絶縁層２０２上方に例えばイントリンジックなアモルファスシリコン（ａ−Ｓｉ）により形成された層である半導体層２０４は、リード１５０、１５２及び１５４を電極とするＴＦＴのチャネルを形成乃至提供している。半導体層２０４上方に例えば窒化シリコンにより形成された頂部層である絶縁層２０６は、半導体層２０４内のチャネル上に形成されたアイランドと、データライン１２２又は１２４がスキャンライン１１２又は１１４の上方を通過する交差部位（図２参照）にてスキャンライン１１２及び１１４上に形成された図示しないアイランドとを、含んでいる。半導体層２０４及び絶縁層２０６の上方に例えばヘビーｎドープドａ−Ｓｉにより形成された層であるドープド半導体層２１０は、半導体層２０４内のチャネルの各端部に形成された導電チャネルリードを、含んでいる。そして、この図に示されているように、半導体層２０４及び２１０は共に下側電極１６０上まで延びている。

半導体層２１０上に例えばアルミニウム等の高導電性金属により形成された層である導電層２１２は、例えば、チタンタングステンにより形成された下側副層、アルミニウムにより形成された中間副層及びチタンタングステンにより形成された上側副層から、構成されている。この導電層２１２は、コンタクトリード１５０及び１５２、上側電極１５６並びに図２に示したデータライン１２２及び１２４を含んでいる。導電層２１２上に例えば酸窒化シリコンにより形成された層である絶縁層２２０は、保護層として機能する。この絶縁層２２０は、上側電極１５６に露出エリア１７２（図２参照）を形成すべく開口を有しており、この開口を取り巻く縁辺２２２は図示の如くテーパ状となっている。

上側電極１５６の露出エリア１７２に接触するよう例えばＩＴＯにより形成された層又はその一部である上側導電素子２３０は、コンタクトリード１５０及び１５２の上方や半導体層２０４内のチャネルの上方に延びており、また先にも述べたように図２中のスキャンライン１１２の上方に延びている。更に、この上側導電素子２３０の下にある絶縁層２２０の厚みやその開口のサイズは、例えば、上側導電素子２３０とのかねあいで決められる。即ち、本実施形態においては、絶縁層２２０の厚みを十分大きく設定乃至設計しているため、スキャンラインのうち上側導電素子２３０の下方にあるスキャンライン１１２における信号伝搬速度が、その上方に上側導電素子２３０があることによって顕著に低下してしまうことはない（又はしにくい）。また、絶縁層２２０に設けられている開口のサイズは、そのテーパ部による占有スペースが十分広くなるよう調整されているため、上側導電素子２３０が開口の縁辺２２２にてクラックすることはない（又はしにくい）。そして、センサアレイ５１５のセル回路ユニット内キャパシタに蓄えられている電荷は既存のＴＦＴスイッチや電荷検知増幅器により読み出すことができる。

この図に示すように、上側導電素子２３０の上方には、Ｘ線感受性素材領域にて受け止めたＸ線放射の強度を示す量の荷電キャリアを上側導電素子２３０が当該Ｘ線感受性素材領域から受け取ることができるよう、セレンその他Ｘ線に対して感受性のある素材（Ｘ線感受性素材）による層２４０が、形成されている。また、本実施形態に係るイメージングシステム５００においては、光源２６０及びプレート２５０も設けられている。光源２６０は、図２に示した通りセル回路ユニット（個別センサ）の上方に配置されているプレート２５０を用い、Ｘ線感受層２４０の頂面２４２に光を照射する。プレート２５０は、光源２６０からの光Ｌがプレート２５０内で反射していきこの反射光ＲＬがＸ線感受層２４０の頂面２４２全体に均等に広がるよう、適当な素材により形成されている。プレート２５０を形成する素材としては、例えば、プラスチックやガラス等、光源２６０からの光Ｌ又はその反射光ＲＬを頂面２４２全体に広げることができる様々な素材を、掲げることができる。プレート２５０は、また、ラップトップコンピュータにてバックライト用に使用されているものに類似した端部照光型のプレートとして実現できる。例えば、光源２６０をプレート２５０の縁乃至脇に配置すればよい。プレート２５０は、更に、溝又は反射ゾーンによるパターンを有する構成とすることができ、またＸ線感受層２４０の頂面２４２の上方に形成された光パイプのテーパ片を有する構成とすることができる。プレート２５０は、光源２６０からの光Ｌ又はその反射光ＲＬにてＸ線感受層２４０の頂面２４２を照らすことができる限り、本発明の神髄及び技術的範囲から逸脱することなくあらゆる公知の素材、形状又は構造にすることができる。そして、プレート２５０の厚みは、アレイを構成するセンサに向けプレート２５０を通るＸ線がプレート２５０により吸収又はデフォーカスされないよう、設定すべきである。

Ｘ線発生器５１０にて発生し放射されたＸ線がＸ線感受層２４０に達すると、このＸ線感受層２４０上には電荷が発生する。Ｘ線感受層２４０上に発生し現れ続けている電荷は、この図に示すように光源乃至発光装置２６０から光Ｌが照射されその光Ｌ又はその反射光ＲＬがＸ線感受層２４０の頂面２４２上に射突することによって、中性化される。従って、先に説明した背後照射型のシステム、即ち各画素内に光ブロック領域があるため光が十分に拡散できず従って捕捉されている電荷を全部は中性化できないシステムに比べ、この構成は改善された有利なシステムである。また、本発明の実施形態に係る電荷駆逐システム乃至方法は従来型のセンサ乃至センサアレイに適用できるため、この構成においては蓄積キャパシタを設ける必要もない。

図４に、図１に示した電荷駆逐コントローラ５２０の詳細を示す。この図に示す電荷駆逐コントローラ５２０は、コントローラ５２１、光源回路乃至ルーチン５２２、インタフェース５２３、メモリ５２４及び電荷計測回路乃至ルーチン５２５を備えている。但し、電荷駆逐コントローラ５２０の構成要素の個数乃至種類は、本発明の神髄及び技術的範囲を逸脱することなしに、これより多くすることもできるし少なくすることもできる。電荷駆逐コントローラ５２０の構成要素５２１〜５２５は、バス５２８を介して互いに接続されており、インタフェース５２３を介して互いに通信し合うよう制御されている。

コントローラ５２１は、センサアレイ５１５又はそのセル回路ユニット（個別センサ）から電荷を駆逐すべきか否かを判別し、駆逐すべきであると判別したときには光源２６０を制御してプレート２５０を照らし光源２６０からの光Ｌ又はその反射光ＲＬがセンサの頂面２４２上に広がるようにするためのコントローラである。本件技術分野における習熟者であれば認められるように、図示した実施形態におけるコントローラ５２１は、例えば汎用プロセッサによって、また例えばシステム全般に亘る制御用のメインな中央プロセッサ部及びこの中央プロセッサ部による制御の下に専ら各種の特定計算、機能、プロセス等を実行する何個かの個別部を備える特定目的専用集積回路例えばＡＳＩＣによって、また例えば互いに別体な複数個の専用若しくはプログラマブル集積回路、電子回路又は電子デバイス（例えばディスクリート素子間を固定的に配線して構成した電子乃至論理回路や、ＰＬＤ、ＰＬＡ、ＰＡＬ等のプログラマブル論理デバイス）によって、実現することができる。コントローラ５２１に対する必要な又は望ましいプログラミングは、ＭＰＵやＣＰＵを含め各種のマイクロプロセッサ、マイクロコントローラその他のプロセッサを備える汎用コンピュータ、或いは更に１個若しくは複数個のデータ乃至信号処理用周辺デバイス（例えば集積回路）を備える汎用コンピュータにより又はこれらに対するプログラミングと同様にして、実行できる。一般に、本願中で述べる処理乃至動作を実現可能な有限状態マシンを実現できるデバイス乃至デバイスのアセンブリであればどのようなものでも、コントローラ５２１として使用できる。データ及び信号処理能力及び速度を高めるには分散処理アーキテクチャを用いればよい。

光源回路乃至ルーチン５２２は、コントローラ５２１による制御の下に光源２６０による光の照射を制御し、先に述べた通り光源２６０によりＸ線感受層２４０の頂面２４２に光を照射させる。また、メモリ５２４は、どのような記憶乃至格納デバイスであってもよく、例えば、大規模データベースを含むものであってもよいし、ディスク、テープ、ＲＡＭ等どのようなものから構成されていてもよい。更に、電荷計測回路乃至ルーチン５２５は、Ｘ線感受層２４０における残留電荷の量又はその有無をコントローラ５２１による制御の下に検知及び計測し、時間等に基づきコントローラ５２１がＸ線感受層２４０における電荷残留をもはや許すべきではないと判別したときには、Ｘ線感受層２４０に残留している電荷を駆逐する。例えば、（画像捕捉後）Ｘ線感受層２４０内に電荷を蓄えておくべき時間長を定める所定値をメモリ５２４内に記憶させておき、電荷計測回路乃至ルーチン５２５によって（画像捕捉後）この所定時間が満了したと判別されたときに、コントローラ５２１による制御の下に電荷計測回路乃至ルーチン５２５がＸ線感受層２４０から電荷を駆逐するようにすればよい。

図５に、本発明の実施形態に係るシステム及び方法によるセンサ電荷駆逐制御動作を含むフローチャートを示す。この図に示す制御動作はステップＳ６００にて始まる。最初のステップＳ６０２においては、例えばプロセッサ５３０による制御の下にＸ線発生器５１０がセンサアレイ５１５及びオブジェクト５１２にＸ線を照射し、センサアレイ５１５を構成しているセンサ（セル回路ユニット）に荷電される。次のステップＳ６０３においては、例えばプロセッサ５３０がスキャンラインを介しスキャン信号を供給しセンサアレイ５１５からそのデータラインを介しオブジェクト５１２の画像に係る電気信号を捕捉して（例えばプロセッサ５３０内の）メモリ内に格納する。その次のステップＳ６０４においては、例えば電荷駆逐コントローラ５２０が（画像捕捉後）所定時間が経過したかどうかを判別する。ステップＳ６０４において所定時間が経過したと判別されるに至るまではステップＳ６０４が繰り返し実行され、所定時間が経過したと判別された場合はステップＳ６０５が実行される。ステップＳ６０５においては、電荷駆逐コントローラ５２０がプレート２５０に光Ｌを照射させＸ線感受層２４０の頂面２４２に光ＲＬを射突させることによって、センサアレイ５１５のＸ線感受層２４０上に捕捉されている電荷が中性化（駆逐）される。この後動作はステップＳ６０６に移行する。

ステップＳ６０６においては、電荷駆逐コントローラ５２０がセンサアレイ５１５又はその個別センサ（セル回路ユニット）内に残留している電荷を計測する。その後、ステップＳ６０７においては、電荷駆逐コントローラ５２０がセンサアレイ５１５又はその個別センサから電荷が駆逐されたかどうかを判別し、駆逐されていないと判別された場合は、センサアレイ５１５から電荷を駆逐するべくステップＳ６０５に戻ってプレート２５０に光が再照射され、ステップＳ６０６にてセンサアレイ５１５又はその個別センサ内に残留している電荷が再計測される。また、ステップＳ６０７にて駆逐されていると判別された場合は、ステップＳ６０８において、例えばプロセッサ５３０が他の画像を捕捉すべきかどうかを判別する。他の画像を捕捉すると判別された場合は動作はステップＳ６０２に戻って最初から繰り返され、他の画像を捕捉しないと判別された場合は動作はステップＳ６０９に進んで停止する。

本発明の実施形態に係るイメージングシステムの構成を示す図である。図１に示した実施形態にて使用し得るセンサアレイの詳細を、当該センサアレイを構成するセンサのうち１個（セル回路ユニット）を中央に拡大して、示す図である。図２に示したセンサアレイ中のセンサの４−４断面を示す図である。図１に示した電荷駆逐コントローラの詳細を示す図である。本発明の実施形態に係るシステム及び方法によるセンサ電荷駆逐制御動作を示すフローチャートである。

Claims

Ｘ線を発生させる発生器と、
発生したＸ線により生成される電荷を蓄えるセンサと、
センサ上方に配置され、ガラスとプラスチックの少なくとも１つによって構成されるプレートと、
プレート内で光を反射させてセンサの頂面上に均等に光を広げるためにプレートの縁近傍に配置される光源と、
センサから電荷を駆逐すべきか否かを判別し駆逐すべきであると判別したときには光源を制御して光源からの光でプレートを照らしセンサの頂面上に光を広げるコントローラと、
を備え、
プレートは、溝と反射ゾーンによるパターンを少なくとも１つを含むことを特徴とするイメージングシステム。
請求項１に記載のイメージングシステムにおいて、
プレートは、プレートを通るＸ線がプレートにより吸収されないような厚みに設定されていることを特徴とするイメージングシステム。