JP5202035B2 - 半導体集積回路とその動作方法 - Google Patents
半導体集積回路とその動作方法 Download PDFInfo
- Publication number
- JP5202035B2 JP5202035B2 JP2008047662A JP2008047662A JP5202035B2 JP 5202035 B2 JP5202035 B2 JP 5202035B2 JP 2008047662 A JP2008047662 A JP 2008047662A JP 2008047662 A JP2008047662 A JP 2008047662A JP 5202035 B2 JP5202035 B2 JP 5202035B2
- Authority
- JP
- Japan
- Prior art keywords
- reception
- signal
- output
- offset
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
Description
バンドI :1920〜1980 2110〜2170 MHz 欧州
バンドII :1850〜1910 1930〜1990 MHz 米国
バンドIII :1710〜1785 1805〜1880 MHz 欧州
バンドIV :1710〜1755 2110〜2155 MHz 米国
バンドV : 824〜 849 869〜 894 MHz 米国
バンドVI : 830〜 840 875〜 885 MHz 日本
下記非特許文献2には、バンドIとバンドIIとバンドVとのマルチバンドに対応した送受信機が記載されている。その受信機は、ダイレクト・コンバージョン・ゼロIF・アーキテキチャーに基づいており、マルチバンドのRF受信信号を直交ベースバンドI、Q信号に直接変換する。I、Q信号経路は、ポスト・ミキサー・増幅器、IF増幅器、アンチ・エリエイジング・フィルター、DCオフセット補正回路を含んでいる。
RFアナログ信号処理半導体集積回路(以下、RFICと言う)1は、GSM通信のための受信ブロック100とWCDMA通信のための受信ブロック200とを含んでいる。
GSM通信のRF受信信号の受信のためのバンドパスフィルター11、12、13、14は、高性能の表面弾性波(SAW)フィルターで構成されている。従って、バンドパスフィルター11、12、13、14の出力とGSM受信ブロック100の低雑音増幅器101、102、103、104の入力との間には、入力整合回路15、16、17、18がRFICの外部で接続されている。
WCDMA受信ブロック200には、WCDMAのバンド1のRF受信信号Rx_WCDMA_Band1、WCDMAのバンド2のRF受信信号Rx_WCDMA_Band2が、それぞれデュプレクサ21、22を介して供給される。
上述したように図1に示した本発明に先立って本発明者等によって検討されたRFICでは、GSM通信のための受信ブロック100とWCDMA通信のための受信ブロック200とにより、GSM通信のRF受信信号とWCDMA通信のRF受信信号とを受信することが可能である。GSM通信のRF受信信号はRF受信信号Rx_GSM850、Rx_GSM900、Rx_DCS1800、Rx_PCS1900であり、WCDMA通信のRF受信信号はRF受信信号Rx_WCDMA_Band1、Rx_WCDMA_Band2である。
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
図2は、本発明の1つの実施の形態によるRFアナログ信号処理半導体集積回路(以下、RFICと言う)1の構成を示す図である。図2のRFICにおいて、図1と同一の部品には同一の参照番号が使用されて、重複する説明を省略する。
すなわち、図2に示すRFICでは、GSM受信ブロック100の第1受信ミキサーで形成されるGSMベースバンド受信信号I、QとWCDMA受信ブロック200の第2受信ミキサーで形成されるWCDMAベースバンド受信信号I、QとはDC直結の多段増幅器によって共通に増幅される。図2でGSMとWCDMAとのベースバンド受信信号の増幅に共通に使用されるDC直結の多段増幅器は、図1のGSMベースバンド受信信号の増幅に使用されるDC直結の多段増幅器と全く同様に構成されている。すなわち、図2の共通使用されるDC直結の多段増幅器は、ローパスフィルター110、120、113、123、前段の増幅器112、122、次段の増幅器115、125、減算器111、121、114、124、DCオフセットキャンセル回路118、128によって構成されている。
図1のRFICと同様に、図2のRFICにおいて、DCオフセットキャンセル回路118、128は、上記非特許文献1に記載のDCオフセット・キャリブレーション回路に記載されたようにA/D変換器、ラッチ、D/A変換器によって構成されている。
図2のRFICにおいて、共通使用のDC直結の多段増幅器の次段の増幅器115、125の出力に生成されるGSM受信もしくはWCDMA受信のアナログベースバンド受信信号I、Qは、A/D変換器116、126によってディジタルベースバンド受信信号に変換される。A/D変換器116、126の出力からのディジタルベースバンド受信信号は、受信機側のマッチトフィルターを含むディジタル・フィルター130に供給される。
図2のRFICのディジタル・フィルター130には、ディジタルベースバンド受信信号Iに関してのディジタル・DCオフセット補償回路119とディジタルベースバンド受信信号Qに関してのディジタル・DCオフセット補償回路129とが接続されている。
図3は、図2に示したRFICの可変利得増幅器112、115とDCオフセットキャンセル回路118とディジタル・フィルター130とディジタル・DCオフセット補償回路119の詳細な構成を示す図である。図2に示したRFICの他の可変利得増幅器122、124と他のDCオフセットキャンセル回路128と他のディジタル・DCオフセット補償回路129も、図3のように構成されている。
図3に示すように、前段の可変利得増幅器112は、一対のバイポーラトランジスタQ1、Q2とコレクタ負荷抵抗R1、R2とエミッタ可変抵抗R3とを含んでいる。ディジタル利得制御信号によってエミッタ可変抵抗R3の抵抗値は離散的に可変設定されるので、前段の可変利得増幅器112の増幅利得が任意に設定されることができる。一対のバイポーラトランジスタQ1、Q2のベースには、GSM受信ブロック100の第1受信ミキサーからのGSMベースバンド受信相補信号I、/IとWCDMA受信ブロック200の第2受信ミキサーからのWCDMAベースバンド受信信号I、/Iとのいずれもが供給されることが可能とされている。前段の可変利得増幅器112の一対のバイポーラトランジスタQ1、Q2のコレクタから得られるベースバンド受信相補増幅信号は、ローパスフィルター113を介して次段の可変利得増幅器115に供給されるものである。
図3に示すように、DCオフセットキャンセル回路118は、ローパスフィルター113を介して前段の可変利得増幅器112からのベースバンド受信相補増幅信号のDC電圧成分が入力端子に供給されるA/D変換器A/D1を含んでいる。A/D変換器A/D1の出力端子からは出力DCオフセットに対応するDCオフセット・ディジタル信号が生成され、このDCオフセット・ディジタル信号が入力ラッチLatch2、出力ラッチLatch1を介してD/A変換器D/A1の入力端子に供給される。D/A変換器D/A1は、前段の可変利得増幅器112の一対のバイポーラトランジスタQ1、Q2のエミッタに接続された複数の電流源によって構成されている。出力ラッチLatch1からのディジタル信号に応答して前段の可変利得増幅器112の一対のバイポーラトランジスタQ1、Q2のエミッタのDCバイアス電流の電流値が制御されるので、一対のバイポーラトランジスタQ1、Q2のコレクタのDC電圧が互いに等しい値に制御される。
図3に示すように、A/D変換器116の出力端子から得られるディジタルベースバンド受信信号が入力端子に供給されるディジタル・フィルター130は、第1フィルター1301、第2フィルター1302、第3フィルター1303、減算器1304、ディジタル増幅器1305を含んでいる。
図3に示すように、ディジタル・フィルター130の第1ディジタル・フィルター1301からのディジタルベースバンド受信信号が供給されるディジタル・DCオフセット補償回路119は、ディジタル・積分器1191と、フィードバック制御部1192と、フィードフォワード制御部1193を含んでいる。
図5は、図2および図3に示したRFICによるWCDMA方式の受信動作を説明する図である。
図6は、図2および図3に示したRFICによるGSM方式の受信動作を説明する図である。
11〜14 バンドパスフィルター
15〜18 入力整合回路
100 GSM受信ブロック
101〜104 低雑音増幅器
105 第1ミキサー
106 第2ミキサー
107 位相シフタ
110、120 ローパスフィルター
111、121 前段の減算器
112、122 前段の可変利得増幅器
113、123 ローパスフィルター
114、124 次段の減算器
115、125 次段の可変利得増幅器
116、126 A/D変換器
118、128 DCオフセットキャンセル回路
21、22 デュプレクサ
23、24 入力整合回路
200 WCDMA受信ブロック
201、204 低雑音増幅器
202、205 バンドパスフィルター
203、206 段間整合回路
207 第3ミキサー
208 第4ミキサー
209 位相シフタ
210、220 ローパスフィルター
211、221 前段の可変利得増幅器
212、222 ローパスフィルター
213、223 次段の可変利得増幅器
214、224 A/D変換器
130、230 ディジタル・フィルター
119、129 ディジタル・DCオフセット補償回路
D/A1 D/A変換器
Latch1 出力ラッチ
Latch2 入力ラッチ
A/D1 A/D変換器
D/A2 D/A変換器
Latch3 出力ラッチ
Latch4 入力ラッチ
A/D2 A/D変換器
1301 第1ディジタル・フィルター(デシメーション・フィルター)
1302 第2ディジタル・フィルター(ルートレイズドコサインフィルター)
1303 第2ディジタル・フィルター(カスケーデッド・インテグレータ・コンブ・フィルター)
1304 減算器
1305 ディジタル増幅器
1191 ディジタル・積分器
1192 フィードバック制御部
1193 フィードフォワード制御部
119´ 制御カウンタ
Gv_Cnt 増幅利得変更信号
Claims (20)
- 間欠受信動作の第1の通信方式のための第1受信ブロックと連続受信動作の第2の通信方式のための第2受信ブロックとを具備して、
前記第1受信ブロックは、前記第1の通信方式の第1RF受信信号を増幅する第1低雑音増幅器と、前記第1の通信方式の前記第1RF受信信号を第1受信アナログ信号にダウンコンバートする第1受信ミキサーとを含み、
前記第2受信ブロックは、前記第2の通信方式の第2RF受信信号を増幅する第2低雑音増幅器と、前記第2の通信方式の前記第2RF受信信号を第2受信アナログ信号にダウンコンバートする第2受信ミキサーとを含み、
可変増幅器と、ローパスフィルターと、DCオフセットキャンセル回路と、A/D変換器と、ディジタル・フィルターとを更に具備して、
前記可変増幅器は、少なくとも前段可変増幅器と次段可変増幅器とを含み、
前記前段可変増幅器の入力端子には、前記第1受信ブロックの前記第1受信ミキサーからの前記第1受信アナログ信号と前記第2受信ブロックの前記第2受信ミキサーからの前記第2受信アナログ信号とが供給可能とされ、
前記前段可変増幅器の出力端子から生成される増幅信号は前記ローパスフィルターの入力端子に供給可能とされ、前記ローパスフィルターの出力端子から生成される出力信号は前記次段可変増幅器の入力端子に供給可能とされ、
前記DCオフセットキャンセル回路の入力と他の入力とには前記前段可変増幅器の前記出力端子のDC電圧成分と前記次段可変増幅器の出力端子のDC電圧成分がそれぞれ供給可能とされ、前記DCオフセットキャンセル回路の出力と他の出力とによって前記前段可変増幅器の前記出力端子の前記DC電圧成分と前記次段可変増幅器の前記出力端子の前記DC電圧成分がそれぞれ制御可能とされ、
前記次段可変増幅器の前記出力端子から生成される増幅信号はアナログ入力信号として前記A/D変換器の入力端子に供給可能とされ、前記A/D変換器の出力端子からのディジタル出力信号は前記ディジタル・フィルターの入力端子に供給可能とされ、
前記第1受信ブロックによる前記第1の通信方式の前記第1RF受信信号の非受信スロットの間に、前記DCオフセットキャンセル回路による前記可変増幅器の前記前段可変増幅器および前記次段可変増幅器の出力DCオフセット電圧を低減する第1動作が実行可能とされ、
前記第2受信ブロックによる前記第2の通信方式の前記第2RF受信信号の受信のために、アイドル状態から前記第2RF受信信号の受信動作に移行する前に、前記DCオフセットキャンセル回路による前記可変増幅器の前記前段可変増幅器および前記次段可変増幅器の出力DCオフセット電圧を低減する第2動作が実行可能とされ、
前記第2受信ブロックによる前記第2の通信方式の前記第2RF受信信号の前記受信動作の間に、前記ディジタル・フィルターから前記次段可変増幅器へのフィードバック制御によって前記次段可変増幅器の出力DCオフセット電圧を低減する第3動作が実行可能とされる半導体集積回路。 - 前記第2受信ブロックによる前記第2の通信方式の前記第2RF受信信号の前記受信動作の間に前記前段可変増幅器および前記次段可変増幅器の増幅利得が変化可能とされ、
前記増幅利得の変化に際して、前記ディジタル・フィルターから前記次段可変増幅器への前記フィードバック制御によって前記次段可変増幅器の前記出力DCオフセット電圧を低減する前記第3動作が実行可能とされる請求項1に記載の半導体集積回路。 - 前記DCオフセットキャンセル回路の前記他の入力には前記次段可変増幅器の前記出力端子の前記DC電圧成分が供給可能とされ、前記DCオフセットキャンセル回路の前記他の出力によって前記次段可変増幅器の前記出力端子の前記DC電圧成分が制御可能とされ、
前記第1受信ブロックによる前記第1の通信方式の前記第1RF受信信号の前記受信時の前記非受信タイムスロットの間に、前記DCオフセットキャンセル回路による前記次段可変増幅器の前記出力DCオフセット電圧を低減する前記第1動作が実行可能とされ、
前記第2受信ブロックでの前記第2の通信方式の前記第2RF受信信号の前記受信動作に移行する前に、前記DCオフセットキャンセル回路による前記次段可変増幅器の前記出力DCオフセット電圧を低減する前記第2動作が実行可能とされる請求項2に記載の半導体集積回路。 - 前記ディジタル・フィルターでのフィードフォワード制御によって前記第2受信ブロックによる前記第2の通信方式の前記第2RF受信信号の前記受信動作での前記フィードバック制御による制御残余が補償される請求項3に記載の半導体集積回路。
- 前記ディジタル・フィルターは前記A/D変換器の前記出力端子からの前記ディジタル出力信号が供給されるデシメーション・フィルターを含み、
ディジタル・積分器とフィードバック制御部とフィードフォワード制御部とを含むディジタル・DCオフセット補償回路とを更に具備して、
前記ディジタル・DCオフセット補償回路の前記ディジタル・積分器の入力端子に前記ディジタル・フィルターの前記デシメーション・フィルターからの出力信号が供給され、
前記ディジタル・DCオフセット補償回路では前記ディジタル・積分器からの出力信号が前記フィードバック制御部の入力端子に供給され、前記フィードバック制御部の出力によって、前記フィードバック制御による前記次段可変増幅器の前記出力DCオフセット電圧を低減する前記第3動作が実行される請求項4に記載の半導体集積回路。 - 前記ディジタル・DCオフセット補償回路では前記ディジタル・積分器からの前記出力信号に応答した前記フィードフォワード制御部の出力によって前記フィードフォワード制御による前記フィードバック制御の前記制御残余が補償される請求項5に記載の半導体集積回路。
- 前記デシメーション・フィルターの出力端子には符号間干渉を低減すためのルートレイズドコサインフィルターの入力端子が接続される請求項6に記載の半導体集積回路。
- 前記第1受信ブロックの前記第1受信ミキサーから生成される前記第1受信アナログ信号と前記第2受信ブロックの前記第2受信ミキサーから生成される前記第2受信アナログ信号とは、受信ベースバンドとローIFの受信アナログ信号とのいずれかである請求項7に記載の半導体集積回路。
- 前記第1受信ブロックの前記第1受信ミキサーから生成される前記第1受信アナログ信号は、信号帯域幅が1MHz未満のベースバンド受信信号であり、
前記第2受信ブロックの前記第2受信ミキサーから生成される前記第2受信アナログ信号は、信号帯域幅が5MHz未満のベースバンド受信信号である請求項7に記載の半導体集積回路。 - 前記第1の通信方式はGSM通信であり、前記第2の通信方式はWCDMA通信である請求項7に記載の半導体集積回路。
- 間欠受信動作の第1の通信方式のための第1受信ブロックと連続受信動作の第2の通信方式のための第2受信ブロックとを具備して、
前記第1受信ブロックは、前記第1の通信方式の第1RF受信信号を増幅する第1低雑音増幅器と、前記第1の通信方式の前記第1RF受信信号を第1受信アナログ信号にダウンコンバートする第1受信ミキサーとを含み、
前記第2受信ブロックは、前記第2の通信方式の第2RF受信信号を増幅する第2低雑音増幅器と、前記第2の通信方式の前記第2RF受信信号を第2受信アナログ信号にダウンコンバートする第2受信ミキサーとを含み、
可変増幅器と、ローパスフィルターと、DCオフセットキャンセル回路と、A/D変換器と、ディジタル・フィルターとを更に具備する半導体集積回路の動作方法であって、
前記可変増幅器は、少なくとも前段可変増幅器と次段可変増幅器とを含み、
前記前段可変増幅器の入力端子には、前記第1受信ブロックの前記第1受信ミキサーからの前記第1受信アナログ信号と前記第2受信ブロックの前記第2受信ミキサーからの前記第2受信アナログ信号とが供給され、
前記前段可変増幅器の出力端子から生成される増幅信号は前記ローパスフィルターの入力端子に供給され、前記ローパスフィルターの出力端子から生成される出力信号は前記次段可変増幅器の入力端子に供給され、
前記DCオフセットキャンセル回路の入力と他の入力とには前記前段可変増幅器の前記出力端子のDC電圧成分と前記次段可変増幅器の出力端子のDC電圧成分がそれぞれ供給され、前記DCオフセットキャンセル回路の出力と他の出力とによって前記前段可変増幅器の前記出力端子の前記DC電圧成分と前記次段可変増幅器の前記出力端子の前記DC電圧成分がそれぞれ制御され、
前記次段可変増幅器の前記出力端子から生成される増幅信号はアナログ入力信号として前記A/D変換器の入力端子に供給され、前記A/D変換器の出力端子からのディジタル出力信号は前記ディジタル・フィルターの入力端子に供給され、
前記第1受信ブロックによる前記第1の通信方式の前記第1RF受信信号の受信時の非受信スロットの間に、前記DCオフセットキャンセル回路による前記可変増幅器の前記前段可変増幅器および前記次段可変増幅器の出力DCオフセット電圧を低減する第1の動作が実行され、
前記第2受信ブロックによる前記第2の通信方式の前記第2RF受信信号の受信のために、前記第2RF受信信号の受信動作に移行する前に、前記DCオフセットキャンセル回路による前記可変増幅器の前記前段可変増幅器および前記次段可変増幅器の出力DCオフセット電圧を低減する第2の動作が実行され、
前記第2受信ブロックによる前記第2の通信方式の前記第2RF受信信号の前記受信動作の間に、前記ディジタル・フィルターから前記次段可変増幅器へのフィードバック制御によって前記次段可変増幅器の出力DCオフセット電圧を低減する第3の動作が実行される半導体集積回路の動作方法。 - 前記第2受信ブロックによる前記第2の通信方式の前記第2RF受信信号の前記受信動作の間に前記前段可変増幅器および前記次段可変増幅器の増幅利得が変化され、
前記増幅利得の変化に際して、前記ディジタル・フィルターから前記次段可変増幅器への前記フィードバック制御によって前記次段可変増幅器の前記出力DCオフセット電圧を低減する前記第3の動作が実行される請求項11に記載の半導体集積回路の動作方法。 - 前記DCオフセットキャンセル回路の前記他の入力には前記次段可変増幅器の前記出力端子の前記DC電圧成分が供給可能とされ、前記DCオフセットキャンセル回路の前記他の出力によって前記次段可変増幅器の前記出力端子の前記DC電圧成分が制御され、
前記第1受信ブロックによる前記第1の通信方式の前記第1RF受信信号の前記受信時の前記非受信スロットの間に、前記DCオフセットキャンセル回路による前記次段可変増幅器の前記出力DCオフセット電圧を低減する前記第1の動作が実行され、
前記第2受信ブロックでの前記第2の通信方式の前記第2RF受信信号の前記受信動作に移行する前に、前記DCオフセットキャンセル回路による前記次段可変増幅器の前記出力DCオフセット電圧を低減する前記第2の動作が実行される請求項12に記載の半導体集積回路の動作方法。 - 前記ディジタル・フィルターでのフィードフォワード制御によって前記第2受信ブロックによる前記第2の通信方式の前記第2RF受信信号の前記受信動作での前記フィードバック制御による制御残余が補償される請求項13に記載の半導体集積回路の動作方法。
- 前記ディジタル・フィルターは前記A/D変換器の前記出力端子からの前記ディジタル出力信号が供給されるデシメーション・フィルターを含み、
ディジタル・積分器とフィードバック制御部とフィードフォワード制御部とを含むディジタル・DCオフセット補償回路とを更に具備して、
前記ディジタル・DCオフセット補償回路の前記ディジタル・積分器の入力端子に前記ディジタル・フィルターの前記デシメーション・フィルターからの出力信号が供給され、
前記ディジタル・DCオフセット補償回路では前記ディジタル・積分器からの出力信号が前記フィードバック制御部の入力端子に供給され、前記フィードバック制御部の出力によって、前記フィードバック制御による前記次段可変増幅器の前記出力DCオフセット電圧を低減する前記第3の動作が実行される請求項14に記載の半導体集積回路の動作方法。 - 前記ディジタル・DCオフセット補償回路では前記ディジタル・積分器からの前記出力信号に応答した前記フィードフォワード制御部の出力によって前記フィードフォワード制御による前記フィードバック制御の前記制御残余が補償される請求項15に記載の半導体集積回路の動作方法。
- 前記デシメーション・フィルターの出力端子には符号間干渉を低減すためのルートレイズドコサインフィルターの入力端子が接続される請求項16に記載の半導体集積回路の動作方法。
- 前記第1受信ブロックの前記第1受信ミキサーから生成される前記第1受信アナログ信号と前記第2受信ブロックの前記第2受信ミキサーから生成される前記第2受信アナログ信号とは、受信ベースバンドとローIFの受信アナログ信号とのいずれかである請求項17に記載の半導体集積回路の動作方法。
- 前記第1受信ブロックの前記第1受信ミキサーから生成される前記第1受信アナログ信号は、信号帯域幅が1MHz未満のGSMベースバンド受信信号であり、
前記第2受信ブロックの前記第2受信ミキサーから生成される前記第2受信アナログ信号は、信号帯域幅5MHz未満のWCDMAベースバンド受信信号である請求項17に記載の半導体集積回路の動作方法。 - 前記第1の通信方式はGSM通信であり、前記第2の通信方式はWCDMA通信である請求項17に記載の半導体集積回路の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008047662A JP5202035B2 (ja) | 2008-02-28 | 2008-02-28 | 半導体集積回路とその動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008047662A JP5202035B2 (ja) | 2008-02-28 | 2008-02-28 | 半導体集積回路とその動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009206882A JP2009206882A (ja) | 2009-09-10 |
JP5202035B2 true JP5202035B2 (ja) | 2013-06-05 |
Family
ID=41148709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008047662A Expired - Fee Related JP5202035B2 (ja) | 2008-02-28 | 2008-02-28 | 半導体集積回路とその動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5202035B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5411646B2 (ja) * | 2009-10-06 | 2014-02-12 | ルネサスエレクトロニクス株式会社 | Dcオフセットキャンセル回路、半導体装置及び受信装置 |
CN112383283B (zh) * | 2020-11-19 | 2023-05-26 | 中国电子科技集团公司第二十九研究所 | 一种双模固态功率放大器的保护电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3216597B2 (ja) * | 1998-02-09 | 2001-10-09 | 日本電気株式会社 | ダイレクトコンバージョン受信装置 |
US6560447B2 (en) * | 2001-03-05 | 2003-05-06 | Motorola, Inc. | DC offset correction scheme for wireless receivers |
CN1639990B (zh) * | 2002-02-21 | 2010-09-15 | 联发科技股份有限公司 | 一种直接转换多模接收机 |
JP4289667B2 (ja) * | 2003-09-16 | 2009-07-01 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 可変利得制御回路および受信装置 |
JP2006060673A (ja) * | 2004-08-23 | 2006-03-02 | Renesas Technology Corp | A/d変換回路を内蔵した通信用半導体集積回路 |
JP2008016920A (ja) * | 2006-07-03 | 2008-01-24 | Renesas Technology Corp | 無線通信装置 |
-
2008
- 2008-02-28 JP JP2008047662A patent/JP5202035B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009206882A (ja) | 2009-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9356810B2 (en) | Semiconductor integrated circuit and operating method thereof | |
US9755677B2 (en) | Testing tone free close loop notch frequency calibration for delta-sigma data converters | |
US6704349B1 (en) | Method and apparatus for canceling a transmit signal spectrum in a receiver bandwidth | |
US20080261650A1 (en) | Radio integrated circuit with integrated power amplifier | |
US20100056201A1 (en) | Semiconductor integrated circuit and circuit operation method | |
EP2169837A1 (en) | Technique for suppressing noise in a transmitter device | |
US9692458B2 (en) | Software programmable cellular radio architecture for telematics and infotainment | |
US9698845B2 (en) | High oversampling ratio dynamic element matching scheme for high dynamic range digital to RF data conversion for radio communication systems | |
WO2016073940A1 (en) | Dynamic range of wideband rf front end using delta sigma converters with envelope tracking and injected digitally equalized transmit signal | |
US9537514B2 (en) | High oversampling ratio dynamic element matching scheme for high dynamic range digital to RF data conversion for cellular communications | |
US9660690B2 (en) | Optimized data converter design using mixed semiconductor technology for flexible radio communication systems | |
US20160337979A1 (en) | Power efficient, variable sampling rate delta-sigma data converters for flexible radio communication systems | |
US9648562B2 (en) | Transceiver front-end circuit for a cellular radio that employs components for reducing power consumption | |
US20160315794A1 (en) | Software programmable, multi-segment capture bandwidth, delta-sigma modulators for flexible radio communication systems | |
CN111245457B (zh) | 一种兼容宽窄带信号的接收机直流处理方法 | |
JP3816356B2 (ja) | 無線送信機 | |
US20180115328A1 (en) | Method and apparatus for joint equalization and noise shaping in a software defined radio | |
CN111130747B (zh) | 一种兼容语音通道的宽带接收机 | |
JP5202035B2 (ja) | 半導体集積回路とその動作方法 | |
US9722638B2 (en) | Software programmable, multi-segment capture bandwidth, delta-sigma modulators for cellular communications | |
US9780942B2 (en) | Optimized data converter design using mixed semiconductor technology for cellular communications | |
Ali-Ahmad | Radio transceiver architectures and design issues for wideband cellular systems | |
KR20140126791A (ko) | 이중대역 송수신 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130212 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |