JP5202035B2 - 半導体集積回路とその動作方法 - Google Patents

Description

本発明は半導体集積回路とその動作方法に関するものであり、特に集積回路のチップ面積の削減が可能であると伴にＧＳＭ受信等の間欠受信でのＤＣオフセット電圧の補償とＷＣＤＭＡ受信等の連続受信でのＤＣオフセット電圧の補償とを可能するのに有効な技術に関するものである。

ＧＳＭ、ＧＰＲＳ、ＥＤＧＥ、ＷＣＤＭＡ、ＤＣＳ、ＰＣＳに代表されるセルラーや無線LAN等の各種通信方式が発展しているが、近年、１つの端末で複数の通信方式や送受信周波数帯域に対応したマルチモード／マルチバンド送受信機が渇望されている。尚、ＧＳＭはGlobal System for Mobile Communicationの略であり、ＧＰＲＳはGeneral Packet Radio Serviceの略である。ＥＤＧＥは、Enhanced Data for GSM Evolution; Enhanced Data for GPRSの略である。ＷＣＤＭＡは、Wideband Code Division Multiple Accessの略である。ＤＣＳは、Digital Cellular Systemの略である。ＰＣＳは、Personal Communication Systemの略である。

携帯電話端末が有する高周波(ＲＦ)電力増幅器の動作は、位相変調のみを使用する基本的なモードのＧＳＭでは飽和動作であり、位相変調と伴に振幅変調も使用するＥＤＧＥはＧＳＭの飽和動作点から数ｄＢのバックオフをとった動作点での線形動作である。また、位相変調と伴に振幅変調も使用するＷＣＤＭＡおよびｃｄｍａ−１ｘでも、ＲＦ電力増幅器の動作は線形動作である。

また、ＧＳＭおよびＥＤＧＥに対応する携帯電話端末の高周波回路部分おいて、ローノイズアンプおよびＲＦ電力増幅器とアンテナとの間には、アンテナスイッチが配置される。アンテナスイッチは、ＴＤＭＡ(時分割マルチプルアクセス)方式の送信スロットと受信スロットとを切り換える機能を実行する。

ＷＣＤＭＡおよびｃｄｍａ−１ｘに対応する携帯電話端末の高周波回路部分おいて、ローノイズアンプおよびＲＦ電力増幅器とアンテナとの間には、デュプレクサが配置される。デュプレクサは、ＣＤＭＡ(コード分割マルチプルアクセス)方式の低いＲＦ周波数のＲＦ送信信号の送信と高いＲＦ周波数のＲＦ受信信号の受信とを並列に処理する機能を実行する。

世界中のどんな場所でも無線通信すると言う携帯電話端末等の通信端末機器の能力であるユビキタス・カバレージは、今日現実のものではなく、現在開発が進められている。これらのモバイルシステムは、ＧＳＭ、ＧＰＲＳ、ＥＤＧＥ、ＷＣＤＭＡのセルラーと、例えばＩＥＥＥ ８０２．１１−ｂ、−ａ、−ｇ等のネットワーク、例えばブルートゥース、ジグビー等のパーソナルエリアネットワーク等とを含んでいる。これらのシステムの特性は、一定包落線と包落線変化との信号、時分割とコード分割とのマルチプレックス、高(数ワット)から低(マイクロワット)への送信出力電力の広範囲な組み合わせに及んでいる。その結果、マルチモード応用でのＲＦ電力増幅器への要望が、大きくなっている。

下記非特許文献１には、携帯電話端末のＲＦ部分から部品数を低減するのにダイレクト・コンバージョン・受信機が有効であるが、このアーキテキチャーを実際のシステムに適用するには、ＤＣオフセットの問題を解決する必要があると記載されている。ＤＣオフセットは、ＲＦフロントエンド回路と後続のベースバンド回路(増幅器およびフィルター)とで生成される。ダイレクト・コンバージョン・受信機のアーキテキチャーは、スーパー・ヘテロダイン・受信機のような外部フィルターを含まないので、受信ミキサーを介してのＲＦローカル信号の漏洩によってＤＣオフセットとＲＦローカル信号の２倍の周波数である妨害信号とが生成される。

ＧＳＭベースバンド信号の周波数帯域は略１３５ｋＨｚであり、このような低周波ベースバンド信号においてＤＣ遮断のための回路の実現は困難である。従って、ベースバンド・ローパスフィルター(ＬＰＦ)が受信ミキサーの出力とゲインステージの入力との間に接続され、ベースバンドＬＰＦによって高周波妨害信号が除去されるが、ゲインステージによって生成される増幅ＤＣオフセット電圧はベースバンドＬＳＩのＡ／Ｄ変換器の最大入力範囲を超える可能性がある。従って、ダイレクト・コンバージョン・受信機には、何らかのＤＣオフセット・キャリブレーション方式が必要とされる。ＤＣオフセット・キャリブレーション回路はＡ／Ｄ変換器、レジスタ、Ｄ／Ａ変換器によって構成され、Ａ／Ｄ変換器の入力はゲインステージの出力に接続され、Ａ／Ｄ変換器の出力はレジスタの入力に接続され、レジスタの出力はＤ／Ａ変換器の入力に接続され、Ｄ／Ａ変換器の出力はゲインステージに接続される。キャリブレーション・プロセスは、初段のゲインステージから次段のゲインステージに順次に実行される。

下記非特許文献２には、世界規模の使用のための２１００、１９００、８５０／８００ＭＨｚのトライ・バンドの第３世代セルラートランシーバー用集積回路(ＩＣ)が記載されている。このＲＦトランシーバーは、トライ・バンド・ＷＣＤＭＡのベースバンド信号処理ＩＣを集積化している。また、下記非特許文献２には、３ＧＰＰが提唱する下記６個の周波数帯が記載されている。尚、３ＧＰＰは、3-rd Generation Partnership Projectの略である。

バンド アップリンク ダウンリンク 単位 地域
バンドI ：１９２０〜１９８０ ２１１０〜２１７０ ＭＨｚ 欧州
バンドII ：１８５０〜１９１０ １９３０〜１９９０ ＭＨｚ 米国
バンドIII ：１７１０〜１７８５ １８０５〜１８８０ ＭＨｚ 欧州
バンドIV ：１７１０〜１７５５ ２１１０〜２１５５ ＭＨｚ 米国
バンドV ： ８２４〜 ８４９ ８６９〜 ８９４ ＭＨｚ 米国
バンドVI ： ８３０〜 ８４０ ８７５〜 ８８５ ＭＨｚ 日本
下記非特許文献２には、バンドIとバンドIIとバンドVとのマルチバンドに対応した送受信機が記載されている。その受信機は、ダイレクト・コンバージョン・ゼロＩＦ・アーキテキチャーに基づいており、マルチバンドのＲＦ受信信号を直交ベースバンドＩ、Ｑ信号に直接変換する。Ｉ、Ｑ信号経路は、ポスト・ミキサー・増幅器、ＩＦ増幅器、アンチ・エリエイジング・フィルター、ＤＣオフセット補正回路を含んでいる。

また、下記非特許文献３には、ＷＣＤＭＡやｃｄｍａ２０００のＦＤＤ方式のＲＦ受信信号を受信するダイレクト・コンバージョン・ゼロＩＦ・アーキテキチャー・受信機が記載されている。アンテナで受信されたＲＦ受信信号は受信信号と送信信号とを分離するデュプレクサを介して受信機のローノイズアンプの入力端子に供給され、ローノイズアンプの出力端子は帯域外の妨害波を除去するフロントエンドフィルターとしてのＲＦバンドパスフィルターを介して受信ミキサーの入力端子に接続されている。送信機で生成されるＲＦ送信信号はＲＦ電力増幅器で増幅された後、デュプレクサを介してアンテナに供給される。受信ミキサーの２個のミキサーには９０°位相差のＲＦローカル信号が供給されることによって、受信ミキサーの出力から直交ベースバンド受信信号Ｉ、Ｑが生成される。直交ベースバンド受信信号Ｉ、Ｑの各信号は容量を介してベースバンドチャンネルフィルターとしてのローパスフィルターの入力端子に供給され、ローパスフィルターの出力信号は可変利得増幅器によって増幅され、可変利得増幅器の出力端子はＤＣオフセット除去ループを介して入力端子に接続されている。尚、ＦＤＤ方式はＷＣＤＭＡ、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００等の大多数の無線システムにおいて採用されているものであり、無線通信端末のＲＦ受信帯域の周波数をＲＦ送信帯域の周波数よりも高く設定するものである。従って、基地局とアップリンクされる多数の無線通信端末のＲＦ送信周波数は、無線通信端末とダウンリンクされる基地局のＲＦ送信周波数(無線通信端末のＲＦ受信周波数)よりも低く設定することができる。その結果、無線通信端末の送信用電圧制御発振器の構成は簡単となり、多数の無線通信端末を低コストとすることが可能である。尚、ＦＤＤは、Frequency Division Duplexの略である。

また、下記非特許文献３には、ＥＤＧＥのＴＤＤ方式のＲＦ受信信号を受信するダイレクト・コンバージョン・ゼロＩＦ・アーキテキチャー・受信機が記載されている。アンテナで受信されたＲＦ受信信号はアンテナスイッチとＲＦバンドパスフィルターとを介して受信機のローノイズアンプの入力端子に供給され、ローノイズアンプの出力端子は受信ミキサーの入力端子に接続されている。送信機で生成されるＲＦ送信信号はＲＦ電力増幅器で増幅された後、アンテナスイッチを介してアンテナに供給される。受信ミキサーの２個のミキサーには９０°位相差のＲＦローカル信号が供給されることによって、受信ミキサーの出力から直交ベースバンド受信信号Ｉ、Ｑが生成される。直交ベースバンド受信信号Ｉ、Ｑの各信号は直接にベースバンドチャンネルフィルターとしてのローパスフィルターの入力端子に供給され、ローパスフィルターの出力信号は可変利得増幅器によって増幅され、可変利得増幅器の出力端子はＤＣオフセット・キャリブレーション回路を介して入力端子に接続されている。ＧＳＭ／ＥＤＧＥ通信のベースバンド信号帯域幅はＷＣＤＭＡ通信のそれよりも極めて狭いので(略１３５ｋＨｚ)、ＷＣＤＭＡ通信のための受信機で採用されたローパスフィルターの入力端子の容量によるＡＣ結合はＧＳＭ／ＥＤＧＥ通信のための受信機では採用できないとしている。ＥＤＧＥ通信のための受信機で採用されたＤＣオフセット・キャリブレーション回路は、ＴＤＤ方式の非受信タイムスロットの間に活性化されるものである。尚、ＴＤＤ方式はＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００のＴＤＭＡ方式の無線システムにおいて採用され、Time Division Duplexの略である。

また、良く知られているようにランダムな符号“０”、“１”が帯域幅の小さなチャンネルを伝送される際の符号間干渉(ＩＳＩ：inter-symbol interference)を低減する方法として、送信機側ではパルス・シェーピング(ナイキスト・シグナリング)が行われ、受信機側ではイコライゼーションが行われる。ナイキスト・シグナリングにより、１つのパルスが最大値を取る時には、その他のパルスはゼロとされるものである。ナイキスト・シグナリングでしばしば用いられるパルス形状は、レイズドコサイン(ＲＣ：Raised Cosine)・スペクトラムに関するものである。レイズドコサインの関数の振幅は、時間軸上ではある時間で最大値を取り、その前後でゼロとされ、更にその前後で反対極性となると伴に次第に減衰するものである。レイズドコサインの関数の振幅は、周波数軸上ではある周波数帯域で平坦であり、この周波数帯域の外では次第に減衰するものである。このような処理は、レイズドコサインフィルターリングと呼ばれる。実際には、レイズドコサインフィルターは、２つの箇所に分割して挿入される。一方は送信機であり、他方は受信機である。伝達関数が上記の関数の平方根(square root)となるようなフィルターを用いることにより、両方の組み合わせでナイキスト・シグナリングが可能となり、受信機側のフィルターはマッチトフィルターとなる。

一方、下記非特許文献４には、符号間干渉(ＩＳＩ)を低減するルートレイズドコサイン(ＲＲＣ)フィルターにより、３ＧＰＰ仕様に基づくＦＤＤ方式のＷＣＤＭＡのためのパルス・シェーピング・フィルターを構成することが記載されている。ＷＣＤＭＡ無線システムで、ダウンリンクで２個のＲＲＣフィルターが存在する一方(基地局送信機で１個、端末受信機で１個)、アップリンクで２個のＲＲＣフィルターが存在する(端末送信機で１個、基地局受信機で１個)。ＲＲＣフィルターは、ファイナイトインパルスレスポンス(ＦＩＲ)フィルターによって実現されている。

また、下記非特許文献５には、ＷＣＤＭＡ受信機の受信ベースバンドチャンネルのＡ／Ｄ変換器の出力に接続されるデシメーション・フィルターとチャンネル選択フィルターが記載されている。このＡ／Ｄ変換器には、ベースバンドからナイキスト周波数までに分布する量子化雑音を生成するオーバーサンプリングΔΣ変調器が使用される。従って、デシメーション・フィルターは、ナイキスト周波数の半分とナイキスト周波数とに位置する高いアッテネーションのストップバンドとする必要がある。アナログフィルターの容量は集積化される際に占有面積が大きく、占有面積の小さなディジタル・フィルターが好適で、ファイナイトインパルスレスポンス(ＦＩＲ)フィルターが使用される。ＷＣＤＭＡのチャンネル選択フィルターは、符号間干渉(ＩＳＩ)とストップバンド・アッテネーションの両者を最適化するために、ルートレイズドコサイン(ＲＲＣ)フィルターでなければならない。

一方、下記特許文献１には、複数の規格の通信端末をわずかなハードウェアにより実現するために受信機の周波数ダウンコンバータの出力信号をΔΣＡ／Ｄ変換器の入力に供給して、ΔΣＡ／Ｄ変換器の出力信号をディジタル・フィルターに供給することが記載されている。ディジタル・フィルターの通過帯域は可変であり、受信する無線信号の規格に従って通過帯域が設定される。

Ｓａｔｏｓｈｉ Ｔａｎａｋａ ｅｔ ａｌ， "ＧＳＭ／ＤＣＳ１８００ Ｄｕａｌ Ｂａｎｄ Ｄｉｒｅｃｔ−Ｃｏｎｖｅｒｓｉｏｎ Ｔｒａｎｓｃｅｉｖｅｒ ＩＣ Ｗｉｔｈ ａ ＤＣ Ｏｆｆｓｅｔ Ｃａｌｉｂｒａｔｉｏｎ Ｓｙｓｔｅｍ"， ＥＳＳＣＩＲＣ ２００１， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２７ｔｈ Ｅｕｒｏｐｅａｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ， １８−２０ Ｓｅｐｔ ２００１， ＰＰ．４９４−４９７． Ｄ．Ｌ．Ｋａｃｚｍａｎ ｅｔ ａｌ， "Ａ Ｓｉｎｇｌｅ−Ｃｈｉｐ Ｔｒｉ−Ｂａｎｄ (２１００， １９００， ８５０／８００ ＭＨｚ) ＷＣＤＭＡ／ＨＳＤＰＡ Ｃｅｌｌｕｌａｒ Ｔｒａｎｓｃｅｉｃｅｒ"， ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ， ＶＯＬ．４１， ＮＯ．５， ＭＡＹ ２００６， ＰＰ．１１２２−１１３２． Ｗａｌｉｄ Ｙ． Ａｌｉ−Ａｈｍａｄ， "Ｒａｄｉｏ Ｔｒａｎｓｃｅｉｖｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅｓ ａｎｄ Ｄｅｓｉｇｎ Ｉｓｓｕｅｓ ｆｏｒ Ｗｉｄｅｂａｎｄ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍｓ"， Ｐｒｏｃｅｅｄｉｎｇｓ． ２００５ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｗｏｒｋｓｈｏｐ ｏｎ Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ： Ｉｎｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ ｆｏｒ Ｗｉｄｅｂａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ ａｎｄ Ｗｉｒｅｌｅｓｓ Ｓｅｎｓｏｒ Ｎｅｔｗｏｒｋｓ， ３０ Ｎｏｖ．−２ Ｄｅｃ． ２００５， ＰＰ．２１−２５． Ｉｎａｋｉ ＢＥＲＥＮＧＵＥＲ ｅｔ ａｌ， "Ｅｆｆｉｃｉｅｎｔ ＶＬＳＩ Ｄｅｓｉｇｎ ｏｆ ａ Ｐｕｌｓｅ Ｓｈａｐｉｎｇ Ｆｉｌｔｅｒ ａｎｄ ＤＡＣ ｉｎｔｅｒｆａｃｅ ｆｏｒ Ｗ−ＣＤＭＡ ｔｒａｎｓｍｉｓｓｉｏｎ" ， Ｐｒｏｃｅｅｄｉｎｇｓ． ２００３ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ ［Ｓｙｓｔｅｍ−ｏｎ−Ｃｈｉｐ］ ＳＯＣ Ｃｏｎｆｅｒｅｎｃｅ， １７−２０ Ｓｅｐｔ． ２００３， ＰＰ．３７３−３７６． Ｌａｕｒｉ Ｋｏｓｋｉｎｅｎ ｅｔ ａｌ， "Ｌｏｗ−ｐｏｗｅｒ Ｄｅｃｉｍａｔｉｏｎ ａｎｄ Ｃｈａｎｎｅｌ Ｓｅｌｅｃｔｉｏｎ Ｆｉｌｔｅｒ ｆｏｒ ａ ＷＣＤＭＡ Ｒｅｃｅｉｖｅｒ"， ＮＯＲＳＩＧ ２０００， ＩＥＥＥ ＮＯＲＤＩＣ ＳＩＧＮＡＬ ＰＲＯＣＥＳＳＩＮＧ ＳＹＭＰＯＳＩＵＭ， ＪＵＮＥ １３−１５ ２０００， ＳＷＥＤＥＮ ｈｔｔｐ：／／ｗｗｗ．ｅｓ．ｉｓｙ．ｓｅ／ｎｏｒｓｉｇ２０００／ｐｕｂｌ／ｐａｇｅ４３７＿ｉｄ０８２．ｐｄｆ[平成２０年１月２９日検索] 米国特許 第６、６９７、４３８ Ｂ２号 明細書

本発明者等は本発明に先立って、ＧＳＭ／ＥＤＧＥ通信と伴にＷＣＤＭＡ通信が可能なＲＦアナログ信号処理半導体集積回路の開発に従事した。

図１は、本発明に先立って本発明者等により検討されたＲＦアナログ信号処理半導体集積回路を示す図である。

《集積回路の全体構成》
ＲＦアナログ信号処理半導体集積回路(以下、ＲＦＩＣと言う)１は、ＧＳＭ通信のための受信ブロック１００とＷＣＤＭＡ通信のための受信ブロック２００とを含んでいる。

ＧＳＭ受信ブロック１００には、ＧＳＭ８５０のＲＦ受信信号Ｒｘ＿ＧＳＭ８５０、ＧＳＭ９００のＲＦ受信信号Ｒｘ＿ＧＳＭ９００、ＤＣＳ１８００のＲＦ受信信号Ｒｘ＿ＤＣＳ１８００、ＰＣＳ１９００のＲＦ受信信号Ｒｘ＿ＰＣＳ１９００が、供給される。

ＷＣＤＭＡ受信ブロック２００には、ＷＣＤＭＡのバンド１のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ１、ＷＣＤＭＡのバンド２のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ２が、供給される。

尚、ＧＳＭ８５０のＲＦ受信信号Ｒｘ＿ＧＳＭ８５０は８６９〜８９４ＭＨｚの周波数であり、ＧＳＭ９００のＲＦ受信信号Ｒｘ＿ＧＳＭ９００は９２５〜９５０ＭＨｚの周波数である。更に、ＤＣＳ１８００のＲＦ受信信号Ｒｘ＿ＤＣＳ１８００は１８０５〜１８５０ＭＨｚの周波数であり、ＰＣＳ１９００のＲＦ受信信号Ｒｘ＿ＰＣＳ１９００は１９３０〜１９９０ＭＨｚの周波数である。

また、ＷＣＤＭＡのバンド１のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ１は２１１０〜２１７０ＭＨｚの周波数であり、ＷＣＤＭＡのバンド２のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ２はＰＣＳ１９００のＲＦ受信信号Ｒｘ＿ＰＣＳ１９００の周波数と同一の１９３０〜１９９０ＭＨｚの周波数である。

《ＧＳＭ受信ブロック》
ＧＳＭ通信のＲＦ受信信号の受信のためのバンドパスフィルター１１、１２、１３、１４は、高性能の表面弾性波(ＳＡＷ)フィルターで構成されている。従って、バンドパスフィルター１１、１２、１３、１４の出力とＧＳＭ受信ブロック１００の低雑音増幅器１０１、１０２、１０３、１０４の入力との間には、入力整合回路１５、１６、１７、１８がＲＦＩＣの外部で接続されている。

ＲＦ受信信号Ｒｘ＿ＧＳＭ８５０とＲＦ受信信号Ｒｘ＿ＧＳＭ９００とは、バンドパスフィルター１１、入力整合回路１５、低雑音増幅器１０１とバンドパスフィルター１２、入力整合回路１６、低雑音増幅器１０２とを介してそれぞれダイレクト・コンバージョン・アーキテキチャー・受信機に供給される。ＲＦ受信信号Ｒｘ＿ＤＣＳ１８００とＲＦ受信信号Ｒｘ＿ＰＣＳ１９００とは、バンドパスフィルター１３、入力整合回路１７、低雑音増幅器１０３とバンドパスフィルター１４、入力整合回路１８、低雑音増幅器１０４とを介してそれぞれダイレクト・コンバージョン・アーキテキチャー・受信機に供給される。

ダイレクト・コンバージョン・アーキテキチャー・受信機は、第１受信ミキサーを構成する第１ミキサー１０５と第２ミキサー１０６と位相シフタ１０７とを含んでいる。第１ミキサー１０５の一方の差動入力端子には、ＲＦ受信信号Ｒｘ＿ＧＳＭ８５０、Ｒｘ＿ＧＳＭ９００、Ｒｘ＿ＤＣＳ１８００、Ｒｘ＿ＰＣＳ１９００のいずれかのＲＦ受信差動信号が供給される。第１ミキサー１０５の他方の差動入力端子には、ＰＬＬ周波数シンセサイザ(図示せず)から生成される受信ＲＦローカル差動信号Ｌo＿Ｓｉｇ１が供給される。この受信ＲＦローカル差動信号Ｌo＿Ｓｉｇ１は位相シフタ１０７に供給されて、位相シフタ１０７から９０°位相がシフトされた受信・位相シフト・ＲＦローカル差動信号が生成される。第２ミキサー１０６の一方の差動入力端子にも、ＲＦ受信信号Ｒｘ＿ＧＳＭ８５０、Ｒｘ＿ＧＳＭ９００、Ｒｘ＿ＤＣＳ１８００、Ｒｘ＿ＰＣＳ１９００のいずれかのＲＦ受信差動信号が供給される。第２ミキサー１０６の他方の差動入力端子には、位相シフタ１０７からの受信・位相シフト・ＲＦローカル差動信号が供給される。

ＲＦ受信信号Ｒｘ＿ＧＳＭ８５０、Ｒｘ＿ＧＳＭ９００、Ｒｘ＿ＤＣＳ１８００、Ｒｘ＿ＰＣＳ１９００のいずれのＲＦ受信信号が受信されたとしても、第１受信ミキサーを構成する第１ミキサー１０５の出力と第２ミキサー１０６の出力とから９０°位相差(直交)のベースバンド受信信号Ｉ、ベースバンド受信信号Ｑが生成される。ＧＳＭ受信ブロック１００の第１受信ミキサーを構成する第１ミキサー１０５、第２ミキサー１０６の出力から生成されるＧＳＭベースバンド受信信号Ｉ、Ｑの信号帯域幅は、上記非特許文献３に記載のようにＷＣＤＭＡ通信のそれよりも極めて狭く、略１３５ｋＨｚとされている。

一方、ＷＣＤＭＡベースバンド受信信号の信号帯域幅は１．９２ＭＨｚである。

従って、ＧＳＭ受信ブロック１００で第１受信ミキサーの第１ミキサー１０５、第２ミキサー１０６の出力から生成されるＧＳＭベースバンド受信信号Ｉ、Ｑは、容量によるＡＣ結合ではなく上記非特許文献３に記載のようにＤＣ結合でローパスフィルター１１０、１２０の入力端子に供給される。ローパスフィルター１１０、１２０はベースバンドチャンネルフィルターとして機能して、隣接チャンネルの妨害波のレベルを抑圧するものである。

ローパスフィルター１１０、１２０からのＧＳＭベースバンド受信信号は、ＤＣオフセットキャンセルのための減算器１１１、１２１を介して前段の可変利得増幅器１１２、１２２の入力端子に供給される。可変利得増幅器１１２、１２２の出力端子からのＧＳＭベースバンド受信信号は、ローパスフィルター１１３、１２３と減算器１１４、１２４とを介して次段の可変利得増幅器１１５、１２５の入力端子に供給される。前段の可変利得増幅器１１２、１２２の差動出力端子のＤＣ電圧成分は、ＤＣオフセットキャンセル回路１１８、１２８の入力端子に供給される。同様に次段の可変利得増幅器１１５、１２５の差動出力端子のＤＣ電圧成分も、ＤＣオフセットキャンセル回路１１８、１２８の入力端子に供給される。

ＤＣオフセットキャンセル回路１１８、１２８は、上記非特許文献１に記載のＣオフセット・キャリブレーション回路に記載されたようにＡ／Ｄ変換器、ラッチ、Ｄ／Ａ変換器によって構成され、上記非特許文献３に記載のようにＴＤＭＡ方式の非受信タイムスロットの間に活性化されることができる。活性化期間にＤＣオフセットキャンセル回路１１８、１２８のＡ／Ｄ変換器の入力端子に前段の可変利得増幅器１１２、１２２の差動出力端子のＤＣ電圧成分が供給され、Ａ／Ｄ変換器から出力ＤＣオフセットに対応するＤＣオフセット・ディジタル信号が生成される。ＤＣオフセット・ディジタル信号がラッチを介してＤ／Ａ変換器の入力端子に供給され、Ｄ／Ａ変換器から前段の減算器１１１、１２１にＤＣオフセット補償アナログ信号が供給されるので、ＴＤＭＡ方式の受信タイムスロットの間に前段の減算器１１１、１２１にてＤＣオフセットキャンセルが実行されることができる。次段の可変利得増幅器１１５、１２５の出力ＤＣオフセットもＤＣオフセットキャンセル回路１１８、１２８の第２のＡ／Ｄ変換器に供給され出力ＤＣオフセットに対応するＤＣオフセット・ディジタル信号が生成され、ＤＣオフセット・ディジタル信号がラッチに格納されている。ラッチにホールドされたＤＣオフセット・ディジタル信号の第２のＤ／Ａ変換器の入力端子への供給が継続され、Ｄ／Ａ変換器から次段の減算器１１４、１２４へのＤＣオフセット補償アナログ信号の供給が継続されている。このようにして、ＴＤＭＡ方式の受信タイムスロットの間に、次段の減算器１１４、１２４でもＤＣオフセットキャンセルが実行されることができる。

ＤＣオフセットキャンセルの後に、次段の可変利得増幅器１１５、１２５からのＧＳＭ直交ベースバンド受信増幅信号は、Ａ／Ｄ変換器１１６、１２６によってＧＳＭ直交ベースバンド受信ディジタル信号に変換される。Ａ／Ｄ変換器１１６、１２６からのベースバンド受信ディジタル信号は、ディジタル・フィルター１３０とマルチプレクサー３００を介してディジタルベースバンド処理ユニット(図示せず)に供給される。

《ＷＣＤＭＡ受信ブロック》
ＷＣＤＭＡ受信ブロック２００には、ＷＣＤＭＡのバンド１のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ１、ＷＣＤＭＡのバンド２のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ２が、それぞれデュプレクサ２１、２２を介して供給される。

ＷＣＤＭＡ通信のＲＦ受信信号の受信のためのデュプレクサ２１、２２の出力と低雑音増幅器２０１、２０４の入力との間には、入力整合回路２３、２４がＲＦＩＣの外部で接続されている。ＷＣＤＭＡのバンド１のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ１は、デュプレクサ２１、入力整合回路２３、低雑音増幅器２０１、バンドパスフィルター２０２、段間整合回路２０３を介してダイレクト・コンバージョン・アーキテクチャー・受信機に供給される。ＷＣＤＭＡのバンド２のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ２は、デュプレクサ２２、入力整合回路２４、低雑音増幅器２０４、バンドパスフィルター２０５、段間整合回路２０６を介してダイレクト・コンバージョン・アーキテクチャー・受信機に供給される。低雑音増幅器２０１、２０４の出力に接続されたバンドパスフィルター２０２、２０５は、帯域外の妨害波を除去するためのフロントエンドフィルターとして機能する。

ダイレクト・コンバージョン・アーキテキチャー・受信機は、第２受信ミキサーを構成する第３ミキサー２０７と第４ミキサー２０８と位相シフタ２０９とを含んでいる。第３ミキサー２０７の一方の差動入力端子には、ＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ１、Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ２のいずれかのＲＦ受信差動信号が供給される。第３ミキサー２０７の他方の差動入力端子には、ＰＬＬ周波数シンセサイザ(図示せず)から生成される受信ＲＦローカル差動信号Ｌｏ＿Ｓｉｇ２が供給される。この受信ＲＦローカル差動信号Ｌｏ＿Ｓｉｇ２は位相シフタ２０９に供給されて、位相シフタ２０９から９０°位相がシフトされた受信・位相シフト・ＲＦローカル差動信号が生成される。第４ミキサー２０８の一方の差動入力端子にも、ＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ１、Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ２のいずれかのＲＦ受信差動信号が供給される。第４ミキサー２０８の他方の差動入力端子には、位相シフタ２０９からの受信・位相シフト・ＲＦローカル差動信号が供給される。

ＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ１、Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ２のいずれのＲＦ受信信号が受信されたとしても、第２受信ミキサーを構成する第３ミキサー２０７の出力と第４ミキサー２０８の出力とから９０°位相差(直交)のベースバンド受信信号Ｉ、ベースバンド受信信号Ｑが生成される。ＷＣＤＭＡ受信ブロック２００の第２受信ミキサーを構成する第３ミキサー２０７、第４ミキサー２０８の出力から生成されるＷＣＤＭＡベースバンド受信信号Ｉ、Ｑの信号帯域幅は、上記非特許文献３に記載のようにＧＳＭ通信のそれよりも極めて広く、１．９２ＭＨｚである。

従って、ＷＣＤＭＡ受信ブロック２００で第２受信ミキサーの第３ミキサー２０７、第４ミキサー２０８の出力から生成されるＷＣＤＭＡベースバンド受信信号Ｉ、Ｑは、上記非特許文献３に記載のＷＣＤＭＡ方式の受信機のように容量Ｃ01、Ｃ11、Ｃ21、Ｃ31によるＡＣ結合でローパスフィルター２１０、２２０の入力端子に供給される。ローパスフィルター２１０、２２０はベースバンドチャンネルフィルターとして機能して、隣接チャンネルの妨害波のレベルを抑圧するものである。

ローパスフィルター２１０、２２０からのＷＣＤＭＡベースバンド受信信号は、ＡＣ結合のための容量Ｃ02、Ｃ12、Ｃ22、Ｃ32を介して前段の可変利得増幅器２１１、２２１の入力端子に供給される。可変利得増幅器２１１、２２１の出力端子からのＷＣＤＭＡベースバンド受信信号は、ＡＣ結合容量Ｃ03…Ｃ34とローパスフィルター２１２、２２２とを介して次段の可変利得増幅器２１３、２２３の入力端子に供給される。

次段の可変利得増幅器２１３、２２３からのＷＣＤＭＡ直交ベースバンド受信増幅信号は、Ａ／Ｄ変換器２１４、２２４によってＷＣＤＭＡ直交ベースバンド受信ディジタル信号に変換される。Ａ／Ｄ変換器２１４、２２４からのベースバンド受信ディジタル信号は、ディジタル・フィルター２３０とマルチプレクサー３００を介してディジタルベースバンド処理ユニット(図示せず)に供給される。

《本発明に先立って検討されたＲＦＩＣの問題点》
上述したように図１に示した本発明に先立って本発明者等によって検討されたＲＦＩＣでは、ＧＳＭ通信のための受信ブロック１００とＷＣＤＭＡ通信のための受信ブロック２００とにより、ＧＳＭ通信のＲＦ受信信号とＷＣＤＭＡ通信のＲＦ受信信号とを受信することが可能である。ＧＳＭ通信のＲＦ受信信号はＲＦ受信信号Ｒｘ＿ＧＳＭ８５０、Ｒｘ＿ＧＳＭ９００、Ｒｘ＿ＤＣＳ１８００、Ｒｘ＿ＰＣＳ１９００であり、ＷＣＤＭＡ通信のＲＦ受信信号はＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ１、Ｒｘ＿ＷＣＤＭＡ＿Ｂａｎｄ２である。

しかし、図１に示した本発明に先立って本発明者等により検討されたＲＦＩＣは、集積回路のチップ面積が大きいと言う問題が本発明者等により明らかとされた。

その原因は、ＧＳＭ受信ブロック１００の第１受信ミキサーの出力より後段のＧＳＭベースバンド受信信号増幅用のＤＣ直結の多段可変増幅器とＷＣＤＭＡ受信ブロック２００の第２受信ミキサーの出力より後段のＧＳＭベースバンド受信信号増幅用のＡＣ結合の多段可変増幅器との回路構成の相違に起因している。すなわち、ＧＳＭベースバンド受信信号の信号帯域幅が極めて狭く略１３５ｋＨｚであることから、ＧＳＭ受信ブロック１００の多段可変増幅器はＤＣ直結によって構成された。それに対して、ＷＣＤＭＡベースバンド受信信号の信号帯域幅は広帯域の１．９２ＭＨｚであることから、ＷＣＤＭＡ受信ブロック２００の多段可変増幅器はＡＣ結合によって構成されたものである。

一方、ＴＤＤ方式(ＴＤＭＡ方式)のＧＳＭ方式の携帯電話端末と基地局との間の間欠通信では、フレーム構造の通信が行われ、各フレームは４．６１５ｍＳｅｃの長さで８個のタイムスロットを含み、タイムスロットはアイドル状態、受信状態、送信状態に時分割で間欠的に設定される。従って、ＧＳＭ方式での通信の大部分のフレームには、受信も送信も行われないアイドル状態のタイムスロットを含むものである。アイドル状態から受信状態もしくは送信状態に遷移するためには、ＰＬＬ周波数シンセサイザ内部のＲＦ電圧制御発振器の電源電圧の投入によるウォームアップが行われる。ＧＳＭ通信の大部分のフレームのウォームアップ期間内で、携帯電話端末と基地局との間の通信距離に対応する可変利得増幅器の増幅利得の設定が可能である。それと伴に、ＧＳＭ通信の大部分のフレームのウォームアップ期間内で、上記非特許文献３に記載のように非受信タイムスロットであるアイドル状態のタイムスロットでベースバンド受信信号のＤＣオフセット電圧のキャリブレーションを行うことができる。尚、ＴＤＭＡは、Time-Division Multiple Accessの略である。

それに対してＷＣＤＭＡ方式の受信ではＦＤＤ方式もしくはＣＤＭＡ方式で送信と並列の常時受信動作が行われ、この常時受信動作の間に可変利得増幅器の増幅利得の変化が必要とされる。また、ＷＣＤＭＡ方式の常時受信動作の間に、携帯電話端末と基地局との間の通信距離の変化が生じると、ＲＦＩＣの前段の可変利得増幅器と次段の可変利得増幅器の増幅利得が変化されなければならない。すなわち、可変利得増幅器の増幅利得の変化により、可変利得増幅器の出力のＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧も変化する可能性がある。従って、ＷＣＤＭＡ方式の常時連続受信動作時に可変利得増幅器の増幅利得変化に伴って生じる可変利得増幅器の出力のＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化を補償する必要があることが明らかとされた。

本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。

従って、本発明の目的とするところは、集積回路のチップ面積の削減が可能であると伴に間欠受信動作でのＤＣオフセット電圧の補償と連続受信動作でのＤＣオフセット電圧の補償とが可能な半導体集積回路を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。

すなわち、本発明の代表的な半導体集積回路(１)は、間欠受信動作の第１の通信方式のための第１受信ブロック(１００)と連続受信動作の第２の通信方式のための第２受信ブロック(２００)とを具備する。

前記第１受信ブロック(１００)は、第１ＲＦ受信信号を増幅する第１低雑音増幅器(１０１〜１０４)と、ダウンコンバートのための第１受信ミキサー(１０５、１０６)とを含む。

前記第２受信ブロック(２００)は、第２ＲＦ受信信号を増幅する第２低雑音増幅器(２０１、２０４)と、ダウンコンバートのための第２受信ミキサー(２０７、２０８)とを含む。

前記半導体集積回路(１)は、可変増幅器(１１２、１２２、１１５、１２５)、ローパスフィルター(１１３、１２３)、ＤＣオフセットキャンセル回路(１１８、１２８)、Ａ／Ｄ変換器(１１６、１２６)、ディジタル・フィルター(１３０)を更に具備する(図２参照)。

前記第１受信ブロック(１００)による前記第１の通信方式の前記第１ＲＦ受信信号の受信時の非受信スロットの間に、前記ＤＣオフセットキャンセル回路による前記可変増幅器の出力ＤＣオフセット電圧の低減が実行される(図６参照)。

前記第２受信ブロック(２００)による前記第２の通信方式の前記第２ＲＦ受信信号の受信のために、前記第２ＲＦ受信信号の受信動作に移行する前に、前記ＤＣオフセットキャンセル回路による前記可変増幅器の出力ＤＣオフセット電圧の低減が実行される。

前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作の間に、前記ディジタル・フィルター(１３０)から前記可変増幅器(１１４、１２４)へのフィードバック制御(ＦＢ)によって前記可変増幅器の出力ＤＣオフセット電圧の低減が実行される(図５参照)。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、集積回路のチップ面積の削減が可能であると伴に間欠受信動作でのＤＣオフセット電圧の補償と連続受信動作でのＤＣオフセット電圧の補償とが可能な半導体集積回路を提供することができる。

《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕本発明の代表的な実施の形態による半導体集積回路(１)は、間欠受信動作の第１の通信方式のための第１受信ブロック(１００)と連続受信動作の第２の通信方式のための第２受信ブロック(２００)とを具備する。

前記第１受信ブロック(１００)は、前記第１の通信方式の第１ＲＦ受信信号を増幅する第１低雑音増幅器(１０１〜１０４)と、前記第１の通信方式の前記第１ＲＦ受信信号を第１受信アナログ信号にダウンコンバートする第１受信ミキサー(１０５、１０６)とを含む。

前記第２受信ブロック(２００)は、前記第２の通信方式の第２ＲＦ受信信号を増幅する第２低雑音増幅器(２０１、２０４)と、前記第２の通信方式の前記第２ＲＦ受信信号を第２受信アナログ信号にダウンコンバートする第２受信ミキサー(２０７、２０８)とを含む。

前記半導体集積回路(１)は、可変増幅器(１１２、１２２、１１５、１２５)と、ローパスフィルター(１１３、１２３)と、ＤＣオフセットキャンセル回路(１１８、１２８)と、Ａ／Ｄ変換器(１１６、１２６)と、ディジタル・フィルター(１３０)とを更に具備する。

前記可変増幅器の入力端子には、前記第１受信ブロック(１００)の前記第１受信ミキサー(１０５、１０６)からの前記第１受信アナログ信号と前記第２受信ブロック(２００)の前記第２受信ミキサー(２０７、２０８)からの前記第２受信アナログ信号とが供給可能とされる。

前記可変増幅器の出力端子から生成される増幅信号は前記ローパスフィルター(１１３、１２３)の入力端子に供給可能とされる。

前記ＤＣオフセットキャンセル回路(１１８、１２８)の入力には前記可変増幅器の前記出力端子のＤＣ電圧成分が供給可能とされ、前記ＤＣオフセットキャンセル回路の出力によって前記可変増幅器の前記出力端子の前記ＤＣ電圧成分が制御可能とされる。

前記可変増幅器の前記出力端子からの前記増幅信号はアナログ入力信号として前記Ａ／Ｄ変換器(１１６、１２６)の入力端子に供給可能とされ、前記Ａ／Ｄ変換器(１１６、１２６)の出力端子からのディジタル出力信号は前記ディジタル・フィルター(１３０)の入力端子に供給可能とされる(図２、図３参照)。

前記第１受信ブロック(１００)による前記第１の通信方式の前記第１ＲＦ受信信号の非受信スロットの間に、前記ＤＣオフセットキャンセル回路による前記可変増幅器の出力ＤＣオフセット電圧の低減が実行可能とされる(図６参照)。

前記第２受信ブロック(２００)による前記第２の通信方式の前記第２ＲＦ受信信号の受信のために、前記第２ＲＦ受信信号の受信動作に移行する前に、前記ＤＣオフセットキャンセル回路による前記可変増幅器の出力ＤＣオフセット電圧の低減が実行可能とされる。

前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作の間に、前記ディジタル・フィルター(１３０)から前記可変増幅器へのフィードバック制御(ＦＢ)によって前記可変増幅器の出力ＤＣオフセット電圧の低減が実行可能とされる(図５参照)。

前記実施の形態によれば、半導体集積回路(１)の可変増幅器(１１２、１２２、１１５、１２５)とローパスフィルター(１１３、１２３)とＡ／Ｄ変換器(１１６、１２６)とディジタル・フィルター(１３０)とは間欠受信動作と連続受信動作とでダウンコンバートされた受信アナログ信号を共通に処理する。従って、この共通使用によって、集積回路のチップ面積の削減が可能となる。

また、前記実施の形態によれば、間欠受信動作の第１の通信方式の受信時の非受信スロットの間に可変増幅器の出力ＤＣオフセット電圧の低減が実行され、連続受信動作の第２の通信方式の受信のために受信動作に移行する前に可変増幅器の出力ＤＣオフセット電圧の低減が実行される。更に、前記実施の形態によれば、第２の通信方式の受信動作の間には、ディジタル・フィルター(１３０)から可変増幅器(１１４、１２４)へのフィードバック制御(ＦＢ)によって可変増幅器の出力ＤＣオフセット電圧の低減が実行可能とされている。従って、第１の通信方式の受信でのＤＣオフセット電圧の補償と第２の通信方式の受信でのＤＣオフセット電圧の補償とが可能な半導体集積回路を提供することが可能となる。

好適な実施の形態によれば、前記可変増幅器(１１２、１２２、１１５、１２５)は、すくなくとも前段可変増幅器(１１２、１２２)と次段可変増幅器(１１５、１２５)とを含む(図２参照)。前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作の間(図５の時刻Ｔ₅₆)に前記前段可変増幅器および前記次段可変増幅器の増幅利得が変化可能とされる。前記増幅利得の変化に際して、前記ディジタル・フィルターから前記次段可変増幅器への前記フィードバック制御によって前記次段可変増幅器の前記出力ＤＣオフセット電圧の低減が実行可能とされる(図５参照)。

他の好適な実施の形態によれば、前記ＤＣオフセットキャンセル回路(１１８、１２８)の他の入力には前記次段可変増幅器(１１４、１２４)の前記出力端子のＤＣ電圧成分が供給可能とされ、前記ＤＣオフセットキャンセル回路の他の出力によって前記次段可変増幅器の前記出力端子の前記ＤＣ電圧成分が制御可能とされる。

前記第１受信ブロック(１００)による前記第１の通信方式の前記第１ＲＦ受信信号の前記受信時の前記非受信スロットの間に、前記ＤＣオフセットキャンセル回路による前記次段可変増幅器の出力ＤＣオフセット電圧の低減が実行可能とされる(図６参照)。

前記第２受信ブロック(２００)での前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作に移行する前に、前記ＤＣオフセットキャンセル回路による前記次段可変増幅器の出力ＤＣオフセット電圧の低減が実行可能とされる(図５参照)。

より好適な実施の形態によれば、前記ディジタル・フィルター(１３０)でのフィードフォワード制御(ＦＦ)によって前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作での前記フィードバック制御(ＦＢ)による制御残余が補償される(図５参照)。

他のより好適な実施の形態によれば、前記ディジタル・フィルター(１３０)は前記Ａ／Ｄ変換器(１１６、１２６)の前記出力端子からの前記ディジタル出力信号が供給されるデシメーション・フィルター(１３０１)を含む。

前記半導体集積回路(１)は、ディジタル・積分器(１１９１)とフィードバック制御部(１１９２)とフィードフォワード制御部(１１９３)とを含むディジタル・ＤＣオフセット補償回路(１１９)とを更に具備する。

前記ディジタル・ＤＣオフセット補償回路の前記ディジタル・積分器(１１９１)の入力端子に前記ディジタル・フィルター(１３０)の前記デシメーション・フィルター(１３０１)からの出力信号が供給される。

前記ディジタル・ＤＣオフセット補償回路(１１９)では前記ディジタル・積分器(１１９１)からの出力信号が前記フィードバック制御部(１１９２)の入力端子に供給され、前記フィードバック制御部(１１９２)の出力によって、前記フィードバック制御(ＦＢ)による前記次段可変増幅器の前記出力ＤＣオフセット電圧の前記低減が実行される(図５参照)。

更に他のより好適な実施の形態によれば、前記ディジタル・ＤＣオフセット補償回路(１１９)では前記ディジタル・積分器(１１９１)からの前記出力信号に応答した前記フィードフォワード制御部(１１９３)の出力によって、前記フィードフォワード制御(ＦＦ)による前記フィードバック制御(ＦＢ)の前記制御残余が補償される(図５参照)。

具体的な一つの実施の形態によれば、前記デシメーション・フィルター(１３０１)の出力端子には符号間干渉(ＩＳＩ)を低減すためのルートレイズドコサインフィルター(１３０２)の入力端子が接続される。

他の具体的な一つの実施の形態によれば、前記第１受信ブロック(１００)の前記第１受信ミキサー(１０５、１０６)から生成される前記第１受信アナログ信号と前記第２受信ブロック(２００)の前記第２受信ミキサー(２０７、２０８)から生成される前記第２受信アナログ信号とは、受信ベースバンドとローＩＦの受信アナログ信号とのいずれかである。

更に他の具体的な一つの実施の形態によれば、前記第１受信ブロック(１００)の前記第１受信ミキサー(１０５、１０６)から生成される前記第１受信アナログ信号は、信号帯域幅が１ＭＨｚ未満のベースバンド受信信号である。前記第２受信ブロック(２００)の前記第２受信ミキサー(２０７、２０８)から生成される前記第２受信アナログ信号は、信号帯域幅が５ＭＨｚ未満のベースバンド受信信号である。

最も具体的な一つの実施の形態によれば、前記第１の通信方式はＧＳＭ通信であり、前記第２の通信方式はＷＣＤＭＡ通信である。

〔２〕本発明の別の観点の代表的な実施の形態は、間欠受信動作の第１の通信方式のための第１受信ブロック(１００)と連続受信動作の第２の通信方式のための第２受信ブロック(２００)とを具備する半導体集積回路(１)の動作方法である。

前記第１受信ブロック(１００)は、前記第１の通信方式の第１ＲＦ受信信号を増幅する第１低雑音増幅器(１０１〜１０４)と、前記第１の通信方式の前記第１ＲＦ受信信号を第１受信アナログ信号にダウンコンバートする第１受信ミキサー(１０５、１０６)とを含む。

前記第２受信ブロック(２００)は、前記第２の通信方式の第２ＲＦ受信信号を増幅する第２低雑音増幅器(２０１、２０４)と、前記第２の通信方式の前記第２ＲＦ受信信号を第２受信アナログ信号にダウンコンバートする第２受信ミキサー(２０７、２０８)とを含む。

半導体集積回路(１)は、前段可変増幅器(１１２、１２２、１１５、１２５)と、ローパスフィルター(１１３、１２３)と、ＤＣオフセットキャンセル回路(１１８、１２８)と、Ａ／Ｄ変換器(１１６、１２６)と、ディジタル・フィルター(１３０)とを更に具備する。

前記可変増幅器の入力端子には、前記第１受信ブロック(１００)の前記第１受信ミキサー(１０５、１０６)からの前記第１受信アナログ信号と前記第２受信ブロック(２００)の前記第２受信ミキサー(２０７、２０８)からの前記第２受信アナログ信号とが供給される。

前記可変増幅器の出力端子から生成される増幅信号は前記ローパスフィルター(１１３、１２３)の入力端子に供給される。

前記ＤＣオフセットキャンセル回路(１１８、１２８)の入力には前記可変増幅器の前記出力端子のＤＣ電圧成分が供給され、前記ＤＣオフセットキャンセル回路の出力によって前記可変増幅器の前記出力端子の前記ＤＣ電圧成分が制御される。

前記可変増幅器の前記出力端子からの前記増幅信号はアナログ入力信号として前記Ａ／Ｄ変換器(１１６、１２６)の入力端子に供給され、前記Ａ／Ｄ変換器(１１６、１２６)の出力端子からのディジタル出力信号は前記ディジタル・フィルター(１３０)の入力端子に供給される(図２、図３参照)。

前記第１受信ブロック(１００)による前記第１の通信方式の前記第１ＲＦ受信信号の非受信スロットの間に、前記ＤＣオフセットキャンセル回路による前記可変増幅器の出力ＤＣオフセット電圧の低減が実行される(図６参照)。

前記第２受信ブロック(２００)による前記第２の通信方式の前記第２ＲＦ受信信号の受信のために、前記第２ＲＦ受信信号の受信動作に移行する前に、前記ＤＣオフセットキャンセル回路による前記可変増幅器の出力ＤＣオフセット電圧の低減が実行される。

前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作の間に、前記ディジタル・フィルター(１３０)から前記可変増幅器へのフィードバック制御(ＦＢ)によって前記可変増幅器の出力ＤＣオフセット電圧の低減が実行される(図５参照)。

前記実施の形態によれば、半導体集積回路(１)の可変増幅器(１１２、１２２、１１５、１２５)とローパスフィルター(１１３、１２３)とＡ／Ｄ変換器(１１６、１２６)とディジタル・フィルター(１３０)とは間欠受信動作と連続受信動作とでダウンコンバートされた受信アナログ信号を共通に処理する。従って、この共通使用によって、集積回路のチップ面積の削減が可能となる。

また、前記実施の形態によれば、間欠受信動作の第１の通信方式の受信時の非受信スロットの間に可変増幅器の出力ＤＣオフセット電圧の低減が実行され、連続受信動作の第２の通信方式の受信のために受信動作に移行する前に可変増幅器の出力ＤＣオフセット電圧の低減が実行される。更に、前記実施の形態によれば、第２の通信方式の受信動作の間には、ディジタル・フィルター(１３０)から可変増幅器(１１４、１２４)へのフィードバック制御(ＦＢ)によって可変増幅器の出力ＤＣオフセット電圧の低減が実行される。従って、第１の通信方式の受信でのＤＣオフセット電圧の補償と第２の通信方式の受信でのＤＣオフセット電圧の補償とが可能な半導体集積回路を提供することが可能となる。

好適な実施の形態によれば、前記可変増幅器(１１２、１２２、１１５、１２５)は、すくなくとも前段可変増幅器(１１２、１２２)と次段可変増幅器(１１５、１２５)とを含む(図２参照)。前記第２受信ブロックによる前記ＷＣＤＭＡ通信の前記第２ＲＦ受信信号の前記受信動作の間(図５の時刻Ｔ₅₆)に前記前段可変増幅器および前記次段可変増幅器の増幅利得が変化される。前記増幅利得の変化に際して、前記ディジタル・フィルターから前記次段可変増幅器への前記フィードバック制御によって前記次段可変増幅器の前記出力ＤＣオフセット電圧の低減が実行される(図５参照)。

他の好適な実施の形態によれば、前記ＤＣオフセットキャンセル回路(１１８、１２８)の他の入力には前記次段可変増幅器(１１４、１２４)の前記出力端子のＤＣ電圧成分が供給され、前記ＤＣオフセットキャンセル回路の他の出力によって前記次段可変増幅器の前記出力端子の前記ＤＣ電圧成分が制御される。

前記第１受信ブロック(１００)による前記第１の通信方式の前記第１ＲＦ受信信号の前記受信時の前記非受信スロットの間に、前記ＤＣオフセットキャンセル回路による前記次段可変増幅器の出力ＤＣオフセット電圧の低減が実行される(図６参照)。

前記第２受信ブロック(２００)での前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作に移行する前に、前記ＤＣオフセットキャンセル回路による前記次段可変増幅器の出力ＤＣオフセット電圧の低減が実行される(図５参照)。

より好適な実施の形態によれば、前記ディジタル・フィルター(１３０)でのフィードフォワード制御(ＦＦ)によって前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作での前記フィードバック制御(ＦＢ)による制御残余が補償される(図５参照)。

他のより好適な実施の形態によれば、前記ディジタル・フィルター(１３０)は前記Ａ／Ｄ変換器(１１６、１２６)の前記出力端子からの前記ディジタル出力信号が供給されるデシメーション・フィルター(１３０１)を含む。

前記半導体集積回路(１)は、ディジタル・積分器(１１９１)とフィードバック制御部(１１９２)とフィードフォワード制御部(１１９３)とを含むディジタル・ＤＣオフセット補償回路(１１９)とを更に具備する。

前記ディジタル・ＤＣオフセット補償回路の前記ディジタル・積分器(１１９１)の入力端子に前記ディジタル・フィルター(１３０)の前記デシメーション・フィルター(１３０１)からの出力信号が供給される。

前記ディジタル・ＤＣオフセット補償回路(１１９)では前記ディジタル・積分器(１１９１)からの出力信号が前記フィードバック制御部(１１９２)の入力端子に供給され、前記フィードバック制御部(１１９２)の出力によって、前記フィードバック制御(ＦＢ)による前記次段可変増幅器の前記出力ＤＣオフセット電圧の前記低減が実行される(図５参照)。

更に他のより好適な実施の形態によれば、前記ディジタル・ＤＣオフセット補償回路(１１９)では前記ディジタル・積分器(１１９１)からの前記出力信号に応答した前記フィードフォワード制御部(１１９３)の出力によって、前記フィードフォワード制御(ＦＦ)による前記フィードバック制御(ＦＢ)の前記制御残余が補償される(図５参照)。

具体的な一つの実施の形態によれば、前記デシメーション・フィルター(１３０１)の出力端子には符号間干渉(ＩＳＩ)を低減すためのルートレイズドコサインフィルター(１３０２)の入力端子が接続される。

他の具体的な一つの実施の形態によれば、前記第１受信ブロック(１００)の前記第１受信ミキサー(１０５、１０６)から生成される前記第１受信アナログ信号と前記第２受信ブロック(２００)の前記第２受信ミキサー(２０７、２０８)から生成される前記第２受信アナログ信号とは、受信ベースバンドとローＩＦの受信アナログ信号とのいずれかである。

更に他の具体的な一つの実施の形態によれば、前記第１受信ブロック(１００)の前記第１受信ミキサー(１０５、１０６)から生成される前記第１受信アナログ信号は、信号帯域幅が１ＭＨｚ未満のベースバンド受信信号である。前記第２受信ブロック(２００)の前記第２受信ミキサー(２０７、２０８)から生成される前記第２受信アナログ信号は、信号帯域幅が５ＭＨｚ未満のベースバンド受信信号である。

最も具体的な一つの実施の形態によれば、前記第１の通信方式はＧＳＭ通信であり、前記第２の通信方式はＷＣＤＭＡ通信である。

《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。

《ＲＦＩＣの全体構成》
図２は、本発明の１つの実施の形態によるＲＦアナログ信号処理半導体集積回路(以下、ＲＦＩＣと言う)１の構成を示す図である。図２のＲＦＩＣにおいて、図１と同一の部品には同一の参照番号が使用されて、重複する説明を省略する。

図２に示すＲＦＩＣの図１との相違点は、下記の通りである。

《ＧＳＭとＷＣＤＭＡとに共通使用されるＤＣ直結の多段増幅器》
すなわち、図２に示すＲＦＩＣでは、ＧＳＭ受信ブロック１００の第１受信ミキサーで形成されるＧＳＭベースバンド受信信号Ｉ、ＱとＷＣＤＭＡ受信ブロック２００の第２受信ミキサーで形成されるＷＣＤＭＡベースバンド受信信号Ｉ、ＱとはＤＣ直結の多段増幅器によって共通に増幅される。図２でＧＳＭとＷＣＤＭＡとのベースバンド受信信号の増幅に共通に使用されるＤＣ直結の多段増幅器は、図１のＧＳＭベースバンド受信信号の増幅に使用されるＤＣ直結の多段増幅器と全く同様に構成されている。すなわち、図２の共通使用されるＤＣ直結の多段増幅器は、ローパスフィルター１１０、１２０、１１３、１２３、前段の増幅器１１２、１２２、次段の増幅器１１５、１２５、減算器１１１、１２１、１１４、１２４、ＤＣオフセットキャンセル回路１１８、１２８によって構成されている。

すなわち、ＧＳＭ受信ブロック１００の第１受信ミキサーの第１ミキサー１０５、第２ミキサー１０６の出力から生成され信号帯域幅が略１３５ｋＨｚと狭いＧＳＭベースバンド受信信号Ｉ、Ｑは、ＤＣ直結で前段のローパスフィルター１１０、１２０の入力に供給される。ローパスフィルター１１０、１２０の出力のＧＳＭベースバンド受信信号Ｉ、Ｑは、前段の減算器１１１、１２１、前段の増幅器１１２、１２２、次段のローパスフィルター１１３、１２３、次段の減算器１１４、１２４、次段の増幅器１１５、１２５にＤＣ直結で伝達される。

また、ＷＣＤＭＡ受信ブロック２００の第２受信ミキサーの第３ミキサー２０７、第４ミキサー２０８の出力から生成され信号帯域幅が１．９２ＭＨｚと広いＷＣＤＭＡベースバンド受信信号Ｉ、Ｑも、ＤＣ直結で前段のローパスフィルター１１０、１２０の入力に供給される。ローパスフィルター１１０、１２０の出力のＷＣＤＭＡベースバンド受信信号Ｉ、Ｑは、前段の減算器１１１、１２１、前段の増幅器１１２、１２２、次段のローパスフィルター１１３、１２３、次段の減算器１１４、１２４、次段の増幅器１１５、１２５にＤＣ直結で伝達される。

このようにして、図２に示すＲＦＩＣでは、ＧＳＭ受信ブロック１００の第１受信ミキサーで形成されるＧＳＭベースバンド受信信号Ｉ、ＱとＷＣＤＭＡ受信ブロック２００の第２受信ミキサーで形成されるＷＣＤＭＡベースバンド受信信号Ｉ、ＱとはＤＣ直結の多段増幅器によって共通に増幅される。従って、ＲＦＩＣのチップ面積の削減が可能となる。

《ＤＣオフセットキャンセル回路》
図１のＲＦＩＣと同様に、図２のＲＦＩＣにおいて、ＤＣオフセットキャンセル回路１１８、１２８は、上記非特許文献１に記載のＤＣオフセット・キャリブレーション回路に記載されたようにＡ／Ｄ変換器、ラッチ、Ｄ／Ａ変換器によって構成されている。

このＤＣオフセットキャンセル回路１１８、１２８は、ＴＤＭＡ方式であるＧＳＭ方式の非受信タイムスロットの間に活性化されることができる。活性化期間にＤＣオフセットキャンセル回路１１８、１２８のＡ／Ｄ変換器の入力端子に前段の可変利得増幅器１１２、１２２の差動出力端子のＤＣ電圧成分が供給され、Ａ／Ｄ変換器から出力ＤＣオフセットに対応するＤＣオフセット・ディジタル信号が生成される。ＤＣオフセット・ディジタル信号がラッチを介してＤ／Ａ変換器の入力端子に供給され、Ｄ／Ａ変換器から前段の減算器１１１、１２１にＤＣオフセット補償アナログ信号が供給されるので、ＴＤＭＡ方式の受信タイムスロットの間に前段の減算器１１１、１２１にてＤＣオフセットキャンセルが実行されることができる。次段の可変利得増幅器１１５、１２５の出力ＤＣオフセットもＤＣオフセットキャンセル回路１１８、１２８の第２のＡ／Ｄ変換器に供給され出力ＤＣオフセットに対応するＤＣオフセット・ディジタル信号が生成され、ＤＣオフセット・ディジタル信号がラッチに格納されている。ラッチにホールドされたＤＣオフセット・ディジタル信号の第２のＤ／Ａ変換器の入力端子への供給が継続され、Ｄ／Ａ変換器から次段の減算器１１４、１２４へのＤＣオフセット補償アナログ信号の供給が継続されている。このようにして、ＴＤＭＡ方式の受信タイムスロットの間に、次段の減算器１１４、１２４でもＤＣオフセットキャンセルが実行されることができる。ＧＳＭ方式の非受信タイムスロットでのＤＣオフセットキャンセルは、具体的には、アイドル状態(待ち受け状態)から受信動作(受信タイムスロット)に移行する前のウォームアップ期間内に行われるものである。

また更にＤＣオフセットキャンセル回路１１８、１２８は、ＦＤＤ方式のＷＣＤＭＡ方式の常時受信動作のためにもＤＣオフセットキャンセルが実行するものである。ＷＣＤＭＡ方式の常時受信動作のためのＤＣオフセットキャンセルは、具体的には、アイドル状態(待ち受け状態)からＷＣＤＭＡ方式の受信動作(送信と常時並列)に移行する前のウォームアップ期間内のＤＣオフセット・キャリブレーション期間に行われる。

《ディジタル・フィルターによるマッチトフィルター》
図２のＲＦＩＣにおいて、共通使用のＤＣ直結の多段増幅器の次段の増幅器１１５、１２５の出力に生成されるＧＳＭ受信もしくはＷＣＤＭＡ受信のアナログベースバンド受信信号Ｉ、Ｑは、Ａ／Ｄ変換器１１６、１２６によってディジタルベースバンド受信信号に変換される。Ａ／Ｄ変換器１１６、１２６の出力からのディジタルベースバンド受信信号は、受信機側のマッチトフィルターを含むディジタル・フィルター１３０に供給される。

図２のＲＦＩＣのディジタル・フィルター１３０に含まれる受信機側のマッチトフィルターは、上記非特許文献４に記載された符号間干渉(ＩＳＩ)を低減するレイズドコサイン(ＲＣ)フィルターもしくはルートレイズドコサイン(ＲＲＣ)フィルターとして機能する。このフィルターはファイナイトインパルスレスポンス(ＦＩＲ)フィルターによって実現されるので、ＲＦＩＣのチップ占有面積を低減することができる。更にまた、このディジタル・フィルター１３０は、上記非特許文献５に記載されたＷＣＤＭＡ受信の際のデシメーション・フィルターとしても機能することができる。

《ディジタル・ＤＣオフセット補償回路》
図２のＲＦＩＣのディジタル・フィルター１３０には、ディジタルベースバンド受信信号Ｉに関してのディジタル・ＤＣオフセット補償回路１１９とディジタルベースバンド受信信号Ｑに関してのディジタル・ＤＣオフセット補償回路１２９とが接続されている。

このディジタル・ＤＣオフセット補償回路１１９、１２９はＦＤＤ方式であるＷＣＤＭＡ方式の受信に際して、ベースバンド受信信号に関するＤＣオフセット電圧を有効に低減することができる。

すなわち、ＦＤＤ方式であるＷＣＤＭＡ方式の受信に際しては、ＴＤＤ方式であるＧＳＭ方式の受信のような非受信タイムスロットが存在しない常時受信動作を図２のＲＦＩＣが行っている。このＷＣＤＭＡ方式の常時受信動作のためにも、図２のＲＦＩＣのＤＣオフセットキャンセル回路１１８、１２８は、ＷＣＤＭＡ方式の受信時のベースバンド受信信号に関するＤＣオフセット電圧を低減する。このＤＣオフセットキャンセル回路１１８、１２８によるＷＣＤＭＡ方式ベースバンド受信信号に関するＤＣオフセット電圧の低減は、携帯電話端末のアイドル状態(待ち受け状態)からＷＣＤＭＡ方式の受信動作(送信と常時並列)に移行する前のウォームアップ期間内のＤＣオフセット・キャリブレーション期間に行われる。

すなわち、ウォームアップ期間内のＤＣオフセット・キャリブレーション期間に、ＤＣオフセットキャンセル回路１１８、１２８のＡ／Ｄ変換器の入力端子に、前段の可変利得増幅器１１２、１２２の差動出力端子のＤＣ電圧成分が供給される。Ａ／Ｄ変換器から出力ＤＣオフセットに対応するＤＣオフセット・ディジタル信号が生成され、ＤＣオフセット・ディジタル信号がラッチに格納されている。ラッチにホールドされたＤＣオフセット・ディジタル信号のＤ／Ａ変換器の入力端子への供給が継続され、Ｄ／Ａ変換器から前段の減算器１１１、１２１へのＤＣオフセット補償アナログ信号の供給が継続されている。次段の可変利得増幅器１１５、１２５のオフセットもＤＣオフセットキャンセル回路１１８、１２８の第２のＡ／Ｄ変換器に供給され出力ＤＣオフセットに対応するＤＣオフセット・ディジタル信号が生成され、ＤＣオフセット・ディジタル信号がラッチに格納されている。ラッチにホールドされたＤＣオフセット・ディジタル信号の第２のＤ／Ａ変換器の入力端子への供給が継続され、Ｄ／Ａ変換器から次段の減算器１１４、１２４へのＤＣオフセット補償アナログ信号の供給が継続されている。このようにして、ＷＣＤＭＡ方式の常時受信動作のために、減算器１１１、１２１、１１４、１２４にてＷＣＤＭＡ方式の受信時のベースバンド受信信号のＤＣオフセットの低減が実行されている。

一方、ＷＣＤＭＡ方式の常時受信動作の間に、携帯電話端末と基地局との間の通信距離の変化が生じると、図２のＲＦＩＣの前段の可変利得増幅器１１２、１２２と次段の可変利得増幅器１１５、１２５の増幅利得が変化されなければならない。しかし、可変利得増幅器１１２、１２２の増幅利得の変化により、可変利得増幅器１１２、１２２の出力のＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧も変化する可能性がある。

このようなＷＣＤＭＡ方式の常時受信動作の間の可変利得増幅器の増幅利得の変化に起因するＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化に際して、ＤＣオフセットキャンセル回路１１８、１２８によるＤＣオフセット・キャリブレーション動作を行わせることは不可能である。それは、ウォームアップ期間内のＤＣオフセット・キャリブレーション期間では、ＷＣＤＭＡ受信ブロック２００の第２受信ミキサーの第３ミキサー２０７、第４ミキサー２０８の出力から前段のローパスフィルター１１０、１２０の入力へのＷＣＤＭＡベースバンド受信信号の供給を停止する必要があるためである。

ＡＣ信号であるＷＣＤＭＡベースバンド受信信号の供給が停止された状態で、ＤＣ電圧を前段のローパスフィルター１１０、１２０の入力に供給した状態とする必要がある。このような状態で、図２のＲＦＩＣのＤＣオフセットキャンセル回路１１８、１２８を構成するＡ／Ｄ変換器、ラッチ、Ｄ／Ａ変換器によるＤＣオフセット・キャリブレーション動作を行わせることとなる。

しかし、ＷＣＤＭＡ方式の常時受信動作の間のＷＣＤＭＡベースバンド受信信号の供給の停止によって、携帯電話端末での受信動作の間の受信信号の欠落が生じてしまう。ＷＣＤＭＡ方式での受信信号の欠落は、会話の音声信号の欠落だけではなく、モバイル通信の電子データの欠落を生じる可能性がある。第３世代のＷＣＤＭＡ方式の受信は、ＨＳＤＰＡと呼ばれる基地局から携帯電話端末への高速データ受信をセールスポイントとしている。尚、ＨＳＤＰＡは、High Speed Downlink Packet Accessの略である。

従って、図２のＲＦＩＣにおいては、ＷＣＤＭＡ方式の常時受信動作の間の可変利得増幅器の増幅利得の変化に際して、ＤＣオフセットキャンセル回路１１８、１２８のラッチに格納されたＤＣオフセット・キャリブレーション・データを変更することなく保持するものである。ＤＣオフセット・キャリブレーション・データは、携帯電話端末がアイドル状態からＷＣＤＭＡ方式の受信動作に移行する前のウォームアップ期間内のＤＣオフセット・キャリブレーション期間にＤＣオフセットキャンセル回路１１８、１２８のＡ／Ｄ変換器とＤ／Ａ変換器との間のラッチに格納されたものである。

従って、図２のＲＦＩＣでは、ＷＣＤＭＡ方式の常時受信動作の間の可変利得増幅器の増幅利得の変化に起因する可変利得増幅器１１２、１２２、１１５、１２５の出力のＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化は、ディジタル・フィルター１３０で検出される。ディジタル・フィルター１３０は、ＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化を検出するためのフィードバック・フィードフォワード制御検出部ＦＢＦＦ＿Ｃｎｔを含んでいる。

図２のＲＦＩＣのディジタル・フィルター１３０のフィードバック・フィードフォワード制御検出部ＦＢＦＦ＿Ｃｎｔで検出されたＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化は、ディジタル・ＤＣオフセット補償回路１１９、１２９のフィードバック制御部ＦＢに供給される。ＤＣオフセット電圧の変化に応答してディジタル・ＤＣオフセット補償回路１１９、１２９のフィードバック制御部ＦＢから生成されるディジタル・ＤＣオフセット補償信号は、次段の可変利得増幅器１１５、１２５に供給される。次段の可変利得増幅器１１５、１２５の内部でディジタル・ＤＣオフセット補償信号はアナログ・ＤＣオフセット補償信号に変換されるので、前段および次段の可変利得増幅器１１２、１２２、１１５、１２５の利得変化に起因するＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧が補償されることができる。このようにして、図２のＲＦＩＣによれば、ＷＣＤＭＡ方式の常時受信動作の間の可変利得増幅器の増幅利得の変化に起因するＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化を補償するに際して、ＷＣＤＭＡ方式での受信信号の欠落を回避することができる。

しかし、より厳密に言うと、ディジタル・ＤＣオフセット補償回路１１９、１２９のフィードバック制御部ＦＢによるフィードバック制御のみでは、前段および次段の可変利得増幅器の利得変化に応答するＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変動を高精度に補償することができない。

従って、可変利得増幅器の利得変化に応答するＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変動を高精度に補償するために、ディジタル・ＤＣオフセット補償回路１１９、１２９はフィードフォワード制御部ＦＦを含み、ディジタル・フィルター１３０はフィードフォワード制御部ＦＦＣを含むものである。

すなわち、ＲＦＩＣのディジタル・フィルター１３０のフィードバック・フィードフォワード制御検出部ＦＢＦＦ＿Ｃｎｔで検出されたＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化は、ディジタル・ＤＣオフセット補償回路１１９、１２９のフィードフォワード制御部ＦＦにも供給される。その結果、ＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化に応答してディジタル・ＤＣオフセット補償回路１１９、１２９のフィードフォワード制御部ＦＦから生成されるディジタル・ＤＣオフセット補償信号は、ディジタル・フィルター１３０はフィードフォワード制御部ＦＦＣに供給される。従って、ディジタル・フィルター１３０のフィードフォワード制御部ＦＦＣでは、フィードバック・フィードフォワード制御検出部ＦＢＦＦ＿Ｃｎｔとディジタル・ＤＣオフセット補償回路１１９、１２９のフィードバック制御部ＦＢとによるフィードバック制御の制御残余である残余ＤＣオフセットが補償されることができる。

更に、ディジタル・フィルター１３０のフィードフォワード制御部ＦＦＣでのフィードフォワード制御は、ＴＤＭＡ方式であるＧＳＭ方式の受信動作の際のＤＣオフセットキャンセル回路１１８、１２８を構成するＡ／Ｄ変換器、ラッチ、Ｄ／Ａ変換器によるフィードバック制御の制御残余を補償することもできる。

《ＲＦＩＣの詳細な構成》
図３は、図２に示したＲＦＩＣの可変利得増幅器１１２、１１５とＤＣオフセットキャンセル回路１１８とディジタル・フィルター１３０とディジタル・ＤＣオフセット補償回路１１９の詳細な構成を示す図である。図２に示したＲＦＩＣの他の可変利得増幅器１２２、１２４と他のＤＣオフセットキャンセル回路１２８と他のディジタル・ＤＣオフセット補償回路１２９も、図３のように構成されている。

《可変利得増幅器》
図３に示すように、前段の可変利得増幅器１１２は、一対のバイポーラトランジスタＱ1、Ｑ2とコレクタ負荷抵抗Ｒ1、Ｒ2とエミッタ可変抵抗Ｒ3とを含んでいる。ディジタル利得制御信号によってエミッタ可変抵抗Ｒ3の抵抗値は離散的に可変設定されるので、前段の可変利得増幅器１１２の増幅利得が任意に設定されることができる。一対のバイポーラトランジスタＱ1、Ｑ2のベースには、ＧＳＭ受信ブロック１００の第１受信ミキサーからのＧＳＭベースバンド受信相補信号Ｉ、／ＩとＷＣＤＭＡ受信ブロック２００の第２受信ミキサーからのＷＣＤＭＡベースバンド受信信号Ｉ、／Ｉとのいずれもが供給されることが可能とされている。前段の可変利得増幅器１１２の一対のバイポーラトランジスタＱ1、Ｑ2のコレクタから得られるベースバンド受信相補増幅信号は、ローパスフィルター１１３を介して次段の可変利得増幅器１１５に供給されるものである。

次段の可変利得増幅器１１５も、前段の可変利得増幅器１１２と同様に、一対のバイポーラトランジスタＱ3、Ｑ4とコレクタ負荷抵抗Ｒ4、Ｒ5とエミッタ可変抵抗Ｒ6とを含んでいる。ディジタル利得制御信号によってエミッタ可変抵抗Ｒ6の抵抗値は離散的に可変設定されるので、次段の可変利得増幅器１１５の増幅利得が任意に設定されることができる。一対のバイポーラトランジスタＱ3、Ｑ4のベースには、ローパスフィルター１１３を介して前段の可変利得増幅器１１２の一対のバイポーラトランジスタＱ1、Ｑ2のコレクタから得られるベースバンド受信相補増幅信号が供給される。次段の可変利得増幅器１１５の一対のバイポーラトランジスタＱ3、Ｑ4のコレクタから得られるベースバンド受信相補増幅信号はＡ／Ｄ変換器１１６の入力端子に供給され、Ａ／Ｄ変換器１１６の出力端子から得られるＧＳＭ方式かＷＣＤＭＡ方式のディジタルベースバンド受信信号はディジタル・フィルター１３０の入力端子に供給される。

《ＤＣオフセットキャンセル回路》
図３に示すように、ＤＣオフセットキャンセル回路１１８は、ローパスフィルター１１３を介して前段の可変利得増幅器１１２からのベースバンド受信相補増幅信号のＤＣ電圧成分が入力端子に供給されるＡ／Ｄ変換器Ａ／Ｄ１を含んでいる。Ａ／Ｄ変換器Ａ／Ｄ１の出力端子からは出力ＤＣオフセットに対応するＤＣオフセット・ディジタル信号が生成され、このＤＣオフセット・ディジタル信号が入力ラッチＬａｔｃｈ２、出力ラッチＬａｔｃｈ１を介してＤ／Ａ変換器Ｄ／Ａ１の入力端子に供給される。Ｄ／Ａ変換器Ｄ／Ａ１は、前段の可変利得増幅器１１２の一対のバイポーラトランジスタＱ1、Ｑ2のエミッタに接続された複数の電流源によって構成されている。出力ラッチＬａｔｃｈ１からのディジタル信号に応答して前段の可変利得増幅器１１２の一対のバイポーラトランジスタＱ1、Ｑ2のエミッタのＤＣバイアス電流の電流値が制御されるので、一対のバイポーラトランジスタＱ1、Ｑ2のコレクタのＤＣ電圧が互いに等しい値に制御される。

携帯電話端末のアイドル状態からＷＣＤＭＡ方式の受信動作に移行する前のウォームアップ期間で、ＡＣ信号であるＷＣＤＭＡベースバンド受信信号の供給が停止された状態で、ＤＣオフセットキャンセル回路１１８によるＤＣオフセット・キャリブレーション動作が実行される。ＤＣオフセット・キャリブレーション期間でのＤＣオフセット・キャリブレーション動作では、等しいＤＣ電圧が前段の可変利得増幅器１１２の一対のバイポーラトランジスタＱ1、Ｑ2のベースに供給される。この状態で、一対のバイポーラトランジスタＱ1、Ｑ2のコレクタのＤＣ電圧が互いに等しい値となるように、Ａ／Ｄ変換器Ａ／Ｄ１と入力ラッチＬａｔｃｈ２と出力ラッチＬａｔｃｈ１とＤ／Ａ変換器Ｄ／Ａ１としての複数の電流源とによってトランジスタＱ1、Ｑ2のエミッタのＤＣバイアス電流の電流値が制御される。

更に図３のＤＣオフセットキャンセル回路１１８は、次段の可変利得増幅器１１５の一対のバイポーラトランジスタＱ3、Ｑ4のコレクタＤＣ電圧が入力端子に供給されるＡ／Ｄ変換器Ａ／Ｄ２を含んでいる。Ａ／Ｄ変換器Ａ／Ｄ２の出力端子からは出力ＤＣオフセットに対応するＤＣオフセット・ディジタル信号が生成され、このＤＣオフセット・ディジタル信号が入力ラッチＬａｔｃｈ４、出力ラッチＬａｔｃｈ３を介してＤ／Ａ変換器Ｄ／Ａ２の入力端子に供給される。Ｄ／Ａ変換器Ｄ／Ａ２は、次段の可変利得増幅器１１５の一対のバイポーラトランジスタＱ3、Ｑ4のエミッタに接続された複数の電流源によって構成されている。出力ラッチＬａｔｃｈ３からのディジタル信号に応答して次段の可変利得増幅器１１５の一対のバイポーラトランジスタＱ3、Ｑ4のエミッタのＤＣバイアス電流の電流値が制御されるので、一対のバイポーラトランジスタＱ3、Ｑ4のコレクタのＤＣ電圧が互いに等しい値に制御される。

携帯電話端末のアイドル状態からＷＣＤＭＡ方式の受信動作に移行する前のウォームアップ期間の間に、前段の可変利得増幅器１１２のＤＣオフセット・キャリブレーション動作が完了する時刻にて、次段の可変利得増幅器１１５のＤＣオフセット・キャリブレーション動作が開始される。前段の可変利得増幅器１１２のＤＣオフセット・キャリブレーション動作が完了しているので、前段の可変利得増幅器１１２の一対のバイポーラトランジスタＱ1、Ｑ2のコレクタのＤＣ電圧が互いに等しい値になっている。この状態で、次段の可変利得増幅器１１５の一対のバイポーラトランジスタＱ3、Ｑ4のコレクタのＤＣ電圧が互いに等しい値となるように、Ａ／Ｄ変換器Ａ／Ｄ２と入力ラッチＬａｔｃｈ４と出力ラッチＬａｔｃｈ３とＤ／Ａ変換器Ｄ／Ａ２としての複数の電流源とによってトランジスタＱ3、Ｑ4のエミッタのＤＣバイアス電流の電流値が制御される。

《ディジタル・フィルター》
図３に示すように、Ａ／Ｄ変換器１１６の出力端子から得られるディジタルベースバンド受信信号が入力端子に供給されるディジタル・フィルター１３０は、第１フィルター１３０１、第２フィルター１３０２、第３フィルター１３０３、減算器１３０４、ディジタル増幅器１３０５を含んでいる。

第１ディジタル・フィルター１３０１は、ディジタルデータを間引くためのデシメーション・フィルターである。また、この第１ディジタル・フィルター１３０１は、ファイナイトインパルスレスポンス(ＦＩＲ)フィルターで構成され、上記非特許文献５と同様に、Ａ／Ｄ変換器１１６からの量子化雑音を低減する機能を有することができる。

第２ディジタル・フィルター１３０２は、上記非特許文献４と同様に、符号間干渉(ＩＳＩ)を低減するためのパルス・シェービング・フィルターとしてのルートレイズドコサイン(ＲＲＣ)フィルターを含むと伴に、イコライザー(ＥＱ)フィルターを含んでいる。イコライザー(ＥＱ)フィルターは、通過帯域内での利得を平坦化するために高周波領域の利得を増加させるイコライザー・フィルターと、郡遅延を均一化するイコライザー・フィルターとを含んでいる。

第３ディジタル・フィルター１３０３は、データ補間のためのカスケーデッド・インテグレータ・コンブ(ＣＩＣ)フィルターである。良く知られているように、ＣＩＣ・フィルターは、ディジタルシステムで大きなサンプリングレートを実現するために使用されるマルチレートフィルターであり、間引き(デシメーション)と補間(インターポレーション)の両者を実現することができる。ＣＩＣ・フィルターは、ディジタル乗算器が不必要であり、加算器と減算器とレジスタとから構成されることができる。

Ａ／Ｄ変換器１１６からのディジタルベースバンド受信信号は、ディジタル・フィルター１３０の内部で第１フィルター１３０１と第２フィルター１３０２と第３フィルター１３０３とを介して減算器１３０４の一方の入力端子に供給される。減算器１３０４の他方の入力端子には、ディジタル・ＤＣオフセット補償回路１１９のフィードフォワード制御部(ＦＦ)１１９３から生成されるディジタル・ＤＣオフセット補償信号が供給される。減算器１３０４の出力端子から得られるフィードフォワードによるＤＣオフセット補償処理が完了したディジタルベースバンド受信信号は、ディジタル増福利得が可変設定可能なディジタル増幅器１３０５を介してベースバンド処理ユニット(図示せず)に供給されることができる。尚、ディジタル増福利得が可変設定可能なディジタル増幅器１３０５はディジタル乗算器によって構成させることができ、ディジタル増福利得が１未満のディジタル・アッテネータとしても機能するこができる。

《ディジタル・ＤＣオフセット補償回路》
図３に示すように、ディジタル・フィルター１３０の第１ディジタル・フィルター１３０１からのディジタルベースバンド受信信号が供給されるディジタル・ＤＣオフセット補償回路１１９は、ディジタル・積分器１１９１と、フィードバック制御部１１９２と、フィードフォワード制御部１１９３を含んでいる。

ディジタル・ＤＣオフセット補償回路１１９のディジタル・積分器１１９１は遅延回路１１９１Ａと加算器１１９１Ｂとを含み、ディジタル・ＤＣオフセット補償回路１１９のフィードバック制御部１１９２はディジタル割算器１１９２Ａとラッチ１１９２Ｂとを含んでいる。また、ディジタル・ＤＣオフセット補償回路１１９のフィードフォワード制御部１１９３も、ディジタル増福利得が可変設定可能なディジタル増幅器１１９３Ａとラッチ１１９３Ｂとを含んでいる。

まず、図３のＲＦＩＣでは、ＷＣＤＭＡ方式の常時受信動作の間の可変利得増幅器１１２、１１５の増幅利得は、例えば、ディジタルベースバンド処理ユニット(図示せず)からの増幅利得・ディジタル制御信号によって変更されることが可能である。このように可変利得増幅器１１２、１１５の増幅利得が変更される期間では、ディジタル・ＤＣオフセット補償回路１１９に接続された制御カウンタ１１９´にはハイレベルの増幅利得変更信号Ｇｖ＿Ｃｎｔが供給される。尚、図３では示されてはいないが、制御カウンタ１１９´には増幅利得変更信号Ｇｖ＿Ｃｎｔと伴に所定の周波数を持ったクロック信号が供給される。可変利得増幅器１１２、１１５の増幅利得が変更される期間の最初に、増幅利得変更信号Ｇｖ＿Ｃｎｔがローレベル“０”からハイレベル“１”に変化して、制御カウンタ１１９´によるクロック信号のカウント動作が開始される。

図４は、可変利得増幅器１１２、１１５の増幅利得が変更される期間でのディジタル・ＤＣオフセット補償回路１１９に接続された制御カウンタ１１９´によるクロック信号のカウント動作を説明する図である。

図４の時刻Ｔ₄₀で、増幅利得変更信号Ｇｖ＿Ｃｎｔがローレベル“０”からハイレベル“１”に変化する。時刻Ｔ₄₀から少しずつ遅延して、ディジタル・フィルター１３０の第１フィルター１３０１と第３フィルター１３０３の過渡応答が完了する。制御カウンタ１１９´は図４の時刻Ｔ₄₀から時刻Ｔ₄₁までの期間を計測して、制御カウンタ１１９´はこの期間にディジタル・ＤＣオフセット補償回路１１９のディジタル・積分器１１９１とフィードバック制御部１１９２とによるＤＣオフセットのフィードバック補償を実行させる。

その後、制御カウンタ１１９´は図４の時刻Ｔ₄₁から時刻Ｔ₄₂までの期間を計測して、制御カウンタ１１９´はこの期間にディジタル・ＤＣオフセット補償回路１１９のディジタル・積分器１１９１とフィードフォワード制御部１１９３とによるＤＣオフセットのフィードフォワード補償を実行させる。

すなわち、ＷＣＤＭＡ方式の常時受信動作の間の可変利得増幅器１１２、１１５の増幅利得の変化に起因するＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化は、ディジタル・ＤＣオフセット補償回路１１９のディジタル・積分器１１９１で検出される。すなわち、ディジタル・ＤＣオフセット補償回路１１９のディジタル・積分器１１９１は、ディジタル・フィルター１３０の第１ディジタル・フィルター１３０１からのディジタルベースバンド受信信号の累積加算を所定回数実行する。ディジタル・積分器１１９１のディジタルベースバンド受信信号の累積加算結果は、フィードバック制御部１１９２のディジタル割算器１１９２Ａを介してラッチ１１９２Ｂに供給される。フィードバック制御部１１９２のラッチ１１９２Ｂには、ＷＣＤＭＡ方式の常時受信動作の可変利得増幅器１１２、１１５の増幅利得の変化に起因するＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧に対応するディジタル情報が格納される。フィードバック制御部１１９２のラッチ１１９２Ｂに格納されたＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧に対応するディジタル情報はディジタル・ＤＣオフセット補償信号として、ＤＣオフセットキャンセル回路１１８の入力ラッチＬａｔｃｈ４に転送される。入力ラッチＬａｔｃｈ４に転送されたディジタル・ＤＣオフセット補償信号は、出力ラッチＬａｔｃｈ３に転送される。従って、次段の可変利得増幅器１１５の一対のバイポーラトランジスタＱ3、Ｑ4のコレクタのＤＣ電圧が互いに等しい値となるように、出力ラッチＬａｔｃｈ３とＤ／Ａ変換器Ｄ／Ａ２としての複数の電流源とによってトランジスタＱ3、Ｑ4のエミッタのＤＣバイアス電流の電流値が制御される。その結果、前段および次段の可変利得増幅器１１２、１１５の利得変化に起因するＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧が、フィードバックにより補償されることができる。

また、フィードバック制御部１１９２のラッチ１１９２Ｂに格納されたＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧に対応するディジタル情報は、フィードフォワードによるディジタル・ＤＣオフセット補償信号としてフィードフォワード制御部１１９３に供給される。フィードフォワード制御部１１９３のディジタル増福利得が可変設定可能なディジタル増幅器１１９３Ａはフィードフォワードによるディジタル・ＤＣオフセット補償信号を増幅して、増幅ディジタル信号をラッチ１１９３Ｂに格納する。

ディジタル・フィルター１３０の減算器１３０４の他方の入力端子には、ディジタル・ＤＣオフセット補償回路１１９のフィードフォワード制御部１１９３のラッチ１１９３Ｂに格納されたフィードフォワードによるディジタル・ＤＣオフセット補償信号としての増幅ディジタル信号が供給される。減算器１３０４の出力端子から得られるフィードフォワードによるＤＣオフセット補償処理が完了したディジタルベースバンド受信信号は、ディジタル増福利得が可変設定可能なディジタル増幅器１３０５を介してベースバンド処理ユニット(図示せず)に供給されることができる。

《ＷＣＤＭＡ方式の受信動作》
図５は、図２および図３に示したＲＦＩＣによるＷＣＤＭＡ方式の受信動作を説明する図である。

図５の時刻Ｔ₅₀の以前はアイドル状態(待ち受け状態)であり、時刻Ｔ₅₀の以降から時刻Ｔ₅₅までがウォームアップ期間である。ウォームアップ期間の最初に、図２のＲＦＩＣのＷＣＤＭＡ受信ブロック２００の第２ミキサーを構成する第３ミキサー２０７と第４ミキサー２０８とに供給される受信ＲＦローカル差動信号Ｌｏ＿Ｓｉｇ２を形成するＲＦ電圧制御発振器ＲＦＶＣＯを電源電圧の投入によって起動する。このＲＦ電圧制御発振器ＲＦＶＣＯはＰＬＬ周波数シンセサイザの内部に存在するので、電源電圧の投入の後でＰＬＬが安定化した後に、ＲＦ電圧制御発振器ＲＦＶＣＯから生成される受信ＲＦローカル差動信号Ｌｏ＿Ｓｉｇ２の周波数が所望値に到達する。従って、遅延期間ＲＸ−Ｄｅｌａｙは、ＲＦ電圧制御発振器の電源電圧の投入(ＲＦＶＣＯ：ＯＦＦ→ＯＮ)の後のＰＬＬが安定化するまでの時間に対応する。

遅延期間ＲＸ−Ｄｅｌａｙの後の時刻Ｔ₅₁から時刻Ｔ₅₂まで図２および図３に示したＲＦＩＣのＤＣオフセットキャンセル回路１１８、１２８によるウォームアップ期間内のＤＣオフセットキャンセル・キャリブレーション動作ＤＣ＿Ｏｆｆｓｅ＿ＣＡＬが実行される(ＶＧＡ：ＤＣ＿ＣＡＬ)。ウォームアップ期間内のＤＣオフセット・キャリブレーション動作ＤＣ＿Ｏｆｆｓｅ＿ＣＡＬの期間では、Ａ／Ｄ変換器Ａ／Ｄ１とＤ／Ａ変換器Ｄ／Ａ１が活性化される(Ａ／Ｄ：ＯＮ)。この状態で、ＤＣオフセットキャンセル回路１１８、１２８のＡ／Ｄ変換器Ａ／Ｄ１の入力端子に、前段の可変利得増幅器１１２、１２２の差動出力端子のＤＣ電圧成分が供給される。Ａ／Ｄ変換器Ａ／Ｄ１から出力ＤＣオフセットに対応するＤＣオフセット・ディジタル信号が生成され、ＤＣオフセット・ディジタル信号がラッチＬａｔｃｈ２に格納される。時刻Ｔ₅₁から時刻Ｔ₅₂の間はラッチＬａｔｃｈ１にホールドされたＤＣオフセット・ディジタル信号のＤ／Ａ変換器Ｄ／Ａ１の入力端子への供給が継続されて、Ｄ／Ａ変換器Ｄ／Ａ１から減算器１１１、１２１へのＤＣオフセット補償アナログ信号の供給が継続されている(ＶＧＡ：ＯＮ)。可変利得増幅器１１５、１２５のオフセットもＡ／Ｄ変換器Ａ／Ｄ２、ラッチＬａｔｃｈ４、Ｌａｔｃｈ３、減算器１１４、１２４で低減する。このようにして、ＷＣＤＭＡ方式の常時受信動作のために、減算器１１１、１２１、１１４、１２４でＷＣＤＭＡ方式の受信時のベースバンド受信信号のＤＣオフセットの低減が実行されている。

ＤＣオフセットキャンセル回路１１８、１２８によるＤＣオフセット・キャリブレーション動作ＤＣ＿Ｏｆｆｓｅ＿ＣＡＬの後の時刻Ｔ₅₃からＲＦＩＣの可変利得増幅器１１２、１２２、１１５、１２５が活性化され(ＶＧＡ：ＣＡＬ)、ＲＦＩＣのディジタル・フィルター１３０が活性化される(Ｄｉｇ−ＦＩＬ：ＯＮ)。時刻Ｔ₅₃から時刻Ｔ₅₄まで、ＲＦＩＣのディジタル・フィルター１３０を利用したＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧のディジタル・フィードバックによる補償(ＦＢ)が実行される。ディジタル・フィードバック・補償(ＦＢ)は、可変利得増幅器１１２、１２２、１１５、１２５、Ａ／Ｄ変換器ＡＤＣ１、ディジタル・フィルター１３０のフィードバック・フィードフォワード制御検出部ＦＢＦＦ＿Ｃｎｔ、ディジタル・ＤＣオフセット補償回路１１９、１２９のフィードバック制御部ＦＢによって実行される。すなわち、ＲＦＩＣのディジタル・フィルター１３０のフィードバック・フィードフォワード制御検出部ＦＢＦＦ＿Ｃｎｔで検出されたＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の誤差は、ディジタル・ＤＣオフセット補償回路１１９、１２９のフィードバック制御部ＦＢに供給される。ＤＣオフセット電圧の誤差に応答してディジタル・ＤＣオフセット補償回路１１９、１２９のフィードバック制御部ＦＢから生成されるディジタル・ＤＣオフセット補償信号は、次段の可変利得増幅器１１５、１２５に供給される。次段の可変利得増幅器１１５、１２５の内部でディジタル・ＤＣオフセット補償信号はアナログ・ＤＣオフセット補償信号に変換されるので、ＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の誤差が補償されることができる。

その後、時刻Ｔ₅₄からディジタル・フィルター１３０(Ｄｉｇ−ＦＩＬ：ＣＡＬ)を利用したＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧のディジタル・フィードフォワード・補償(ＦＦ)が実行される。ディジタル・フィルター１３０のフィードバック・フィードフォワード制御検出部ＦＢＦＦ＿Ｃｎｔで検出されたＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の誤差は、ディジタル・ＤＣオフセット補償回路１１９、１２９のフィードフォワード制御部ＦＦに供給される。ディジタル・ＤＣオフセット補償回路１１９、１２９のフィードフォワード制御部ＦＦから生成されるディジタル・ＤＣオフセット補償信号は、ディジタル・フィルター１３０はフィードフォワード制御部ＦＦＣに供給される。従って、ディジタル・フィルター１３０のフィードフォワード制御部ＦＦＣでは、ＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の誤差が補償されることができる。

その後、時刻Ｔ₅₅から図２および図３に示したＲＦＩＣによるＷＣＤＭＡ方式の常時受信動作が開始されるので、ＲＦ電圧制御発振器ＲＦＶＣＯ、可変利得増幅器１１２、１２２、１１５、１２５、Ａ／Ｄ変換器ＡＤＣ１、ディジタル・フィルター１３０が活性化される。時刻Ｔ₅₅から時刻Ｔ₅₈までのＷＣＤＭＡ方式の常時受信動作の間に時刻Ｔ₅₆で、携帯電話端末と基地局との間の通信距離の変化が生じて、ＲＦＩＣの前段の可変利得増幅器１１２、１２２と次段の可変利得増幅器１１５、１２５の増幅利得が変化される(ＶＧＡ：ＣＡＬ)。従って、可変利得増幅器１１２、１２２の出力のＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧も変化する可能性がある。図２および図３に示したＲＦＩＣでは、ＷＣＤＭＡ方式の常時受信動作の間の可変利得増幅器の増幅利得の変化に起因する可変利得増幅器１１２、１２２、１１５、１２５の出力のＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化は、ディジタル・フィルター１３０で検出される。ディジタル・フィルター１３０は、ＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化を検出するためのフィードバック・フィードフォワード制御検出部ＦＢＦＦ＿Ｃｎｔを含んでいる。

図２および図３に示したＲＦＩＣのディジタル・フィルター１３０のフィードバック・フィードフォワード制御検出部ＦＢＦＦ＿Ｃｎｔで検出されたＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化は、ディジタル・ＤＣオフセット補償回路１１９、１２９のフィードバック制御部ＦＢに供給される。ＤＣオフセット電圧の変化に応答してディジタル・ＤＣオフセット補償回路１１９、１２９のフィードバック制御部ＦＢから生成されるディジタル・ＤＣオフセット補償信号は、次段の可変利得増幅器１１５、１２５に供給される。次段の可変利得増幅器１１５、１２５の内部でディジタル・ＤＣオフセット補償信号はアナログ・ＤＣオフセット補償信号に変換されるので、前段および次段の可変利得増幅器１１２、１２２、１１５、１２５の利得変化に起因するＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧が補償されることができる。すなわち、時刻Ｔ₅₆から時刻Ｔ₅₇まで、ＲＦＩＣのディジタル・フィルター１３０を利用したＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧のディジタル・フィードバックによる補償(ＦＢ)が実行される。このようにして、図２および図３に示したＲＦＩＣによれば、ＷＣＤＭＡ方式の常時受信動作の間の可変利得増幅器の増幅利得の変化に起因するＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化を補償するに際して、ＷＣＤＭＡ方式での受信信号の欠落を回避することができる。

更に、可変利得増幅器の利得変化に応答するＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変動を高精度に補償するために、ディジタル・ＤＣオフセット補償回路１１９、１２９はフィードフォワード制御部ＦＦを含み、ディジタル・フィルター１３０はフィードフォワード制御部ＦＦＣを含んでいる。すなわち、ＲＦＩＣのディジタル・フィルター１３０のフィードバック・フィードフォワード制御検出部ＦＢＦＦ＿Ｃｎｔで検出されたＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化は、ディジタル・ＤＣオフセット補償回路１１９、１２９のフィードフォワード制御部ＦＦにも供給される。その結果、ＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧の変化に応答してディジタル・ＤＣオフセット補償回路１１９、１２９のフィードフォワード制御部ＦＦから生成されるディジタル・ＤＣオフセット補償信号は、ディジタル・フィルター１３０はフィードフォワード制御部ＦＦＣに供給される。すなわち、時刻Ｔ₅₇から、ＲＦＩＣのディジタル・フィルター１３０を利用したＷＣＤＭＡベースバンド受信信号のＤＣオフセット電圧のディジタル・フィードフォワードによる補償(ＦＦ)が実行される。従って、ディジタル・フィルター１３０のフィードフォワード制御部ＦＦＣでは、フィードバック・フィードフォワード制御検出部ＦＢＦＦ＿Ｃｎｔとディジタル・ＤＣオフセット補償回路１１９、１２９のフィードバック制御部ＦＢとによるフィードバック制御の制御残余である残余ＤＣオフセットが補償されることができる。

《ＧＳＭ方式の受信動作》
図６は、図２および図３に示したＲＦＩＣによるＧＳＭ方式の受信動作を説明する図である。

図６の時刻Ｔ₆₀の以前はアイドル状態(待ち受け状態)であり、時刻Ｔ₆₀の以降から時刻Ｔ₆₅までがウォームアップ期間である。ウォームアップ期間の最初に、図２のＲＦＩＣのＧＳＭ受信ブロック１００の第１ミキサーを構成する第１ミキサー１０５と第２ミキサー１０６とに供給される受信ＲＦローカル差動信号Ｌｏ＿Ｓｉｇ１を形成するＲＦ電圧制御発振器ＲＦＶＣＯを電源電圧の投入によって起動する。このＲＦ電圧制御発振器ＲＦＶＣＯはＰＬＬ周波数シンセサイザの内部に存在するので、電源電圧の投入の後でＰＬＬが安定化した後に、ＲＦ電圧制御発振器ＲＦＶＣＯから生成される受信ＲＦローカル差動信号Ｌｏ＿Ｓｉｇ２の周波数が所望値に到達する。従って、遅延期間ＲＸ−Ｄｅｌａｙは、ＲＦ電圧制御発振器の電源電圧の投入(ＲＦＶＣＯ：ＯＦＦ→ＯＮ)の後のＰＬＬが安定化するまでの時間に対応する。

遅延期間ＲＸ−Ｄｅｌａｙの後の時刻Ｔ₆₁から時刻Ｔ₆₂まで図２および図３に示したＲＦＩＣのＤＣオフセットキャンセル回路１１８、１２８によるウォームアップ期間内のＤＣオフセットキャンセル・キャリブレーション動作ＤＣ＿Ｏｆｆｓｅ＿ＣＡＬが実行される(ＶＧＡ：ＤＣ＿ＣＡＬ)。ウォームアップ期間内のＤＣオフセット・キャリブレーション動作ＤＣ＿Ｏｆｆｓｅ＿ＣＡＬの期間では、Ａ／Ｄ変換器Ａ／Ｄ１とＤ／Ａ変換器Ｄ／Ａ１が活性化される(Ａ／Ｄ：ＯＮ)。この状態で、ＤＣオフセットキャンセル回路１１８、１２８のＡ／Ｄ変換器Ａ／Ｄ１の入力端子に、前段の可変利得増幅器１１２、１２２の差動出力端子のＤＣ電圧成分が供給される。Ａ／Ｄ変換器Ａ／Ｄ１から出力ＤＣオフセットに対応するＤＣオフセット・ディジタル信号が生成され、ＤＣオフセット・ディジタル信号がラッチＬａｔｃｈ２に格納される。時刻Ｔ₆₁から時刻Ｔ₆₂の間はラッチＬａｔｃｈ１にホールドされたＤＣオフセット・ディジタル信号のＤ／Ａ変換器Ｄ／Ａ１の入力端子への供給が継続されて、Ｄ／Ａ変換器Ｄ／Ａ１から減算器１１１、１２１へのＤＣオフセット補償アナログ信号の供給が継続されている(ＶＧＡ：ＯＮ)。可変利得増幅器１１５、１２５のオフセットもＡ／Ｄ変換器Ａ／Ｄ２、ラッチＬａｔｃｈ４、Ｌａｔｃｈ３、減算器１１４、１２４で低減する。このようにして、ＧＳＭ方式の受信動作のために、減算器１１１、１２１、１１４、１２４でＧＳＭ方式の受信時のベースバンド受信信号のＤＣオフセットの低減が実行されている。

ＤＣオフセットキャンセル回路１１８、１２８によるＤＣオフセット・キャリブレーション動作ＤＣ＿Ｏｆｆｓｅ＿ＣＡＬの後の時刻Ｔ₆₂からＲＦＩＣの可変利得増幅器１１２、１２２、１１５、１２５が活性化され(ＶＧＡ：ＯＮ)、ＲＦＩＣのディジタル・フィルター１３０が活性化される(Ｄｉｇ−ＦＩＬ：ＯＮ)。時刻Ｔ₆₂から時刻Ｔ₆₃まで、Ａ／Ｄ変換器ＡＤＣ１とディジタル・フィルター１３０とのセットリング時間による遅延時間が確保されている。

この遅延時間の後の時刻Ｔ₆₃から時刻Ｔ₆₄まで、ＲＦＩＣのディジタル・フィルター１３０を利用したＧＳＭベースバンド受信信号のＤＣオフセット電圧のディジタル・フィードフォワードによる補償(ＦＦ)が実行される。従って、ディジタル・フィルター１３０のフィードフォワード制御部ＦＦＣでは、ＤＣオフセットキャンセル回路１１８、１２８によるＤＣオフセット・キャリブレーション動作ＤＣ＿Ｏｆｆｓｅ＿ＣＡＬの制御残余である残余ＤＣオフセットが補償されることができる。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、ＲＦＩＣのＧＳＭ受信ブロックのダイレクト・コンバージョン・アーキテクチャー・受信機は、ＧＳＭ方式のＲＦ受信信号をゼロＩＦの受信ベースバンド信号に変換するだけではなく、ローＩＦ(低い中間周波)の受信アナログ信号に変換することもできる。また、ＲＦＩＣのＷＣＤＭＡ受信ブロックのダイレクト・コンバージョン・アーキテクチャー・受信機は、ＧＳＭ方式のＲＦ受信信号をゼロＩＦの受信ベースバンド信号に変換するだけではなく、ローＩＦの受信アナログ信号に変換することもできる。

また、ＧＳＭ通信のための受信ブロックとＷＣＤＭＡ通信のための受信ブロックとを含むＲＦＩＣは、べヘスバンド信号処理ＬＳＩと同一の統合ワンチップＬＳＩとすることもできる。

図１は、本発明に先立って本発明者等により検討されたＲＦアナログ信号処理半導体集積回路(ＲＦＩＣ)を示す図である。 図２は、本発明の１つの実施の形態によるＲＦＩＣの構成を示す図である。 図３は、図２に示したＲＦＩＣの可変利得増幅器とＤＣオフセットキャンセル回路とディジタル・フィルターとディジタル・ＤＣオフセット補償回路の詳細な構成を示す図である。 図４は、可変利得増幅器の増幅利得が変更される期間でのディジタル・ＤＣオフセット補償回路に接続された制御カウンタによるクロック信号のカウント動作を説明する図である。 図５は、図２および図３に示したＲＦＩＣによるＷＣＤＭＡ方式の受信動作を説明する図である。 図６は、図２および図３に示したＲＦＩＣによるＧＳＭ方式の受信動作を説明する図である。

符号の説明

１ ＲＦアナログ信号処理半導体集積回路(ＲＦＩＣ)
１１〜１４ バンドパスフィルター
１５〜１８ 入力整合回路
１００ ＧＳＭ受信ブロック
１０１〜１０４ 低雑音増幅器
１０５ 第１ミキサー
１０６ 第２ミキサー
１０７ 位相シフタ
１１０、１２０ ローパスフィルター
１１１、１２１ 前段の減算器
１１２、１２２ 前段の可変利得増幅器
１１３、１２３ ローパスフィルター
１１４、１２４ 次段の減算器
１１５、１２５ 次段の可変利得増幅器
１１６、１２６ Ａ／Ｄ変換器
１１８、１２８ ＤＣオフセットキャンセル回路
２１、２２ デュプレクサ
２３、２４ 入力整合回路
２００ ＷＣＤＭＡ受信ブロック
２０１、２０４ 低雑音増幅器
２０２、２０５ バンドパスフィルター
２０３、２０６ 段間整合回路
２０７ 第３ミキサー
２０８ 第４ミキサー
２０９ 位相シフタ
２１０、２２０ ローパスフィルター
２１１、２２１ 前段の可変利得増幅器
２１２、２２２ ローパスフィルター
２１３、２２３ 次段の可変利得増幅器
２１４、２２４ Ａ／Ｄ変換器
１３０、２３０ ディジタル・フィルター
１１９、１２９ ディジタル・ＤＣオフセット補償回路
Ｄ／Ａ１ Ｄ／Ａ変換器
Ｌａｔｃｈ１ 出力ラッチ
Ｌａｔｃｈ２ 入力ラッチ
Ａ／Ｄ１ Ａ／Ｄ変換器
Ｄ／Ａ２ Ｄ／Ａ変換器
Ｌａｔｃｈ３ 出力ラッチ
Ｌａｔｃｈ４ 入力ラッチ
Ａ／Ｄ２ Ａ／Ｄ変換器
１３０１ 第１ディジタル・フィルター(デシメーション・フィルター)
１３０２ 第２ディジタル・フィルター(ルートレイズドコサインフィルター)
１３０３ 第２ディジタル・フィルター(カスケーデッド・インテグレータ・コンブ・フィルター)
１３０４ 減算器
１３０５ ディジタル増幅器
１１９１ ディジタル・積分器
１１９２ フィードバック制御部
１１９３ フィードフォワード制御部
１１９´ 制御カウンタ
Ｇｖ＿Ｃｎｔ 増幅利得変更信号

Claims (20)

1. 間欠受信動作の第１の通信方式のための第１受信ブロックと連続受信動作の第２の通信方式のための第２受信ブロックとを具備して、
   前記第１受信ブロックは、前記第１の通信方式の第１ＲＦ受信信号を増幅する第１低雑音増幅器と、前記第１の通信方式の前記第１ＲＦ受信信号を第１受信アナログ信号にダウンコンバートする第１受信ミキサーとを含み、
   前記第２受信ブロックは、前記第２の通信方式の第２ＲＦ受信信号を増幅する第２低雑音増幅器と、前記第２の通信方式の前記第２ＲＦ受信信号を第２受信アナログ信号にダウンコンバートする第２受信ミキサーとを含み、
   可変増幅器と、ローパスフィルターと、ＤＣオフセットキャンセル回路と、Ａ／Ｄ変換器と、ディジタル・フィルターとを更に具備して、
   前記可変増幅器は、少なくとも前段可変増幅器と次段可変増幅器とを含み、
   前記前段可変増幅器の入力端子には、前記第１受信ブロックの前記第１受信ミキサーからの前記第１受信アナログ信号と前記第２受信ブロックの前記第２受信ミキサーからの前記第２受信アナログ信号とが供給可能とされ、
   前記前段可変増幅器の出力端子から生成される増幅信号は前記ローパスフィルターの入力端子に供給可能とされ、前記ローパスフィルターの出力端子から生成される出力信号は前記次段可変増幅器の入力端子に供給可能とされ、
   前記ＤＣオフセットキャンセル回路の入力と他の入力とには前記前段可変増幅器の前記出力端子のＤＣ電圧成分と前記次段可変増幅器の出力端子のＤＣ電圧成分がそれぞれ供給可能とされ、前記ＤＣオフセットキャンセル回路の出力と他の出力とによって前記前段可変増幅器の前記出力端子の前記ＤＣ電圧成分と前記次段可変増幅器の前記出力端子の前記ＤＣ電圧成分がそれぞれ制御可能とされ、
   前記次段可変増幅器の前記出力端子から生成される増幅信号はアナログ入力信号として前記Ａ／Ｄ変換器の入力端子に供給可能とされ、前記Ａ／Ｄ変換器の出力端子からのディジタル出力信号は前記ディジタル・フィルターの入力端子に供給可能とされ、
   前記第１受信ブロックによる前記第１の通信方式の前記第１ＲＦ受信信号の非受信スロットの間に、前記ＤＣオフセットキャンセル回路による前記可変増幅器の前記前段可変増幅器および前記次段可変増幅器の出力ＤＣオフセット電圧を低減する第１動作が実行可能とされ、
   前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の受信のために、アイドル状態から前記第２ＲＦ受信信号の受信動作に移行する前に、前記ＤＣオフセットキャンセル回路による前記可変増幅器の前記前段可変増幅器および前記次段可変増幅器の出力ＤＣオフセット電圧を低減する第２動作が実行可能とされ、
   前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作の間に、前記ディジタル・フィルターから前記次段可変増幅器へのフィードバック制御によって前記次段可変増幅器の出力ＤＣオフセット電圧を低減する第３動作が実行可能とされる半導体集積回路。
2. 前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作の間に前記前段可変増幅器および前記次段可変増幅器の増幅利得が変化可能とされ、
   前記増幅利得の変化に際して、前記ディジタル・フィルターから前記次段可変増幅器への前記フィードバック制御によって前記次段可変増幅器の前記出力ＤＣオフセット電圧を低減する前記第３動作が実行可能とされる請求項１に記載の半導体集積回路。
3. 前記ＤＣオフセットキャンセル回路の前記他の入力には前記次段可変増幅器の前記出力端子の前記ＤＣ電圧成分が供給可能とされ、前記ＤＣオフセットキャンセル回路の前記他の出力によって前記次段可変増幅器の前記出力端子の前記ＤＣ電圧成分が制御可能とされ、
   前記第１受信ブロックによる前記第１の通信方式の前記第１ＲＦ受信信号の前記受信時の前記非受信タイムスロットの間に、前記ＤＣオフセットキャンセル回路による前記次段可変増幅器の前記出力ＤＣオフセット電圧を低減する前記第１動作が実行可能とされ、
   前記第２受信ブロックでの前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作に移行する前に、前記ＤＣオフセットキャンセル回路による前記次段可変増幅器の前記出力ＤＣオフセット電圧を低減する前記第２動作が実行可能とされる請求項２に記載の半導体集積回路。
4. 前記ディジタル・フィルターでのフィードフォワード制御によって前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作での前記フィードバック制御による制御残余が補償される請求項３に記載の半導体集積回路。
5. 前記ディジタル・フィルターは前記Ａ／Ｄ変換器の前記出力端子からの前記ディジタル出力信号が供給されるデシメーション・フィルターを含み、
   ディジタル・積分器とフィードバック制御部とフィードフォワード制御部とを含むディジタル・ＤＣオフセット補償回路とを更に具備して、
   前記ディジタル・ＤＣオフセット補償回路の前記ディジタル・積分器の入力端子に前記ディジタル・フィルターの前記デシメーション・フィルターからの出力信号が供給され、
   前記ディジタル・ＤＣオフセット補償回路では前記ディジタル・積分器からの出力信号が前記フィードバック制御部の入力端子に供給され、前記フィードバック制御部の出力によって、前記フィードバック制御による前記次段可変増幅器の前記出力ＤＣオフセット電圧を低減する前記第３動作が実行される請求項４に記載の半導体集積回路。
6. 前記ディジタル・ＤＣオフセット補償回路では前記ディジタル・積分器からの前記出力信号に応答した前記フィードフォワード制御部の出力によって前記フィードフォワード制御による前記フィードバック制御の前記制御残余が補償される請求項５に記載の半導体集積回路。
7. 前記デシメーション・フィルターの出力端子には符号間干渉を低減すためのルートレイズドコサインフィルターの入力端子が接続される請求項６に記載の半導体集積回路。
8. 前記第１受信ブロックの前記第１受信ミキサーから生成される前記第１受信アナログ信号と前記第２受信ブロックの前記第２受信ミキサーから生成される前記第２受信アナログ信号とは、受信ベースバンドとローＩＦの受信アナログ信号とのいずれかである請求項７に記載の半導体集積回路。
9. 前記第１受信ブロックの前記第１受信ミキサーから生成される前記第１受信アナログ信号は、信号帯域幅が１ＭＨｚ未満のベースバンド受信信号であり、
   前記第２受信ブロックの前記第２受信ミキサーから生成される前記第２受信アナログ信号は、信号帯域幅が５ＭＨｚ未満のベースバンド受信信号である請求項７に記載の半導体集積回路。
10. 前記第１の通信方式はＧＳＭ通信であり、前記第２の通信方式はＷＣＤＭＡ通信である請求項７に記載の半導体集積回路。
11. 間欠受信動作の第１の通信方式のための第１受信ブロックと連続受信動作の第２の通信方式のための第２受信ブロックとを具備して、
    前記第１受信ブロックは、前記第１の通信方式の第１ＲＦ受信信号を増幅する第１低雑音増幅器と、前記第１の通信方式の前記第１ＲＦ受信信号を第１受信アナログ信号にダウンコンバートする第１受信ミキサーとを含み、
    前記第２受信ブロックは、前記第２の通信方式の第２ＲＦ受信信号を増幅する第２低雑音増幅器と、前記第２の通信方式の前記第２ＲＦ受信信号を第２受信アナログ信号にダウンコンバートする第２受信ミキサーとを含み、
    可変増幅器と、ローパスフィルターと、ＤＣオフセットキャンセル回路と、Ａ／Ｄ変換器と、ディジタル・フィルターとを更に具備する半導体集積回路の動作方法であって、
    前記可変増幅器は、少なくとも前段可変増幅器と次段可変増幅器とを含み、
    前記前段可変増幅器の入力端子には、前記第１受信ブロックの前記第１受信ミキサーからの前記第１受信アナログ信号と前記第２受信ブロックの前記第２受信ミキサーからの前記第２受信アナログ信号とが供給され、
    前記前段可変増幅器の出力端子から生成される増幅信号は前記ローパスフィルターの入力端子に供給され、前記ローパスフィルターの出力端子から生成される出力信号は前記次段可変増幅器の入力端子に供給され、
    前記ＤＣオフセットキャンセル回路の入力と他の入力とには前記前段可変増幅器の前記出力端子のＤＣ電圧成分と前記次段可変増幅器の出力端子のＤＣ電圧成分がそれぞれ供給され、前記ＤＣオフセットキャンセル回路の出力と他の出力とによって前記前段可変増幅器の前記出力端子の前記ＤＣ電圧成分と前記次段可変増幅器の前記出力端子の前記ＤＣ電圧成分がそれぞれ制御され、
    前記次段可変増幅器の前記出力端子から生成される増幅信号はアナログ入力信号として前記Ａ／Ｄ変換器の入力端子に供給され、前記Ａ／Ｄ変換器の出力端子からのディジタル出力信号は前記ディジタル・フィルターの入力端子に供給され、
    前記第１受信ブロックによる前記第１の通信方式の前記第１ＲＦ受信信号の受信時の非受信スロットの間に、前記ＤＣオフセットキャンセル回路による前記可変増幅器の前記前段可変増幅器および前記次段可変増幅器の出力ＤＣオフセット電圧を低減する第１の動作が実行され、
    前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の受信のために、前記第２ＲＦ受信信号の受信動作に移行する前に、前記ＤＣオフセットキャンセル回路による前記可変増幅器の前記前段可変増幅器および前記次段可変増幅器の出力ＤＣオフセット電圧を低減する第２の動作が実行され、
    前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作の間に、前記ディジタル・フィルターから前記次段可変増幅器へのフィードバック制御によって前記次段可変増幅器の出力ＤＣオフセット電圧を低減する第３の動作が実行される半導体集積回路の動作方法。
12. 前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作の間に前記前段可変増幅器および前記次段可変増幅器の増幅利得が変化され、
    前記増幅利得の変化に際して、前記ディジタル・フィルターから前記次段可変増幅器への前記フィードバック制御によって前記次段可変増幅器の前記出力ＤＣオフセット電圧を低減する前記第３の動作が実行される請求項１１に記載の半導体集積回路の動作方法。
13. 前記ＤＣオフセットキャンセル回路の前記他の入力には前記次段可変増幅器の前記出力端子の前記ＤＣ電圧成分が供給可能とされ、前記ＤＣオフセットキャンセル回路の前記他の出力によって前記次段可変増幅器の前記出力端子の前記ＤＣ電圧成分が制御され、
    前記第１受信ブロックによる前記第１の通信方式の前記第１ＲＦ受信信号の前記受信時の前記非受信スロットの間に、前記ＤＣオフセットキャンセル回路による前記次段可変増幅器の前記出力ＤＣオフセット電圧を低減する前記第１の動作が実行され、
    前記第２受信ブロックでの前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作に移行する前に、前記ＤＣオフセットキャンセル回路による前記次段可変増幅器の前記出力ＤＣオフセット電圧を低減する前記第２の動作が実行される請求項１２に記載の半導体集積回路の動作方法。
14. 前記ディジタル・フィルターでのフィードフォワード制御によって前記第２受信ブロックによる前記第２の通信方式の前記第２ＲＦ受信信号の前記受信動作での前記フィードバック制御による制御残余が補償される請求項１３に記載の半導体集積回路の動作方法。
15. 前記ディジタル・フィルターは前記Ａ／Ｄ変換器の前記出力端子からの前記ディジタル出力信号が供給されるデシメーション・フィルターを含み、
    ディジタル・積分器とフィードバック制御部とフィードフォワード制御部とを含むディジタル・ＤＣオフセット補償回路とを更に具備して、
    前記ディジタル・ＤＣオフセット補償回路の前記ディジタル・積分器の入力端子に前記ディジタル・フィルターの前記デシメーション・フィルターからの出力信号が供給され、
    前記ディジタル・ＤＣオフセット補償回路では前記ディジタル・積分器からの出力信号が前記フィードバック制御部の入力端子に供給され、前記フィードバック制御部の出力によって、前記フィードバック制御による前記次段可変増幅器の前記出力ＤＣオフセット電圧を低減する前記第３の動作が実行される請求項１４に記載の半導体集積回路の動作方法。
16. 前記ディジタル・ＤＣオフセット補償回路では前記ディジタル・積分器からの前記出力信号に応答した前記フィードフォワード制御部の出力によって前記フィードフォワード制御による前記フィードバック制御の前記制御残余が補償される請求項１５に記載の半導体集積回路の動作方法。
17. 前記デシメーション・フィルターの出力端子には符号間干渉を低減すためのルートレイズドコサインフィルターの入力端子が接続される請求項１６に記載の半導体集積回路の動作方法。
18. 前記第１受信ブロックの前記第１受信ミキサーから生成される前記第１受信アナログ信号と前記第２受信ブロックの前記第２受信ミキサーから生成される前記第２受信アナログ信号とは、受信ベースバンドとローＩＦの受信アナログ信号とのいずれかである請求項１７に記載の半導体集積回路の動作方法。
19. 前記第１受信ブロックの前記第１受信ミキサーから生成される前記第１受信アナログ信号は、信号帯域幅が１ＭＨｚ未満のＧＳＭベースバンド受信信号であり、
    前記第２受信ブロックの前記第２受信ミキサーから生成される前記第２受信アナログ信号は、信号帯域幅５ＭＨｚ未満のＷＣＤＭＡベースバンド受信信号である請求項１７に記載の半導体集積回路の動作方法。
20. 前記第１の通信方式はＧＳＭ通信であり、前記第２の通信方式はＷＣＤＭＡ通信である請求項１７に記載の半導体集積回路の動作方法。

Images