JP5195456B2 - Socket, semiconductor device, and socket reliability evaluation method - Google Patents

Socket, semiconductor device, and socket reliability evaluation method Download PDF

Info

Publication number
JP5195456B2
JP5195456B2 JP2009013022A JP2009013022A JP5195456B2 JP 5195456 B2 JP5195456 B2 JP 5195456B2 JP 2009013022 A JP2009013022 A JP 2009013022A JP 2009013022 A JP2009013022 A JP 2009013022A JP 5195456 B2 JP5195456 B2 JP 5195456B2
Authority
JP
Japan
Prior art keywords
load
socket
frame
circuit board
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009013022A
Other languages
Japanese (ja)
Other versions
JP2010170880A (en
Inventor
勝貞 本吉
泰博 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009013022A priority Critical patent/JP5195456B2/en
Publication of JP2010170880A publication Critical patent/JP2010170880A/en
Application granted granted Critical
Publication of JP5195456B2 publication Critical patent/JP5195456B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Description

本発明は、回路基板上面の第1電極と半導体パッケージ下面の第2電極とをクリープ特性を有する導電性端子を介し押圧して接続するために用いられるソケット、そのソケットを用いた半導体装置及びソケットの信頼性評価方法に関し、とくに、経時劣化による電気的接続の信頼性低下を評価することができるソケット、そのソケットを用いた半導体装置及びソケットの信頼性評価方法に関する。   The present invention relates to a socket used for pressing and connecting a first electrode on the upper surface of a circuit board and a second electrode on the lower surface of a semiconductor package via a conductive terminal having creep characteristics, a semiconductor device using the socket, and a socket In particular, the present invention relates to a socket capable of evaluating a decrease in reliability of electrical connection due to deterioration over time, a semiconductor device using the socket, and a reliability evaluation method of the socket.

大規模集積回路を収納する半導体パッケージを回路基板上に搭載するために、LGAソケット(ランドグリッドアレイソケット)が広く使用されている。LGAソケットは、回路基板上面に形成された第1電極と半導体パッケージ下面に形成された第2電極の間に挟まれ、両電極間を接続する弾性を有する導電性端子を備える。半導体パッケージは導電性端子を介して回路基板上へ押圧されて搭載され、これにより導電性端子を介して第1及び第2電極間の電気的接続がなされる。従って、押圧を除去することで、回路基板上に搭載された半導体パッケージを容易に離脱することができる。このように、LGAソケットを用いることで半導体パッケージを着脱自在に搭載することができる。   An LGA socket (land grid array socket) is widely used to mount a semiconductor package containing a large-scale integrated circuit on a circuit board. The LGA socket includes a conductive terminal that is sandwiched between a first electrode formed on the upper surface of the circuit board and a second electrode formed on the lower surface of the semiconductor package and has elasticity to connect the two electrodes. The semiconductor package is pressed and mounted on the circuit board via the conductive terminals, whereby electrical connection between the first and second electrodes is made via the conductive terminals. Therefore, by removing the pressure, the semiconductor package mounted on the circuit board can be easily detached. As described above, the semiconductor package can be detachably mounted by using the LGA socket.

LGAソケットの導電性端子として、導電性樹脂からなる端子、例えば樹脂中に金属フィラーを分散して導電性を付与した樹脂製の端子が広く用いられている。かかる樹脂製の導電性端子は、接触面積が広く塵埃の介在による接触不良の発生が少ないので、信頼性の高い接続を実現することがてきる。また、単純な柱状又は紡錘形の形状とすることができるので、金属製端子のように弾性付与のための複雑な形状を必要としない。   As a conductive terminal of an LGA socket, a terminal made of a conductive resin, for example, a resin terminal in which a metal filler is dispersed in a resin to impart conductivity is widely used. Such a conductive terminal made of resin has a large contact area and is less likely to cause poor contact due to the presence of dust, so that a highly reliable connection can be realized. Moreover, since it can be a simple columnar or spindle-shaped shape, a complicated shape for imparting elasticity is not required unlike a metal terminal.

しかし、導電性樹脂製の導電性端子は、金属製端子に比べてクリープ特性が大きい。このため、動作期間が長期に及ぶと、押圧されている導電性端子がクリープを起こして導電性端子の高さが減少するように変形する(圧縮されて上下端間の距離が減少する)。さらに変形が進むと、導電性端子がつぶれて隣接する導電性端子との間の絶縁不良を生ずるおそれがある。   However, the conductive terminal made of conductive resin has a larger creep characteristic than the metal terminal. For this reason, when the operation period extends for a long time, the pressed conductive terminal is deformed so as to creep and the height of the conductive terminal is reduced (the distance between the upper and lower ends is reduced by being compressed). When the deformation further progresses, the conductive terminal may be crushed and an insulation failure may occur between adjacent conductive terminals.

かかる半導体パッケージと回路基板間の間隔の短縮を回避するため、半導体パッケージと回路基板との間に間隔を保持するためのストッパ(スタンドオフ)を挿入し、その間隔が所定間隔以下になることを防止するものがある。例えば、導電性端子を支持する支持板の周辺に設けられた支持板を保持するための枠体又はその一部が、ストッパとして用いられている。   In order to avoid shortening the distance between the semiconductor package and the circuit board, a stopper (standoff) for holding the distance is inserted between the semiconductor package and the circuit board, and the distance is less than a predetermined distance. There is something to prevent. For example, a frame for holding a support plate provided around a support plate that supports conductive terminals or a part thereof is used as a stopper.

特開2008−027753号公報JP 2008-027753 A 特開2008−077947号公報JP 2008-0779947 A

上述したように、クリープ特性を有する導電性端子を用いた従来のソケットでは、互いに押圧される半導体パッケージと回路基板との間隔を、その間に挟まれる所定高さのストッパー(スタンドオフ)を用いて所定距離以下にならないように保持している。   As described above, in the conventional socket using the conductive terminal having the creep characteristic, the interval between the semiconductor package and the circuit board pressed against each other is set using a stopper (standoff) having a predetermined height sandwiched therebetween. It is held so that it is not less than a predetermined distance.

しかし、半導体パッケージと回路基板との間隔、即ち第1電極と第2電極との間隔がストッパにより固定されると、導電性端子のクリープの進行とともに、半導体パッケージを回路基板上に押圧する荷重が、第1及び第2電極間を接続する導電性端子のみならず、ストッパにも印加されるようになる。このため、荷重がストッパにも分散され、導電性端子に印加される荷重が減少してしまう。このように導電性端子に印加される荷重が減少すると、第1電極と第2電極間を電気的に接続する導電性端子の接続不良を招来し、ソケットの電気的接続の信頼性が低下する。   However, when the distance between the semiconductor package and the circuit board, that is, the distance between the first electrode and the second electrode is fixed by the stopper, the load that presses the semiconductor package onto the circuit board as the creep of the conductive terminal progresses. The voltage is applied not only to the conductive terminal connecting the first and second electrodes, but also to the stopper. For this reason, the load is also distributed to the stopper, and the load applied to the conductive terminal is reduced. When the load applied to the conductive terminal is reduced in this way, a connection failure of the conductive terminal that electrically connects the first electrode and the second electrode is caused, and the reliability of the electrical connection of the socket is lowered. .

かかるクリープに起因するソケットの電気的接続の信頼性の劣化は、従来のソケットでは直接観測することはできなかった。このため、実際に接続不良が発生した時点、あるいは一定の使用期間が経過した時点でソケットを交換していた。これでは、ソケットの信頼性の劣化を正確に把握することができない。ソケットの電気的接続の劣化を迅速かつ確実に把握することは、半導体装置の開発及び使用において適切な処置を施すために重要である。このため、ソケットの経時劣化による電気的接続の信頼性劣化を評価する技術が希求されている。   The deterioration of the reliability of the electrical connection of the socket caused by such creep cannot be directly observed with the conventional socket. For this reason, the socket is replaced when a connection failure actually occurs or when a certain period of use has elapsed. This makes it impossible to accurately grasp the deterioration of the reliability of the socket. It is important to quickly and surely grasp the deterioration of the electrical connection of the socket in order to take appropriate measures in the development and use of the semiconductor device. For this reason, there is a demand for a technique for evaluating deterioration in reliability of electrical connection due to deterioration of the socket over time.

本発明は、半導体パッケージを回路基板上にソケットを介して押圧して搭載する半導体装置に関し、半導体装置に用いられたソケットの電気的接続の信頼性を評価することができるソケット、そのソケットを用いた半導体装置及びソケットの信頼性評価方法を提供することを目的としている。   The present invention relates to a semiconductor device in which a semiconductor package is mounted on a circuit board by pressing it through a socket, and relates to a socket capable of evaluating the reliability of electrical connection of the socket used in the semiconductor device. An object of the present invention is to provide a reliability evaluation method for semiconductor devices and sockets.

上記課題を解決するための本発明の第1の構成は、回路基板の上面に配置された第1電極と半導体パッケージの下面に前記第1電極に対向して配置された第2電極との間に介在し、前記回路基板及び前記半導体パッケージにより上下方向に押圧されて前記第1及び第2電極を電気的に接続する導電性端子を備えたソケットにおいて、
クリープ特性を有する複数の前記導電性端子と、前記導電性端子の上下端を上下に突出させて前記導電性端子を支持する支持板と、前記支持板の周辺部を支持する枠体と、
前記枠体に印加される上下方向の荷重を測定するための荷重測定素子とを備えたことを特徴とするソケットとして構成し、及び、
本発明の第2の構成は、上面に第1電極が配置された回路基板と、下面に第2電極が配置された半導体パッケージとを準備する工程と、クリープ特性を有する複数の導電性端子を前記導電性端子の上下端を上下に突出させて支持する支持板と、前記支持板の周辺部を支持する枠体と、前記枠体に印加される上下方向の荷重を測定するための荷重測定素子とを備えたソケットを準備する工程と、対向する前記第1及び第2電極間が前記導電性端子により接続されるように、前記回路基板上に前記半導体パッケージを前記ソケットを介して押圧して搭載する工程と、前記荷重測定素子の出力を監視して、前記回路基板及び前記半導体パッケージにより押圧されて前記枠体に印加される前記荷重に基づき前記第1及び第2電極間の接続の信頼性を評価するソケットの信頼性評価方法として構成する。
The first configuration of the present invention for solving the above-described problem is that between the first electrode disposed on the upper surface of the circuit board and the second electrode disposed on the lower surface of the semiconductor package so as to face the first electrode. In a socket including conductive terminals that are interposed between and electrically connected to the first and second electrodes by being pressed vertically by the circuit board and the semiconductor package,
A plurality of the conductive terminals having creep characteristics; a support plate that supports the conductive terminals by projecting the upper and lower ends of the conductive terminals up and down; and a frame that supports a peripheral portion of the support plate;
A socket comprising a load measuring element for measuring a vertical load applied to the frame body; and
The second configuration of the present invention includes a step of preparing a circuit board having a first electrode disposed on an upper surface and a semiconductor package having a second electrode disposed on a lower surface, and a plurality of conductive terminals having creep characteristics. A support plate for supporting upper and lower ends of the conductive terminal by projecting up and down, a frame body for supporting a peripheral portion of the support plate, and a load measurement for measuring a vertical load applied to the frame body A step of preparing a socket including an element, and pressing the semiconductor package on the circuit board via the socket so that the first and second electrodes facing each other are connected by the conductive terminal. Monitoring the output of the load measuring element, and the connection between the first and second electrodes based on the load applied to the frame body by being pressed by the circuit board and the semiconductor package. Reputation for reliability To be configured as a method of evaluating the reliability of the socket.

本発明によれば、ソケットの枠体に分散される荷重を測定することで導電性端子に印加する荷重の減少を推定する。ソケットの電気的接続の信頼性は導電性端子に印加される荷重に関係するので、この推定された導電性端子に印加される荷重の減少量から、半導体装置に装着されているソケットの電気的接続の信頼性を評価することができる。   According to the present invention, a decrease in the load applied to the conductive terminal is estimated by measuring the load dispersed in the frame of the socket. Since the reliability of the electrical connection of the socket is related to the load applied to the conductive terminal, the electrical amount of the socket mounted on the semiconductor device is determined from the estimated amount of decrease in the load applied to the conductive terminal. Connection reliability can be evaluated.

本発明の第1実施形態の半導体装置組立図Semiconductor device assembly drawing of the first embodiment of the present invention 本発明の第1実施形態のソケット斜視図The socket perspective view of a 1st embodiment of the present invention. 本発明の第1実施形態のソケット断面図Socket sectional view of the first embodiment of the present invention 本発明の第1実施形態の回路基板斜視図The circuit board perspective view of a 1st embodiment of the present invention. 本発明の第1実施形態の半導体装置断面図Sectional drawing of the semiconductor device of 1st Embodiment of this invention 本発明の第1実施形態の半導体装置の経時変化を説明するための断面図Sectional drawing for demonstrating the time-dependent change of the semiconductor device of 1st Embodiment of this invention. クリープ試験試料の斜視図Perspective view of creep test sample クリープ試験方法を表す断面図Cross section showing creep test method クリープ試験の結果を表す図Diagram showing the result of creep test 接触抵抗の端子当たりの荷重依存性を表す図A diagram showing the load dependency per terminal of contact resistance 本発明の第1実施形態の枠体にかかる荷重とゲージ抵抗の関係を表す図The figure showing the relationship between the load concerning a frame of a 1st embodiment of the present invention, and gauge resistance 本発明の第1実施形態の電気的接続の信頼性評価方法を説明する図The figure explaining the reliability evaluation method of the electrical connection of 1st Embodiment of this invention 本発明の第2実施形態のソケット組立図Socket assembly drawing of the second embodiment of the present invention 本発明の第2実施形態の半導体装置断面図Sectional drawing of the semiconductor device of 2nd Embodiment of this invention

本発明の第1実施形態は、回路基板上に本発明に係るLGAソケットを介して半導体パッケージが搭載された半導体装置に関する。   The first embodiment of the present invention relates to a semiconductor device in which a semiconductor package is mounted on a circuit board via an LGA socket according to the present invention.

図1は本発明の第1実施形態の半導体装置組立図であり、電気的接続の劣化監視回路を備えた半導体装置を表している。   FIG. 1 is an assembly diagram of a semiconductor device according to a first embodiment of the present invention, and shows a semiconductor device including an electrical connection deterioration monitoring circuit.

図1を参照して、本第1実施形態の半導体装置は、回路基板20上面にLGAソケット10を介して半導体パッケージ30が搭載される。半導体パッケージ30は、下面に多数の例えば1000本〜2000本程度の第1電極(図5参照)が設けられたLGAパッケージ30からなり、例えばCPUを含む集積回路を収容する。回路基板20は、上面に第2電極32に対向するように配置された第1電極22(図5参照)を有する例えば多層配線基板からなり、後述する監視回路とその他の必要な集積回路及び電子部品を搭載している。   Referring to FIG. 1, in the semiconductor device of the first embodiment, a semiconductor package 30 is mounted on the upper surface of a circuit board 20 via an LGA socket 10. The semiconductor package 30 is composed of an LGA package 30 provided with a large number of, for example, about 1000 to 2000 first electrodes (see FIG. 5) on the lower surface, and accommodates, for example, an integrated circuit including a CPU. The circuit board 20 is formed of, for example, a multilayer wiring board having a first electrode 22 (see FIG. 5) disposed on the upper surface so as to face the second electrode 32, and includes a monitoring circuit described later, other necessary integrated circuits, and an electronic circuit. Parts are installed.

上述の回路基板20、ソケット10及び半導体パッケージ30を重ねた構造体は、固定部品40を用いて上下から締めつけられて固定される。   The structure in which the circuit board 20, the socket 10, and the semiconductor package 30 are overlapped is fastened and fixed from above and below using a fixing component 40.

固定部品40は、4隅に円柱状の柱状部41aが植設された矩形平板状の基台41と、柱状部41aが嵌挿する貫通孔42aが開設された下面が平坦面をなすブロック状の上板42とを備える。この上板42の上面には、上板42と一体に形成された放熱フィン42dが設けられている。   The fixed component 40 is a block shape in which a rectangular flat plate-like base 41 in which cylindrical columnar portions 41a are implanted at four corners, and a lower surface in which through holes 42a into which the columnar portions 41a are inserted are opened form a flat surface. An upper plate 42. On the upper surface of the upper plate 42, heat radiating fins 42d formed integrally with the upper plate 42 are provided.

回路基板20には柱状部41aが緩嵌する貫通孔20aが開設されており、回路基板20は柱状部41aを貫通孔20aに貫通させて基台41上に載置される。なお、回路基板20上面には、ソケット10及び半導体パッケージ30が重ねられる。   The circuit board 20 is provided with a through hole 20a into which the columnar part 41a is loosely fitted. The circuit board 20 is placed on the base 41 with the columnar part 41a passing through the through hole 20a. Note that the socket 10 and the semiconductor package 30 are overlaid on the upper surface of the circuit board 20.

さらに、上板42を、その4隅に設けられた貫通孔42aが柱状部41aに嵌挿され、下面が半導体パッケージ30の上面に密着するように載置する。次いで、つるまきばね42cが巻回された固定ねじ42bを、上板42上面から柱状部41aの頂面に形成されたねじ孔へ螺合する。これにより、上板42は、つるまきばね42cにより上方から押圧され、半導体パッケージ30の上面を下方に押圧する。従って、半導体パッケージ30と回路基板20は、つるまきばね42cのばね定数で定まる荷重により、基台41と上板42とによって上下から締めつけられて固定される。   Further, the upper plate 42 is placed such that through holes 42 a provided at the four corners of the upper plate 42 are fitted into the columnar portions 41 a and the lower surface is in close contact with the upper surface of the semiconductor package 30. Next, the fixing screw 42b around which the helical spring 42c is wound is screwed into the screw hole formed on the top surface of the columnar portion 41a from the upper surface of the upper plate 42. Thereby, the upper plate 42 is pressed from above by the helical spring 42c, and presses the upper surface of the semiconductor package 30 downward. Therefore, the semiconductor package 30 and the circuit board 20 are fastened and fixed by the base 41 and the upper plate 42 from above and below by a load determined by the spring constant of the helical spring 42c.

図2は本発明の第1実施形態のソケット斜視図であり、荷重測定素子を備えたソケットを表している。図3は本発明の第1実施形態のソケット断面図であり、図2中のAB断面を表している。また、図2中の楕円内の図(a)及び図(b)は、枠体に貼付された荷重測定素子として機能する歪みゲージ14を表している。   FIG. 2 is a perspective view of the socket according to the first embodiment of the present invention, showing a socket provided with a load measuring element. FIG. 3 is a cross-sectional view of the socket according to the first embodiment of the present invention, and represents a cross section AB in FIG. Moreover, the figure (a) and figure (b) in the ellipse in FIG. 2 represent the strain gauge 14 which functions as a load measuring element affixed on the frame.

図2及び図3を参照して、ソケット10は、正方形又は矩形の平板状の絶縁体からなる支持板12と、支持板12の周囲を保持する枠体13とを備える。支持板12は例えば厚さ1.2mm、外形が辺長約4cmの正方形又は矩形の平面形状をなし、その上面に突出する上部端子11a及び下面に突出する下部端子11bが、LGA半導体パッケージ30の下面に設けられた第1電極に対応する位置にマトリックス状に配置されている。これらの上部及び下部端子11a、11bは、例えば高さ0.6mm、最小径が400μmの円錐台形をなし、その材料は、例えば金属フィラーを分散して導電性が付与された樹脂が用いられる。かかる導電性樹脂は、金属ばね材料に比べて大きなクリープ特性を有する。この上部端子11aとその直下の下部端子11bは、支持板12を貫通するビア11cによりに電気的に接続されて1個の導電性接続端子11を構成している。このビア11cは、上部端子11a及び11bと同じ導電性樹脂により一体として形成することができる。   2 and 3, the socket 10 includes a support plate 12 made of a square or rectangular flat plate-like insulator and a frame body 13 that holds the periphery of the support plate 12. The support plate 12 has a square or rectangular planar shape with a thickness of 1.2 mm and an outer length of about 4 cm, for example, and the upper terminal 11 a protruding on the upper surface and the lower terminal 11 b protruding on the lower surface of the LGA semiconductor package 30. It arrange | positions at the position corresponding to the 1st electrode provided in the lower surface at the matrix form. These upper and lower terminals 11a and 11b have, for example, a truncated cone shape with a height of 0.6 mm and a minimum diameter of 400 μm, and the material is, for example, a resin imparted with conductivity by dispersing a metal filler. Such conductive resin has a large creep characteristic as compared with the metal spring material. The upper terminal 11 a and the lower terminal 11 b immediately below the upper terminal 11 a are electrically connected to each other by a via 11 c that penetrates the support plate 12 to constitute one conductive connection terminal 11. The via 11c can be integrally formed of the same conductive resin as the upper terminals 11a and 11b.

枠体13は、支持板12の周辺部を固定して、支持板12を平坦に保持するためのもので、支持板12と一体として作製することができる。また、枠体の高さは、導電性端子11の高さ例えば2.4mmより低い高さ例えば2.1mmとする。後述するように、この枠体13はストッパーとして機能し、枠体13の高さが半導体パッケージ30と回路基板20の間の最小間隔となる。   The frame body 13 is for fixing the peripheral portion of the support plate 12 and holding the support plate 12 flat, and can be manufactured integrally with the support plate 12. Further, the height of the frame is set to a height lower than the height of the conductive terminal 11 such as 2.4 mm, for example 2.1 mm. As will be described later, the frame 13 functions as a stopper, and the height of the frame 13 is the minimum distance between the semiconductor package 30 and the circuit board 20.

枠体13の側壁面、例えば外側壁面に、歪みゲージ14が貼付されている。この歪みゲージ14は、図2(a)及び(b)を参照して、歪みを最も鋭敏に検知する歪み検知方向14aが、枠体13の上下方向に一致するように貼付される。従って、歪みゲージ14は、枠体13が上下面から押圧されて生ずる荷重による枠体の変形(例えば圧縮)を鋭敏に検知する。このような歪みゲージ14の枠体に印加される荷重と歪み量との関係を予め調べておくことで、この歪みゲージ14を、枠体に上下方向に印加された荷重を測定するための荷重測定素子として機能させることができる。   A strain gauge 14 is affixed to the side wall surface of the frame 13, for example, the outer wall surface. 2A and 2B, the strain gauge 14 is attached so that the strain detection direction 14a for detecting the strain most sensitively coincides with the vertical direction of the frame body 13. Therefore, the strain gauge 14 sensitively detects the deformation (for example, compression) of the frame due to the load generated when the frame 13 is pressed from the upper and lower surfaces. A load for measuring the load applied to the frame body in the vertical direction by checking the relationship between the load applied to the frame body of the strain gauge 14 and the amount of strain in advance. It can function as a measuring element.

図4は本発明の第1実施形態の回路基板斜視図であり、ソケット10及び監視回路21を搭載した回路基板20を表している。   FIG. 4 is a perspective view of the circuit board according to the first embodiment of the present invention, showing the circuit board 20 on which the socket 10 and the monitoring circuit 21 are mounted.

図4を参照して、ソケット10は回路基板20上面に設置される。このとき、ソケット10の下面に配置された下部端子11bの下端面と回路基板20上面に形成された第1電極22(図5参照)とが接触するように位置合わせされる。さらに、回路基板20上面に監視回路21が搭載されている。この監視回路21には、枠体13の側壁面に貼付された歪みゲージ14の出力がリード線21aを介して入力され、監視回路21は歪みゲージ14の出力を常時又は所定時間間隔で測定する。そして、歪みゲージの出力、例えば抵抗値の変化量が予め定めた値に到達又はその値を超えたとき、ソケットの電気的接続の信頼性が、所望される水準を下回ったことを報知するための警報信号を作成する。この警報信号は、ソケットの交換時期の決定、あるいは電気的接続の信頼性劣化に伴うその他の必要な処理のために用いられる。   Referring to FIG. 4, socket 10 is installed on the upper surface of circuit board 20. At this time, alignment is performed such that the lower end surface of the lower terminal 11b disposed on the lower surface of the socket 10 and the first electrode 22 (see FIG. 5) formed on the upper surface of the circuit board 20 are in contact with each other. Further, a monitoring circuit 21 is mounted on the upper surface of the circuit board 20. The monitoring circuit 21 receives the output of the strain gauge 14 affixed to the side wall surface of the frame 13 through the lead wire 21a, and the monitoring circuit 21 measures the output of the strain gauge 14 constantly or at predetermined time intervals. . Then, when the output of the strain gauge, for example, the amount of change in the resistance value reaches or exceeds a predetermined value, to notify that the reliability of the electrical connection of the socket has fallen below a desired level. Create an alarm signal. This alarm signal is used to determine when to replace the socket or to perform other necessary processing associated with deterioration of the reliability of the electrical connection.

図5は本発明の第1実施形態の半導体装置断面図であり、組立直後のソケットの断面構造を表している。   FIG. 5 is a cross-sectional view of the semiconductor device according to the first embodiment of the present invention, showing the cross-sectional structure of the socket immediately after assembly.

図5を参照して、本第1実施形態の半導体装置100では、半導体パッケージ30及び回路基板20が、ソケット10を上下から挟むように配置される。さらに、回路基板20下面及び半導体パッケージ30上面にそれぞれ固定部品40の基板41及び固定部品40の上板42が配置され、この基板41及び上板42により、半導体パッケージ30及び回路基板20は上下から締めつけられる。この締めつける力は、固定ねじ42bを柱状部41aに螺合し固定することで発生し、固定ねじ42bに巻回されたつるまきばね42cにより生成される一定の荷重50である。従って、半導体パッケージ30は、常時、回路基板20へ所与の一定荷重50で押圧されている。   With reference to FIG. 5, in the semiconductor device 100 of the first embodiment, the semiconductor package 30 and the circuit board 20 are arranged so as to sandwich the socket 10 from above and below. Furthermore, the substrate 41 of the fixed component 40 and the upper plate 42 of the fixed component 40 are disposed on the lower surface of the circuit board 20 and the upper surface of the semiconductor package 30, respectively. Tightened. The tightening force is generated by screwing and fixing the fixing screw 42b to the columnar portion 41a, and is a constant load 50 generated by the helical spring 42c wound around the fixing screw 42b. Therefore, the semiconductor package 30 is always pressed against the circuit board 20 with a given constant load 50.

この半導体パッケージ30が回路基板20上に搭載された直後では、導電性端子11の下端面(下部端子11b)の下端面)は回路基板20上面に設けられた第1電極22に当接して押圧され、導電性端子11の上端面(上部端子11aの上端面)は半導体パッケージ30下面に設けられた第2電極32に当接して押圧されている。   Immediately after the semiconductor package 30 is mounted on the circuit board 20, the lower end surface of the conductive terminal 11 (the lower end surface of the lower terminal 11 b) is in contact with and pressed against the first electrode 22 provided on the upper surface of the circuit board 20. The upper end surface of the conductive terminal 11 (the upper end surface of the upper terminal 11 a) is in contact with and pressed against the second electrode 32 provided on the lower surface of the semiconductor package 30.

他方、ソケット10の枠体13は半導体パッケージ30と回路基板20との間に介在し上下から挟まれているにも拘わらず、枠体13には荷重は実質的には印加されない。即ち、導電性端子11の当初の高さ(上下方向の長さ)は枠体11の高さより大きく形成されている。そして、半導体パッケージ30に所与の一定荷重50が印加されたとき、全荷重50が導電性端子11のみで支持されるように荷重50の大きさ及び導電性端子11の数と強度が設計されている。このため、枠体11は、半導体パッケージ30及び回路基板20とは接触せず、従って枠体には荷重50は印加されない。   On the other hand, although the frame 13 of the socket 10 is interposed between the semiconductor package 30 and the circuit board 20 and is sandwiched from above and below, a load is not substantially applied to the frame 13. That is, the initial height (vertical length) of the conductive terminal 11 is formed to be larger than the height of the frame body 11. Then, when a given constant load 50 is applied to the semiconductor package 30, the size of the load 50 and the number and strength of the conductive terminals 11 are designed so that the total load 50 is supported only by the conductive terminals 11. ing. For this reason, the frame body 11 does not contact the semiconductor package 30 and the circuit board 20, and accordingly, no load 50 is applied to the frame body.

なお、一定荷重50が印加されたとき、回路基板20と半導体パッケージ30との間隔を一定にするために、回路基板20と半導体パッケージ30とがそれぞれ枠体13の上下面に接触するように導電性端子11の弾性を選択することもできる。この場合、接触したとしても枠体13へ分散される荷重50は荷重50全体に比べて小さく、導電性端子11の電気的接触の信頼性に関して無視し得る大きさとする。このようにすることで、導電性端子11当たりの荷重を、電気的接触の信頼性を保持するに十分な大きさとすることができる。   Note that when a constant load 50 is applied, the circuit board 20 and the semiconductor package 30 are electrically conductive so that they contact the upper and lower surfaces of the frame 13 in order to keep the distance between the circuit board 20 and the semiconductor package 30 constant. The elasticity of the flexible terminal 11 can also be selected. In this case, even if the contact is made, the load 50 distributed to the frame body 13 is smaller than the entire load 50, and has a negligible magnitude with respect to the reliability of the electrical contact of the conductive terminal 11. By doing in this way, the load per conductive terminal 11 can be made large enough to maintain the reliability of electrical contact.

以下、上述した本発明の第1実施形態に係る半導体装置の動作を説明する。まず、半導体装置の構造とクリープとの関連を説明する。なお、クリープとは、ある温度の下で材料に荷重をかけたまま放置したとき、時間とともに材料の変形が進行する現象ををいい、クリープ特性とはクリープを生ずる材料の力学的特性をいう。   The operation of the semiconductor device according to the first embodiment of the present invention will be described below. First, the relationship between the structure of a semiconductor device and creep will be described. Note that creep refers to a phenomenon in which deformation of a material progresses with time when the material is left under a certain temperature and a load is applied. Creep characteristics refer to mechanical characteristics of a material that causes creep.

図6は本発明の第1実施形態の半導体装置の経時変化を説明するための断面図であり、搭載から長時間経過した後のクリープに基づき変形した導電性端子11を表している。   FIG. 6 is a cross-sectional view for explaining the change over time of the semiconductor device according to the first embodiment of the present invention, and shows the conductive terminal 11 deformed based on creep after a long time has elapsed since mounting.

図6を参照して、半導体パッケージ30を回路基板20上に搭載して長時間使用すると、導電性樹脂からなる導電性端子11は、上下端から一定荷重50が印加される環境下でクリープを発生し、時間経過とともに導電性端子11の高さが低くなっていく。その結果、半導体パッケージ30下面と回路基板20上面との距離が短縮する。この距離の短縮は、半導体パッケージ30下面と回路基板20上面とが枠体11に当接するまで進行する。そして、この枠体11への当接後は、枠体11がストッパとして機能するため、言い換えれば枠体11に荷重50の一部が分散するため、その後の半導体パッケージ30と回路基板20との間の距離は一定に維持される。従って、導電性端子11の高さもその後は一定に維持される。   Referring to FIG. 6, when the semiconductor package 30 is mounted on the circuit board 20 and used for a long time, the conductive terminal 11 made of a conductive resin creeps in an environment where a constant load 50 is applied from the upper and lower ends. It occurs and the height of the conductive terminal 11 decreases with time. As a result, the distance between the lower surface of the semiconductor package 30 and the upper surface of the circuit board 20 is shortened. The shortening of the distance proceeds until the lower surface of the semiconductor package 30 and the upper surface of the circuit board 20 are in contact with the frame body 11. After the contact with the frame body 11, the frame body 11 functions as a stopper. In other words, a part of the load 50 is dispersed in the frame body 11, so that the subsequent semiconductor package 30 and circuit board 20 The distance between them is kept constant. Accordingly, the height of the conductive terminal 11 is also kept constant thereafter.

しかし、半導体パッケージ30と回路基板20との間の距離が枠体11の高さで規定され一定に維持されても、荷重50は導電性端子11に印加され続けるためクリープはさらに進行する。その結果、導電性端子11に印加される荷重50の一部が枠体に分散されるようになる。その結果、導電性端子11に印加される荷重50の割合が減少し、導電性端子11を介してなされる第1電極22及び第2電極32間の電気的接続不良が起こりやすくなる。本発明はかかる電気的接続の信頼性を評価することができる技術を提供するためになされた。従って、導電性端子が、半導体装置の稼働期間の間にクリープにより電気的接続不良を生じ得る程度のクリープ特性を有する場合に、本発明を適用して効果的にソケットの絶縁不良を回避することができる。   However, even if the distance between the semiconductor package 30 and the circuit board 20 is defined by the height of the frame body 11 and is kept constant, creep continues further because the load 50 continues to be applied to the conductive terminal 11. As a result, a part of the load 50 applied to the conductive terminal 11 is dispersed in the frame. As a result, the ratio of the load 50 applied to the conductive terminal 11 is reduced, and a poor electrical connection between the first electrode 22 and the second electrode 32 made via the conductive terminal 11 is likely to occur. The present invention has been made to provide a technique capable of evaluating the reliability of such an electrical connection. Therefore, when the conductive terminal has a creep characteristic that can cause electrical connection failure due to creep during the operation period of the semiconductor device, the present invention is effectively applied to avoid the insulation failure of the socket. Can do.

本発明の第1実施形態の半導体装置100で用いられたソケット10の信頼性を評価するために、導電性端子11のクリープ試験を行った。以下、クリープ試験とその結果について説明する。   In order to evaluate the reliability of the socket 10 used in the semiconductor device 100 of the first embodiment of the present invention, a creep test of the conductive terminal 11 was performed. Hereinafter, the creep test and the results will be described.

図7はクリープ試験試料の斜視図であり、クリープ試験に給した試験試料を表している。図8はクリープ試験方法を表す断面図であり、クリープ試験中のクリープ試験装置及びクリープ試験試料の配置を表している。   FIG. 7 is a perspective view of a creep test sample, showing the test sample supplied to the creep test. FIG. 8 is a cross-sectional view showing the creep test method, and shows the arrangement of the creep test apparatus and the creep test sample during the creep test.

図7を参照して、図2及び図3に示すソケット10から、縦横それぞれ3個のマトリックス状に配置された9個の導電性端子11を含むように支持板12を矩形に切り出し、さらに矩形の各辺中央に位置する4個の導電性端子11を除去してクリープ試験試料とした。即ち、クリープ試験試料60は、矩形の支持板12と、その4隅及び中央に配置されたそれぞれ1個、合計5個の導電性端子11を備える。   Referring to FIG. 7, the support plate 12 is cut out into a rectangular shape from the socket 10 shown in FIGS. 2 and 3 so as to include nine conductive terminals 11 arranged in a matrix of three in each of the vertical and horizontal directions. The four conductive terminals 11 located at the center of each side were removed to obtain a creep test sample. That is, the creep test sample 60 includes a rectangular support plate 12 and a total of five conductive terminals 11, one at each of the four corners and the center thereof.

図8を参照して、まず、クリープ試験装置のベッド61a上面に回路基板66を載置した。この回路基板66は、回路基板20からソケット10搭載領域を切り出したもので、上面にマトリックス状に配置された第1電極67が形成されている。そして、この回路基板66上に、クリープ試験試料60を下部端子11bが第1電極67に当接するように位置合わせして載置した。   Referring to FIG. 8, first, circuit board 66 was placed on the upper surface of bed 61a of the creep test apparatus. The circuit board 66 is obtained by cutting out the socket 10 mounting area from the circuit board 20, and the first electrodes 67 arranged in a matrix are formed on the upper surface. Then, the creep test sample 60 was positioned and placed on the circuit board 66 so that the lower terminal 11 b was in contact with the first electrode 67.

次いで、クリープ試験試料60上に、半導体パッケージ64の下面に形成された第2電極65が上部端子11bに当接するように位置合わせして載置した。この半導体パッケージ64は、その下面にマトリックス状に配置された第2電極65が配置されていればよく、単に絶縁体からなる平板の下面に第2電極が形成されているものでもよい。   Next, the second electrode 65 formed on the lower surface of the semiconductor package 64 was placed on the creep test sample 60 so as to be in contact with the upper terminal 11b. The semiconductor package 64 only needs to have the second electrodes 65 arranged in a matrix form on the lower surface thereof, and may simply have the second electrodes formed on the lower surface of a flat plate made of an insulator.

次いで、クリープの加速試験をするために、85℃の高温雰囲気温度の下でクリープ試験を行った。まず、半導体パッケージ64の上面にクリープ試験装置のヘッド61bを密着させてヘッド61bを押下し、圧縮荷重50が所定値に到達した位置で停止した。その後、ヘッド61bはこの停止位置に保持され、この状態のまま放置しクリープ試験を行った。即ち、クリープ試験の間、半導体パッケージ10と回路基板20の間隔、及び、第1電極22と第2電極32の間隔は一定距離に維持される。なお、圧縮荷重50は、ベッド61a下面に設けられたロードセル61cにより測定され、これにより、圧縮された状態の導電性端子11に印加される荷重が測定される。   Next, in order to conduct an accelerated creep test, a creep test was performed under a high-temperature ambient temperature of 85 ° C. First, the head 61b of the creep test apparatus was brought into close contact with the upper surface of the semiconductor package 64, and the head 61b was pressed down, and stopped when the compressive load 50 reached a predetermined value. Thereafter, the head 61b was held at this stop position and left in this state to conduct a creep test. That is, during the creep test, the distance between the semiconductor package 10 and the circuit board 20 and the distance between the first electrode 22 and the second electrode 32 are maintained at a constant distance. The compressive load 50 is measured by a load cell 61c provided on the lower surface of the bed 61a, whereby the load applied to the conductive terminal 11 in a compressed state is measured.

図9はクリープ試験の結果を表す図であり、1個の導電性端子11に印加される圧縮荷重50の経時変化を表している。なお、図9の縦軸は、圧縮荷重50を導電性端子11当たりの荷重に変換して表示している。   FIG. 9 is a diagram showing the result of the creep test, and shows the change with time of the compressive load 50 applied to one conductive terminal 11. In addition, the vertical axis | shaft of FIG. 9 has converted and displayed the compressive load 50 to the load per conductive terminal 11. FIG.

図9を参照して、導電性端子11の1個当たりの荷重は、荷重印加直後に70gになるように設定された。その後、導電性端子11当たりの荷重は急速に減少し、10時間〜20時間程度の短期間で約35gまで低下した。この荷重の低下は、導電性端子11がクリープを起こして短縮したにも拘わらず、第1電極22と第2電極32との間隔が荷重印加直後の間隔に停まるため、導電性端子11に印加される圧縮荷重が減少したことに起因している。即ち、第1及び第2電極22、32間の間隔(距離)が一定に保持される状態では、導電性端子11当たりの荷重は低下し続ける。さらにその後、700時間を経過しても、導電性端子11当たりの荷重の緩やかな低下が続いた。   Referring to FIG. 9, the load per conductive terminal 11 was set to 70 g immediately after the load was applied. Thereafter, the load per conductive terminal 11 rapidly decreased and decreased to about 35 g in a short period of about 10 to 20 hours. This decrease in load is caused by the fact that the distance between the first electrode 22 and the second electrode 32 remains at the distance immediately after the load is applied, even though the conductive terminal 11 has shortened due to creep. This is due to a decrease in the applied compressive load. That is, in a state where the distance (distance) between the first and second electrodes 22 and 32 is kept constant, the load per conductive terminal 11 continues to decrease. After that, even after 700 hours, the load per conductive terminal 11 gradually decreased.

図10は接触抵抗の端子当たりの荷重依存性を表す図であり、クリープ試験における第1電極22と第2電極32間の抵抗値と導電性端子11当たりの荷重との関係を表している。なお、図10中の矢印は時間経過に伴う荷重変化の方向を表しており、当初の荷重、約70gから時間経過とともに荷重が減少することを表している。   FIG. 10 is a diagram showing the load dependency per terminal of the contact resistance, and shows the relationship between the resistance value between the first electrode 22 and the second electrode 32 and the load per conductive terminal 11 in the creep test. In addition, the arrow in FIG. 10 represents the direction of the load change with progress of time, and represents that a load reduces with time progress from the original load and about 70g.

ここで、第1電極22と第2電極32との間の抵抗値は、第1電極22及び第2電極32間の電気抵抗を抵抗測定器62を用いて測定した。また、各時刻における荷重(ロードセル61cの出力)及び抵抗値を、記録計63を用いて記録した。   Here, as for the resistance value between the first electrode 22 and the second electrode 32, the electrical resistance between the first electrode 22 and the second electrode 32 was measured using a resistance measuring device 62. Further, the load (output of the load cell 61 c) and the resistance value at each time were recorded using a recorder 63.

図10を参照して、図9で明らかにされたように、導電性端子11に印加される初期荷重(ほぼ70g)は時間とともに減少する(図中の矢印を参照)。この導電性端子11当たりの荷重が70g〜30gの範囲では、導電性端子11当たりの荷重の減少とともに、第1電極22と第2電極32間の抵抗値は緩やかに増加した。しかし、導電性端子11当たりの荷重が30gより小さくなると、荷重の減少とともに急速に抵抗値が増加する。この抵抗値の増加は、導電性端子11に印加される荷重の減少に起因して、第1電極22及び第2電極32と導電性端子11との接触抵抗が増加したことを示している。   Referring to FIG. 10, as revealed in FIG. 9, the initial load (approximately 70 g) applied to the conductive terminal 11 decreases with time (see the arrow in the figure). When the load per conductive terminal 11 is in the range of 70 g to 30 g, the resistance value between the first electrode 22 and the second electrode 32 gradually increased as the load per conductive terminal 11 decreased. However, when the load per conductive terminal 11 is smaller than 30 g, the resistance value rapidly increases as the load decreases. This increase in resistance value indicates that the contact resistance between the first electrode 22 and the second electrode 32 and the conductive terminal 11 has increased due to a decrease in the load applied to the conductive terminal 11.

図9及び図10に示す結果は、第1電極22と第2電極32との間隔が一定に維持される場合、導電性端子11がクリープを起こして導電性端子に印加する荷重が減少し、導電性端子11の接触抵抗が増加すること、とくに荷重が特定の値より小さくなると、例えば30gより小さくなると、急激に接触抵抗が増加することを明らかにしている。   The results shown in FIGS. 9 and 10 show that when the distance between the first electrode 22 and the second electrode 32 is kept constant, the conductive terminal 11 creeps and the load applied to the conductive terminal decreases. It has been clarified that the contact resistance of the conductive terminal 11 increases, particularly when the load becomes smaller than a specific value, for example, when it becomes smaller than 30 g, the contact resistance rapidly increases.

再び図5及び図6を参照して、本第1実施形態では、回路基板20及び半導体パッケージ30が枠体13に当接しない又は当接しても枠体13に僅かな荷重しか分散しない組立初期の時点では、全荷重50は各導電性端子11に分散され、各導電性端子11には所定の、例えば70gの押圧が印加される。   Referring to FIGS. 5 and 6 again, in the first embodiment, the circuit board 20 and the semiconductor package 30 do not come into contact with the frame 13, or even if they make contact, only a slight load is distributed to the frame 13. At this time, the total load 50 is distributed to each conductive terminal 11, and a predetermined pressure, for example, 70 g, is applied to each conductive terminal 11.

一方、長時間を経過してクリープにより導電性端子11が短縮すると、回路基板20及び半導体パッケージ30が枠体13に当接する。当接後は、枠体13がストッパとなるため、回路基板20と半導体パッケージ30との間隔は枠体13の高さに維持されそれ以上は変化しない。このとき、第1電極22と第2電極32との間隔は枠体の高さに維持されるから、図9及び図10に示すように、導電性端子11のクリープは進行し、これにともない各導電性端子11に印加される荷重は減少する。その結果、導電性端子11の接触抵抗が増加し、電気的接続の信頼性がクリープの進行とともに減少していく。   On the other hand, when the conductive terminal 11 is shortened by creep after a long time, the circuit board 20 and the semiconductor package 30 come into contact with the frame body 13. After the contact, since the frame 13 serves as a stopper, the distance between the circuit board 20 and the semiconductor package 30 is maintained at the height of the frame 13 and does not change any further. At this time, since the distance between the first electrode 22 and the second electrode 32 is maintained at the height of the frame body, the creep of the conductive terminal 11 proceeds as shown in FIGS. The load applied to each conductive terminal 11 decreases. As a result, the contact resistance of the conductive terminal 11 increases, and the reliability of electrical connection decreases with the progress of creep.

なお、導電性端子11に印加される荷重の減少分は、枠体13に分散され枠体13により支持される。従って、回路基板20及び半導体パッケージ30が枠体13に当接した後は、枠体13に上下方向から押圧が印加される。この枠体13への押圧分は、そのまま導電性端子への全荷重の減少分に等しいから、枠体13への押圧を測定することで導電性端子11へ印加される荷重を知ることができる。本第1実施形態では、枠体13へ印加される荷重を、枠体13の歪みとして、枠体13に貼付された歪みゲージ14を用いて検出する。   Note that a decrease in the load applied to the conductive terminal 11 is dispersed in the frame body 13 and supported by the frame body 13. Therefore, after the circuit board 20 and the semiconductor package 30 are in contact with the frame body 13, pressure is applied to the frame body 13 from the vertical direction. Since the amount of pressure applied to the frame 13 is equal to the decrease in the total load applied to the conductive terminal, the load applied to the conductive terminal 11 can be known by measuring the pressure applied to the frame 13. . In the first embodiment, a load applied to the frame body 13 is detected as a distortion of the frame body 13 using a strain gauge 14 attached to the frame body 13.

図11は本発明の第1実施形態の枠体にかかる荷重とゲージ抵抗の関係を表す図であり、枠体に印加される荷重と枠体の側壁面に貼付された歪みゲージの抵抗値との関係を表している。   FIG. 11 is a diagram showing the relationship between the load applied to the frame body and the gauge resistance according to the first embodiment of the present invention, and the load applied to the frame body and the resistance value of the strain gauge attached to the side wall surface of the frame body. Represents the relationship.

まず、第1実施形態のソケット10から導電性端子11を除去し、枠体13と支持板1とを残して試験試料とした。この枠体13に、図8に示すクリープ試験装置を用いて上下方向に荷重50を印加し、枠体13の外壁面に貼付された歪みゲージ14の抵抗変化を測定した。その結果を図11に示した。   First, the conductive terminal 11 was removed from the socket 10 of the first embodiment, and the frame 13 and the support plate 1 were left as a test sample. A load 50 was applied to the frame 13 in the vertical direction using the creep test apparatus shown in FIG. 8, and the resistance change of the strain gauge 14 attached to the outer wall surface of the frame 13 was measured. The results are shown in FIG.

図11を参照して、荷重50の増加とともにゲージ抵抗(歪みゲージの抵抗値)は一様に減少する。その減少率は、ほぼ−0.4mΩ/gである。ゲージ抵抗の変化を0.1mΩの精度で測定することは可能なので、全荷重50の0.25gの変化を感知することができる。従って、ソケット10の導電性端子11を仮に1000個とすると、一個の導電性端子に対する0.00025gの変化を検知することができる。歪みゲージ14を用いることで、このように高い精度で導電性端子11に印加される荷重の変化を測定することができる。   Referring to FIG. 11, as the load 50 increases, the gauge resistance (resistance value of the strain gauge) decreases uniformly. The rate of decrease is approximately −0.4 mΩ / g. Since it is possible to measure the change in gauge resistance with an accuracy of 0.1 mΩ, a change of 0.25 g of the total load 50 can be detected. Therefore, assuming that the number of the conductive terminals 11 of the socket 10 is 1000, a change of 0.00025 g with respect to one conductive terminal can be detected. By using the strain gauge 14, the change in the load applied to the conductive terminal 11 can be measured with such high accuracy.

図12は本発明の第1実施形態の電気的接続の信頼性評価方法を説明する図であり、図12中の曲線91及び曲線92はそれぞれ、枠体及び導電性端子に印加される全荷重の経時変化を表している。   FIG. 12 is a diagram for explaining the electrical connection reliability evaluation method according to the first embodiment of the present invention. Curves 91 and 92 in FIG. 12 are the total loads applied to the frame and the conductive terminals, respectively. This represents the change over time.

図12中の曲線91を参照して、半導体装置100の組立直後の時刻t0では、全荷重L0が導電性端子11に印加されている。例えば、1000個の導電性端子11を有するソケット10では、各導電性端子に70gの荷重を加えるために、70kgの全荷重L0を印加する。この時刻t0では、回路基板20及び半導体パッケージ30は枠体13に当接しておらず、曲線92を参照して、枠体13には荷重はかからない。この状態は、導電性端子11がクリープを起こし、回路基板20及び半導体パッケージ30が枠体13に当接する時刻t2まで維持される。   Referring to curve 91 in FIG. 12, full load L <b> 0 is applied to conductive terminal 11 at time t <b> 0 immediately after assembly of semiconductor device 100. For example, in the socket 10 having 1000 conductive terminals 11, a total load L0 of 70 kg is applied in order to apply a load of 70 g to each conductive terminal. At this time t0, the circuit board 20 and the semiconductor package 30 are not in contact with the frame body 13, and the frame body 13 is not loaded with reference to the curve 92. This state is maintained until time t <b> 2 when the conductive terminal 11 creeps and the circuit board 20 and the semiconductor package 30 come into contact with the frame body 13.

時刻t2で回路基板20及び半導体パッケージ30が枠体13に当接すると、全荷重L0の一部が枠体13に分散されるようになり、曲線91を参照して、導電性端子11に印加される荷重は減少し始める。他方、枠体13には、曲線92を参照して、その導電性端子11の荷重減少分と同量の荷重増加が生ずる。既述のように、枠体13の荷重増加分と導電性端子11の全荷重の減少分は等しいので、枠体13の荷重(曲線92)を測定することで、導電性端子11の荷重(曲線91)を算出することができる。   When the circuit board 20 and the semiconductor package 30 come into contact with the frame body 13 at time t2, a part of the total load L0 is dispersed in the frame body 13, and is applied to the conductive terminal 11 with reference to the curve 91. The applied load begins to decrease. On the other hand, with reference to the curve 92, the frame 13 is increased in load by the same amount as the load decrease of the conductive terminal 11. As described above, since the load increase of the frame 13 and the decrease of the total load of the conductive terminal 11 are equal, by measuring the load of the frame 13 (curve 92), the load of the conductive terminal 11 ( Curve 91) can be calculated.

本第1実施形態の半導体装置100では、図4を参照して、枠体13の外壁面に貼付された歪みゲージ14の抵抗変化を監視回路21で測定し、その測定値から枠体13に印加されている荷重を測定する。そして、図12中の曲線91を参照して、時刻t3において、導電性端子11に印加する荷重は電気的接続を保証し得ない荷重L2まで低下する。同時に、曲線92を参照して、枠体13にかかる荷重はL1=L0−L2で表される荷重L1に達する。監視回路21はこの荷重L1を検知したとき、電気的接続を保証し得ないまでに信頼性が低下したことを通知する信号を発生する。この信号により、ソケット10の適切な交換時期を知ることができる。なお、通常の使用環境では、交換時期は数年〜10年程度であり、交換しなくても多くは10年以上問題なく機能するのが普通である。   In the semiconductor device 100 of the first embodiment, referring to FIG. 4, a resistance change of the strain gauge 14 attached to the outer wall surface of the frame body 13 is measured by the monitoring circuit 21, and the measured value is applied to the frame body 13. Measure the applied load. Then, referring to curve 91 in FIG. 12, at time t <b> 3, the load applied to conductive terminal 11 decreases to a load L <b> 2 that cannot guarantee electrical connection. At the same time, referring to the curve 92, the load applied to the frame 13 reaches a load L1 represented by L1 = L0−L2. When the monitoring circuit 21 detects the load L1, the monitoring circuit 21 generates a signal notifying that the reliability has been lowered before the electrical connection cannot be guaranteed. With this signal, it is possible to know an appropriate replacement time of the socket 10. In a normal use environment, the replacement time is about several years to 10 years, and even if it is not replaced, it usually functions without problem for more than 10 years.

監視回路21は、電気的接続を保証し得る導電性端子当たりの最小荷重(以下「最小保証荷重」という。)と導電性端子11の個数との積を、荷重L2として算出し記憶している。なお、最小保証荷重は、図10を参照して、荷重減少とともに急激に接触抵抗が増加し始める直前の導電性端子11当たりの荷重、例えば30gとする。また、ソケット10の電気的接続の信頼性を保証し得る荷重として、ソケットメーカが指定する値を最小保証荷重として用いることもできる。   The monitoring circuit 21 calculates and stores the product of the minimum load (hereinafter referred to as “minimum guaranteed load”) per conductive terminal that can guarantee electrical connection and the number of conductive terminals 11 as the load L2. . Note that, with reference to FIG. 10, the minimum guaranteed load is a load per conductive terminal 11 immediately before the contact resistance starts to increase rapidly as the load decreases, for example, 30 g. Further, as a load that can guarantee the reliability of the electrical connection of the socket 10, a value specified by the socket manufacturer can be used as the minimum guaranteed load.

さらに、監視回路21は、観測された枠体13の荷重を逐次又は要求した時に出力することもできる。これにより、いつでも導電性端子11に印加される荷重を監視することができるので、動作中の半導体装置100に用いられているソケット10の電気的接続の信頼性の程度を、その荷重と最小保証荷重との差として評価することができる。   Further, the monitoring circuit 21 can output the observed load of the frame 13 sequentially or when requested. As a result, the load applied to the conductive terminal 11 can be monitored at any time. Therefore, the reliability of the electrical connection of the socket 10 used in the semiconductor device 100 in operation can be assured with the load and the minimum guarantee. It can be evaluated as a difference from the load.

上述したように、本発明の第1実施形態によれば、導電性端子11に印加される荷重を枠体13に貼付された歪みゲージ14を用いて監視することができるから、ソケット10の電気的接続の信頼性をその荷重に基づき評価することができる。このため信頼性の高い半導体装置が実現される。   As described above, according to the first embodiment of the present invention, the load applied to the conductive terminal 11 can be monitored using the strain gauge 14 affixed to the frame 13. The reliability of the mechanical connection can be evaluated based on the load. For this reason, a highly reliable semiconductor device is realized.

上述の第1実施形態では、導電性端子11として導電性樹脂からなる端子を用いたが、これに限らず経時変化が問題となる程度のクリープ特性を有する他の導電性端子を用いた場合にも同様に本発明を適用することができる。また、枠体13に印加される荷重を測定するための荷重測定素子として歪みゲージ14を用いたが、枠体13にかかる荷重を測定できるものであればよく、これに制限されない。   In the first embodiment described above, a terminal made of a conductive resin is used as the conductive terminal 11. However, the present invention is not limited to this, and other conductive terminals having creep characteristics that cause a change with time are problematic. Similarly, the present invention can be applied. Moreover, although the strain gauge 14 was used as a load measuring element for measuring the load applied to the frame 13, it should just be what can measure the load concerning the frame 13, and is not restrict | limited to this.

本発明の第2実施形態は、支持板と枠体とが分離する構造を有するソケット10Aを用いた半導体装置101に関する。なお、本第2実施形態の半導体装置101は、ソケットが異なる他は、第1実施形態の半導体装置と同様である。   The second embodiment of the present invention relates to a semiconductor device 101 using a socket 10A having a structure in which a support plate and a frame are separated. The semiconductor device 101 of the second embodiment is the same as the semiconductor device of the first embodiment except that the socket is different.

図13は本発明の第2実施形態のソケット組立図であり、第2実施形態で用いたソケット10Aの構造を表している。なお、図13中のハッチングされた平面図形は、枠体13の上部を構成する上枠10Aの断面形状を表している。図14は本発明の第2実施形態の半導体装置断面図であり、第2実施形態の半導体装置101に用いられたソケット10Aの断面構造を表している。   FIG. 13 is a socket assembly diagram of the second embodiment of the present invention, and shows the structure of the socket 10A used in the second embodiment. A hatched plan view in FIG. 13 represents a cross-sectional shape of the upper frame 10 </ b> A constituting the upper part of the frame 13. FIG. 14 is a cross-sectional view of a semiconductor device according to the second embodiment of the present invention, and shows a cross-sectional structure of a socket 10A used in the semiconductor device 101 of the second embodiment.

図13を参照して、本第2実施形態のソケット10Aは、第1実施形態のソケット10とは枠体13の形状が異なる。その他は第1実施形態と同様である。   Referring to FIG. 13, the socket 10 </ b> A of the second embodiment is different from the socket 10 of the first embodiment in the shape of the frame 13. Others are the same as in the first embodiment.

図13を参照して、本第2実施形態のソケット10Aの枠体13は、枠体13上部を構成する上枠13Aと、枠体13下部を構成する下枠13Bとから構成される。上枠13Aは、内側上面に半導体パッケージ30が嵌合する窪み13dが形成され、内側下面には支持板12に嵌合する窪み13eが形成されている。そして、上枠13Aの上下面の中間位置に、内側に凸字状に突出しする凸部13bが設けられ、この凸部13bにより窪み13dと窪み1eとは水平に隔てられている。この外枠13a及び凸部13bは一体として形成することができる。   Referring to FIG. 13, the frame 13 of the socket 10 </ b> A according to the second embodiment includes an upper frame 13 </ b> A that configures the upper part of the frame 13 and a lower frame 13 </ b> B that configures the lower part of the frame 13. The upper frame 13A has a recess 13d that fits the semiconductor package 30 on the inner upper surface, and a recess 13e that fits the support plate 12 on the inner lower surface. And the convex part 13b which protrudes in a convex shape inside is provided in the middle position of 13 A of upper frames, and the hollow 13d and the hollow 1e are horizontally separated by this convex part 13b. The outer frame 13a and the convex portion 13b can be integrally formed.

図13及び図14を参照して、上枠13Aの下面に形成された窪み13eに、支持板12が下方から嵌入される。この支持板12には、導電性樹脂11が形成されており、さらに、支持板12の下面周縁部に接着テープを介して下枠13cが貼着されている。   Referring to FIGS. 13 and 14, support plate 12 is inserted from below into a recess 13 e formed in the lower surface of upper frame 13 </ b> A. A conductive resin 11 is formed on the support plate 12, and a lower frame 13 c is attached to the lower surface periphery of the support plate 12 via an adhesive tape.

この下枠13cは、外周が支持板12とほぼ同じ平面形状を有する枠状の板であり、枠体13の一部をなし、後述するように、凸部13bと共にストッパ(スタンドオフ)として機能する。なお、外枠13a、凸部13b及び下枠13Bは、同一絶縁材料により作られても又異なる絶縁材料により作られてもよい。   The lower frame 13c is a frame-like plate having an outer periphery that has substantially the same planar shape as the support plate 12. The lower frame 13c forms a part of the frame 13 and functions as a stopper (standoff) together with the convex portion 13b as will be described later. To do. The outer frame 13a, the convex portion 13b, and the lower frame 13B may be made of the same insulating material or different insulating materials.

歪みゲージ14(荷重測定素子)は、枠体13の凸部13bの突出した部分の先端面(枠体13の内壁面を構成する面)に貼付される。あるいは、下枠13cの内壁面に貼付される。もちろん゛必要に応じて枠体13の外枠13aの外壁面あるいは下枠13cの外壁面に貼付することもできる。   The strain gauge 14 (load measuring element) is affixed to the tip end surface (the surface constituting the inner wall surface of the frame 13) of the protruding portion of the convex portion 13 b of the frame 13. Or it affixes on the inner wall face of the lower frame 13c. Of course, it can be attached to the outer wall surface of the outer frame 13a of the frame 13 or the outer wall surface of the lower frame 13c as necessary.

以下、ソケット10Aを用いた半導体装置の組み立て工程を説明する。   Hereinafter, the assembly process of the semiconductor device using the socket 10A will be described.

図14を参照して、まず、固定部品40の基台41上に、上面に第1電極を有する回路基板20を載置する。次いで、回路基板20上に、導電性端子11が形成された支持板12を、、導電性端子11を回路基板20上面の第1電極22に位置合わせして接続し固定する。なお、支持板12の下面周縁部には、下枠13Bが予め貼着されている。また、この固定部品40は、第1実施形態と同様の固定部品40である。   Referring to FIG. 14, first, the circuit board 20 having the first electrode on the upper surface is placed on the base 41 of the fixed component 40. Next, the support plate 12 having the conductive terminals 11 formed on the circuit board 20 is connected and fixed by aligning the conductive terminals 11 with the first electrodes 22 on the upper surface of the circuit board 20. Note that a lower frame 13 </ b> B is attached in advance to the periphery of the lower surface of the support plate 12. Further, the fixed component 40 is the same fixed component 40 as that of the first embodiment.

次いで、上枠13A下面に形成された窪み13eに支持板12を嵌挿させて、上枠13Aを支持板12上に搭載する。窪み13eと支持板12とは嵌合するので、上枠13Aは支持板12に対して自動的に位置決めされる。   Next, the support plate 12 is fitted into the recess 13e formed on the lower surface of the upper frame 13A, and the upper frame 13A is mounted on the support plate 12. Since the recess 13e and the support plate 12 are fitted, the upper frame 13A is automatically positioned with respect to the support plate 12.

次いで,半導体パッケージ30を、上枠13Aの上面に形成された窪み13dに嵌挿する。このとき、半導体パッケージ30は窪み13dに嵌合して上枠13Aに対して位置合わせされるので、結局は支持基板12に対しても位置合わせされ、半導体パッケージ30下面の第2電極32は、自動的に支持板12に形成された導電性端子11に当接するように位置合わせされる。   Next, the semiconductor package 30 is inserted into a recess 13d formed on the upper surface of the upper frame 13A. At this time, since the semiconductor package 30 is fitted into the recess 13d and aligned with the upper frame 13A, it is eventually aligned with the support substrate 12, and the second electrode 32 on the lower surface of the semiconductor package 30 is Positioning is performed so as to automatically contact the conductive terminal 11 formed on the support plate 12.

次いで、固定部品40の上板42を半導体パッケージ30の上面に載置し、第1実施形態の半導体装置100と同様に、図1を参照して、固定部品40の上板42と下板41とを固定ねじ42b及びバネ42cを用いて締めつけ、半導体パッケージ30を導電性端子11を介して回路基板20上に押圧する。上述の工程を経て、半導体パッケージ30が回路基板20に固定された半導体装置101が製造される。   Next, the upper plate 42 of the fixed component 40 is placed on the upper surface of the semiconductor package 30, and the upper plate 42 and the lower plate 41 of the fixed component 40 are referred to as in the semiconductor device 100 of the first embodiment with reference to FIG. 1. Are tightened using a fixing screw 42b and a spring 42c, and the semiconductor package 30 is pressed onto the circuit board 20 via the conductive terminals 11. Through the above-described steps, the semiconductor device 101 in which the semiconductor package 30 is fixed to the circuit board 20 is manufactured.

上述した本第2実施形態の半導体装置101では、枠体13を構成する凸部13b及び下枠13Bの厚さ(図14の上下方向の高さ)は、それぞれ上部端子11a及び下部端子11bの高さより薄く形成されている。従って、半導体パッケージ30と回路基板20との間隔は、半導体装置101の製造初期では、導電性端子11の高さにより定まり。半導体パッケージ30に印加する全荷重が導電性端子11に印加される。従って、半導体装置101の動作期間中に導電性端子11はクリープを起こし、半導体パッケージ30と回路基板20との間隔が狭まる。   In the semiconductor device 101 according to the second embodiment described above, the thickness (the height in the vertical direction in FIG. 14) of the convex portion 13b and the lower frame 13B constituting the frame body 13 is the same as that of the upper terminal 11a and the lower terminal 11b. It is thinner than the height. Therefore, the distance between the semiconductor package 30 and the circuit board 20 is determined by the height of the conductive terminal 11 in the initial stage of manufacturing the semiconductor device 101. A total load applied to the semiconductor package 30 is applied to the conductive terminal 11. Therefore, the conductive terminal 11 creeps during the operation period of the semiconductor device 101, and the interval between the semiconductor package 30 and the circuit board 20 is narrowed.

長時間の動作期間経過後、半導体パッケージ30と回路基板20との間隔が狭まり、回路基板20上面及び半導体パッケージ230下面がそれそれ凸部13b及び下枠13Bに当接すると、凸部13b及び下枠13Bがストッパとして機能し、半導体パッケージ30と回路基板20との間隔はこれ以上狭くならない。   After a long operation period, when the interval between the semiconductor package 30 and the circuit board 20 is narrowed and the upper surface of the circuit board 20 and the lower surface of the semiconductor package 230 are in contact with the convex portion 13b and the lower frame 13B, respectively, The frame 13B functions as a stopper, and the distance between the semiconductor package 30 and the circuit board 20 is not further narrowed.

これと同時に、半導体パッケージ30に印加する荷重の一部は、ストッパとして機能する凸部13b及び下枠13Bに分散する。このため、導電性端子11へ印可される荷重が減少し、ソケット10Aの電気接続の信頼性の劣化が進行する。   At the same time, part of the load applied to the semiconductor package 30 is dispersed in the convex portions 13b and the lower frame 13B that function as stoppers. For this reason, the load applied to the conductive terminal 11 decreases, and the reliability of the electrical connection of the socket 10A deteriorates.

本第2実施形態では、凸部13b及び下枠13Bに分散した荷重を、凸部13bの歪みとして凸部13bの内壁面に貼付された歪みゲージ14により検出する。なお、凸部13bに印加される荷重と凸部13bの歪み量との関係が予め実測されていることは第1実施形態と同様である。その後、第1実施形態と同様に、凸部13bに分散された荷重の観測値から導電性端子11に印加されている荷重を算出し、ソケット10Aの信頼性を評価する。   In the second embodiment, the load dispersed on the convex portion 13b and the lower frame 13B is detected by the strain gauge 14 attached to the inner wall surface of the convex portion 13b as strain of the convex portion 13b. In addition, it is the same as that of 1st Embodiment that the relationship between the load applied to the convex part 13b and the distortion amount of the convex part 13b is measured beforehand. Thereafter, as in the first embodiment, the load applied to the conductive terminal 11 is calculated from the observed load distributed on the convex portion 13b, and the reliability of the socket 10A is evaluated.

なお、歪みゲージ14は、下枠13Bに貼付することもできる。この下枠13Bは、側面が束縛されていないので、下枠13Bに印加する荷重を正確に測定することができる。また、下枠13Bの枠の幅を小さくすることで、より鋭敏に荷重を測定することもできる。   The strain gauge 14 can also be attached to the lower frame 13B. Since the lower frame 13B is not constrained on the side surfaces, the load applied to the lower frame 13B can be accurately measured. Further, the load can be measured more sensitively by reducing the width of the lower frame 13B.

本発明をLGAソケットに適用することで、信頼性の高い半導体装置を実現することができる。   By applying the present invention to an LGA socket, a highly reliable semiconductor device can be realized.

10、10A ソケット
11 導電性端子
11a 上部端子
11b 下部端子
11c ビア
12 支持板
13 枠体
13A 上枠
13a 外枠
13b 凸部
13B 下枠
13d、13e 窪み
14 歪みゲージ(荷重測定素子)
14a 歪み検知方向
20、66 回路基板
20a、42a 貫通孔
21 監視回路
21a リード線
22、67 第1電極
30、64 半導体パッケージ
32、65 第2電極
40 固定部品
41 基台
41 柱状部
42 上板
42b 固定ねじ
42c バネ
42d 放熱フィン
50 荷重
60 クリープ試験試料
61a ベッド
61b ヘッド
61c ロードセル
62 抵抗測定器
63 記録計
100、101 半導体装置
10, 10A Socket 11 Conductive terminal 11a Upper terminal 11b Lower terminal 11c Via 12 Support plate 13 Frame body 13A Upper frame 13a Outer frame 13b Protruding part 13B Lower frame 13d, 13e Depression 14 Strain gauge (load measuring element)
14a Strain detection direction 20, 66 Circuit board 20a, 42a Through hole 21 Monitoring circuit 21a Lead wire 22, 67 First electrode 30, 64 Semiconductor package 32, 65 Second electrode 40 Fixed component 41 Base 41 Column 42 Upper plate 42b Fixing screw 42c Spring 42d Radiation fin 50 Load 60 Creep test sample 61a Bed 61b Head 61c Load cell 62 Resistance measuring device 63 Recorder 100, 101 Semiconductor device

Claims (5)

回路基板の上面に配置された第1電極と半導体パッケージの下面に前記第1電極に対向して配置された第2電極との間に介在し、前記回路基板及び前記半導体パッケージにより上下方向に押圧されて前記第1及び第2電極を電気的に接続する導電性端子を備えたソケットにおいて、
クリープ特性を有する複数の前記導電性端子と、
前記導電性端子の上下端を上下に突出させて前記導電性端子を支持する支持板と、
前記支持板の周辺部を支持する枠体と、
前記枠体に印加される上下方向の荷重を測定するための荷重測定素子とを備えたことを特徴とするソケット。
The first electrode disposed on the upper surface of the circuit board and the second electrode disposed on the lower surface of the semiconductor package so as to face the first electrode are pressed in the vertical direction by the circuit board and the semiconductor package. A socket having a conductive terminal for electrically connecting the first and second electrodes;
A plurality of the conductive terminals having creep properties;
A support plate for supporting the conductive terminal by projecting the upper and lower ends of the conductive terminal up and down;
A frame that supports the periphery of the support plate;
A socket comprising: a load measuring element for measuring a vertical load applied to the frame.
前記荷重測定素子が、前記枠体の側壁面に貼付された歪みゲージであることを特徴とする請求項1記載のソケット。 The socket according to claim 1, wherein the load measuring element is a strain gauge attached to a side wall surface of the frame. 前記回路基板の上面に前記半導体パッケージを請求項1又は2記載のソケットを介して搭載した半導体装置において、
前記荷重測定素子の出力を監視し、前記荷重測定素子により検出される荷重に基づき前記第1及び第2電極間の接続の劣化を評価する監視回路を備えたことを特徴とする半導体装置。
In the semiconductor device which mounted the semiconductor package on the upper surface of the circuit board via the socket according to claim 1 or 2,
A semiconductor device comprising: a monitoring circuit that monitors an output of the load measuring element and evaluates deterioration of connection between the first and second electrodes based on a load detected by the load measuring element.
前記監視装置は、前記荷重測定素子により検出される荷重が、予め設定された荷重を超えたとき警報信号を出力することを特徴とする半導体装置。 The monitoring device outputs a warning signal when a load detected by the load measuring element exceeds a preset load. 上面に第1電極が配置された回路基板と、下面に第2電極が配置された半導体パッケージとを準備する工程と、
クリープ特性を有する複数の導電性端子を前記導電性端子の上下端を上下に突出させて支持する支持板と、前記支持板の周辺部を支持する枠体と、前記枠体に印加される上下方向の荷重を測定するための荷重測定素子とを備えたソケットを準備する工程と、
対向する前記第1及び第2電極間が前記導電性端子により接続されるように、前記回路基板上に前記半導体パッケージを前記ソケットを介して押圧して搭載する工程と、
前記荷重測定素子の出力を監視して、前記回路基板及び前記半導体パッケージにより押圧されて前記枠体に印加される前記荷重に基づき前記第1及び第2電極間の接続の信頼性を評価するソケットの信頼性評価方法。
Preparing a circuit board having a first electrode disposed on an upper surface and a semiconductor package having a second electrode disposed on a lower surface;
A support plate that supports a plurality of conductive terminals having creep characteristics by projecting the upper and lower ends of the conductive terminal up and down, a frame that supports the periphery of the support plate, and upper and lower applied to the frame Preparing a socket having a load measuring element for measuring a load in a direction;
A step of pressing and mounting the semiconductor package on the circuit board via the socket so that the first and second electrodes facing each other are connected by the conductive terminal;
A socket that monitors the output of the load measuring element and evaluates the reliability of the connection between the first and second electrodes based on the load applied to the frame body by being pressed by the circuit board and the semiconductor package. Reliability evaluation method.
JP2009013022A 2009-01-23 2009-01-23 Socket, semiconductor device, and socket reliability evaluation method Expired - Fee Related JP5195456B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009013022A JP5195456B2 (en) 2009-01-23 2009-01-23 Socket, semiconductor device, and socket reliability evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009013022A JP5195456B2 (en) 2009-01-23 2009-01-23 Socket, semiconductor device, and socket reliability evaluation method

Publications (2)

Publication Number Publication Date
JP2010170880A JP2010170880A (en) 2010-08-05
JP5195456B2 true JP5195456B2 (en) 2013-05-08

Family

ID=42702813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009013022A Expired - Fee Related JP5195456B2 (en) 2009-01-23 2009-01-23 Socket, semiconductor device, and socket reliability evaluation method

Country Status (1)

Country Link
JP (1) JP5195456B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101911496B1 (en) * 2018-04-13 2018-12-28 황동원 Socket device for testing a semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3020432B2 (en) * 1995-06-14 2000-03-15 信越ポリマー株式会社 Electrical connector and manufacturing method thereof
JP2002075567A (en) * 2000-08-25 2002-03-15 Shin Etsu Polymer Co Ltd Electric connector and its manufacturing method
JP2004055514A (en) * 2002-03-07 2004-02-19 Jsr Corp Anisotropic conductivity connector, method for manufacturing the same, and inspection device for circuit device
JP4233825B2 (en) * 2002-07-09 2009-03-04 山一電機株式会社 Socket for semiconductor device
JP4886997B2 (en) * 2005-04-06 2012-02-29 株式会社エンプラス Socket for electrical parts
JP2007285939A (en) * 2006-04-19 2007-11-01 Matsushita Electric Ind Co Ltd Inspection device and method of semiconductor integrated circuit device

Also Published As

Publication number Publication date
JP2010170880A (en) 2010-08-05

Similar Documents

Publication Publication Date Title
JP5187188B2 (en) Method for installing semiconductor integrated circuit package and method for manufacturing electronic component
US9366591B2 (en) Determining magnitude of compressive loading
US9699891B2 (en) Substrate and method for mounting semiconductor package
US9651578B2 (en) Assembly method of direct-docking probing device
KR20080085322A (en) Probe card
TWI570414B (en) Method of manufacturing inspection sheet and inspection sheet
JP5195456B2 (en) Socket, semiconductor device, and socket reliability evaluation method
KR101469222B1 (en) Film type contact member for semiconductor package test socket, film type contact complex, and the socket comprising the same
JP5064522B2 (en) Socket for semiconductor chip inspection
KR101425606B1 (en) Manufacturing mathod of film type contact complex for semiconductor package test socket
KR101081901B1 (en) Probe card
JP2011009322A (en) Pattern leading out structure and semiconductor device
JP2009222680A (en) Probe card and method for manufacturing probe card
WO2013027594A1 (en) Pressure-sensitive sensor inspection device and method
JP5024170B2 (en) Connector evaluation method
JP2013161553A (en) Conductive sheet and substrate inspecting device
WO2022249262A1 (en) Wire bonding system, inspection device, wire bonding method, and program
JP7474964B2 (en) Inspection method for device manufacturing equipment and device manufacturing equipment
KR102571582B1 (en) Testor socket
KR20110136766A (en) Probe structure of probe card
JP5126009B2 (en) Test method, test apparatus and semiconductor device manufacturing method
KR101183614B1 (en) Probe card
JP2007285939A (en) Inspection device and method of semiconductor integrated circuit device
US20030234394A1 (en) Measuring force on dies and substrates
KR101522381B1 (en) Film type contact plate for socket, contact complex comprising the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees