JP5187906B2 - 異種材料接合体及び異種材料接合方法 - Google Patents

異種材料接合体及び異種材料接合方法 Download PDF

Info

Publication number
JP5187906B2
JP5187906B2 JP2009073166A JP2009073166A JP5187906B2 JP 5187906 B2 JP5187906 B2 JP 5187906B2 JP 2009073166 A JP2009073166 A JP 2009073166A JP 2009073166 A JP2009073166 A JP 2009073166A JP 5187906 B2 JP5187906 B2 JP 5187906B2
Authority
JP
Japan
Prior art keywords
substrate
dissimilar
dissimilar material
bonding
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009073166A
Other languages
English (en)
Other versions
JP2010224335A5 (ja
JP2010224335A (ja
Inventor
哲弥 水本
一正 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Institute of Technology NUC
Original Assignee
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Institute of Technology NUC filed Critical Tokyo Institute of Technology NUC
Priority to JP2009073166A priority Critical patent/JP5187906B2/ja
Publication of JP2010224335A publication Critical patent/JP2010224335A/ja
Publication of JP2010224335A5 publication Critical patent/JP2010224335A5/ja
Application granted granted Critical
Publication of JP5187906B2 publication Critical patent/JP5187906B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)

Description

本発明は、異種材料、特に半導体基板と磁気光学材料等とを、接合して成る異種材料接合体に関する。
異種材料を接着剤などを介さずに直接接合する技術(ダイレクトボンディング、あるいは単にボンディングと呼ばれることもある)は、複合的な材料を用いて形成される部品やデバイスなどの製造分野で用いられる。中でも、近年、表面活性化接合法が、部品やデバイスを製造する際の異種材料の直接接合技術として知られている。
上記のような方法を使用して製造される部品(デバイス)として、例えば特許文献1(国際特許公開2007/083419号公報)に、図1に示すような光アイソレータが開示されている。図1に示す光アイソレータは、半導体製のInP基板100上で結晶成長させた半導体製のGaInAsPから成る導波層101の上に、CeYFe12(Ce:YIG)の磁気光学材料102を積層した構造となっており、その断面構造は、図2に示すように単純な積層構造となっている。
しかしながら、このような半導体レーザと光アイソレータを一体集積化したデバイスは、製造過程において、III−V族化合物半導体で形成される光導波路上に、光アイソレータ機能に必要な磁気光学材料を表面活性化接合で接合(材料を120〜400℃程度の高音に加熱して接合)する際に、高温の接合時に歪みなく接合した場合、接合部を室温に戻すと、材料の熱膨張係数の差によって接合界面近傍に応力が発生し、材料表面からクラック(亀裂)が発生するという問題がある。図3はクラック発生の一例を示しており、長軸方向に帯状に広がったように見える箇所がクラックである。このようなクラックは、光導波路を横断するように形成されるため、光導波路が分断されて光透過損失が著しく増大してしまう。したがって、このクラック発生を防止することが部品やデバイスの製造にとって必要不可欠となる。
一方で、上述したような表面活性化接合によるデバイス製造時における、接合面のクラックなどの原因となる応力の緩和若しくは抑制を図る方法として、材料に溝を配置する方法が、例えば特開2007−214369号公報(特許文献2)に開示されている。
しかしながら、特許文献2に開示されている方法は、材料に溝を配置することで応力緩和若しくは抑制の効果を示す旨の開示はあるものの、接合自体は、前記溝を境界にして非接合部が折れ曲がり、その折れ曲がり部が接合に関与するものである。例えば、光アイソレータのようなデバイスを製造する際に非接合面に導波路を配置する場合、特許文献2のような技術によると、接合によって基板が変形されることになり、導波路が分断されてしまい、導波路としての機能を果たさなくなる可能性が大きいため、特許文献2のような非接合部の変形(反り等)を利用した接合方法は、光や電気等の集積回路や半導体部品、デバイス等の製造には適していない。
国際特許公開2007/083419号公報 特開2007−214369号公報
本発明は、上述したような問題点を解決するためになされたものであり、本発明の目的は、異種材料、例えば光アイソレータを製造する際の半導体製基板と磁気光学材料等の材料との間のクラック発生を解消した異種材料接合体を提供することにある。
本発明の上記目的は、半導体材料から成る基板と、前記基板と材質の異なる異種材料とを接合して成る異種材料接合体であって、前記基板又は前記異種材料の表面上に、離間部を有して複数の分割島状接合部が配置され、前記異種材料が磁気光学材料であることを特徴とすることで効果的に達成される。
更に、本発明の上記目的は、前記分割島状接合部の断面形状が矩形又は円形であることにより、或いは前記分割島状接合部の幅が1〜200μmであることにより、或いは前記離間部の幅が前記分割島状接合部の幅に対して5〜60%であることにより、或いは前記分割島状接合部の高さが10〜200nmであることにより、より効果的に達成される。
更に、上述した異種材料接合体からなる光アイソレータによっても効果的に達成される。また、本発明の上記目的は、半導体材料から成る基板と、前記基板と材質の異なる異種材料とを接合する異種材料接合方法であって、前記基板又は前記異種材料の表面上に、離間部を有して複数の分割島状接合部が配置されることにより、前記基板と、前記異種材料とが接合され、前記異種材料が磁気光学材料であることを特徴とすることで、効果的に達成される。更に、本発明の異種材料接合方法の目的は、或いは前記分割島状接合部の断面形状が矩形又は円形であることにより、より効果的に達成される。
本発明の異種材料接合体は、1ヶ所当たりの接合面積(接合寸法)を小さくすることによって、熱膨張差によって発生する応力の大きさを低減できる。また、十分な接合力を得るためには、全体の接合面積はある程度確保する必要があるので、均一な広い面積を接合する代わりに、接合面を断面が矩形や円形の島状に分割し、接合1ヶ所当たりの寸法を短くすることで、熱膨張係数差によって発生する歪を低減することができる。
また、接合面を島状に分割することによって、高温接合時から室温に戻した状態で熱応力の発生を低減することができ、異種材料の接合におけるクラック発生を緩和若しくは抑制することができる。
光アイソレータの一例を示す外観図である。 図1における基板、導波層及び異種材料(Ce:YIG)の接合を示す断面図ある。 図1における基板と異種材料(磁気光学材料)の接合面にクラックが発生した例を示す電子顕微鏡写真図である。 本発明における、基板と異種材料とから成る接合体断面の一例を示す断面図である。 本発明における基板の表面の一例を示す図である。 表面均一基板と異種材料との接合シミュレーション(従来例)を示す断面図である。 分割島状接合部設置基板と異種材料との接合シミュレーション(本発明)を示す断面図である。 図6の接合シミュレーションの応力分布を説明するための図である。 図7の接合シミュレーションの応力分布を説明するための図である。 表面均一基板と異種(磁気光学)材料との接合例を示す断面図である。 本発明の分割島状接合部の例を示す基板の平面図である。 サンプルAにおける基板の接合面を示す図である。 サンプルBにおける基板の接合面を示す図である。 本発明の接合体の応用例を示す半導体構造の断面図である。
以下、本発明を実施するための形態について、図面を参照しながら説明する。
図4は、本発明における、基板1と異種材料2から成る接合体の積層構造の一例を示す断面図であり、基板1と異種材料2との接合は、基板1の上表面に分割して島状に設けられている高さHの分割島状接合部3によって行われる。ここで、該積層構造を構成する基板1及び異種材料2と、基板1及び異種材料2の接合の仕方とについて順次説明する。
基板1は、反りや曲がりがなく、平坦な基板であれば材質は特に問わないが、中でも、半導体材料(III―V族、IV族など)製が好ましい。更に、基板1自体の強度、熱伝導性等を考慮した場合、リン化インジウム(InP)、ヒ素化ガリウム(GaAs)等のIII―V族(13−15族)化合物半導体が好ましい。ここで、光アイソレータ等の製造を考えた場合、基板1上で予め、導波路等の構成材料に成り得る半導体材料を、結晶成長させる必要がある。なお、この時点における、結晶成長の方法は、有機金属気相成長法、分子線エピタキシ法など従来法で構わない。また、基板1の厚さはμm単位であれば構わないが、100μm〜1mm程度が好ましい。
次に、異種材料2も基板1と同様、用途(磁気光学特性、半導体特性等)に応じた無機化合物であれば材質は特に問わないが、例えば、光アイソレータの製造を考えた場合、磁気光学材料の結晶成長が可能である材質、中でもガーネット結晶体であることが好ましい。例としては、ガドリニウムガリウムガーネット(GdGa12:GGG)、置換型ガドリニウムガリウムガーネット(SGGG)などが挙げられる。なお、実際の応用、例えば光アイソレータの製造などを考えた場合、基板1と同様に異種材料2の上面に、セリウム置換イットリウム鉄ガーネット(Ce:YIG)、ビスマス置換イットリウム鉄ガーネット(Bi:YIG)などの磁気光学材料を結晶成長させて用いることになる。この際の結晶成長の方法は、スパッタエピタキシ法、液相成長法、FZ法、チョクラルスキー法、溶媒移動浮遊帯溶融法など従来法で構わない。また、異種材料2の厚さもまた100μm〜1mm程度が好ましい。
次に、基板1の表面構造例を図5に示す。上述したように、構成材料を基板1上で結晶成長させた後、基板1上に、等間隔で断面矩形の分割島状接合部3を配置し、該接合部3間を接合部3の幅Dに対して約5〜60%の幅となるように離間して設ける。即ち、分割島状接合部3の幅をxy軸方向についてDとすると、隣接した分割島状接合部の離間部4を形成するx軸方向の離間距離DxはD×(0.05〜0.6)であり、y軸方向の離間距離DyはD×(0.05〜0.6)であり、離間距離Dx、Dyは異なっていても良い。
分割島状接合部3の断面形状は、基板1上に離間部4を設けることができれば(ただし分割島状接合部3の幅D、並びに離間距離Dx及びDyは上述の記載範囲)特に限定されないが、例えば図5に示すように角部を円弧状にした矩形又は円形であることが望ましい。分割島状分割部3の断面を矩形にする場合、角部を円弧状にすることによって、矩形そのままよりも、応力の緩和効果をより大きくすることができるが、角部を円弧状にしなくても緩和効果はある。また、分割島状接合部3の幅Dは1〜200μmが望ましい。この場合、1μm以下若しくは200μm以上の幅Dであると、基板1の熱膨張による応力の緩和が十分ではなくなる。
分割島状接合部3が直交格子状に配置されていることにより、接合面にかかる応力が均等に分散される。例えば、光アイソレータの製造の際、離間部4に導波路を設けても良い。また、分割島状接合部3の高さ(離間部4の深さ)Hは10〜200nmが望ましい。10nm以下であると、基板1の熱膨張による応力の緩和が十分ではなくなり、200nm以上であると、基板1にクラック等が発生したり、却って更に応力がかかる可能性がある。ここで、上述した離間部4の幅Dx、Dyを分割島状接合部3の幅Dに対して5〜60%の幅となるように設けるとは、例えば分割島状接合部3の幅Dを100μmとしたとき、離間部4の幅Dx、Dyを5〜60μmに設定するということである。ちなみに、離間部4の幅Dx、Dyは、分割島状接合部3の幅Dに対して5〜60%という条件を尊守すれば、同じ幅である必要はないが、同じであっても構わない。なお、離間部4が5%以下の幅であると、基板1の熱膨張による応力の緩和が十分でなくなり、60%以上の幅であると、基板1の接合面に変形が生じる可能性がある。
分割島状接合部3を基板1上に設ける方法は、エッチング、モールディング、又は機械の型押し等といった従来の製造方法を利用できる。また、分割島状接合部3は、基板1又は異種材料2の硬度や熱伝導性等を考慮して、異種材料2側に設けても良い。
次に、基板1と異種材料2の接合について説明する。接合温度は100〜500℃が好ましい。この接合温度が100℃以下であると、表面が活性化されずに、接合が不十分になる可能性がある。また、500℃以上であると、接合前に基板1或いは異種材料2が、熱による溶融、組成変化、表面状態変化等の変形をするといったことや、接合しても、基板1或いは異種材料2を室温までに冷却したときに歪みが生じたり、却ってクラックが発生する原因となる可能性がある。
以上、本発明の接合体について説明したが、本発明はこれらに限定されるものではなく、種々の変更が可能である。
次に、上記に述べた本発明の実施の形態の詳細を、具体的な実施例(光アイソレータの製造過程における接合)を基に説明する。
[実施例1]接合領域周辺の熱応力シミュレーション
まず、異種材料が高温接合時において無歪で接合された場合、室温において発生する応力分布について有限要素法解析を用いたシミュレーションを行った。
図6及び図7は、シミュレーションにおける基板5と異種材料6の接合の様子を示す断面図であり、図6は従来の表面均一基板6Aについての接合面を示しており、図7は本発明の分割島状接合部7を備えた基板6についての接合面を示しており、いずれも材料の条件としては、異種材料5としてガーネット結晶GdGa12(以下、GGGと略す)を用いた。GGGは、光アイソレータ用磁気光学材料(Ce置換YFe12(Ce:YIG))の結晶成長基板となる材料であり、Ce:YIGとほぼ同じ機械的物性を持つ。なお、本実施例1にて用いる異種材料5の厚さを500μm(図6のy軸方向)とした。
また、基板6及び6AとしてIII−V族化合物半導体結晶InPを用いた。このInPは、半導体導波路の構成材料GaInAsPの結晶成長基板となる材料であり、GaInAsPとほぼ同じ機械的物性を持つ。なお、基板6Aは基板表面が均一であり、基板6は基板表面に、幅200μm、高さ200nmの分割島状接合部7を有し、各分割島状接合部7の離間距離は100μmになっている。ここで、本実施例1に用いる基板6及び6Aの厚さは350μmであり、異種材料5の長さ(図6のx軸方向)を10mmとし、基板6及び6Aの長さ(図6のx軸方向)は15mmである。表1に、各材料の材料定数を示す。
次に、温度400℃にて異種材料5と基板6Aとを接合した場合(図6)と、同じく温度400℃にて異種材料5と基板6とを接合した場合(図7)について、室温にて発生する応力分布を計算した(図8及び図9参照)。応力分布計算において、構造は2次元構造とする。すなわち、図6及び図7で、平面垂直方向において構造は均一とする。
図6の場合、基板6AのInP中で、異種材料5の端部に対向する箇所(図8(a)の矢印にて示す部分)において、最も大きな応力として8.3GPaが発生している(図8(b)下線部参照)。また、図7の場合、最大応力は3.2GPaに低減した(図9(b)下線部参照)。最大応力が発生する箇所は、均一接合面の場合とほぼ同一の箇所(図9(a)の矢印にて示す部分)である。すなわち、上述のようなシミュレーションで、本発明の接合面分割による応力低減効果を確認することができた。
[実施例2]接合実験
実際の応用である、光アイソレータの製造過程における接合を考え、表面が均一な基板9を用いて異種材料(磁気光学材料)8を接合した場合(図10参照)と、表面に分割島状接合部11、11Aを配置して成る基板10、10Aにそれぞれ異種材料8を接合した場合(図11(a)、(b)参照)との比較をした。
図10は、本実施例2における比較例(以下、「サンプルA」とする)として、磁気光学材料9と、上表面が均一な基板9とを接合した場合の側面側の断面図である。磁気光学材料8は、GGG(GdGa12)基板上に厚さ0.5μmのCe:YIGをスパッタエピタキシ法により結晶成長させたものを使用する。基板9は、InP上に厚さ0.36μmのGaInAsP結晶をスパッタエピタキシ法により成長させたものを使用する。磁気光学材料8及び基板9ともに、接合時の温度を150℃とし、表面活性化接合法により接合した。
図11は、本発明の実施例2として、分割島状接合部を基板の表面に配置したときの平面図であり、図11(a)は、基板10の表面上に、角部を円弧状にした断面矩形(100μm×100μm)の分割島状接合部11を3段に配置すると共に、各段の境界中央部に導波路12を配置した場合の平面図である。分割島状接合部11の断面は100μm×100μmの正方形の角部を円弧状にしたものであり、高さ10nmの分割島状接合部11は、3段に且つ5μm毎に離間されて整列されており、分割島状接合部11と導波路12との間にはそれぞれ30μmの離間部が設けられている。なお、基板10は、図10に示す基板9と同様の条件で製造したものであり、以下、図11(a)で示される基板11を使用して接合実験をしたサンプルを「サンプルB」とする。
図11(b)は、基板10Aの表面上に断面円形(直径200μm)の分割島状接合部11Aを3段に配置すると共に、各段の境界中央部に導波路12Aを配置した場合の断面図である。分割島状接合部11Aは、直径200μmの円形にしたものであり、高さ10nmの分割島状接合部11Aは、3段に且つ5μm毎に離間されて整列されており、分割島状接合部11Aと導波路12Aとの間にはそれぞれ30μmの離間部が設けられている。なお、基板10Aは、図10に示す基板9と同様の条件で製造したものであり、以下、図11(b)で示される基板10Aを使用して接合実験をしたサンプルを「サンプルC」とする。
図11(a)に示すように、分割島状接合部11の断面を完全な矩形ではなく、角部を円弧状としたパターンと、図11(b)に示すように、円形の島状パターンにした理由は、角部を無くすことによって応力の集中を避けるためである。
なお、サンプルA、B及びCに共通の事項としては、基板9、10及び10Aの表面幅が4mm×4mmであること、接合する磁気光学材料8を同一にしたこと、及び接合温度を150℃として、表面活性化接合法により接合したことである。
また、本実施例2ではCe:YIGの結晶成長方法としてスパッタエピタキシ法、GaInAsPの結晶成長方法として有機金属気相成長法を用いたが、特にスパッタエピタキシ法及び有機金属気相成長法に限定する必要はない。
結果として、サンプルAにおいて、図12に示す顕微鏡写真に見られるように、GaInAsP及び基板9の表面にクラックの発生が、複数個所観察された。これに対して、サンプルBでは、クラックの発生は観察されなかった(図13(a)、(b))。ここで、図13(a)は接合材料8の中心付近を、図13、(b)は接合材料8の端部付近の顕微鏡写真である。なお、サンプルCについては、顕微鏡写真を撮影していないものの、サンプルBの場合と同様であった。
したがって、接合時の温度が150℃というように比較的低温の場合でも、接合面の一方を島状に分割した接合部とすることで、接合時の温度から室温に戻した場合の応力を低減する効果があると結論される。
[応用例]シリコン光回路上における半導体レーザ集積回路製造
上記実施例2の接合実験を応用した例として、シリコン光回路上における、半導体レーザ集積回路の製造を、図面を用いて概略説明する。
図14は、本実施例3におけるシリコン光回路上における半導体レーザ集積回路の概略図である。シリコン光回路13は、シリコン基板14、二酸化ケイ素(SiO)から成るボックス層15及びシリコン導波路16によって構成されている。なお、シリコン光回路13は、従来法で製造される。
次に、半導体レーザ集積の役割を果たす、基板17は、InP基板18上でGaInAsP19を結晶成長させた基板とする。
本明細書では図示しないが、本応用例においては、シリコン光回路13の表面(基板17との接合面)に、図5や図11で示したような島状分割接合面を配置できる。なお、本応用例において、前記島状分割接合部若しくは離間部はエッチングなどの従来法で製造でき、島状分割接合部の幅及び高さ、離間部の幅、並びに接合温度等は、適宜変更可能である。
なお、上述では分割島状接合部の断面形状を矩形及び円形で説明したが、形状は任意であり、また、長形状の接合部を少なくとも2個設けた構造であっても良い。
1,6,6A,9,10,10A,17 基板
2,5,8 異種材料
3,7,11,11A 分割島状接合部
4 離間部
12,12A 導波路
13 シリコン光回路
14 シリコン基板
15 ボックス層
16 シリコン導波路
18,100 InP基板
19 GaInAsP
101 導波層
102 磁気光学材料

Claims (8)

  1. 半導体材料から成る基板と、前記基板と材質の異なる異種材料とを接合して成る異種材料接合体であって、前記基板又は前記異種材料の表面上に、離間部を有して複数の分割島状接合部が配置され、前記異種材料が磁気光学材料であることを特徴とする異種材料接合体。
  2. 前記分割島状接合部の断面形状が矩形又は円形である請求項1に記載の異種材料接合体。
  3. 前記分割島状接合部の幅が1〜200μmである請求項1又は2に記載の異種材料接合体。
  4. 前記離間部の幅が前記分割島状接合部の幅に対して5〜60%である請求項1乃至のいずれか1項に記載の異種材料接合体。
  5. 前記分割島状接合部の高さが10〜200nmである請求項1乃至のいずれか1項に記載の異種材料接合体。
  6. 請求項1乃至のいずれか1項に記載の異種材料接合体からなる光アイソレータ。
  7. 半導体材料から成る基板と、前記基板と材質の異なる異種材料とを接合する異種材料接合方法であって、前記基板又は前記異種材料の表面上に、離間部を有して複数の接合部が配置されることにより、前記基板と、前記異種材料とが接合され、前記異種材料が磁気光学材料であることを特徴とする異種材料接合方法。
  8. 前記接合部の断面形状が矩形又は円形である請求項に記載の異種材料接合方法。
JP2009073166A 2009-03-25 2009-03-25 異種材料接合体及び異種材料接合方法 Expired - Fee Related JP5187906B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009073166A JP5187906B2 (ja) 2009-03-25 2009-03-25 異種材料接合体及び異種材料接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009073166A JP5187906B2 (ja) 2009-03-25 2009-03-25 異種材料接合体及び異種材料接合方法

Publications (3)

Publication Number Publication Date
JP2010224335A JP2010224335A (ja) 2010-10-07
JP2010224335A5 JP2010224335A5 (ja) 2012-03-22
JP5187906B2 true JP5187906B2 (ja) 2013-04-24

Family

ID=43041567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009073166A Expired - Fee Related JP5187906B2 (ja) 2009-03-25 2009-03-25 異種材料接合体及び異種材料接合方法

Country Status (1)

Country Link
JP (1) JP5187906B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6338404B2 (ja) * 2014-03-07 2018-06-06 国立大学法人東京工業大学 導波路型磁気光学デバイス及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963912A (ja) * 1995-08-18 1997-03-07 Hoya Corp 貼り合わせ基板製造方法
KR100499134B1 (ko) * 2002-10-28 2005-07-04 삼성전자주식회사 압축 접합 방법
JP2006064989A (ja) * 2004-08-26 2006-03-09 Kyocera Corp 接合構造とそれを用いた光アイソレータ及びその製造方法
JPWO2007088998A1 (ja) * 2006-01-31 2009-06-25 国立大学法人東京工業大学 光アイソレータ
JP4770506B2 (ja) * 2006-02-17 2011-09-14 ミツミ電機株式会社 導波路型光アイソレータ及び導波路型光アイソレータに用いられる磁石ホルダ

Also Published As

Publication number Publication date
JP2010224335A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
TWI240428B (en) Light-emitting semiconductor component and its production method
US6362077B1 (en) Structure comprising a thin layer of material made up of conductive zones and insulating zones and a method of manufacturing such a structure
JP5458362B2 (ja) 基板をへき開する方法
US20020061648A1 (en) Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
US7981768B2 (en) Method for transferring an epitaxial layer
TWI457984B (zh) 應變層的鬆弛方法
US7859848B1 (en) Heat spreader and method of making the same
JP2012089828A (ja) 半導体装置の製造方法
JP5187906B2 (ja) 異種材料接合体及び異種材料接合方法
JP2005108943A (ja) 半導体ウェハ及びこれを用いた半導体装置の製造方法
JP5613580B2 (ja) 基板の製造方法
JP2015072959A (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
US9048090B2 (en) Semiconductor element and method of manufacturing same
JPH04372109A (ja) 貼り合わせ基板とその製造方法及びその基板を用いた半導体装置
US10734226B2 (en) Method for industrial manufacturing of a semiconductor structure with reduced bowing
US9496128B1 (en) Controlled spalling utilizing vaporizable release layers
JP2011103466A (ja) 半導体ウェハ及びこれを用いた半導体装置の製造方法
JPH01218009A (ja) 結晶成長方法
JPWO2017047011A1 (ja) 発光素子の実装方法
CN115881555A (zh) 半导体器件的制作方法及半导体器件结构
JP3193269B2 (ja) 半導体量子細線構造の形成方法
JP2024085189A (ja) 半導体デバイスの製造方法
JP2012033713A (ja) 空洞半導体基板、ならびに空洞半導体基板および半導体素子の製造方法
JP2013115307A (ja) Iii族窒化物複合基板の製造方法
US20050184385A1 (en) Semiconductor device with improved thermal characteristics

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5187906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees