CN115881555A - 半导体器件的制作方法及半导体器件结构 - Google Patents
半导体器件的制作方法及半导体器件结构 Download PDFInfo
- Publication number
- CN115881555A CN115881555A CN202211669130.5A CN202211669130A CN115881555A CN 115881555 A CN115881555 A CN 115881555A CN 202211669130 A CN202211669130 A CN 202211669130A CN 115881555 A CN115881555 A CN 115881555A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- semiconductor
- electronic circuit
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 149
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 117
- 230000003287 optical effect Effects 0.000 claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 54
- 230000008569 process Effects 0.000 claims description 26
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 3
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 claims description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 3
- 230000008602 contraction Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
本发明公开了一种半导体器件的制作方法及半导体器件结构，制作方法包括：提供第一半导体衬底，所述第一半导体衬底具有相对设置的第一表面和第二表面，在所述第一表面上形成电子电路；提供第二半导体衬底，将所述第二半导体衬底键合于所述第一半导体衬底的第一表面；在所述第二半导体衬底表面生长外延结构，并制成光器件结构；去除部分所述第二半导体衬底并暴露出所述电子电路；在所述光器件结构和所述电子电路之间形成电连接。本发明的半导体器件的制作方法及半导体器件结构，其能够解决现有技术中硅光芯片因热胀冷缩而导致的性能不稳定的问题。
Description
技术领域
本发明是关于半导体器件制造技术领域，特别是关于一种半导体器件的制作方法及半导体器件结构。
背景技术
硅光芯片是通过半导体工艺将硅材料和光器件集成在一起的集成光电芯片。主要由激光器、调制器、探测器、无源波导和电子电路等组成，将电子电路和多种光器件集成在同一硅基衬底上。硅光芯片能够大大提高集成芯片的性能，是大数据、人工智能、移动通信等新兴产业的基础性支撑技术，可广泛应用于大数据中心、5G、物联网等产业。
目前，硅光芯片的制作是在硅基衬底上制作电子电路，如驱动、放大电路等；在InP衬底上制作各种激光器、调制器、探测器等。然后，通过半导体工艺把制作的光器件封装在有电子电路的硅基衬底上。这种方法遇到的主要问题是封装工艺的难度比较大。不仅需要把光器件固定在硅基衬底上，并解决光器件之间的耦合问题，同时还要确保在光器件的使用过程中不受热胀冷缩的影响，维持硅光芯片性能稳定，但这一点因硅基材料和InP基材料热膨胀系数不一样而非常困难。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种半导体器件的制作方法及半导体器件结构，其能够解决现有技术中硅光芯片因热胀冷缩而导致的性能不稳定的问题。
为实现上述目的，本发明的实施例提供了一种半导体器件的制作方法，包括：提供第一半导体衬底，所述第一半导体衬底具有相对设置的第一表面
和第二表面，在所述第一表面上形成电子电路；提供第二半导体衬底，将所5述第二半导体衬底键合于所述第一半导体衬底的第一表面；在所述第二半导体衬底表面生长外延结构，并制成光器件结构；去除部分所述第二半导体衬底并暴露出所述电子电路；在所述光器件结构和所述电子电路之间形成电连接。
在本发明的一个或多个实施方式中，所述第二半导体衬底与所述第一半0导体衬底的第一表面通过金属热压键合工艺和/或半导体键合工艺键合。
在本发明的一个或多个实施方式中，所述第二半导体衬底与所述第一半导体衬底的第一表面通过金-金热压键合工艺键合。
在本发明的一个或多个实施方式中，所述电子电路包括驱动电路、放大电路。
5在本发明的一个或多个实施方式中，通过MOCVD或EBM外延技术在所述第二半导体衬底表面生长外延结构。
在本发明的一个或多个实施方式中，通过半导体工艺在所述外延结构上制作光器件结构，所述光器件结构包括激光器、调制器、探测器以及无源波导中的一种或多种。
0在本发明的一个或多个实施方式中，所述第一半导体衬底包括硅衬底；
所述第二半导体衬底包括InP衬底、GaAs衬底或GaN衬底。
在本发明的一个或多个实施方式中，通过ICP或化学腐蚀方法去除掉部分所述第二半导体衬底，暴露出所述电子电路。
在本发明的一个或多个实施方式中，通过引线键合工艺在所述光器件结5构和所述电子电路之间形成电连接。
本发明还提供了一种半导体器件结构，包括：第一半导体衬底、第二半导体衬底以及光器件结构。所述第一半导体衬底具有相对设置的第一表面和第二表面，所述第一表面上形成有电子电路；所述第二半导体衬底形成于所述第一半导体衬底的第一表面，所述第二半导体衬底上形成有窗口，所述窗口暴露出所述电子电路；所述光器件结构形成于所述第二半导体衬底表面，且与所述电子电路之间电连接。
在本发明的一个或多个实施方式中，所述电子电路包括驱动电路、放大电路。
在本发明的一个或多个实施方式中，所述光器件结构包括激光器、调制器、探测器以及无源波导中的一种或多种。
在本发明的一个或多个实施方式中，所述第一半导体衬底包括硅衬底；所述第二半导体衬底包括InP衬底、GaAs衬底或GaN衬底。
与现有技术相比，本发明实施方式的半导体器件的制作方法，通过在形成有电子电路的第一半导体衬底上直接键合第二半导体衬底，并于第二半导体衬底上制作光器件，并电连接至电子电路，以形成半导体器件，可以避免半导体器件(硅光芯片)因热胀冷缩而影响光器件与电子电路的耦合，提高半导体器件(硅光芯片)的性能稳定性。
附图说明
图1是本发明一实施方式的半导体器件的制作方法的工艺流程图；
图2a-图2g是本发明一实施方式的半导体器件的制作方法的步骤示意图；
图3是本发明一实施方式的半导体器件结构的结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
如背景技术所言，现有技术中的硅光芯片，通常是在不同半导体衬底上分别制作电子电路以及各种光器件，然后将两者耦合封装，以形成硅光芯片封装体。具体工艺过程为：在事先制作好电子电路的硅衬底上刻槽，随后把完成光器件的外延片进行解理形成光芯片，光芯片大小要正好可以放置在硅衬底上之前刻蚀的槽里，然后在通过键合或其它封装工艺把光芯片固定在硅衬底上。这种封装工艺难度大，且后期由于两种半导体衬底材料的热膨胀系数不同，在硅光芯片使用过程中容易受到热胀冷缩影响，造成硅光芯片性能不稳定的问题。
为了解决上述技术问题，本发明创造性地提出了一种半导体器件的制作方法，通过将用于形成光器件的第二半导体衬底预先键合于形成有电子电路的第一半导体衬底表面，再在第二半导体衬底上生长形成光器件的外延结构，无需形成槽结构，可以避免半导体器件(硅光芯片)因热胀冷缩而影响光器件与电子电路的耦合，提高半导体器件(硅光芯片)的性能稳定性。
图1是本发明一实施方式的半导体器件的制作方法的工艺流程图，图2a-图2f是本发明一实施方式的半导体器件的制作方法的步骤示意图。下面结合半导体器件的制作方法的步骤示意图，对本发明的半导体器件的制作方法进行详细阐述。
参考图1所示，本发明一实施方式提供了一种半导体器件的制作方法，其具体步骤包括：
步骤101：提供第一半导体衬底。如图2a所示，提供第一半导体衬底10，第一半导体衬底10具有相对设置的第一表面10a和第二表面10b。示例性的，第一半导体衬底10优选为硅衬底。
步骤102：在第一半导体衬底上形成电子电路。如图2b所示，在第一半导体衬底10的第一表面10a上形成电子电路20，电子电路20具有用于在后续工艺中形成电连接的第一电极。在衬底上形成电子电路的技术为本技术领域比较成熟技术，因其不是本申请的重点，本申请在此不做详细展开阐述。示例性的，电子电路20可以包括驱动电路、放大电路等。
步骤103：提供第二半导体衬底，将第二半导体衬底键合于第一半导体衬底上。如图2c所示，提供第二半导体衬底30。优选的，第二半导体衬底30可以为InP衬底、GaAs衬底或GaN衬底等。将第二半导体衬底30通过金属热压键合工艺和/或半导体键合工艺与第一半导体衬底10的第一表面10a键合，优选的，金属热压键合工艺为金-金热压键合工艺。
步骤104：在第二半导体衬底表面生长外延结构。如图2d所示，通过MOCVD或EBM等外延技术在第二半导体衬底30的表面生长外延结构40。示例性的，外延结构40包括依次生长于第二半导体衬底30表面的n型InP层41，量子阱层42，p型InP层43以及P型InGaAs层44。
步骤105：将外延结构制成光器件结构。如图2e所示，通过半导体工艺在外延结构40上制作光器件结构50。具体的，光器件结构50大部分形成于第二半导体衬底30在垂直方向上未覆盖电子电路20的区域上，光器件结构50具有用于与电子电路20的第一电极形成电连接的第二电极51。将外延结构40制成光器件结构50的相关半导体工艺技术为本技术领域比较成熟技术，同样因其不是本申请的重点，本申请在此不做详细展开阐述。示例性的，光器件结构50包括激光器、调制器、探测器以及无源波导中的一种或多种。
步骤106：去除部分第二半导体衬底并暴露出电子电路。如图2f所示，通过ICP或化学腐蚀等方法去除掉部分第二半导体衬底30，该部分第二半导体衬底30为原本覆盖第一半导体衬底10上电子电路20的第二半导体衬底的区域，以暴露出第一半导体衬底10上的电子电路20。
步骤107：在光器件结构和电子电路之间形成电连接。如图2g所示，通过引线键合工艺在光器件结构50的第二电极51和电子电路20的第一电极之间形成电连接。
图3是本发明一实施方式的半导体器件结构的结构示意图。如图3所示，本发明还提供了一种半导体器件结构，包括第一半导体衬底10、第二半导体衬底30以及光器件结构50。第一半导体衬底10具有相对设置的第一表面10a和第二表面10b，第一表面10a上形成有电子电路20；第二半导体衬底30形成于第一半导体衬底10的第一表面10a上，第二半导体衬底30上形成有窗口31，窗口31暴露出电子电路20；光器件结构50形成于第二半导体衬底30的表面，且与电子电路30之间电连接。
示例性的，电子电路20包括驱动电路、放大电路等。光器件结构50包括激光器、调制器、探测器以及无源波导中的一种或多种。第一半导体衬底10优选为硅衬底。第二半导体衬底30优选为InP衬底、GaAs衬底或GaN衬底等。
与现有技术相比，本发明实施方式的半导体器件的制作方法，通过在形成有电子电路的第一半导体衬底的表面直接键合第二半导体衬底，并于第二半导体衬底上制作光器件，并电连接至电子电路，以形成半导体器件，无需嵌合封装，可以避免半导体器件(硅光芯片)因热胀冷缩而影响光器件与电子电路的耦合，提高半导体器件(硅光芯片)的性能稳定性。
本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明，本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下，所属领域的技术人员将明了其它实施例、修改及使用。
在本申请案中标题及章节的使用不意味着限制本发明；每一章节可应用于本发明的任何方面、实施例或特征。
在本申请案通篇中，在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处，预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成，且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。
在本申请案中，在将元件或组件称为包含于及/或选自所叙述元件或组件列表之处，应理解，所述元件或组件可为所叙述元件或组件中的任一者且可选自由所叙述元件或组件中的两者或两者以上组成的群组。此外，应理解，在不背离本发明教示的精神及范围的情况下，本文中所描述的组合物、设备或方法的元件及/或特征可以各种方式组合而无论本文中是明确说明还是隐含说明。
除非另外具体陈述，否则术语“包含”、“具有”的使用通常应理解为开放式的且不具限制性。
除非另外具体陈述，否则本文中单数的使用包含复数(且反之亦然)。此外，除非上下文另外清楚地规定，否则单数形式“一”及“所述”包含复数形式。另外，在术语“约”的使用在量值之前之处，除非另外具体陈述，否则本发明教示还包括特定量值本身。
应理解，各步骤的次序或执行特定动作的次序并非十分重要，只要本发明教示保持可操作即可。此外，可同时进行两个或两个以上步骤或动作。
应理解，本发明的各图及说明已经简化以说明与对本发明的清楚理解有关的元件，而出于清晰性目的消除其它元件。然而，所属领域的技术人员将认识到，这些及其它元件可为合意的。然而，由于此类元件为此项技术中众所周知的，且由于其不促进对本发明的更好理解，因此本文中不提供对此类元件的论述。应了解，各图是出于图解说明性目的而呈现且不作为构造图式。所省略细节及修改或替代实施例在所属领域的技术人员的范围内。
可了解，在本发明的特定方面中，可由多个组件替换单个组件且可由单个组件替换多个组件以提供一元件或结构或者执行一或若干给定功能。除了在此替代将不操作以实践本发明的特定实施例之处以外，将此替代视为在本发明的范围内。
尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，包括：
提供第一半导体衬底，所述第一半导体衬底具有相对设置的第一表面和第二表面，在所述第一表面上形成电子电路；
提供第二半导体衬底，将所述第二半导体衬底键合于所述第一半导体衬底的第一表面；
在所述第二半导体衬底表面生长外延结构，并制成光器件结构；
去除部分所述第二半导体衬底并暴露出所述电子电路；
在所述光器件结构和所述电子电路之间形成电连接。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第二半导体衬底与所述第一半导体衬底的第一表面通过金属热压键合工艺和/或半导体键合工艺键合。
3.如权利要求2所述的半导体器件的制作方法，其特征在于，所述第二半导体衬底与所述第一半导体衬底的第一表面通过金-金热压键合工艺键合。
4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述电子电路包括驱动电路、放大电路。
5.如权利要求1所述的半导体器件的制作方法，其特征在于，通过MOCVD或EBM外延技术在所述第二半导体衬底表面生长外延结构。
6.如权利要求1所述的半导体器件的制作方法，其特征在于，通过半导体工艺在所述外延结构上制作光器件结构，所述光器件结构包括激光器、调制器、探测器以及无源波导中的一种或多种。
7.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一半导体衬底包括硅衬底；所述第二半导体衬底包括InP衬底、GaAs衬底或GaN衬底。
8.如权利要求1所述的半导体器件的制作方法，其特征在于，通过ICP或化学腐蚀方法去除掉部分所述第二半导体衬底，暴露出所述电子电路。
9.如权利要求1所述的半导体器件的制作方法，其特征在于，通过引线键合工艺在所述光器件结构和所述电子电路之间形成电连接。
10.一种半导体器件结构，其特征在于，包括：
第一半导体衬底，所述第一半导体衬底具有相对设置的第一表面和第二表面，所述第一表面上形成有电子电路；
第二半导体衬底，形成于所述第一半导体衬底的第一表面，所述第二半导体衬底上形成有窗口，所述窗口暴露出所述电子电路；
光器件结构，形成于所述第二半导体衬底表面，且与所述电子电路之间电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211669130.5A CN115881555A (zh) | 2022-12-23 | 2022-12-23 | 半导体器件的制作方法及半导体器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211669130.5A CN115881555A (zh) | 2022-12-23 | 2022-12-23 | 半导体器件的制作方法及半导体器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115881555A true CN115881555A (zh) | 2023-03-31 |
Family
ID=85754483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211669130.5A Pending CN115881555A (zh) | 2022-12-23 | 2022-12-23 | 半导体器件的制作方法及半导体器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115881555A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6261859B1 (en) * | 1997-08-05 | 2001-07-17 | Canon Kabushiki Kaisha | Method for fabricating surface-emitting semiconductor device, surface-emitting semiconductor device fabricated by the method, and display device using the device |
| US20070086500A1 (en) * | 2005-10-13 | 2007-04-19 | Mitsubishi Electric Corporation | Integrated optical semiconductor device and manufacturing method thereof |
| CN104882368A (zh) * | 2013-12-20 | 2015-09-02 | 加州大学董事会 | 生长在硅上的异质材料与硅光子电路的键合 |
| CN108054182A (zh) * | 2017-12-19 | 2018-05-18 | 苏州矩阵光电有限公司 | 一种化合物半导体硅基混合器件及其制备方法 |
-
2022
- 2022-12-23 CN CN202211669130.5A patent/CN115881555A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6261859B1 (en) * | 1997-08-05 | 2001-07-17 | Canon Kabushiki Kaisha | Method for fabricating surface-emitting semiconductor device, surface-emitting semiconductor device fabricated by the method, and display device using the device |
| US20070086500A1 (en) * | 2005-10-13 | 2007-04-19 | Mitsubishi Electric Corporation | Integrated optical semiconductor device and manufacturing method thereof |
| CN104882368A (zh) * | 2013-12-20 | 2015-09-02 | 加州大学董事会 | 生长在硅上的异质材料与硅光子电路的键合 |
| CN108054182A (zh) * | 2017-12-19 | 2018-05-18 | 苏州矩阵光电有限公司 | 一种化合物半导体硅基混合器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9360623B2 (en) | Bonding of heterogeneous material grown on silicon to a silicon photonic circuit | |
| Mathine | The integration of III-V optoelectronics with silicon circuitry | |
| CN106953234B (zh) | 硅基单片集成激光器及其制作方法 | |
| US10586847B2 (en) | Multilayer device | |
| CN108054182B (zh) | 一种化合物半导体硅基混合器件及其制备方法 | |
| US20150030282A1 (en) | Optical device and manufacturing method thereof | |
| US10734788B2 (en) | Quantum dot lasers integrated on silicon submount with mechanical features and through-silicon vias | |
| US20210384700A1 (en) | Method for Processing a Laser Device | |
| CN115881555A (zh) | 半导体器件的制作方法及半导体器件结构 | |
| JPS6223163A (ja) | ハイブリツド光ｉｃ装置 | |
| US10461495B2 (en) | Substrate technology for quantum dot lasers integrated on silicon | |
| KR19980058397A (ko) | Rwg 레이저 다이오드 및 그 제조 방법 | |
| JP4382419B2 (ja) | 半導体素子のエピタキシャル層分離方法 | |
| US10782475B2 (en) | III-V component with multi-layer silicon photonics waveguide platform | |
| US11133645B2 (en) | Laser integration into a silicon photonics platform | |
| CN111727535B (zh) | 利用机械特征和贯穿硅通孔集成在硅基座上的量子点激光器 | |
| JPH02199877A (ja) | 光受信器及び光電子集積回路 | |
| JP2005175382A (ja) | 半導体光素子の製造方法および半導体光素子 | |
| JPH0740603B2 (ja) | 半導体装置の製造方法 | |
| JP2001313381A (ja) | 半導体ウェーハ並びにそれを用いた半導体デバイス及びその製造方法 | |
| JP2626149B2 (ja) | 光電子集積回路の製造方法 | |
| US11018473B1 (en) | Selective-area growth of III-V materials for integration with silicon photonics | |
| JP3609840B2 (ja) | 半導体発光素子の製造方法 | |
| KR100761671B1 (ko) | 에지 성장 헤테로에피택시 | |
| US20210375963A1 (en) | Image sensor and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |