JP5180091B2 - バラクタ素子および低歪バラクタ回路装置 - Google Patents
バラクタ素子および低歪バラクタ回路装置 Download PDFInfo
- Publication number
- JP5180091B2 JP5180091B2 JP2008542266A JP2008542266A JP5180091B2 JP 5180091 B2 JP5180091 B2 JP 5180091B2 JP 2008542266 A JP2008542266 A JP 2008542266A JP 2008542266 A JP2008542266 A JP 2008542266A JP 5180091 B2 JP5180091 B2 JP 5180091B2
- Authority
- JP
- Japan
- Prior art keywords
- varactor
- low
- voltage
- impedance
- stack circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 57
- 230000003044 adaptive effect Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 14
- 230000002441 reversible effect Effects 0.000 claims description 14
- 230000010363 phase shift Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 description 37
- 230000015556 catabolic process Effects 0.000 description 27
- 238000000034 method Methods 0.000 description 26
- 230000005684 electric field Effects 0.000 description 22
- 230000009021 linear effect Effects 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000001228 spectrum Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000009795 derivation Methods 0.000 description 7
- 230000006872 improvement Effects 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 238000002156 mixing Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000208140 Acer Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004141 dimensional analysis Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/16—Tuning without displacement of reactive element, e.g. by varying permeability
- H03J3/18—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance
- H03J3/185—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance with varactors, i.e. voltage variable reactive diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/20—Continuous tuning of single resonant circuit by varying inductance only or capacitance only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/36—Circuit arrangements for, e.g. increasing the tuning range, linearizing the voltage-capacitance relationship, lowering noise, constant slope in different bands
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplitude Modulation (AREA)
Description
バラクタスタック構成で使用されるようなバラクタ素子が知られており、その性質はよく理解されている。テキストブックでは、ダイオードベースのバラクタ素子では、キャパシタンス電圧特性はC(V)=K/(φ+V)mの形態であることが知られており、ここでC(V)はダイオードを横切る全(逆)電圧Vの関数として得られるキャパシタンスであり、φはダイオードの内部拡散(ビルトイン)電位であり、mはダイオードキャパシタンスの累乗指数であり、Kはキャパシタンス定数である。均一なドープ不純物プロフィールを有するダイオードでは、m=0.5であり、超階段接合を有するダイオードでは、mは約1.5である。このような特性はしかしながら、低歪バラクタスタックのようなある高品質の応用では、特に多くの現代の通信システムでのような狭いトーンの間隔の信号で動作するように設計された装置において使用されるときバラクタの適用を制限する(前述の文献を参照)。
更に別の実施形態では、接合領域は片側の接合を具備し、バラクタ素子は例えばN(x)=N/x m により実質的に規定されたドーププロフィールが与えられており、N(x)はxの関数としての1次元におけるバラクタ素子のドープ濃度であり、xは接合からの距離であり、Nは予め定められたドープ濃度定数であり、mは指数係数であり、その指数係数は1.7<m<2.3の範囲の値を有し、接合領域は距離x low (N(x low ))のドープ濃度よりも低いドープ濃度N fill を有する距離x low よりも低い距離間隔の充填層を有している。これらの特性を有する充填層は接合位置に関してN/x 2 ドープ対深さの関係を維持することを可能にする。充填層中の低いドープ濃度は目的とするダイオードの破壊電圧を下げずまたは必要な制御電圧を不必要に増加しないようにするため電界に対して低い影響力を行う。
特に3次の相互変調が抑制される必要のあるRF信号の変調用の電子回路設計では、このようなバラクタ素子は狭いトーン間隔信号が含まれるときでさえも有効に適用されることができる。
ドーププロフィールが少なくとも間隔x low ...x high ではN(x)に実質的に等しく、x low がx high よりも接合に近いという特性は実現可能な値のドープ濃度を有するプロフィールを得ることを可能にする(前述の式はx=0では特異になる)。x high とx low の比は有効なキャパシタンス同調範囲を規定している。
バラクタ素子の接合領域は両側または二重側の接合であってもよい。この場合には指数特性を得ることはさらに複雑であるが、例えばより複雑なドーププロフィールを使用して多くの異なる方法で実現可能である。二重側接合の1例は例えば充填層に対する低いP型ドープの使用であり、ここでは通常のバラクタ動作は完全に空乏にされる。ドープ接合が動かされるけれども、このような構造では、結果的なC(V)特性は依然として電圧の所望の指数依存性を示す可能性があることに注意すべきである。
ここでC(V)はダイオードを横切る総(逆)電圧Vの関数としてのキャパシタンスであり、φはダイオードの内部拡散電位であり、mはダイオードキャパシタンスの累乗指数であり(均一なドーププロフィールを有するダイオードでは、m=0.5)、Kはキャパシタンス定数である。
N(x)=(C(V)3/qε)(dC(V)/dV)−1
ここで、x=ε/C(V)である。
前述の関係を使用して、この場合の指数キャパシタンス電圧特性で必要とされるドーププロフィールは次式であることが証明されることができる。
N(x)=N/x2 式3
ここでNは規定されるドープ濃度定数である。ドーププロフィールの上式の構成はx=0では特異であり、結果としてこの特異性を避けるための手段が取られなければならないことに注意すべきである。本発明によるバラクタ素子の第1の実施形態のドーププロフィールがどのように規定されるべきであるかを説明するため、指数関数C(V)特性を実現するためにバラクタ素子の片側接合で必要とされるバラクタドーププロフィールを示している図1について検討する。
Cratio=xhigh/xlow
片側接合の指数関数C(V)特性を得るために、接合位置に関するN/x2ドープ対深さの関係を満たすために充填または「スペーサ」層が必要とされる(例えば距離と接合の倍増はドープ濃度を4分の1に低くする)。有効なバラクタダイオード動作では空乏にされるこのスペーサまたは充填層は、装置のブレークダウン又はキャパシタンス同調範囲の減少を避けるためにそれ程電界を増加しないので好ましい。これを実現するためのこの充填層のドープ濃度はN(xlow)に関して低く維持されなければならない。N(xlow)は、所望の同調範囲と制御電圧と組み合わせて、目的とされる最大の動作電圧のバラクタ接合の臨界電界を超えずにゼロバイアスバラクタ品質係数が最大にされるように選択されなければならない。ドープ濃度の勾配は必要とされる指数関数のキャパシタンス電圧により固定されるので、ドーププロフィールは基本的にxlow、xhigh、N(xlow)の選択によって規定される。
c0c2−2c1 2=0
図4のバラクタダイオードの等しい領域を仮定しながら、キャパシタンス関数の微分方程式を解くと、よく知られたC(V)テキストブック関係(前述の式2)が得られ、m=0.5である。
C(V)=K/(φ+V)m
Zcが全ての他の周波数成分で無限大の高い状態でありながら、図4の構成のIM3成分を解き(再度バラクタダイオードの等しい領域を仮定する)、条件Zc(f2−f1)=0(ベースバンド短絡)を使用するとき、以下のIM3消去条件が非常に狭いトーンのスペーシング(Δf→0)で見られる。
1)バラクタスタックcabの実効キャパシタンスを通って流れる容量電流はノードaとbにわたる与えられたRF電圧に線形に関連されなければならない。最も実際的な(電気通信)応用では、これはノードaとbにわたる与えられたRF電圧に関して3次のヴォルテラカーネルのゼロ値を必要とする。結果として、cabを通る結果的な電流には3次の相互変調歪積は生じない。
2)所望される混合動作では、実効キャパシタンスcabは回路全体の所望される伝達関数が線形方法で変調されるように変調されなければならない。これはノードcにおける中心タップ電圧に関してcabの非線形C(V)関数と、キャパシタンス変化がどのように回路全体の伝達関数に関連するかを補償(予め歪ませる)すべきであるかの結果を有する。
ccross=−(ω2Lcseries−2)/(ω2L)
ccross=−(ω2Lcseries+1+gload 2ω2L2)/(ω2L(ω2Lcseries−1))
ここで、cseries=直列キャパシタ値であり、
ccross=交差接続されたキャパシタ値であり、
gload=シングルエンド負荷のコンダクタンスであり、
L=シャント接続されたインダクタのインダクタンスである。
cseriesとccrossの値の前述の条件を満たしながら、cseries対ccrossの値を変更することにより、以下の特性が実現される。
−転送(s21)は−jと+jとの間で連続的に変化されることができ、
−入力インピーダンスは常に抵抗性である。
-効率の高いDC−DC変換器が必要とされ、
-DC−DC変換器のスイッチング雑音は非現実的に大きな回路構成の使用となる多大の濾波を必要とし、
-電圧変調は能動装置によるAM−PM変調を生成し、その結果として予めの歪を与えることが必要とされる。
-入力と出力との間で低いQインピーダンス変換(整合)を与え、
-信号転送(s21)が−1乃至0から1の間で制御されることができ、
-構造はバラクタの有効な同調範囲において容易にカスタム化されることができ、
-必要とされる制御電圧が低く、
-s12における180の位相反転は完全なアップ変換器ミキサにし、
-同調期間中に位相変化がなく(AM−PM歪がない)、
-同調範囲全体にわたって入力及び出力でオーム負荷状態が得られ、
-同調範囲は固定されたインピーダンスと無限大との間で選択されることができ、
-同調範囲は固定されたインピーダンスと基本の短絡回路状態との間で選択されることができ、
-動作周波数はバラクタのバイアス状態を変化することにより容易に同調されることができ、
-正弦波及び方形波入力信号の両者でNTSVSダイオードと組み合わせて完全に線形である。
・実際及び有用な構成において比2乃至15またはそれ以上の比率の比xhigh/xlow範囲により規定される有用なキャパシタンス同調比。
・領域1)スペーサ層
・スペーサ層の厚さ
スペーサ層は適切なドープ関係対領域2中の距離を確実にするために必要とされる。スペーサ層の厚さは原則的にXlowに等しい。:
・Xlowは低電圧応用(Vbreakdown<5V)の0.03μmから高電圧応用(Vbreakdown>40V)の0.3μmまでの範囲であることができる(表1も参照)。非常に低いか高いで電圧範囲は前述の制約を広くすることができる。
実際の構成では、接合部の正確な位置はバラクタが適切な回路構造中に与えられるとき線形特性の劣化を避けるために重要である。接合部の正確な位置は+/−0.2*Xlowの許容度内でx=0であることを必要とする。
・スペーサ層ドープ/シート抵抗
スペーサ層の正確なドープは制御電圧のシフトに比較して意図されている線形特性にはそれほど大きな影響はもたない。しかしながらスペーサ層のドープは電界の不所望な増加を招き、装置のブレークダウン同調範囲品質係数の実現可能な妥協において制限を生じる。この理由のために、スペーサ層のドープ濃度は限定される必要がある。例えばシリコンにおけるΔE=(1/2)Ecrit=3×105V/cmでスペーサ層のドープによる電界の増加が臨界的な電界の値の半分を超えないならば、この層の関連されるシート抵抗は2385Ω/□よりも高くなければならない。臨界的なフィールド強度の他の値を有する材料では、類似の考察が行われることができる。
・領域2)傾斜ドーププロフィール
この領域は意図している近似的に指数関数C(V)特性の特性を有し、それは適切な回路構造と組み合わせて高い線形の動作を行う。高い線形動作のために、傾斜された係数mは1.7と2.3の間であるべきである。実際の構造で最高の線形性は2ではなくm=2.1で得られる。これは3次と5次の間の歪成分で生じる消去効果により発生する。C(V)関数は何等のハンプ(凹凸)も示さず、純粋に単調である。
ドープ濃度N(Xlow)は以下の詳細な説明で与えられているように式3.7乃至3.11から導出され、所定のブレークダウン及び容量同調範囲で最良の品質係数を与える。効率的(付勢された)ドープの値は典型的に<5Vの破壊電圧を有する装置に対する4e18と、>40Vの破壊電圧を有する装置に対する1e17の範囲である(表1参照)。
・領域3)埋設された層
埋設された層は大きな直列抵抗を導入せずに傾斜ドーププロフィールに直接接続しなければならない。従来技術によるバラクタ構成は傾斜プロフィールと埋設された層との間の低いドープされた接続(直列抵抗)を受け、バラクタの品質係数を低下させている。意図している近似的な指数関数C(V)の特性が侵害され、高い歪を生じるので、空乏領域がこの領域に延在するときのこれらの構成のキャパシタンス電圧の関係は本願の応用では関連がない。埋設された層により与えられる直列抵抗は領域2により与えられる固有のシート抵抗よりも非常に低くなければならない。したがって、高いQのバラクタ構成では、埋設された層のシート抵抗が領域2の固有のシート抵抗よりも低いことを必要とする(以下の詳細な説明の表Iを参照)。
|ZBaseband|×10<|Zdiode|@fbaseband
|Zfundamental|>10×|Zdiode|@ffundamental
|Zsecond|>10×|Zdiode|@f2nd harmonic
ここでZdiodeは示された周波数における逆バイアスのバラクタダイオードにより与えられるインピーダンスである。
要約:逆方向直列接続構造で同じ「指数関数」C(V)を有する2つのバラクタは狭い帯域の信号に対して装置の端子の適切な高調波終端と組み合わせて非常に高い線形特性と低い制御電圧との組合せ範囲を示す。結果的なコンポーネントは同調可能な整合ネットワーク、フィルタ、位相シフタ、振幅変調器の構成のためのエネーブリングコンポーネントであることは明らかである。特定のN/x2ドーププロフィールが正確なIM3の消去に必要とされることが示される。しかしながら、実際の構成では高い信号レベルでの線形性は3次または5次の非線形の組合せにより制限される。この知識により、これらの装置の実際の構成で高い線形特性を得るためのドーププロフィールの制約が調査される。また実現される同調可能なキャパシタンスに関する高調波終端における特別な要求は提案された構造が線形に動作する変調される信号の最大の帯域幅に関して調査される。実現するためのドーププロフィールの要求と、Q係数、同調範囲、破壊電圧間の良好な妥協を詳細に説明する。結論として、Q係数における装置レイアウトの影響が調査される。
マルチモードトランシーバと「認知無線」のような次世代の無線システムはRF適応性を促す回路技術を必要とする。適応回路の幾つかの例には同調可能なフィルタ、低雑音のための同調可能な整合ネットワーク、電力増幅器が含まれている。これらの応用の理想的な同調素子は高い同調速度を有し、非常に低損失、低いdc電力消費、高い線形性、高電圧及び高電流に対する頑丈さ、広い同調範囲、高い信頼性、非常に廉価、低い面積使用、連続的に同調可能である。
高い線形性の狭いトーンスペーシングバラクタスタック構造は図1’の回路のヴォルテラ解析に基づいている。
IM3BBshort=
((2c1 2−3c0c2)gs 2scA2)/(4c(2gs−scc)(2gs+scc)2)
(2.1)
ここで、c0=dq(v)/dv、c1=(1/2)(d2q(v)/d2v)、
c2=(1/6)(d3q(v)/d3v) (2.2)
これらはバラクタダイオードのテーラー係数であり、gsはソースコンダクタンス(1/Zsource(f))であり、s1とs2は複素数周波数であり、Aは電圧信号源の振幅である。
A.ドーププロフィール
ヴォルテラ級数と微分方程式(式(2.1))に基づいて、所望されたキャパシタンス関数が発見された。ここで関係されるドーププロフィールを決定する必要がある。この目的で、片側接合(例えばショットキーダイオード)を仮定し、次式を使用してドーププロフィールを解く[5]。
N(x)=(C(V)3/qε)(dC(V)/dV)−1 (3.1)
ここで、x=ε/C(V) (3.2)
上位の関係を使用すると、指数キャパシタンス電圧特性に対して必要とされるドーププロフィールは次式のようになることが証明されることができる。
N(x)=N/x2 (3.3)
ここでNは規定されるドープ濃度定数である。ドーププロフィールの上位の公式はx=0に対して特異であり、したがってこの特異性を避けるための手段が取られなければならないことに注意すべきである。ベースバンド短絡されたバラクタスタックのドーププロフィールがどのようにして規定されるべきであるかを説明するため、本明細書に添付されている図14を考察する。
Cratio=xhigh/xlow (3.4)
「指数」C(V)関係を実現/維持するために、「スペーサ」層が接合位置に関するN/x2ドープ対深さの関係を満足させるために必要とされる(例えば距離と接合の倍増はドープ濃度を4分の1に低くする)。有用なバラクタダイオード動作では空乏にされるこの層は好ましくはブレークダウン又はキャパシタンス同調範囲が減少されるのを防止するために電界を顕著に増加させない。これを実現するために、この充填層のドープ濃度はN(xlow)に関して低く維持されなければならない。付録E中で、これは解析されこのスペーサ層の効率的なシート抵抗に下限を生じる。(簡明にするために)低くドープされた「スペーサ」層が全体的な組込み電圧を消費し、一方印加電圧はN/x2領域を空乏にするために完全に使用されるという仮定を使用して、指数関数C(V)特性式は次式により与えられる技術パラメータに関して実現されることができる(付録A参照)。
前述の式に基づいて、最大動作電圧(Vmax)、同調範囲、バラクタのQ係数を最適化することができる。簡明にするために、低くドープされた「スペーサ」領域は電界を増加せずに全体的な組込まれた電圧を消費することを仮定し、バラクタのゼロの印加電圧におけるVmax、同調範囲およびQ係数は次式により与えられる。
A.バラクタスタックの5次のヴォルテラ級数解析
指数関数C(V)特性は3次相互変調歪(IM3)を消去するために非常に有効であるが、5次相互変調歪(IM5)は依然として存在し、このバラクタスタックで最も厄介な歪成分を形成する。線形性におけるIM5の影響を研究するため、5次のヴォルテラ級数を展開する。IM3消去のために、種々の周波数成分に対する中心タップにおける同じ終端条件を維持する(Zc(f2−f1)=0であり、全ての他の周波数成分でZcは無限大の高い値である)。
IM5=(5/(48×24))・a2 4・A4 (4.1)
ここで、a2=−εs/(q・N(xlow)・xlow 2)はC(V)関係の指数係数であり、Aは基本周波数における2トーン検査信号の振幅である。更に行われる説明と一貫するために、AをVRF_peakで置き換え、これは2トーン入力電圧信号のピーク振幅を表している。したがって2トーン検査では、VRF_peakはAの2倍に等しい。したがって、式(4.1)は以下のように変形されることができる。
IM5=(5/(48×24))・a2 4・(VRF_peak/2)4 (4.2)
式(4.2)に基づいて、5次の入力インターセプト点(IIP5)は次式のように表されることができる。
IIP5(V)=4×(48/5)1/4×(1/a2)=7.94/a2 (4.3)
IIP5(V)は中心ピンの印加された制御電圧とは無関係であり勾配係数a2にのみ依存し、これは同調範囲を調節するために自由に選択されることができることが注目される。
当初から本発明のバラクタスタックが狭いトーンスペーシングで(IM3消去により)歪「なし」であることを主張したが、実際にはIM5歪は限定要因である。ここでは本発明の優れたバラクタスタックの線形性を既存のものと比較し、線形性において実現可能な改良度をチェックする。この目的で、歪のないバラクタスタック(DFVS)を使用し[4]、これも高い線形性の性能を目的としている。線形性の比較の前に、同調範囲及び最大動作電圧は比較可能に選択されるべきである。[4]にしたがって、歪のない動作では、累乗指数は0.5に等しくなければならず、中心タップ抵抗は可能な限り大きくなければならない。ここで比較のためにVmax=8Vと同調範囲=3を有する5pf(スタック構造)の例を使用する。したがって本発明の狭いトーンスペーシングバラクタスタック(NTSVS)の対応する指数係数は0.137に等しくなければならない(式(2.3)および(3.8)参照)。中心タップインピーダンスは図3’に示されているように、DFVSでは1Mohmであり、NTSVSでは10nHである。IIP3(V)とIIP5(V)は通常線形性についての受け入れられた良度指数であるが、IM3をIM5と比較しているので、(DFVSの中心タップに与えられる有限インピーダンスは狭いトーンスペーシングの非線形性に対して依然として優性な要素であり、IM5はNTSVSの線形性を制約しているため)ここではこれらの2つのパラメータを適用することは適切ではない。IIP3(V)とIIP5(V)が同じであっても、(非線形成についていずれが主な要素であるかにしたがって)基本信号と3次または5次の歪信号間のdBcは異なる勾配のために動作電圧範囲で異なることに注意する。したがって比較のためにRF動作電圧の関数としてdBcを監視する。装置のブレークダウンとダイオードの順方向バイアスによるクリッピングを防止するため(後の図5’参照)、制御電圧(4V)をVmax(ダイオードの破壊電圧)の半分に選択し、したがって最大の許容可能なピーク値RF入力電圧(VRF_peak)は8Vである。結果の比較は2V、4V、6V、8VのVRF_peakにより図4’に示されている。
セクションIIIでは、線形性は考慮されず、同調範囲はRF電圧スイングにより制限されていないので、それ故バラクタスタックは与えられた信号において全く制約のナイ理想的に線形のコンポーネントとみなされる。これらの理由で、ブレークダウン、順方向バイアス、線形性に関連される制約を含んだ同調範囲についてこの解析を反復することが有用である。
a2=(1n(Eff_Tuning))/(Vmax−VRF_peak) (4.5)
前述の公式を式(4.2)に代入し、dBを取ると、dBcのIM5は次式のように書かれることができる。
A.プロセス偏差
必要とされる高調波終端に加えて、本発明の狭いトーンスペーシングバラクタスタックの線形性についての主な問題は指数関数C(V)特性であり、これは図2に示されているN/x2ドーププロフィールを必要とする。しかしながら実際の構成の期間中、実際のドーププロフィールは所望されるプロフィールからやや偏差する可能性がある。
1.ドープ濃度の勾配は1/x2に等しくない。
2.「スペーサ」層の厚さはxlowに等しくなく、N/x2領域の原点のオフセットを生じる。距離と接合の2重の増加はドープ濃度を4分の1に下げることに注意する必要がある。N/x2領域の原点が変化するならば、この条件はしたがって侵害され、N/x2ドープ関係はドープ濃度の対数対距離の対数(x)において直線として現れない。
B.1 累乗指数(m)のプロセス偏差からの影響
式(5.1)に基づいて、ADS高調波平衡シミュレータを使用してm=2のケースからの累乗係数の偏差の影響を解析することができる。図7’はdBcにおけるIM3+IM5のシミュレーションの結果(ADSはIM3とIM5の貢献を分離しないが、これらを勾配により弁別することができる)と入力RF信号(VRF_peak)のピーク値との関係を示している。図7’では、式(4.2)により予測されるように、m=−2の曲線の勾配は−80dBc/デケードである。m=−1.8とm=−1.9の線の勾配はVRF_peakが小さいときほぼ−40dBc/デケードであり、これはIM3がそこでの非線形の優性係数であり、VRF_peakが増加すると勾配は大きくなり、最終的に勾配はm=−2の曲線の勾配と類似であることを示している。m=−2.1とm=−2.2の曲線は明白に他とは異なることが分かる。これは次のように説明されることができる。VRF_peakが小さいときIM3は線形性を制約し、IM5は4の累乗によりVRF_peakと共に増加し、反対の符合を有するので、VRF_peakが大きくなるときIM3間の消去と貢献IM5が生じる。したがってVRF_peakが増加し続けるとき、IM5は非線形性を増加し、m=−2の曲線と類似の勾配を生じる。IM3とIM5はこれらの2つのケースでは常に同じ符合を有するので、IM3とIM5の消去現象はm=−1.9と−1.8の線に対して生じない。
式(5.2)に基づいて、ADX高調波平衡シミュレータとMAPLEソフトウェアの補助により線形性における「スペーサ」層の厚さ偏差の影響を解析することができる。図10’はdBcにおけるIM3+IM5の計算された結果とMAPLEによる入力RF信号(VRF_peak)のピーク値との関係を示している。図10’は「スペーサ」層の厚さがxlowよりも大きいとき(delta_x>0)、IM3とIM5の消去が生じ、「スペーサ」層の厚さがxlowよりも小さい(delta_x<0)とき、消去は生じず、IM3が非線形性を示す。
表1でリストされた最適化された値は本質的な部分だけを考慮している。専用のシリコンオンガラスバラクタ技術が適用される場合、イントリンシックなバラクタは両側面上の厚い金属により直接接続されることができ、埋設された層またはフィンガ構造は必要とされないので、Q係数についてのレイアウトの影響はほとんど無視されることができる。このバラクタが通常のシリコンまたはGaAs技術で構成されるならば、イントリンシック領域下の埋設された層は接続装置のために使用されなければならず、これはQ係数を非常に緩和する。埋設された層の抵抗を減少するための通常許容される方法はインターディジタル電極構造を使用することである。このような状態では、図11’に示されているように電極の抵抗、埋設された層、接触部のような実現可能なQ係数を下げる幾つかの要因を考慮すべきである。この目的で、図12’で示されているようにインターディジタル電極を有するバラクタの分布モデルに基づいて電極のレイアウトを最適化する。インターディジタル電極と真性シリコンのパラメータはそれぞれADS運動量シミュレータとMEDICIにより得ることができ、接触部と埋設された層の抵抗は式により評価されることができる。
[1]R. G. MeyerとM. L. Stephens、“Distortion in variable-capacitance diodes”、Journal of Solid-State Circuits、SC-10巻、第1刷、47−55頁、1975年2月
[2]K. Buisman、L. C. N. de Vreede、L. E. Larson、M. Spirito、A. Akhnoukh、T. L. M. Scholtes、L. K. Nanver、“‘Distortion free’ varactor diode topologies for RF adaptivity”、2005 IEEE MTT-S Int.、Microwave Symp. Dig.、ロングビーチ、カリフォルニア州、2005年6月
[3]K. Buisman、L. C. N. de Vreede、L. E. Larson、M. Spirito、A. Akhnoukh、Y. Lin、L. K. Nanver、“Low-Distortion, low-loss varactor-based adaptive matching networks, implemented in a silicon-on-glass technology”、Proc.、2005 Radio Frequency IC Symp.、ロングビーチ、カリフォルニア州、2005年6月
[4]K. Buisman、L. C. N. de Vreede、Lawrence E. Larson、M. Spirito、A. Akhnoukh、Y. Lin、X. Liu、L. K. Nanver、“High-Linearity Varactor Diode Circuits for RF Adaptivity”、出版のためIEEE MTTへ提出
[付録A:指数関数C(V)特性のドーププロフィールの導出]
図2およびC(V)特性で示されているように、ドーププロフィール間の解析関係を展開するため、以下のことを仮定する。
1.N型領域は低ドープされた「スペーサ」領域とN/x2領域との間に急峻な境界を有し、
2.ドナードープ濃度はN型領域の電子濃度と同じであり、
3.N/x2領域のスタート部分の高ドープレベルによって、低ドープされた「スペーサ」領域は総合的な組込み電圧を消費し、印加電圧は完全にN/x2領域を空乏にするために使用される。
d2φ(x)/dx2=−ρ(x)/εs=−dE(x)/dx (A.2)
ここでφ(x)は電位であり、E(x)は電界であり、ρ(x)は体積電荷密度であり、εsは半導体の誘電率である。
(q・N(xlow)・xlow 2/εs)(1nx0−inxlow)=VR (A.7)
VRに対する微分は式(A.7)の両側で行われ、次式が得られる。
ここで、同調範囲、破壊電圧、品質係数の最適さを深刻に劣化しないようにするためにスペーサ層のドープに制限を与える。
Claims (16)
- それぞれが2つの端子を有する2つのバラクタ素子を具備し、それら2つのバラクタ素子は逆方向直列接続構造で接続され、それにおいて制御ノードは2つの相互接続された端子により与えられ、2つのRF接続ノードは他方の端子により与えられ、各2つのバラクタ素子は接合領域を有し、逆バイアス電圧がバラクタ素子に与えられるとき、バラクタ素子の空乏キャパシタンスが変化するバラクタスタック回路構成において、
各バラクタ素子は指数関数で近似される空乏キャパシタンス−電圧関係を有し、
バラクタスタック回路構成はさらに前記制御ノードに接続された中心タップインピーダンスエレメントを具備し、その中心タップインピーダンスエレメントは前記制御ノードと前記2つのRF接続ノードの各々との間にベースバンド周波数成分に対して低インピーダンスのパスを与えていることを特徴とするバラクタスタック回路構成。 - 前記中心タップインピーダンスエレメントはベースバンド周波数成分に対してバラクタ素子キャパシタンスにより提供されるインピーダンスよりも低いインピーダンスを有している請求項1記載のバラクタスタック回路構成。
- 前記接合領域は片側の接合を具備し、バラクタ素子にはN(x)=N/xmにより実質的に規定されるドーププロフィールが与えられ、N(x)はxの関数として1次元におけるバラクタ素子のドープ濃度であり、xは接合からの距離であり、Nは予め定められたドープ濃度定数であり、mは指数係数であり、
指数係数は1.7<m<2.3の範囲の値を有し、接合領域は、距離xlow(N(xlow))におけるドープ濃度よりも低いドープ濃度Nfillを有するxlowよりも低い距離間隔に充填層が設けられている請求項1又は2記載のバラクタスタック回路構成。 - 前記接合領域は両側接合である請求項1または2記載のバラクタスタック回路構成。
- 前記2つのバラクタ素子は低インピーダンス材料により接続されている請求項1乃至4のいずれか1項記載のバラクタスタック回路構成。
- 前記低インピーダンス材料は後面の金属被覆を具備している請求項5記載のバラクタスタック回路構成。
- 2つの直列のキャパシタと2つの交差接続されたキャパシタを具備しており、2つの直列のキャパシタの一方は第1の入力ポートと第1の出力ポートとの間に接続され、2つの直列のキャパシタの他方は第2の入力ポートと第2の出力ポートとの間に接続され、2つの交差接続されたキャパシタの一方は第1の入力ポートと第2の出力ポートとの間に接続され、2つの交差接続されたキャパシタの他方は第2の入力ポートと第1の出力ポートとの間に接続されており、少なくとも2つの直列のキャパシタ又は2つの交差接続されたキャパシタは請求項1乃至6のいずれか1項記載のバラクタスタック回路構成を具備している4ポート電子装置。
- さらに、第1と第2の入力ポートの間に接続されている第1のシャントインダクタと、第1と第2の出力ポートの間に接続されている第2のシャントインダクタとを具備している請求項7記載の4ポート電子装置。
- 第1及び第2の出力ポートはさらに一連の位相シフトセクションに接続され、各位相シフトセクションは請求項1乃至6のいずれか1項記載のバラクタスタック回路構成を具備している請求項7又は8記載の4ポート電子装置を具備している直接ポーラ変調器。
- 適応またはダイナミック整合ネットワークにおける請求項1乃至6のいずれか1項記載のバラクタスタック回路構成の使用。
- 適応または同調可能な位相シフタ装置における請求項1乃至6のいずれか1項記載のバラクタスタック回路構成の使用。
- 直接変調装置における請求項1乃至6のいずれか1項記載のバラクタスタック回路構成の使用。
- 上方変換ミキサまたは変調器としての請求項1乃至6のいずれか1項記載のバラクタスタック回路構成の使用。
- RFスイッチにおける請求項1乃至6のいずれか1項記載のバラクタスタック回路構成の使用。
- 同調可能なフィルタまたはマルチプレクサにおける請求項1乃至6のいずれか1項記載のバラクタスタック回路構成の使用。
- アンテナアレイシステムにおける請求項1乃至6のいずれか1項記載のバラクタスタック回路構成の使用。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05111219A EP1791183A1 (en) | 2005-11-24 | 2005-11-24 | Varactor element and low distortion varactor circuit arrangement |
EP05111219.1 | 2005-11-24 | ||
EP06114911.8 | 2006-06-02 | ||
EP06114911 | 2006-06-02 | ||
PCT/NL2006/050298 WO2007061308A1 (en) | 2005-11-24 | 2006-11-24 | Varactor element and low distortion varactor circuit arrangement |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009517862A JP2009517862A (ja) | 2009-04-30 |
JP5180091B2 true JP5180091B2 (ja) | 2013-04-10 |
Family
ID=37685713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008542266A Expired - Fee Related JP5180091B2 (ja) | 2005-11-24 | 2006-11-24 | バラクタ素子および低歪バラクタ回路装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7923818B2 (ja) |
EP (1) | EP1952445A1 (ja) |
JP (1) | JP5180091B2 (ja) |
KR (1) | KR20080080334A (ja) |
WO (1) | WO2007061308A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9897046B2 (en) | 2014-07-23 | 2018-02-20 | Hyundai Motor Company | Integrated short path equal distribution EGR system |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8115281B2 (en) | 2008-05-20 | 2012-02-14 | Atmel Corporation | Differential varactor |
US8796809B2 (en) | 2008-09-08 | 2014-08-05 | Cree, Inc. | Varactor diode with doped voltage blocking layer |
EP2387095B1 (en) | 2010-05-12 | 2016-12-14 | Hittite Microwave LLC | Combline filter |
US9123983B1 (en) | 2012-07-20 | 2015-09-01 | Hittite Microwave Corporation | Tunable bandpass filter integrated circuit |
US9203373B2 (en) | 2013-01-11 | 2015-12-01 | Qualcomm Incorporated | Diplexer design using through glass via technology |
CN103138688B (zh) * | 2013-01-25 | 2015-09-09 | 中国科学院微电子研究所 | 一种电路单元 |
US9935166B2 (en) | 2013-03-15 | 2018-04-03 | Qualcomm Incorporated | Capacitor with a dielectric between a via and a plate of the capacitor |
US9634640B2 (en) | 2013-05-06 | 2017-04-25 | Qualcomm Incorporated | Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods |
US9264013B2 (en) | 2013-06-04 | 2016-02-16 | Qualcomm Incorporated | Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods |
US9577623B2 (en) * | 2013-09-09 | 2017-02-21 | Microchip Technology Inc. | Capacitive parametric zero crossing detector device, circuit and method |
US9467196B2 (en) * | 2014-02-05 | 2016-10-11 | Qualcomm Incorporated | Quadrature current-combining linearizing circuit for generating arbitrary phase and amplitude |
US10512553B2 (en) * | 2014-07-30 | 2019-12-24 | The Alfred E. Mann Foundation For Scientific Research | Inductive link coil de-tuning compensation and control |
KR102345676B1 (ko) * | 2015-09-09 | 2021-12-31 | 에스케이하이닉스 주식회사 | 모스 버렉터 및 이를 포함하는 반도체 집적소자 |
US10229816B2 (en) | 2016-05-24 | 2019-03-12 | Mks Instruments, Inc. | Solid-state impedance matching systems including a hybrid tuning network with a switchable coarse tuning network and a varactor fine tuning network |
US10622491B2 (en) | 2018-06-21 | 2020-04-14 | Qualcomm Incorporated | Well doping for metal oxide semiconductor (MOS) varactor |
DE102018213635B4 (de) | 2018-08-13 | 2020-11-05 | Infineon Technologies Ag | Halbleitervorrichtung |
DE102018213633A1 (de) | 2018-08-13 | 2020-02-13 | Infineon Technologies Ag | Halbleitervorrichtung |
WO2022187154A1 (en) * | 2021-03-01 | 2022-09-09 | Kymeta Corporation | Metasurface antenna with integrated varactor circuits |
CN117997317A (zh) * | 2024-04-03 | 2024-05-07 | 上海安其威微电子科技有限公司 | 一种开关模块及其控制方法、存储介质和器件 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2104752B2 (de) * | 1971-02-02 | 1975-02-20 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren zum Herstellen einer Halbleiter-Kapazitätsdiode |
JPS5985166A (ja) * | 1982-10-29 | 1984-05-17 | Fujitsu Ltd | 位相変調器 |
JPS6459874A (en) * | 1987-08-31 | 1989-03-07 | Toko Inc | Manufacture of variable-capacitance diode |
DD281486A5 (de) * | 1987-12-17 | 1990-08-08 | Univ Leipzig | Verfahren zur herstellung von halbleiterkapazitaetsdioden |
JPH03143117A (ja) * | 1989-10-30 | 1991-06-18 | Matsushita Electric Ind Co Ltd | 電圧制御通信装置 |
JP2761961B2 (ja) * | 1990-04-06 | 1998-06-04 | 健一 上山 | 半導体可変容量素子 |
US5324958A (en) * | 1991-02-19 | 1994-06-28 | Synaptics, Incorporated | Integrating imaging systgem having wide dynamic range with sample/hold circuits |
US5339041A (en) * | 1993-07-06 | 1994-08-16 | The Boeing Company | High efficiency power amplifier |
JP2755135B2 (ja) * | 1993-11-25 | 1998-05-20 | 日本電気株式会社 | 可変容量装置および該可変容量装置を有する半導体集積回路装置 |
JP3081432B2 (ja) * | 1993-12-22 | 2000-08-28 | 三洋電機株式会社 | 可変容量素子およびラジオ受信機 |
JP2909406B2 (ja) * | 1995-03-17 | 1999-06-23 | 東光株式会社 | 可変容量ダイオード装置 |
US5629241A (en) * | 1995-07-07 | 1997-05-13 | Hughes Aircraft Company | Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same |
RU2119698C1 (ru) * | 1995-11-15 | 1998-09-27 | Валерий Моисеевич Иоффе | Варикап |
FR2772213B1 (fr) * | 1997-12-04 | 2001-11-16 | Dassault Electronique | Translateur de frequence perfectionne a faible consommation |
US6268779B1 (en) * | 1999-03-19 | 2001-07-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Integrated oscillators and tuning circuits |
DE10061241A1 (de) * | 2000-12-08 | 2002-06-27 | Infineon Technologies Ag | Oszillatorschaltung |
JP4153233B2 (ja) * | 2002-04-18 | 2008-09-24 | 富士通株式会社 | pnバラクタ |
-
2006
- 2006-11-24 US US12/094,918 patent/US7923818B2/en not_active Expired - Fee Related
- 2006-11-24 WO PCT/NL2006/050298 patent/WO2007061308A1/en active Application Filing
- 2006-11-24 KR KR1020087015389A patent/KR20080080334A/ko not_active Application Discontinuation
- 2006-11-24 JP JP2008542266A patent/JP5180091B2/ja not_active Expired - Fee Related
- 2006-11-24 EP EP06812757A patent/EP1952445A1/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9897046B2 (en) | 2014-07-23 | 2018-02-20 | Hyundai Motor Company | Integrated short path equal distribution EGR system |
Also Published As
Publication number | Publication date |
---|---|
US7923818B2 (en) | 2011-04-12 |
US20080290465A1 (en) | 2008-11-27 |
JP2009517862A (ja) | 2009-04-30 |
EP1952445A1 (en) | 2008-08-06 |
KR20080080334A (ko) | 2008-09-03 |
WO2007061308A9 (en) | 2007-08-02 |
WO2007061308A1 (en) | 2007-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5180091B2 (ja) | バラクタ素子および低歪バラクタ回路装置 | |
US7902585B2 (en) | Linear variable voltage diode capacitor and adaptive matching networks | |
Grebennikov | RF and microwave transmitter design | |
EP2388912B1 (en) | Power control of reconfigurable outphasing Chireix amplifiers and methods | |
EP2458730B1 (en) | Radiofrequency amplifier | |
Kaper et al. | Signal generation, control, and frequency conversion AlGaN/GaN HEMT MMICs | |
US11323072B1 (en) | Mixer with series connected active devices | |
CN110855251A (zh) | 一种单路串联式模拟预失真系统 | |
US7135931B2 (en) | Negative conductance power amplifier | |
Huang et al. | Enabling low-distortion varactors for adaptive transmitters | |
Hanna et al. | A wideband highly efficient class-J integrated power amplifier for 5G applications | |
EP1791183A1 (en) | Varactor element and low distortion varactor circuit arrangement | |
Bos et al. | A balanced resistive mixer avoiding an IF balun | |
Bathich | Analysis and design of efficiency-enhancement microwave power amplifiers using the Doherty technique | |
Kirish et al. | Comparative analysis of sokal’s equations versus load-pull implementation of class E low-pass network | |
Shopov | Digital mm-Wave Transmitters | |
US11750156B2 (en) | Power amplifier | |
Zurek | Dual-Band and Broadband RF Power Amplifiers for Concurrent Signal Transmission | |
Özen | Advanced transmitter architectures based on switch mode power amplifiers | |
RAHIMI TAKAMI | High-Efficiency E-band Power Amplifiers and Transmitter in 55nm BiCMOS | |
Kamper | Differential Switched Mode RF Power Amplifiers | |
Altanany | Bandwidth considerations of high efficiency microwave power amplifiers | |
Wu | Design of radio frequency power amplifiers for cellular phones and base stations in modern mobile communication systems | |
LAMAIPHAN | Impedance Matching Network Synthesis Technique for a Single-ended FET Frequency Doubler Design | |
Nayak | Active transistor mixer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130110 |
|
LAPS | Cancellation because of no payment of annual fees |